JP2011035393A - 埋め込み拡張領域を有するｓｏｉトランジスタ、及びその形成方法 - Google Patents

埋め込み拡張領域を有するｓｏｉトランジスタ、及びその形成方法 Download PDF

Info

Publication number
JP2011035393A
JP2011035393A JP2010167716A JP2010167716A JP2011035393A JP 2011035393 A JP2011035393 A JP 2011035393A JP 2010167716 A JP2010167716 A JP 2010167716A JP 2010167716 A JP2010167716 A JP 2010167716A JP 2011035393 A JP2011035393 A JP 2011035393A
Authority
JP
Japan
Prior art keywords
layer
soi
sacrificial layer
region
gate conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010167716A
Other languages
English (en)
Other versions
JP5869753B2 (ja
Inventor
Marwan H Khater
マーワン・エイチ・ハター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011035393A publication Critical patent/JP2011035393A/ja
Application granted granted Critical
Publication of JP5869753B2 publication Critical patent/JP5869753B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 改善された拡張部の抵抗及びチャネルの歪み特性を有するシリコン・オン・インシュレータ（ＳＯＩ）トランジスタ及びそうしたＳＯＩトランジスタを形成する方法を提供する。
【解決手段】 シリコン・オン・インシュレータ（ＳＯＩ）トランジスタ・デバイスは、バルク基板の上に形成された埋め込み絶縁体層と、埋め込み絶縁体層上に形成されたＳＯＩ層と、トランジスタ・デバイスのソース及びドレイン領域に対応する、ゲート導体の対向する側に隣接して配置された一対のシリコン含有エピタキシャル領域とを含み、エピタキシャル領域の部分は、埋め込み絶縁体内に埋め込まれ、かつ、トランジスタ・デバイスのチャネル領域の対向する端部におけるソース及びドレイン拡張領域に対応するＳＯＩ層の垂直面及び底面の両方と接触している。
【選択図】 図１３

Description

本発明は、一般に、半導体デバイスの製造に関し、より具体的には、改善された拡張部抵抗及びチャネルの歪み特性を有するシリコン・オン・インシュレータ（ＳＯＩ）トランジスタに関する。
相補型金属酸化膜半導体（ＣＭＯＳ）電界効果トランジスタ（ＦＥＴ）は、例えば、信号処理、コンピューティング及び無線通信を含む殆ど全ての電子回路用途に用いられる。ＳＯＩトランジスタは、活性デバイス領域（ＦＥＴチャネルを含む）が埋め込み絶縁層（埋め込み絶縁層がＢＯＸと呼ばれる場合の酸化物のような）の上に配置された比較的薄いシリコン（又は他の半導体材料）層内に形成されるデバイスである。埋め込み絶縁層は、バルク（例えば、シリコン）基板の上に形成される。ＳＯＩデバイスの利点は、他のトランジスタ・デバイスとのクロストークの減少、並びに、寄生容量の低減である。
トランジスタ・デバイスが縮小し続けるにつれて、ＦＥＴのゲートサイズの低減は、ＳＯＩ層の厚さの低減ももたらし、短チャネル効果を制御してきた。実際には、いわゆる極薄ＳＯＩ、すなわちＥＴＳＯＩデバイスは、約１０ナノメートル（ｎｍ）以下のオーダーのＳＯＩ厚さを有することができる。他方、このような薄いＳＯＩデバイスは、より高いソース／ドレイン拡張部の抵抗をもたらし、この高いソース／ドレイン拡張部抵抗は、隆起型ソース／ドレイン領域を形成することにより、ある程度まで軽減することができる。
しかしながら、ＥＴＳＯＩデバイスにおけるソース／ドレイン拡張部の抵抗を低く維持するのを妨げる別の障害は、従来のドーパント活性化プロセスにおける、ＥＴＳＯＩを通ってＢＯＸ内に拡散することに起因するドーパント損失である。さらに、ＮＦＥＴデバイスのチャネルに加えられる引張応力及びＰＦＥＴデバイスのチャネルに加えられる圧縮応力が、それぞれのキャリア移動度を増大させることが周知であるように、ＥＴＳＯＩデバイスにおいて所望のチャネル歪み特性を維持する問題も存在する。
例示的な実施形態において、シリコン・オン・インシュレータ（ＳＯＩ）トランジスタ・デバイスは、バルク基板の上に形成された埋め込み絶縁体層と、埋め込み絶縁体層上に形成されたＳＯＩ層と、トランジスタ・デバイスのソース及びドレイン領域に対応する、ゲート導体の対向する側に隣接して配置された一対のシリコン含有エピタキシャル領域とを含み、エピタキシャル領域の部分は、トランジスタ・デバイスのチャネル領域の対向する端部におけるソース及びドレイン拡張領域に対応するＳＯＩ層の垂直面及び底面の両方と接触している。
別の実施形態において、シリコン・オン・インシュレータ（ＳＯＩ）トランジスタ・デバイスを形成する方法は、バルク基板の上に形成された埋め込み絶縁体層と、埋め込み絶縁体層上に形成されたＳＯＩ層と、ＳＯＩ層の上に形成されたゲート導体及びゲート絶縁体層と、ゲート導体の側壁の上及び側壁上に形成された使い捨てスペーサ層とを含む、開始構造体の上に第１の犠牲層を形成することと、使い捨てスペーサ層及びゲート導体の対向する側に隣接して配置された第１の犠牲層の部分を除去することと、使い捨てスペーサ層及びゲート導体の対向する側に隣接して配置されたＳＯＩ層の対応する露出部分を除去することと、埋め込み絶縁体層を下方及び横方向にエッチングし、トランジスタ・デバイスのチャネル領域の対向する端部におけるソース及びドレイン拡張領域に対応するＳＯＩ層の垂直面及び底面の両方を露出させることと、トランジスタ・デバイスのソース及びドレイン領域に対応する、ゲート導体の対向する側に隣接して配置された一対のシリコン含有エピタキシャル領域を成長させ、埋め込み絶縁体層のエッチングされた部分を充填することとを含み、エピタキシャル領域の部分は、トランジスタ・デバイスのチャネル領域の対向する端部におけるソース及びドレイン拡張領域に対応するＳＯＩ層の垂直面及び底面と接触している。
幾つかの図において同様の要素に同様の符号が付けられた例示的な図面を参照する。
従来の方法で形成されたＥＴＳＯＩトランジスタ・デバイスの断面図である。 別の従来の方法で形成されたＥＴＳＯＩトランジスタ・デバイスの断面図である。 別の従来の方法で形成されたＥＴＳＯＩトランジスタ・デバイスの断面図である。 従来の方法で形成されたＳＯＩトランジスタ・デバイスの断面図である。 本発明の実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＥＴＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＥＴＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＥＴＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＥＴＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＥＴＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＥＴＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＥＴＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＥＴＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＥＴＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 図７及び図８に示されるパターン形成の代替的な自己整合型実施形態を示す、一連の断面図である。 図７及び図８に示されるパターン形成の代替的な自己整合型実施形態を示す、一連の断面図である。 図７及び図８に示されるパターン形成の代替的な自己整合型実施形態を示す、一連の断面図である。 図７及び図８に示されるパターン形成のさらに別の代替的な自己整合型実施形態を示す、一連の断面図である。 図７及び図８に示されるパターン形成のさらに別の代替的な自己整合型実施形態を示す、一連の断面図である。 図７及び図８に示されるパターン形成のさらに別の代替的な自己整合型実施形態を示す、一連の断面図である。 図７及び図８に示されるパターン形成のさらに別の代替的な自己整合型実施形態を示す、一連の断面図である。 図７及び図８に示されるパターン形成のさらに別の代替的な自己整合型実施形態を示す、一連の断面図である。 本発明の代替的な実施形態による、ＢＯＸ誘電体エッチング・プロファイルを調整する方法を示す、一連の断面図である。 本発明の代替的な実施形態による、ＢＯＸ誘電体エッチング・プロファイルを調整する方法を示す、一連の断面図である。 本発明の代替的な実施形態による、ＢＯＸ誘電体エッチング・プロファイルを調整する方法を示す、一連の断面図である。 本発明の別の例示的な実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の別の例示的な実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の別の例示的な実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の別の例示的な実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の別の例示的な実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の別の例示的な実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の別の例示的な実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の別の例示的な実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の別の例示的な実施形態による、ＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の別の例示的な実施形態による、ＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の別の例示的な実施形態による、ＳＯＩトランジスタを形成する方法を示す、一連の断面図である。 本発明の別の例示的な実施形態による、ＳＯＩトランジスタを形成する方法を示す、一連の断面図である。
改善された拡張部の抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＳＯＩトランジスタ及びそのようなＳＯＩトランジスタを形成する方法がここに開示される。この実施形態は、埋め込まれたソース／ドレイン及び隆起型ソース／ドレインの両方を備えたＥＴＳＯＩ構造体、並びに、より厚いＳＯＩデバイスにも適用可能である。簡単に言えば、この実施形態は、ＢＯＸ層において横方向のエッチングを用いて、拡張領域の位置に対応するＳＯＩ層の底面（及び基板表面）の一部を露出させる。その際に、拡張領域におけるＳＯＩとエピタキシャル領域との間の界面を増大させるように、後に形成されるエピタキシャル領域を形成することができる。その結果、エピタキシャル領域の部分が拡張領域のすぐ下に配置され、よって埋め込み酸化物層へのドーパントの拡散が軽減されるので、拡張部抵抗を低く保持することができる。さらに、チャネル領域におけるＳＯＩ／エピタキシャル領域の界面がより大きいと、引張又は圧縮応力をチャネルに加え得る程度が増大し、ＥＴＳＯＩデバイスについてのキャリア移動度も一層増大する。
最初に図１を参照すると、従来の方法で形成されたＥＴＳＯＩトランジスタ・デバイス１００の断面図が示される。図示されるように、バルク基板１０２（例えば、シリコン）は、上に形成された埋め込み絶縁体層１０４（この例では、埋め込み酸化物層又はＢＯＸ）を有する。薄いシリコン層１０６が、ＢＯＸ層１０４の上に形成されるが、層１０６は、ＦＥＴチャネルの形成と適合する他のいずれの好適な半導体層であってもよい。上述のように、層１０６のようなＥＴＳＯＩは、１０ｎｍ以下の薄さとすることができる。従って、図１の完全空乏型ＥＴＳＯＩデバイス１００は、トランジスタがＰＦＥＴデバイスであるか又はＮＦＥＴデバイスであるかに応じて、シリコンゲルマニウム（ＳｉＧｅ）又は炭化シリコン（ＳｉＣ）のような歪み誘起材料をエピタキシャルに成長させることによって形成される隆起型ソース／ドレイン領域１０８をさらに含む。
例えば、ＮＦＥＴデバイスのチャネル領域１１０における多数キャリア移動度（すなわち、電子）を増大させるためには、ＳｉＣが、ＳＯＩチャネル１１０上に引張応力を生じさせるのに用いることができる１つの好適な材料である。反対に、ＰＦＥＴデバイスのチャネル領域１１０における多数キャリア移動度（すなわち、正孔）を増大させるためには、ＳｉＧｅが、ＳＯＩチャネル１１０上に圧縮応力を生じさせるのに用いることができる１つの好適な材料である。
当業者はまた、個々のトランジスタ間に電気的分離を与えるための浅いトレンチ分離（ＳＴＩ）領域１１２（例えば、酸化物材料）、チャネル領域１１０の上に配置されたゲート電極１１４（例えば、ポリシリコン又は他の好適な導電性材料）、ゲート電極１１４をＳＯＩ層１０６から電気的に分離するためのゲート誘電体層１１６（例えば、酸化物、窒化物、酸窒化物等）、及びゲート側壁スペーサ１１８（例えば、窒化物）を含む、ＦＥＴデバイスと関連した他の従来の構造体も認識するであろう。
同じく上述されるように、ＳＯＩ厚が薄い場合に活性化時のＢＯＸに対するドーパント損失のために、及び、そうした極薄拡張部のＳＯＩ厚の高い抵抗のために、図１に示されるようなＥＴＳＯＩ ＦＥＴデバイス１００は、拡張領域の抵抗が高いことに悩まされる。さらに、こうした薄いＳＯＩ厚により、図１に点線の円１２０で強調されるような、エピタキシャル成長隆起型ソース／ドレイン領域１０８とチャネル領域１１０との間の界面が低減し、そのため、エピタキシャル成長隆起型ソース／ドレイン領域１０８によって誘起されるチャネル歪みが著しく低減する。
ＥＴＳＯＩデバイスと関連した拡張部抵抗の低減及び歪み低減問題に対処しようと試みる幾つかの解決法が、現在のところ存在する。例えば、図２は、別の従来の方法で形成されたＥＴＳＯＩトランジスタ・デバイス２００の断面図である。説明を明確かつ簡単にするために、後続の図の同様の要素は同様の参照番号を有しており、及び／又は、要素が図によって変わらない場合に同様の参照番号を省略できることが留意される。いずれの場合でも、トランジスタ・デバイス２００は、図１のＢＯＸ層１０４の代わりに埋め込み窒化物層２０４を用いることが留意されるであろう。このデバイスは、ドーパント損失を低減させ、酸化物ＢＯＸ層デバイスに対するドーパントの急速熱アニール（ＲＴＡ）時に拡張部抵抗を改善するのを助けるが（すなわち、ドーパントは、実質的には、薄いＳＯＩを通って埋め込み窒化物内に拡散しない）、エピタキシャルに成長した隆起型ソース／ドレイン領域１０８の幾何学的形状は、図１のものに対してほぼ同じであるため、歪み低減問題に対処するものではない。
図１におけるように、ＢＯＸ層をＥＴＳＯＩのために使用することが望ましい場合には、ソース／ドレイン拡張注入を最後に行ない、次に、熱アニールの代わりにレーザアニールによりドーパントイオンを活性化するよう、ドーパント活性化プロセスを変更することによって、拡張部抵抗の問題に対処することが依然として可能である。この技術は、ＢＯＸへのドーパント損失を低減させることによって拡張部抵抗を改善するものであるが、これも、ＥＴＳＯＩデバイスと関連したチャネル歪み問題に対処するものではない。
ここで図３を参照すると、さらに別の従来の方法で形成されたＥＴＳＯＩトランジスタ・デバイス３００の断面図が示される。ここで、隆起型ソース／ドレイン領域３０８は、拡張注入を最後に行ない、かつ、レーザアニールによりドーパントを活性化する、上述の技術と組み合わせて、実際には、２つのエピタキシャル成長層３０８ａ、３０８ｂから、（第１の組及び第２の組のスペーサを用いて）形成される。また、ドーパント損失の低減を通じて、第１の拡張部抵抗の低減問題にも対処する。図３のデバイス３００はまた、２段階のエピタキシャル成長層３０８により、より垂直なエピタキシャル領域／ＳＯＩの界面（点線の円１２０で示される）を提供することによって、歪み問題に対処しようと試みている。このプロファイルは図１と比較して僅かな幾何学的な改善を示すものの、依然として、ソース／ドレイン拡張領域における極薄寸法のＳＯＩの方が、歪みの利点の僅かな改善よりも勝っている。
図４は、ソース／ドレイン領域４０８のエピタキシャル成長前に、ソース／ドレイン領域が、バルク基板１０２のレベルまで完全に陥凹された、従来の方法で形成されたＳＯＩトランジスタ・デバイス４００の断面図である。このデバイス４００は、これらがゲート電極１１４の底部に対して隆起型のソース／ドレイン領域でないという点で、いわゆる「埋め込まれた（embedded）」ソース／ドレイン領域を示している。その結果、デバイス４００は、バルク基板技術に類似した所望のチャネル歪み特性を提供するが、一方で、ソース・ドレイン間の大きい電流漏れ、及び、大部分のＢＯＸが除去されることに起因して、ソース／ドレイン・基板間の高い静電容量を示す。このことは、そもそもＳＯＩ技術の利点を本質的に台無しにする。
従って、図５乃至図１３は、本発明の例示的な実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有する新規なＥＴＳＯＩトランジスタを形成する方法を示す、一連の断面図である。図５で始まり、ＳＯＩ層１０６が薄層化され（例えば、ＥＴＳＯＩの寸法に）、ＳＴＩ領域１１２がバルク基板１０２内に形成され、ゲートスタック材料が堆積され、パターン形成され、エッチングされてゲート電極１１４及びゲート誘電体層１１６を形成する、デバイス処理における時点が示される。図５は、まとめて５０２で示される、使い捨てスペーサ、ライナ及びゲートハードマスクの形成をさらに示す。
次に図６に示されるように、犠牲酸化物ライナ層５０４が、構造体全体の上に堆積される。次に、図５ｃにおいて、フォトレジスト層５０６が、当技術分野において周知のように堆積され、パターン形成されて、ゲート電極１１４、犠牲スペーサ／ハードマスク層５０２及び犠牲酸化物ライナ５０４の垂直面を露出させる。この特定のシーケンスの実施形態は、フォトリソグラフィを用いてエッチング・パターンを形成するという点で、ゲートに対して非自己整合型であるが、後の実施形態において見られるように、自己整合型技術を用いることもできる。いずれにせよ、図８に示されるように、エッチング・プロセスを用いて、酸化物ライナ５０４の露出部分を除去し、続いて別のエッチング・プロセスを用いて、チャネル領域１１０の対向する端部におけるＥＴＳＯＩ層１０６の露出部分を完全に貫通してエッチングし、ＢＯＸ層１０４内にも僅かに陥凹する。次に、図９において、レジスト層が剥離される。
次に図１０に進むと、次いで、等方性酸化物エッチングを行なって（例えば、湿式エッチング又は反応性イオンエッチング（ＲＩＥ）のような）、ＢＯＸ層１０４を横方向にエッチングし、チャネル領域１１０の対向する端部におけるソース／ドレイン拡張領域に対応するＥＴＳＯＩ層１０６の底面５０８を露出させる。その際に、犠牲酸化物ライナも除去されるが、そうすることで、ＳＴＩ領域１１２の著しい陥凹が防止される。次に、図１１に示されるように、好適なシリコン含有半導体材料（例えば、デバイスの極性に応じて、ＳｉＧｅ、ＳｉＣ）のエピタキシャル成長が行なわれ、埋め込み拡張領域及びエピタキシャル隆起型ソース／ドレイン領域５１０を定める。プロセスにおけるこの時点で、拡張（及びハロ）注入を行なうことができる。
前述の従来の構造体とは対照的に、エピタキシャル領域５１０は、この境界がＥＴＳＯＩ層１０６の垂直面及びその底面５０８の一部分の両方に沿って延びるため、ＥＴＳＯＩ層１０６の拡張領域との拡張した界面を有することが留意されるであろう。この構成は、優れたチャネル歪み性能をもたらすだけではなく、拡張領域の下に半導体の「出っ張り（ledge）」を設けることにより、拡張部抵抗の問題にも対処する。従って、熱アニールによってドーパントが活性化された場合には、エピタキシャル領域５１０も、ドーパントイオンが拡張領域からＢＯＸ１０４内に拡散するのを防ぐ。この時点から、当技術分野に周知のような付加的な製造ステップを実行することができる。例えば、図１２は、使い捨てスペーサ及びゲートハードマスク材料の除去を示す。この段階で、拡張注入及びハロ注入を行なうこともできる。次に、図１３に示されるように、最終的なゲートスペーサ５１２を形成し、続いて深いソース／ドレイン注入を行なう。随意的に、深いソース／ドレイン注入の後に、拡張注入を行なうことができる。いずれにせよ、次いで、ドーパント注入の後に、例えば、シリサイド形成、応力ライナ形成及び後工程（back end of line、ＢＥＯＬ）形成のような通常の処理ステップが続く。
特に図７及び図８に示されるようなＳＯＩエッチング及び横方向のＢＯＸエッチングの前の非自己整合型パターン形成に代わるものとして、ゲート導体に対する自己整合型手法の１つ又は複数の変形によって、図１３に示されるデバイスを形成することもできる。例えば、図１４乃至図１６は、本発明の別の例示的な実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有する新規なＳＯＩトランジスタを形成する方法を示す。より具体的には、図５及び図６における最初の処理ステップを、図６に示されるように犠牲酸化物ライナ５０４が堆積するまで繰り返すことができる。しかしながら、図１４に示されるように、次に、フォトレジスト材料を塗布する代わりに、犠牲酸化物ライナ５０４の上に別の犠牲層６０２を形成する。この犠牲層６０２は、例えば、ポリシリコン又はポリＳｉＧｅなどの酸化物又は窒化物に対して異なるエッチング速度を有する材料を含むことができる。
図１５において、犠牲層６０２が平坦化され、陥凹されて、これにより犠牲酸化物ライナ５０４の垂直面及びゲート導体１１４の上の上面のみが露出される。次に、図１６に示されるように、酸化物エッチングにより犠牲酸化物ライナ５０４の露出部分が除去され、別のエッチングを行なって、チャネル領域１１０を囲むＥＴＳＯＩ層１０６の露出部分を除去する。図５のシーケンスと同様に、ＥＴＳＯＩのエッチングは、ＢＯＸ層１０４内に僅かな陥凹部をもたらす。犠牲層６０２の残りの部分が後で除去されると、次に、結果として得られる構造体は、図９に示されるものとほぼ同じに見える。従って、次に、図１０乃至図１３を参照する上記の説明によって、横方向の等方性エッチング及びエピタキシャル成長ステップを行なう。
ＳＯＩエッチング及び横方向のＢＯＸエッチングより前に自己整合型パターン形成を行なうためのさらに別の実施形態が、図１７乃至図２１に示される。酸化物及び窒化物に対して選択的なエッチング速度をもつ第２の犠牲層を用いる代わりに、酸化物−窒化物−酸化物犠牲層の組み合わせを用いることができる。再度、図５及び図６における最初の処理ステップを、図６に示されるように犠牲酸化物ライナ５０４が堆積するまで繰り返すことができる。次に、図１７に示されるように、犠牲酸化物ライナ５０４の上に、薄い犠牲窒化物ライナ７０２が形成される。図１８において、別の犠牲酸化物層７０４が堆積され、図１９に示されるように酸化物の平坦化及び陥凹が後に続く。これにより、犠牲窒化物ライナ７０２の垂直面及びゲート導体１１４の上の上面が露出される。犠牲酸化物層７０４の厚さは、前の実施形態の層６０２のものに匹敵するが、薄い犠牲窒化物ライナ７０２を使用するので、相対的により厚い犠牲層７０４は酸化物とすることができることが留意されるであろう。
次に図２０を参照すると、窒化物エッチングにより犠牲窒化物ライナ７０２の露出部分が除去され、続いて酸化物エッチングを行なって、犠牲酸化物層５０４の露出部分を除去し、チャネル領域１１０の端部に隣接するＥＴＳＯＩ層１０６の上面を露呈する。とりわけ、この酸化物エッチングはまた、上部犠牲酸化物層７０４を薄層化する。次に、図２１に示されるように、エッチングを行なって、ＢＯＸ層１０４内への僅かな陥凹部を有した状態で、ＥＴＳＯＩ層１０６の露出部分を除去する。その後、残りの犠牲材料（酸化物層７０４、窒化物ライナ７０２及び酸化物ライナ５０４）を除去し、その後、次に結果として得られる構造体は、図９に示される構造体とほぼ同じに見える。従って、次に、図１０乃至図１３を参照する上記の説明によって、横方向の等方性エッチング及びエピタキシャル成長のステップを行なう。
この時点までに説明される実施形態において、ＢＯＸ層１０４内への横方向のエッチング・プロファイル（図１０に最も具体的に示される）は、チャネルのソース側及びドレイン側に関して実質的に対称である。しかしながら、エピタキシャル領域の最終アスペクト比及び幾何学的形状を制御するように、ＢＯＸ１０４の横方向のエッチング・プロファルを調整できることも考えられる。このために、図２２乃至図２４は、本発明の代替的な実施形態による、ＳＯＩエッチング・プロファイルを調整する方法を示す、一連の断面図である。本質的に、異なる酸化物エッチング速度を有する領域を内部に生成するように、イオン注入（例えば、ブランケット注入又はパターン形成された注入、傾斜（angled）注入、垂直注入など）をＢＯＸ層１０４に施す。ＢＯＸ注入は、図５を参照して上述されたようなデバイス処理における時点の後に（すなわち、犠牲層を形成する前に）行なうことができる。
図２２に特に示されるように、相対的に高いエッチング速度の領域１０４ａ、１０４ｃと、相対的に低いエッチング速度の領域１０４ｂ及び１０４ｄとを有するＢＯＸ層をもたらす１又は複数の注入がＢＯＸ層に施される。この特定の例においては、ＦＥＴデバイスの側８０２（例えば、ソース又はドレイン）には、ソース又はドレイン拡張領域及びチャネル領域より下方に低いエッチング速度の領域１０４ｂを生成する傾斜注入が施される。さらに、ＦＥＴデバイスの側８０４（例えば、ソース又はドレイン）には、低いエッチング速度の領域１０４ｄを生成する垂直（０°）注入が施される。図２２に示されるこのＢＯＸ注入プロファイルは、ＢＯＸ層１０４内のエッチング速度をどのように調整できるかの単なる一例を示すものであり、他のプロファイルも考えられることを理解すべきである。
ＢＯＸ注入に続いて、デバイス処理は、図５乃至図９、図１４乃至図１６、或いは図９、図１６又は図２１に示されるような構造体のいずれかをもたらす（ドープされたＢＯＸプロファイルを除いて）図１７乃至図２１の実施形態のいずれかに従って続行することができる。つまり、ＢＯＸ層内に僅かな陥凹部を有した状態で、ＥＴＳＯＩ層１０６の部分が、説明された方法で完全に貫通してエッチングされた、ＦＥＴ構造体である。次に、図２３に示されるように横方向の酸化物エッチングを行なったとき、ＢＯＸ層の結果として得られるエッチング・プロファイルは非対称であることが分かる。つまり、領域１０４ａ及び１０４ｃは、領域１０４ｂ及び１０４ｄより速い速度でエッチングされた。他方、領域１０４ｂは領域１０４ｃより遅いエッチング速度を有していても、領域１０４ｂに対応するＥＴＳＯＩ層の底面が、その上への次のエピタキシャル成長のために依然として露出されていることに留意すべきである。このことは、非対称のエッチング・プロファイルに従ったエピタキシャル領域５１０の成長を示す図２４に示される。この時点から、処理は、図１２及び図１３に示されたように続行することができる。
この時点まで、説明された例示的な実施形態は、「埋め込まれた」エピタキシャル領域のためには本質的に薄すぎるため、ソース／ドレイン領域がゲート導体に対して「隆起した」ＥＴＳＯＩデバイスに向けられてきた。より厚いＳＯＩ層を有するＦＥＴデバイスは一般に、拡張部抵抗及び歪み問題にあまり曝されることはないが、上述の技術を、より厚いＳＯＩデバイスにも適用できることが、ここでさらに考えられる。
従って、図２５乃至図３２は、本発明の別の例示的な実施形態による、改善された拡張部抵抗及びチャネル歪み特性のための埋め込み拡張領域を有するＳＯＩトランジスタを形成する方法を示す、一連の断面図である。図２５において、ＳＯＩ層９０６がＥＴＳＯＩの寸法に比較して初めは相対的に厚く、ＳＴＩ領域１１２がバルク基板１０２内に形成され、ゲートスタック材料が堆積され、パターン形成され、エッチングされてゲート電極１１４及びゲート誘電体層１１６を形成する、デバイス処理における時点が示される。図２５は、まとめて５０２で示される使い捨てスペーサ、ライナ及びゲートハードマスクの形成をさらに示す。
ＳＯＩ層９０６の初期厚が相対的に厚いため、図２６に示されるように、チャネル領域１１０の外側の位置に示されるように、ＳＯＩ層を陥凹させることができる。次に、図２７に示されるように、犠牲酸化物ライナ層５０４が、構造体全体の上に堆積される。図２７の処理の時点での構造体は、ソース／ドレイン領域の下方のＳＯＩが、チャネル領域に対応するＳＯＩに対して陥凹され、より薄いという点を除いて、図６に示されるものに類似している。この時点から、次に、図５、図６又は図７のプロセスフロー・シーケンスに説明されるパターン形成の実施形態のいずれも、横方向のＢＯＸエッチングについての位置を定めるのに用いることができる。説明のためだけに、この実施形態における残りのシーケンスの図は、図７に類似したフォトレジストを有する非自己整合型パターン形成を用いるように示されるが、図６又は図７の多数の犠牲ライナ／層、自己整合型実施形態も適用可能であることを理解すべきである。
図２８に示されるように、フォトレジスト層９０６が、当技術分野において周知のように堆積され、パターン形成されて、ゲート電極１１４、犠牲スペーサ／ハードマスク層５０２、及び犠牲酸化物ライナ５０４の垂直面を露出させる。また、この特定のシーケンスの実施形態は、フォトリソグラフィを用いてエッチング・パターンを形成するという点で、ゲートに対して非自己整合型である。次に、エッチング・プロセスを用いて、酸化物ライナ５０４の露出部分を除去し、続いて別のエッチング・プロセスを用いて、チャネル領域９１０の対向する端部における陥凹したＳＯＩ層９０６の露出部分を完全に貫通してエッチングし、図２９に示されるようにＢＯＸ層１０４内にも僅かに陥凹する。次に、図３０において、レジスト層が剥離される。
次に、図３１に進むと、次いで、等方性酸化物エッチングを行なって（例えば、湿式エッチング又は反応性イオンエッチング（ＲＩＥ）のような）、ＢＯＸ層１０４を横方向にエッチングし、チャネル領域９１０の対向する端部におけるソース／ドレイン拡張領域に対応するＳＯＩ層１０６の底面９０８を露出させる。その際に、犠牲酸化物ライナも除去されるが、そうすることで、ＳＴＩ領域１１２の著しい陥凹が防止される。次に、図３２に示されるように、好適なシリコン含有半導体材料（例えば、デバイスの極性に応じて、ＳｉＧｅ、ＳｉＣ）のエピタキシャル成長が行なわれ、エピタキシャル埋め込み拡張領域及び埋め込みソース／ドレイン領域９１２を定める。ＳＯＩ領域１０６は、エピタキシャル成長より前に初めに陥凹されるので、エピタキシャル領域９１２の上面がゲート導体１１４の底面と実質的に重ならず、付加的なゲート・ソース間及びゲート・ドレイン間の静電容量を防止するという点で、埋め込みエピタキシャル領域９１２は、ゲート導体１１４に対して埋め込まれている。プロセスにおけるこの時点で、拡張（及びハロ）注入を行なうことができる。
前に説明されたＥＴＳＯＩの実施形態と同様に、エピタキシャル領域９１２は、この境界がＳＯＩ層９０６の垂直面及びその底面９０８の一部分の両方に沿って延びるため、ＳＯＩ層９０６の拡張領域との拡張した界面を有する。この時点から、例えば、図１２及び図１３に示されるもののような、当技術分野において周知のような付加的なトランジスタ製造ステップを実行することができる。
最終的に、図３３乃至図３６は、図２５乃至図３２のＳＯＩトランジスタのＢＯＸ層の横方向のエッチング・プロセスについての代替的な実施形態を示す。図３３に示されるように、埋め込みエピタキシャル・ソース／ドレイン・デバイスの場合、陥凹したＳＯＩ層９０６を貫通してエッチングするのに用いられるパターンを用いて、ＢＯＸ層１０４を貫通して完全にエッチングし、バルク基板１０２の上で停止することができる。図３４において、レジスト層５０６を除去した後、図３５に示されるように、ＢＯＸ層１０４が横方向にエッチングされる。示される等方性の横方向のエッチングは実質的に対称的であるが、調整されたＢＯＸエッチング・プロファイルを生成するために、図２２乃至図２４に説明されるようなＢＯＸドーピングを用いることもできることを理解すべきである。図３６に示されるように、ＢＯＸエッチングに続いて、埋め込みエピタキシャル領域１０１２が成長される。同じ手法を、図５、図６及び図７に説明されるＥＴＳＯＩデバイスに対して用いることもでき、そこで、陥凹したＳＯＩ層を貫通してエッチングするのに用いられるパターンを用いて、ＢＯＸ層を貫通して完全にエッチングし、バルク基板上で停止することができる。
好ましい実施形態を参照して本発明を説明したが、当業者であれば、本発明の範囲から逸脱することなく種々の変更を行ない、均等物をその要素の代わりに使用できることが理解されるであろう。さらに、本発明の本質的な範囲から逸脱することなく、特定の状況又は材料を本発明の教示に適合させるように、多くの修正を行なうことができる。従って、本発明は、本発明を実施することを考慮した最良の形態として開示される特定の実施形態に限定されるものではなく、添付の特許請求の範囲内にある全ての実施形態を含むものであることが意図される。
１００、２００、３００、４００：デバイス
１０２：バルク基板
１０４：ＢＯＸ層
１０６、９０６：ＳＯＩ層
１０８、３０８、４０８：ソース／ドレイン領域
１１０、９１０：チャネル領域
１１２：浅いトレンチ分離（ＳＴＩ）領域
１１４：ゲート電極
１１６：ゲート誘電体層
１１８：ゲート側壁スペーサ
２０４：埋め込み窒化物層
５０２：スペーサ／ハードマスク層
５０４：犠牲酸化物ライナ層
５０６、９０６：フォトレジスト層
５０８、９０８：底面
５１０：エピタキシャル領域
５１２：ゲートスペーサ
６０２：犠牲層
７０２：犠牲窒化物ライナ
７０４：犠牲酸化物層
９１２、１０１２：埋め込みエピタキシャル領域

Claims (20)

  1. シリコン・オン・インシュレータ（ＳＯＩ）トランジスタ・デバイスであって、
    バルク基板の上に形成された埋め込み絶縁体層と、
    前記埋め込み絶縁体層上に形成されたＳＯＩ層と、
    前記トランジスタ・デバイスのソース及びドレイン領域に対応する、ゲート導体の対向する側に隣接して配置された、一対のシリコン含有エピタキシャル領域と、
    を含み、
    前記エピタキシャル領域の部分は前記埋め込み絶縁体内に埋め込まれ、かつ、前記トランジスタ・デバイスのチャネル領域の対向する端部におけるソース及びドレイン拡張領域に対応する前記ＳＯＩ層の垂直面及び底面の両方と接触している、デバイス
  2. 前記エピタキシャル領域は、前記ゲート導体に対して隆起型ソース／ドレイン領域を含む、請求項１に記載のデバイス。
  3. 前記エピタキシャル領域は、前記ＳＯＩ層及び前記ゲート導体に対して埋め込み領域を含む、請求項１に記載のデバイス。
  4. 前記埋め込み絶縁体層の部分は内部に異なるエッチング速度をもたらすようにドープされ、これにより、ソース及びドレイン拡張領域に対応する前記ＳＯＩ層の垂直面及び底面の両方と接触している前記エピタキシャル領域の前記部分の非対称のプロファイルがもたらされる、請求項１に記載のデバイス。
  5. 前記エピタキシャル領域の底面は、前記バルク基板と接触している、請求項３に記載のデバイス。
  6. 前記エピタキシャル領域は、シリコンゲルマニウム（ＳｉＧｅ）を含む、請求項１に記載のデバイス。
  7. 前記エピタキシャル領域は、炭化シリコン（ＳｉＣ）を含む、請求項１に記載のデバイス。
  8. シリコン・オン・インシュレータ（ＳＯＩ）トランジスタ・デバイスを形成する方法であって、前記方法は、
    バルク基板の上に形成された埋め込み絶縁体層と、前記埋め込み絶縁体層上に形成されたＳＯＩ層と、前記ＳＯＩ層の上に形成されたゲート導体及びゲート絶縁体層と、前記ゲート導体の側壁の上及び側壁上に形成された使い捨てスペーサ層とを含む、開始構造体の上に第１の犠牲層を形成することと、
    前記使い捨てスペーサ層及び前記ゲート導体の対向する側に隣接して配置された前記第１の犠牲層の部分を除去することと、
    前記使い捨てスペーサ層及び前記ゲート導体の対向する側に隣接して配置された前記ＳＯＩ層の対応する露出部分を除去することと、
    前記埋め込み絶縁体層を下方及び横方向にエッチングして、前記トランジスタ・デバイスのチャネル領域の対向する端部におけるソース及びドレイン拡張領域に対応する前記ＳＯＩ層の垂直面及び底面の両方を露出させることと、
    前記トランジスタ・デバイスのソース及びドレイン領域に対応する、前記ゲート導体の対向する側に隣接して配置された一対のシリコン含有エピタキシャル領域を成長させ、前記埋め込み絶縁体層の前記エッチングされた部分を充填することと、
    を含み、
    前記エピタキシャル領域の部分は、前記トランジスタ・デバイスの前記チャネル領域の前記対向する端部におけるソース及びドレイン拡張領域に対応する前記ＳＯＩ層の垂直面及び底面と接触している、方法。
  9. 前記埋め込み絶縁体は埋め込み酸化物層（ＢＯＸ）であり、
    前記第１の犠牲層は酸化物ライナを含み、
    前記ＢＯＸの前記下方及び横方向のエッチングは、酸化物材料の等方性エッチングを含む、請求項８に記載の方法。
  10. 前記使い捨てスペーサ層及び前記ゲート導体の対向する側に隣接して配置された前記第１の犠牲層の部分を除去することは、前記第１の犠牲層の上にフォトレジスト材料を塗布し、パターン形成することによって、前記ゲート導体に対して非自己整合式に実施される、請求項９に記載の方法。
  11. 前記使い捨てスペーサ層及び前記ゲート導体の対向する側に隣接して配置された前記第１の犠牲層の部分を除去することは、前記第１の犠牲層の上に第２の犠牲層を形成し、前記第２の犠牲層を平坦化し、陥凹して前記第１の犠牲層の垂直部分を露出させることによって、前記ゲート導体に対して自己整合式に実施される、請求項９に記載の方法。
  12. 前記第２の犠牲層は、酸化物及び窒化物の両方に対して異なるエッチング速度を有する材料を含む、請求項１１に記載の方法。
  13. 前記使い捨てスペーサ層及び前記ゲート導体の対向する側に隣接して配置された前記第１の犠牲層の部分を除去することは、前記第１の犠牲層の上に第２の犠牲層を形成し、前記第２の犠牲層の上に第３の犠牲層を形成し、前記第３の犠牲層を平坦化し、陥凹して前記第２の犠牲層の垂直部分を露出させることによって、前記ゲート導体に対して自己整合式に実施される、請求項９に記載の方法。
  14. 前記第２の犠牲層は窒化物ライナを含み、前記第３の犠牲層は酸化物層を含む、請求項１３に記載の方法。
  15. 内部に異なるエッチング速度をもたらすように、前記ＢＯＸ層の部分にイオン注入し、これにより、ソース及びドレイン拡張領域に対応する前記ＳＯＩ層の垂直面及び底面の両方と接触している前記エピタキシャル領域の前記部分の非対称のプロファイルをもたらすことをさらに含む、請求項９に記載の方法。
  16. 前記エピタキシャル領域は、前記ゲート導体に対して隆起型ソース／ドレイン領域を含む、請求項９に記載の方法。
  17. 前記エピタキシャル領域が前記ＳＯＩ層及び前記ゲート導体に対して埋め込み領域を含むように、前記第１の犠牲層を形成する前に前記ＳＯＩ層の部分を陥凹させることをさらに含む、請求項９に記載の方法。
  18. 前記ＢＯＸ層の前記下方及び横方向のエッチングは、前記ＢＯＸ層を完全に貫通して、前記バルク基板の前記上部に至るまでエッチングし、前記エピタキシャル領域の前記底面が前記バルク基板と接触するようにする、請求項１７に記載の方法。
  19. 前記エピタキシャル領域はシリコンゲルマニウム（ＳｉＧｅ）を含む、請求項９に記載の方法。
  20. 前記エピタキシャル領域は炭化シリコン（ＳｉＣ）を含む、請求項９に記載の方法。
JP2010167716A 2009-07-29 2010-07-27 埋め込み拡張領域を有するｓｏｉトランジスタ、及びその形成方法 Expired - Fee Related JP5869753B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/511440 2009-07-29
US12/511,440 US8106456B2 (en) 2009-07-29 2009-07-29 SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics

Publications (2)

Publication Number Publication Date
JP2011035393A true JP2011035393A (ja) 2011-02-17
JP5869753B2 JP5869753B2 (ja) 2016-02-24

Family

ID=43526184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010167716A Expired - Fee Related JP5869753B2 (ja) 2009-07-29 2010-07-27 埋め込み拡張領域を有するｓｏｉトランジスタ、及びその形成方法

Country Status (3)

Country Link
US (1) US8106456B2 (ja)
JP (1) JP5869753B2 (ja)
KR (1) KR101589765B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014042020A (ja) * 2012-08-21 2014-03-06 St Microelectron Inc 底部窒化物ライナー及び上部酸化物ライナーを具備するシャロートレンチアイソレーション（ｓｔｉ）領域を含む電子装置及び関連方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009039419B4 (de) * 2009-08-31 2012-03-29 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
US8518758B2 (en) * 2010-03-18 2013-08-27 Globalfoundries Inc. ETSOI with reduced extension resistance
US8546228B2 (en) 2010-06-16 2013-10-01 International Business Machines Corporation Strained thin body CMOS device having vertically raised source/drain stressors with single spacer
US8778767B2 (en) * 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
US8394712B2 (en) * 2011-05-05 2013-03-12 International Business Machines Corporation Cavity-free interface between extension regions and embedded silicon-carbon alloy source/drain regions
US8507350B2 (en) * 2011-09-21 2013-08-13 United Microelectronics Corporation Fabricating method of semiconductor elements
FR2985089B1 (fr) * 2011-12-27 2015-12-04 Commissariat Energie Atomique Transistor et procede de fabrication d'un transistor
US8659066B2 (en) 2012-01-06 2014-02-25 International Business Machines Corporation Integrated circuit with a thin body field effect transistor and capacitor
US20130214358A1 (en) * 2012-02-17 2013-08-22 International Business Machines Corporation Low external resistance etsoi transistors
US8927387B2 (en) * 2012-04-09 2015-01-06 International Business Machines Corporation Robust isolation for thin-box ETSOI MOSFETS
US8847315B2 (en) 2012-05-07 2014-09-30 Qualcomm Incorporated Complementary metal-oxide-semiconductor (CMOS) device and method
US8936977B2 (en) * 2012-05-29 2015-01-20 Globalfoundries Singapore Pte. Ltd. Late in-situ doped SiGe junctions for PMOS devices on 28 nm low power/high performance technologies using a silicon oxide encapsulation, early halo and extension implantations
US9059292B2 (en) 2012-08-02 2015-06-16 International Business Machines Corporation Source and drain doping profile control employing carbon-doped semiconductor material
US9768055B2 (en) * 2012-08-21 2017-09-19 Stmicroelectronics, Inc. Isolation regions for SOI devices
US10134895B2 (en) 2012-12-03 2018-11-20 Stmicroelectronics, Inc. Facet-free strained silicon transistor
FR3002813B1 (fr) * 2013-03-01 2016-08-05 St Microelectronics Sa Procede de fabrication d'un transistor mos a ailette
US9040394B2 (en) * 2013-03-12 2015-05-26 Samsung Electronics Co., Ltd. Method for fabricating a semiconductor device
US9093564B2 (en) 2013-03-20 2015-07-28 International Business Machines Corporation Integrated passive devices for FinFET technologies
US8962430B2 (en) 2013-05-31 2015-02-24 Stmicroelectronics, Inc. Method for the formation of a protective dual liner for a shallow trench isolation structure
US8901654B1 (en) * 2013-07-10 2014-12-02 International Business Machines Corporation Semiconductor-on-insulator (SOI) field effect transistor with buried epitaxial active regions
US9166044B2 (en) 2013-09-27 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Raised epitaxial LDD in MuGFETs
US10128269B2 (en) * 2013-11-08 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for a semiconductor structure having multiple semiconductor-device layers
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
CN105529360B (zh) * 2014-09-30 2019-01-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9768254B2 (en) * 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
FR3040538A1 (fr) 2015-08-24 2017-03-03 St Microelectronics Crolles 2 Sas Transistor mos et son procede de fabrication
US9911849B2 (en) * 2015-12-03 2018-03-06 International Business Machines Corporation Transistor and method of forming same
US9685535B1 (en) 2016-09-09 2017-06-20 International Business Machines Corporation Conductive contacts in semiconductor on insulator substrate
US20190088766A1 (en) * 2017-09-21 2019-03-21 Globalfoundries Inc. Methods of forming epi semiconductor material in source/drain regions of a transistor device formed on an soi substrate
US10672795B2 (en) * 2018-06-27 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bulk semiconductor substrate configured to exhibit semiconductor-on-insulator behavior
US11393915B2 (en) * 2020-12-09 2022-07-19 Globalfoundries U.S. Inc. Epi semiconductor structures with increased epi volume in source/drain regions of a transistor device formed on an SOI substrate
US11869975B2 (en) 2021-04-19 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-film transistors and method for manufacturing the same
US11791420B2 (en) 2021-04-19 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for manufacturing the same
US20220336679A1 (en) * 2021-04-19 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with barrier and method for manufacturing the same
US11810951B2 (en) 2021-12-16 2023-11-07 Globalfoundries U.S. Inc. Semiconductor-on-insulator field effect transistor with performance-enhancing source/drain shapes and/or materials

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060131648A1 (en) * 2004-12-17 2006-06-22 Electronics And Telecommunications Research Institute Ultra thin film SOI MOSFET having recessed source/drain structure and method of fabricating the same
JP2007110098A (ja) * 2005-09-13 2007-04-26 Infineon Technologies Ag 応力変形させた半導体装置およびその製造方法
JP2007142402A (ja) * 2005-11-18 2007-06-07 Internatl Business Mach Corp <Ibm> 電界効果トランジスタ・デバイスと形成方法（電界効果トランジスタのミラー容量を低減させるための構造および方法）
JP2007329379A (ja) * 2006-06-09 2007-12-20 Sony Corp 半導体装置およびその製造方法
JP2008520097A (ja) * 2004-11-10 2008-06-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 歪み完全空乏型シリコン・オン・インシュレータ半導体デバイスおよびこの製造方法
JP2008527692A (ja) * 2005-01-03 2008-07-24 フリースケール セミコンダクター インコーポレイテッド リセス型ソース／ドレイン領域をｓｏｉウェハに含む半導体形成プロセス
WO2008120335A1 (ja) * 2007-03-28 2008-10-09 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
JP2009010111A (ja) * 2007-06-27 2009-01-15 Sony Corp 半導体装置および半導体装置の製造方法
JP2009016423A (ja) * 2007-07-02 2009-01-22 Toshiba Corp 半導体装置及びその製造方法
JP2009094371A (ja) * 2007-10-11 2009-04-30 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法
JP2009519610A (ja) * 2005-12-14 2009-05-14 インテル コーポレイション ソース領域とドレイン領域との間にボックス層を有する歪みシリコンｍｏｓデバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350575B1 (ko) * 1999-11-05 2002-08-28 주식회사 하이닉스반도체 소오스-바디-기판이 접촉된 이중막 실리콘 소자 및 제조방법
US6521949B2 (en) * 2001-05-03 2003-02-18 International Business Machines Corporation SOI transistor with polysilicon seed
JP4546021B2 (ja) * 2002-10-02 2010-09-15 ルネサスエレクトロニクス株式会社 絶縁ゲート型電界効果型トランジスタ及び半導体装置
US7057216B2 (en) 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
US7157374B1 (en) 2004-06-28 2007-01-02 Advanced Micro Devices, Inc. Method for removing a cap from the gate of an embedded silicon germanium semiconductor device
US7309660B2 (en) 2004-09-16 2007-12-18 International Business Machines Corporation Buffer layer for selective SiGe growth for uniform nucleation
US7446350B2 (en) 2005-05-10 2008-11-04 International Business Machine Corporation Embedded silicon germanium using a double buried oxide silicon-on-insulator wafer
US7405131B2 (en) 2005-07-16 2008-07-29 Chartered Semiconductor Manufacturing, Ltd. Method and structure to prevent silicide strapping of source/drain to body in semiconductor devices with source/drain stressor
US7939413B2 (en) 2005-12-08 2011-05-10 Samsung Electronics Co., Ltd. Embedded stressor structure and process
US7718500B2 (en) 2005-12-16 2010-05-18 Chartered Semiconductor Manufacturing, Ltd Formation of raised source/drain structures in NFET with embedded SiGe in PFET
JP2007214208A (ja) 2006-02-07 2007-08-23 Toshiba Corp 半導体装置及びその製造方法
JP2007250665A (ja) 2006-03-14 2007-09-27 Toshiba Corp 半導体装置及びその製造方法
US7772676B2 (en) 2006-06-23 2010-08-10 Infineon Technologies Ag Strained semiconductor device and method of making same
JP2008060408A (ja) 2006-08-31 2008-03-13 Toshiba Corp 半導体装置
US20080119025A1 (en) 2006-11-21 2008-05-22 O Sung Kwon Method of making a strained semiconductor device
US20080217686A1 (en) 2007-03-09 2008-09-11 International Business Machines Corporation Ultra-thin soi cmos with raised epitaxial source and drain and embedded sige pfet extension

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008520097A (ja) * 2004-11-10 2008-06-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 歪み完全空乏型シリコン・オン・インシュレータ半導体デバイスおよびこの製造方法
US20060131648A1 (en) * 2004-12-17 2006-06-22 Electronics And Telecommunications Research Institute Ultra thin film SOI MOSFET having recessed source/drain structure and method of fabricating the same
JP2008527692A (ja) * 2005-01-03 2008-07-24 フリースケール セミコンダクター インコーポレイテッド リセス型ソース／ドレイン領域をｓｏｉウェハに含む半導体形成プロセス
JP2007110098A (ja) * 2005-09-13 2007-04-26 Infineon Technologies Ag 応力変形させた半導体装置およびその製造方法
JP2007142402A (ja) * 2005-11-18 2007-06-07 Internatl Business Mach Corp <Ibm> 電界効果トランジスタ・デバイスと形成方法（電界効果トランジスタのミラー容量を低減させるための構造および方法）
JP2009519610A (ja) * 2005-12-14 2009-05-14 インテル コーポレイション ソース領域とドレイン領域との間にボックス層を有する歪みシリコンｍｏｓデバイス
JP2007329379A (ja) * 2006-06-09 2007-12-20 Sony Corp 半導体装置およびその製造方法
WO2008120335A1 (ja) * 2007-03-28 2008-10-09 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
JP2009010111A (ja) * 2007-06-27 2009-01-15 Sony Corp 半導体装置および半導体装置の製造方法
JP2009016423A (ja) * 2007-07-02 2009-01-22 Toshiba Corp 半導体装置及びその製造方法
JP2009094371A (ja) * 2007-10-11 2009-04-30 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014042020A (ja) * 2012-08-21 2014-03-06 St Microelectron Inc 底部窒化物ライナー及び上部酸化物ライナーを具備するシャロートレンチアイソレーション（ｓｔｉ）領域を含む電子装置及び関連方法

Also Published As

Publication number Publication date
US8106456B2 (en) 2012-01-31
JP5869753B2 (ja) 2016-02-24
US20110024840A1 (en) 2011-02-03
KR20110013261A (ko) 2011-02-09
KR101589765B1 (ko) 2016-01-28

Similar Documents

Publication Publication Date Title
JP5869753B2 (ja) 埋め込み拡張領域を有するｓｏｉトランジスタ、及びその形成方法
US8685847B2 (en) Semiconductor device having localized extremely thin silicon on insulator channel region
US7488650B2 (en) Method of forming trench-gate electrode for FinFET device
US7452761B2 (en) Hybrid SOI-bulk semiconductor transistors
US7777273B2 (en) MOSFET having recessed channel
US6806534B2 (en) Damascene method for improved MOS transistor
US7701010B2 (en) Method of fabricating transistor including buried insulating layer and transistor fabricated using the same
US20080206937A1 (en) Wrap-around gate field effect transistor
US20080064173A1 (en) Semiconductor device, cmos device and fabricating methods of the same
US20120267724A1 (en) Mos semiconductor device and methods for its fabrication
KR20030004144A (ko) 반도체장치 및 그 제조방법
US7122431B2 (en) Methods of fabrication metal oxide semiconductor (MOS) transistors having buffer regions below source and drain regions
US20080203428A1 (en) Mos transistors having recessed channel regions and methods of fabricating the same
US8610233B2 (en) Hybrid MOSFET structure having drain side schottky junction
JP6840199B2 (ja) 半導体装置
JP2007519217A (ja) 半導体デバイスおよびその製造方法
JP2006202950A (ja) Ｍｏｓ型電界効果トランジスタ及びその製造方法
US7211491B2 (en) Method of fabricating gate electrode of semiconductor device
KR100506455B1 (ko) 반도체소자의 형성방법
KR100485004B1 (ko) 에스오아이 반도체 소자 및 그 제조 방법
KR20030053962A (ko) 반도체 소자의 트랜지스터 제조 방법
KR100604044B1 (ko) 반도체 소자의 제조 방법
JP2006202949A (ja) Ｍｏｓ型電界効果トランジスタ及びその製造方法
KR20050009512A (ko) 증가된 채널 폭을 갖는 ｍｏｓ 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150409

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20150626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160108

R150 Certificate of patent or registration of utility model

Ref document number: 5869753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees