JP2010536201A - 共通結合共振器を有する任意の量子ビット操作 - Google Patents

共通結合共振器を有する任意の量子ビット操作 Download PDF

Info

Publication number
JP2010536201A
JP2010536201A JP2010519258A JP2010519258A JP2010536201A JP 2010536201 A JP2010536201 A JP 2010536201A JP 2010519258 A JP2010519258 A JP 2010519258A JP 2010519258 A JP2010519258 A JP 2010519258A JP 2010536201 A JP2010536201 A JP 2010536201A
Authority
JP
Japan
Prior art keywords
qubit
resonator
quantum
energy
classical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010519258A
Other languages
English (en)
Other versions
JP5143900B2 (ja
Inventor
ジェイムス イー. バウムガードナー,
アーロン エー. ペセトスキー,
Original Assignee
ノースロップ グルムマン システムズ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノースロップ グルムマン システムズ コーポレイション filed Critical ノースロップ グルムマン システムズ コーポレイション
Publication of JP2010536201A publication Critical patent/JP2010536201A/ja
Application granted granted Critical
Publication of JP5143900B2 publication Critical patent/JP5143900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

量子論理ゲートは、共通共振器に結合される複数の量子ビットから形成され、量子ビット内の量子状態は、結合の特性エネルギーと比較して、低速および高速遷移速度のうちの選択される1つにおいて、複数の制御点間で古典的制御パラメータを遷移させることによって、共振器に転送され、それによって、低速遷移速度は、量子ビットおよび共振器のエネルギー状態を変換し、高速遷移速度は、量子ビットおよび共振器のエネルギー状態を保存する。

Description

(関連出願)
本出願は、2007年1月18日に出願された米国特許出願第11/654,632号に関連し、すべてが参考として本明細書に援用される。
(分野)
本発明は、概して、量子コンピュータに関する。より具体的には、本発明は、量子コンピュータ内で基礎的論理操作を発生させることに関する。
(背景)
古典的コンピュータは、古典的物理学の法則に従って、状態を変化させる2進数ビット情報を処理することによって動作する。これらの情報ビットは、ANDおよびORゲート等の単純な論理ゲートを使用することによって修正され得る。2進数ビットは、論理1(例えば、高電圧)または論理0(例えば、低電圧)のいずれかを表す、論理ゲートの出力時に生じる高または低エネルギーレベルによって、物理的に生成される。2つの整数を乗算するもの等、古典的アルゴリズムは、これらの単純な論理ゲートの長文字列に分解され得る。そのようなゲートの集合は、あらゆる可能性のあるアルゴリズムが、そのゲート集合のみから発生され得る場合、完全であると言える。例えば、古典的NANDゲート単独で、完全集合を形成する。
古典的コンピュータのように、量子コンピュータもまた、ビットおよびゲートを有する。しかしながら、論理1および0を使用する代わりに、量子ビット(「qubit」)は、量子力学を使用して、同時に両可能性を占める。この能力は、量子コンピュータが、古典的コンピュータよりも指数関数的に優れた効率性によって、大規模な問題を解決可能であることを意味する。
単一量子ビット操作と、二量子ビット制御NOT(CNOT)ゲートとの組み合わせが、量子計算のための完全集合を形成することは、周知である。いくつかの単一量子ビット操作が、量子ビットを共振器に結合することによって行なわれ得ることは、実証されている。本分野における継続的研究の目的は、任意の量子ビット操作を達成するより効率的手段を開発することである。
(概要)
本発明は、古典的デジタル制御を模倣するように、共振器に結合される量子ビット内のエネルギー分裂を制御することによって、いかなる任意の量子操作をも生成するための技術を提供する。一実施形態では、量子回路または量子ゲートは、共通共振器に結合される複数の量子ビットから形成され、各量子ビットは、古典的制御に結合される。量子ビットは、ジョセフソン接合技術等の任意の量子回路技術から形成されてもよく、エネルギー分裂は、磁束バイアス等の古典的制御パラメータによって調整可能である。量子ビット内の量子状態は、結合の特性エネルギーと比較して、低速および高速遷移速度のうちの選択される1つにおいて、制御点間で古典的制御パラメータを遷移させることによって、共振器に転送される。特性エネルギーと比較して低速遷移速度は、量子ビットおよび共振器のエネルギー状態を変換し、特性エネルギーと比較して高速遷移速度は、量子ビットおよび共振器のエネルギー状態を保存する。制御点の定義および制御点間の遷移速度の両方における低精度が、量子ゲートの応答において高度の精度をもたらすという意味では、制御はデジタル式である。
また、複数の量子ビットを有する量子回路において、量子論理ゲートを生成するための方法が開示される。一実施形態では、複数の量子ビットが、複数の個別エネルギーレベルを有する共通共振器に結合される。1つ以上のステップでは、複数の量子ビット内のエネルギー分裂は、古典的制御パラメータを使用して調節され、各量子ビットは、古典的制御パラメータに一意的に対応し、各古典的制御パラメータは、第1と第2の制御点との間で調節可能である。論理操作は、古典的制御パラメータ調節のシーケンスを介して達成され、量子ビットと共振器との間の量子状態は、第1と第2の制御点との間の古典的制御パラメータの調節速度に従って、変換または保存されてもよい。
本発明の一実施形態では、量子ゲートは、CNOT操作を行なうために達成される。量子ゲートは、少なくとも4つの量子状態を有する共振器と、特性エネルギーを有する結合によって、共振器に結合される少なくとも1つの量子ビットと、制御点間を遷移させることによって、少なくとも1つの量子ビットの量子状態を調節するために結合される少なくとも1つの古典的制御パラメータとを含み、それにより、制御点間で古典的制御パラメータを、結合の特性エネルギーと比較して低速遷移させるステップは、共振器の第1の量子状態変化を生じさせ、結合の特性エネルギーと比較して、制御点間で古典的制御パラメータを高速遷移させるステップは、第1の量子状態変化と異なる共振器の第2の量子状態変化を生じさせる。
本発明の特長、目的、および利点は、図面と併せて検討される場合、以下に規定される詳細な説明からより明白となるであろう。
図1Aは、古典的制御を伴い、共振器に結合される、単一量子ビットを示す、本発明による量子回路の基本的ブロック図である。 図1Bは、任意の数のn量子ビットを示す、本発明による量子回路の一般的ブロック図であって、各々の量子ビットは、任意の論理操作を行なうために、古典的制御を伴い、共通共振器に結合される。 図2Aは、非結合量子ビットおよび共振器を有するシステムのエネルギー図であって、古典的制御パラメータに応じて、独立状態変化を示す。 図2Bは、共振器に結合された量子ビットを有するシステムのエネルギー図であって、交差回避の概念を示す。 図3Aは、量子ビットおよび共振器の論理状態の真理値表を伴う、図2Bのシステムのエネルギー図であって、システムの状態を保存する、制御点間の高速ジャンプの概念を示す。 図3Bは、図2Bのシステムのエネルギー図であって、量子ビットおよび共振器の論理状態の真理値表を示し、断熱的掃引の概念を示す。 図4Aは、本発明による古典的制御パラメータを使用して、断熱的掃引に応答して状態を変化させる、結合された量子ビット−共振器システムの最初の4つのエネルギーレベルを示す、エネルギー図である。 図4Bは、図4Aの図表の各制御点における、量子ビットおよび共振器状態を列挙する真理値表である。 図5Aは、本発明による古典的制御パラメータを使用して、エネルギー交差(点B)を通る高速ジャンプに応答して状態を変化させる、結合された量子ビット−共振器システムの最初の4つのエネルギーレベルを示す、エネルギー図である。 図5Bは、図5Aの図表の各制御点における、量子ビットおよび共振器状態を列挙する真理値表である。 図6は、共通共振器に結合される2つの量子ビットを採用する本発明に従って達成される、STORE操作の真理値表であって、制御パルス掃引のシーケンスに対応する状態変化を示す。 図7は、共通共振器に結合される2つの量子ビットを採用する本発明に従って達成される、SWAP操作の真理値表であって、制御パルス掃引の別のシーケンスに対応する状態変化を示す。 図8は、共通共振器に結合される2つの量子ビットを採用する本発明に従って達成される、CNOT操作の真理値表であって、制御パルス掃引およびジャンプ操作の組み合わせに対応する状態変化を示す。 図9は、任意の論理操作を行なうための共通共振器に結合される複数の量子ビットを有する、本発明による量子回路のブロック図である。 図10は、量子論理ゲートを生成するための本発明による方法の実施形態を示す、フロー図である。 図11は、量子ゲート操作を行なうための本発明による方法の実施形態を示す、フロー図である。 図12は、量子論理ゲートを生成するための本発明による方法の別の実施形態を示す、フロー図である。
(詳細な説明)
本発明は、任意の種類の論理操作を行なうために、量子回路内に基礎的論理ゲートを生成するための新規技法を提供する。本技法は、論理ゲート、または、量子ゲートを、古典的デジタル制御によって、非常に正確に制御させる。制御は、開始点、終了点、および制御信号の速度が、量子ゲートの応答において高度の正確度を達成するために、高精度を必要としないという意味において「デジタル」式である。高精度電子制御の必要性を排除することによって、本発明は、量子計算のコストおよび複雑性を大幅に低減し、量子コンピュータの工学技術を可能にする。
図1Aは、本発明による、量子回路または量子ゲート100の基本的ブロック図を示す。回路100は、固定共振器13に結合される量子ビット11と、量子ビット11に結合される古典的デジタル制御15と、を含む。量子ビット11と制御15との間の結合は、量子ビット11の量子状態が、古典的制御パラメータの調節に応答して変化され得るように配列される。すなわち、点1から点2への制御15の調節は、量子ゲート100の古典的デジタル制御を提供する。用語「古典的」とは、制御態様が、概して、古典的物理学の法則に従って挙動することを意味する。
図1Bは、任意の論理操作を行なうための任意の数のn量子ビットを含む、本発明による量子回路110の概略のブロック図である。回路内の全量子ビットは、共通固定共振器13に結合される。加えて、各量子ビットは、回路100と同様に、対応する古典的デジタル制御に結合され、それによって制御可能である。例えば、量子ビット11aは、制御15aに対応し、量子ビット11bは、制御15bに対応し、任意の数のn量子ビットの各々は、n制御の1つに一意的に対応する。以下の議論では、例示の目的のためだけに、本発明は、共通共振器rに結合される、2つの量子ビット(qAおよびqBで表記される)の観点から説明される。本発明の種々の実施形態は、非常に大きな数の量子ビットおよび組み合わせを採用してもよいことを理解されたい。
図1Aおよび1Bの回路は、量子計算における一般的用途を有し、エネルギー分裂が調整可能な任意の量子回路技術を使用して、実装されてもよい。例えば、量子ビット11、11a、11b、および11nのいずれかの物理的実装は、ジョセフソン接合、量子ドット、SQUID(超電導量子干渉素子)、クーパー対箱、またはイオントラップであってもよい。同様に、共振器13の選択は、特定の技術に限定されない。本発明の基本的原則に従って採用され得る共振器13は、少なくとも2つの量子状態を有する任意のシステムであってもよい。本要件を満たす共振器の実施例は、伝送線、共振空洞、および別の量子ビットを含むが、それらに限定されない。加えて、共振器への量子ビットの結合は、物理的結合の種々の手段のいずれかを使用して、本発明に従って達成されてもよい。例えば、量子ビット−共振器結合は、導体による機械的結合であってもよい。あるいは、量子ビット−共振器結合は、容量、誘導、電磁、核、および光結合、または上述の任意の組み合わせを含んでもよいが、それらに限定されない。
本発明の動作原理を最善に導入するために、エネルギー状態の「交差回避」の概念を提示することは有益である。本概念は、交差するエネルギー状態を示す図2Aのエネルギー図、およびエネルギー状態の交差回避を示す図2Bのエネルギー図の関連で例示される。
図2Aは、非結合量子ビットおよび共振器を有するシステム内のエネルギー状態を示す。これは、例示の目的のためだけに示される、理想的事例である。実際には、若干の結合が、量子ビットと共振器との間に存在するだろう。故に、示される理想的事例では、量子ビットのエネルギー状態の変化は、共振器のエネルギー状態の変化から独立している。
本図および以下のエネルギー図では、エネルギー状態は、標準的ディラックまたは「ブラ・ケット」記法を使用して標識され、状態|q,r>は、状態|q>の量子ビットおよび状態|r>の共振器を表す。例えば、表記|1,0>は、量子ビット内に1光子および共振器内に0光子を有するシステムを表し得る。エネルギー図の縦軸は、基礎エネルギー状態と比較して、所与の状態のエネルギーを表す。エネルギー図の横軸は、量子ビット内のエネルギー状態を調節するために使用される、古典的制御パラメータの制御レベルを表す。開示を通して、用語「エネルギー状態」は、明確に定義されたエネルギーを有する量子状態、すなわち、その特定のエネルギーを100%に近似させるシステムの確率を指す。用語「量子状態」は、システムの完全記述、すなわち、システムが特定のスカラー/ベクター状態にある確率分布を記述する関数を指す。
図2Aでは、量子ビットと共振器との間の結合がないため、エネルギーレベルは、単に、ともに加算され、エネルギー状態は、交差し得る。例えば、初期に状態|1,0>における量子ビットおよび共振器では、古典的制御パラメータによる点1から点2への調節に伴って、非結合量子ビットおよび共振器内のエネルギーレベルは、|1,0>状態のままであって、状態|0,1>および|0,2>におけるエネルギーレベルを効果的に「交差」させる。本図では、これらの交差点は、それぞれ、AおよびBで表記される。同様に、初期に状態|1,1>における量子ビットおよび共振器では、古典的制御パラメータによる点1から点2への調節に伴って、非結合量子ビットおよび共振器内のエネルギーレベルは、|1,1>状態のままであって、状態|0,2>におけるエネルギーレベルを効果的に交差させる。本交差点は、文字Cで表記される。
古典的制御パラメータは、少なくとも2つの制御点(点1および点2として標識される)間で調節することによって、量子ビット内のエネルギーレベルを調整する。例えば、超電導磁束量子ビットを採用する実施形態では、古典的制御パラメータは、磁束バイアスであってもよい。超電導位相量子ビットを採用する実施形態では、古典的制御パラメータは、DC電流バイアスであってもよい。本発明によると、高精度は、点1と点2との間において古典的制御パラメータを調節する際に必要とされない。この意味で、古典的制御パラメータは、デジタル制御であるとみなされてもよい。
図2Bは、量子ビットと共振器との間にある程度の結合を有するシステム内のエネルギー状態を示す。特に重要であるのは、非結合事例におけるA、B、またはC等の交差点に対応し得るレベルへの量子ビットの調整の際の、量子ビットおよび共振器エネルギー状態の挙動である。例えば、|1,0>の初期状態における量子ビットおよび共振器では、点1から交差Aに対応する点への古典的制御パラメータの低速掃引に伴って、結合作用が優位となり、点Aにおける交差は回避される。これは、量子力学的作用から生じるものであって、ともに結合され、同一エネルギーを有する2つのシステムは、エネルギー線が交差しないであろう。したがって、古典的制御パラメータの点2への掃引に伴って、システムの状態は、|0,1>−|1,0>と標識されるエネルギー線を辿る。このエネルギー線は、図2Bで破線として表示される非結合事例のエネルギー線|0,1>に漸近する。点2では、システムは、状態|0,1>をとる。但し、古典的制御パラメータの掃引が断熱的であるならば、最終結果は、|1,0>から|0,1>への状態変化となり、光子が量子ビットから抽出され、共振器に転送される。要するに、情報がスワップされる。
同様に、図2Bに示されるように、点1における|0,1>の初期状態のシステムでは、点2に向かう古典的制御パラメータの断熱的掃引は、|0,1>+|1,0>と標識されるエネルギー線を辿るであろう。再び、Aにおける交差は回避され、エネルギー線は、図2Bで破線として表示される非結合事例のエネルギー線|1,0>に漸近する。点2では、システムは、状態|1,0>を達成し、量子ビットと共振器との間で情報を効果的にスワップさせる。
上述の段落で説明されるように、量子ビットと共振器との間の情報交換は、古典的制御パラメータの断熱的掃引が存在する場合に生じる。これは、パラメータが、あらゆる他の関連時間尺度と比較して、非常に低速で調節されることを意味する。例えば、関連時間尺度は、結合強度またはエネルギー分裂の規模に従って決定されてもよい。換言すると、断熱的掃引は、別のエネルギー線を交差させずに、システムの状態に開始したエネルギー線に追従させるために十分なほどに低速なものである。
図3Aは、量子ビットおよび共振器内に含まれる情報(例えば、光子)に対応する論理状態を表す真理値表とともに、結合された量子ビット−共振器システムのエネルギー図を例示する。この図は、2つの制御点間の古典的制御パラメータの遷移が、分割の特性エネルギーと比較して高速である場合の量子状態の保存を例示する。このような高速遷移は、ジャンプ操作と呼ばれる。
図3Aの真理値表は、ジャンプ操作における量子状態の保存を示す。点1における古典的制御パラメータによる|1,0>の初期状態では、交差回避を通しての制御パラメータの高速遷移またはジャンプは、量子状態に変化を生じさせず、点2において、量子ビットおよび共振器の|1,0>状態を保存する。同様に、点1における古典的制御パラメータと、|0,1>の初期状態の量子ビットおよび共振器によって、点Aにおける交差回避を通してのジャンプは、点2において、システムの|0,1>状態を保存する。
図3Bは、断熱的掃引または掃引操作に応答した量子ビットおよび共振器の論理状態を示す真理値表とともに、結合された量子ビット−共振器システムのエネルギー図を示す。掃引操作は、実線の曲線によって表されるエネルギー等高線を追従することによって、点Aにおける交差を回避する。真理値表に示されるように、掃引操作は、量子ビットおよび共振器の初期および最終状態をスワップさせる。例えば、初期に状態|1,0>におけるシステムでは、点1から点2への古典的制御パラメータの掃引は、|0,1>の最終状態をもたらす。初期に状態|0,l>におけるシステムでは、点1から点2への古典的制御パラメータの掃引は、|l,0>の最終状態をもたらす。
交差回避、ジャンプ操作、および掃引操作の上述の概念は、単一エネルギー交差と関連して提示された。これらの概念をしっかりと記憶しておくことによって、次に、本発明の有用性が、図4Aに表示されるような「完全」エネルギー図に関連して開示される。本図は、量子ビットの量子状態に影響を及ぼす古典的制御パラメータの関数として、結合された量子ビット−共振器システムの最初の4つのエネルギーレベルを示す。本発明による、これらの4つのエネルギーレベル(|0,0>、|0,1>、|1,0>、および|1,1>)は、複数の量子ビットの量子情報を操作し、それによって、任意の量子操作を行なえ得る量子論理回路のための基礎を形成するために使用される。
図4Aは、A、B、C、およびDと標識される、エネルギー交差の4つの個別領域を識別する。量子ビットを共通共振器に結合することによって、これらのエネルギー交差の各々は、交差回避となる。したがって、これらの交差のいずれかを通る古典的制御パラメータの断熱的掃引は、エネルギーレベルが、交差を回避し、実線の1つを辿ることに伴って、システムにエネルギー状態を変換させるであろう。あるいは、交差回避のいずれかを通る古典的制御パラメータによるジャンプ操作は、エネルギーレベルが、破線の1つによって表される経路に沿って、エネルギー交差をジャンプすることに伴って、システムの状態を保存するであろう。古典的制御パラメータを操作し、種々のシーケンスで掃引操作およびジャンプ操作を組み合わせることによって、異なる真理値表が、本発明に従って、有効化されてもよい。
図4Bは、そのような真理値表の1つを示す。本真理値表は、図4Aのエネルギー図のあらゆる可能性のある結果を表し、古典的制御パラメータは、エネルギー交差を通る断熱的掃引によってのみ、点1から点2へ移動する。本事例では、システムは、エネルギー等高線を追従することによって進化する。例えば、点1における初期状態の量子ビットを検討する。共振器が|0>状態にある場合、点2への制御線の断熱的掃引は、量子ビットの|0>および|1>状態を、それぞれ、共振器の|0>および|1>状態に転送する。しかしながら、共振器が|1>状態にある場合、点2への断熱的掃引は、量子ビットの|0>および|1>状態を、代わりに、共振器の|2>および|3>状態に転送する。これらの結果は、図4Bの真理値表に要約され、点1におけるシステムの初期エネルギー状態と、点2における結果として生じる共振器のエネルギー状態の1対1のマッピングを示す。
図5Aのエネルギー図は、本発明による論理操作の別の実施例を提供する。本操作のあらゆる可能性のある結果を要約する真理地表は、図5Bに提供される。本操作では、古典的制御パラメータは、エネルギー交差Bを除き、あらゆるエネルギー交差の結合と比較して、徐々に(すなわち、断熱的に)傾斜する。エネルギー交差Bの近傍では、古典的制御パラメータは、陰影矩形50に及ぶ領域内においてジャンプ操作を適用し、点Bを通るように交差させる。一実践的実施形態では、本中間ジャンプ操作は、エネルギー交差Bの規模と比較して、十分な速度のための制御パルスの形状を設計することによって達成されてもよい。別の実施形態では、交差Bにおける結合の強度は、他の結合よりも弱くなるように設計されてもよい一方、制御パルスの速度は、一定のままであってもよい。別の実施形態では、制御パルス変動および結合強度の変化のある組み合わせは、所望のジャンプを達成するように設計されてもよい。いずれの場合も、量子状態は、交差Bを通ってジャンプし、破線路を追従する。最終結果として、図5Bの真理値表と図4Bの真理値表の比較によって示されるように、点2における共振器の|2>および|3>状態は、スワップされる。図5Aのシステムの場合、また、点1におけるシステムの初期エネルギー状態と、点2における結果として生じる共振器のエネルギー状態の1対1のマッピングが存在することに留意されたい。
重要なこととして、図4Aおよび図5Aの両方に表示される操作の場合、量子情報が損失されない。すなわち、これらの操作のいずれも、情報の完全回復のために逆行されてもよい。この事実が本発明による多重量子ビット論理ゲートの生成を可能にする。続く実施形態では、全量子ビットが、単一共通(または、共有)共振器に結合される。また、以下の実施形態では、共振器は、基礎状態から開始するが、本発明を実践するために必要とされるものではないと想定される。
図6は、基本STORE操作が、二量子ビットゲートを有する量子回路を使用して、本発明に従って達成され得る様子を例示する、真理値表である。2つの量子ビット(qAおよびqB)は、共通共振器に結合される。各量子ビットqAおよびqBは、対応する古典的制御パラメータによって調整可能であって、制御Aは、量子ビットqAに対応し、制御Bは、量子ビットqBに対応する。エネルギー状態の表記|qA qB>|r>は、それぞれ、量子ビットqA、量子ビットqB、および共振器r内のエネルギーレベルを表記するために使用される。
STORE操作を達成するために、制御Aおよび制御Bは、図6の真理値表下に示される波形によって示されるように、量子ビットに制御パルスのシーケンスを適用する。波形の上方勾配は、点1から点2への掃引を表し、波形の下方勾配は、点2から点1への掃引を表す。
システムの初期状態は、真理値表の第1の列に示される。残りの列の各々は、以下の制御パルスのシーケンスから生じる状態に対応する。最初に、量子ビットqAの制御線が、点1から点2へと断熱的に掃引される。量子ビットqBは無視して、量子ビットqAのみを考慮すると、本掃引は、図4Aに表示される転送と同様に、真理値表の第2の列に示されるように、量子情報を共振器に転送する。次いで、量子ビットqBの制御線が、点1から点2へと断熱的に掃引される。量子ビットqAは無視して、量子ビットqBのみを考慮すると、本掃引は、また、図4Aに表示される転送と同様に、真理値表の第3の列に示されるように、量子情報を共振器に転送する。これらの2つの掃引操作の結果は、共振器の最初の4つの状態|0>、|1>、|2>、および|3>への二量子ビット状態|00>、|01>、|10>、および|11>の転送である。したがって、量子情報は、点1から点2へ量子ビットqAの制御線を掃引し、次いで、点1から点2へ量子ビットqBの制御線を掃引することによって、情報の損失を伴わずに、共振器内にマッピングされる。
情報を量子ビットqAおよびqB内に戻す必要がある場合、制御波形に示されるように、制御パルスの逆シーケンスが適用されてもよい。最初に、量子ビットqBの制御線が、点2から点1へと断熱的に掃引される。次いで、量子ビットqAの制御線が、点2から点1へと断熱的に掃引される。再び、これらのステップの各々に対し結果として生じるエネルギーレベルは、真理値表の最終2列に示されるように、図4Aの等高線を追従する。このように、STORE操作が実現されてもよく、二量子ビットゲート内の情報は、共振器内に一時的に格納され、その後、量子ビットに戻されてもよい。
本発明の別の実施形態では、二量子ビットゲートは、SWAP操作を達成してもよい。これは、SWAP操作および対応する制御パルス波形の真理値表を示す、図7に表示される。上述の実施形態におけるように、本二量子ビットゲートは、共通共振器に結合された量子ビットqAおよびqBから成り、各量子ビットは、対応する古典的制御パラメータ(制御Aまたは制御B)によって、独立して調整可能である。左から右に見ると、真理値表の最初の3列は、図6の実施形態と同様に達成される。
しかしながら、SWAP操作では、情報は、投入されたものと同一順序で読み出される。それは、点1から点2へ制御Bを掃引後、次のステップとして、点2から点1への制御Aの断熱的掃引に続き、点2から点1への制御Bの断熱的掃引が行なわれることを意味する。これらの掃引の作用は、それぞれ、真理値表の第4および第5列に示される。本シーケンスの結果、量子ビットqA内に格納される量子状態が、量子ビットqB内に格納される量子状態とスワップされる。重要な特長は、2つを超える量子ビットが同一共振器に結合可能であるため、量子シフトレジスタ等の本発明によるより複雑な回路の実現が可能になることである。例えば、量子ビットqA内の状態は、量子ビットqBにスワップされてもよく、順に、第3の量子ビットqC等にスワップされてもよい。
STOREおよびSWAP操作を達成する上述の実施形態では、任意の2つの制御点間の古典的制御パラメータの調節は、断熱的掃引によってのみもたらされた。すなわち、制御磁束、DCバイアス電流、または他の制御パラメータは、量子ビットと共振器との間の結合の規模に対して、徐々に変化された。量子ビットが共通共振器に結合され、古典的制御パラメータによって調整可能な二量子ビット回路では、論理CNOT操作は、図4Aに説明されるような掃引操作と、図5Aに説明されるような少なくとも1つのジャンプ操作を組み合わせることによって、達成されてもよい。
図8は、本発明によるCNOT操作の真理値表であって、制御パルス掃引およびジャンプ操作の組み合わせに対応する状態変化を示す。古典的制御パラメータ(制御Aおよび制御B)の調節に対応する波形は、真理値表下に示される。
図8におけるパルスのシーケンス内の第1のパルスは、図6に等しく、量子ビットqA内の量子情報は、制御点1から制御点2への制御Aの断熱的掃引によって、共振器に転送される。しかしながら、シーケンス内の第2のパルスは、陰影位置80に示されるように、制御Bによって適用されるジャンプ操作である。量子ビットqB内の情報が共振器に転送される場合、図5Aの交差Bは、飛び越えられ、「qBジャンプ」下の第3の列に示されるように、図5Aのパターンに従って、図8の真理値表を修正する。シーケンス内の次の制御パルスとして、点2から点1への制御Bの断熱的掃引に続き、点2から点1への制御Aの断熱的掃引が行なわれる。これらの掃引は、図4Aのパターンに従って、真理値表を変更する。
本シーケンスの最終結果は、図8の真理値表の最終列に示される。示されるように、量子ビットqAの状態は、量子ビットqB内の状態が反転されるかどうかを制御する。量子ビットqAが1である場合、量子ビットqBは反転される。量子ビットqAが0である場合、量子ビットqBは、反転されない。これは、正にCNOT操作の真理値表である。
本発明によるシステムのより具体的実装実施例は、量子回路90として、図9のブロック図に示される。回路90は、2つの量子ビット(91および92)を含み、各々は、共通共振器93に結合され、それぞれの古典的デジタル制御94および95によって制御可能である。量子ビット91および92は、上述の実施形態に説明される量子ビットqAおよびqBに対応してもよい。したがって、回路90は、制御94および95が操作される方法に応じて、SWAPまたはCNOT操作を行なうための基礎的量子ゲートとして機能してもよい。したがって、回路90、単独または類似ゲートとのある組み合わせにおいて、本発明による任意の論理操作を行なってもよい。本実施形態では、量子ビット91および92はそれぞれ、DC SQUIDとしてモデル化され、共振器93は、直列LC回路またはLC回路構成要素としてモデル化され、制御94および95は各々、それぞれの量子ビットに磁気的に結合され、各々、制御の手段として磁束バイアスを提供する、電気回路としてモデル化される。磁束バイアスは、コンピュータシステム内のいずれかの場所の別の制御信号に応答して、生成されてもよい。例えば、古典的コンピュータメモリ内に格納されるアルゴリズムを実行する古典的コンピュータプロセッサに応答して、トランジスタまたは他の古典的電子素子は、状態を変化させ、制御回路94または95を励起させてもよい。ここでは、古典的コンピュータメモリは、ハードディスク、フラッシュメモリ、あるいは他の磁気または光記憶素子等、任意の従来のプロセッサ可読またはコンピュータ可読メモリを意味する。
上述の開示を通して、量子論理ゲートを生成するための本発明による種々の方法が暗示される。以下の実施形態は、本発明による量子論理操作を実装するための方法を明示的に例示するために提供される。これらの方法は、例えば、上述の段落に説明されるプロセスに従って、本発明による量子回路を操作するために、古典的コンピュータメモリ内に格納され、古典的コンピュータプロセッサによって実行可能な処理ステップとして、全体的または部分的に具現化されてもよい。
これらの方法の第1のものは、図10に示される方法1000である。方法1000は、初期ステップ1002から開始し、量子ビットに結合された古典的制御パラメータを有する量子回路を提供し、量子ビットは、特性エネルギーを有する結合によって、共振器に結合される。本ステップ後、ステップ1004が続き、結合の特性エネルギーと比較して、古典的制御パラメータが制御点(例えば、点1および点2)間で低速遷移され、量子ビットと共振器との間のエネルギー状態を変換させる。最終ステップ1006では、古典的制御パラメータが、結合の特性エネルギーと比較して、制御点間で高速遷移され、量子ビットおよび共振器のエネルギー状態を保存する。ステップ1004および1006のシーケンスは、逆行され、所望の量子操作を達成してもよい。
本発明による方法の別の実施形態は、図11のフロー図に示される方法1100である。第1のステップ1102では、1つ以上の量子ビットが、共通共振器に結合される。本ステップの要件は、共振器が、複数の個別エネルギーレベルを有することである。次のステップ1104では、古典的制御パラメータが、古典的制御におけるデジタル変化に応答して、量子ビット内のエネルギーレベルの調節を可能にするように、各量子ビットに結合される。本ステップでは、各量子ビットは、唯一の古典的制御に結合される。最終ステップ1104では、古典的制御パラメータのうちの少なくとも1つが、2つの制御点間で断熱的に遷移され、量子ビットと共振器との間で情報を交換する。
別の本発明による方法は、図12のフロー図に例示される方法1200である。方法1200は、初期ステップ1202から開始し、複数の量子ビットは、共通共振器に結合され、共振器は、複数の量子状態を有する。一実装では、共振器は、4つの量子状態を有する。次の最終ステップ1204では、複数の量子ビット内のエネルギー分裂は、第1と第2の制御点との間で調節可能な古典的制御パラメータを使用して調節される。本ステップでは、量子ビットから共通共振器へのエネルギー状態の転送は、結合の強度と比較した制御点間の制御パラメータの調節速度に依存する。
2つの量子ビット内のエネルギー分裂を慎重に制御することによって、本発明による方法は、量子スケール上でCNOT操作を達成してもよい。当該分野において周知の単一量子ビット操作と組み合わせる場合、本発明は、量子ゲートの完全集合を可能にする。各複数の量子ビット操作は、共通共振器に結合される複数の量子ビットに対する一連の制御パルスに分解されてもよい。したがって、本発明による量子回路では、エネルギー状態の変化は、量子コンピュータを含む論理ゲートを提供し、量子ビットまたは共振器の状態変化の検出によって、あらゆる可能性のある量子計算を可能にしてもよい。
本発明は、例示的に開示されている。故に、本開示を通して採用される用語は、限定的ではなく、例示的として、読まれるべきである。本発明の微修正は、当業者には想定されるであろうが、本願に保証される本特許の範囲内に限局されることが意図されるものは、本願によって寄与される当該分野への進展の範囲内に合理的に含まれるあらゆるそのような実施形態であって、添付の請求項およびその均等物に照らして以外、その範囲は限定されるものではないことを理解されたい。

Claims (23)

  1. 共振器に結合される量子ビットを有する量子回路において、量子論理ゲートを生成するための方法であって、
    低速および高速遷移速度のうちの選択される1つにおいて、複数の制御点間で古典的制御パラメータを遷移させることによって、該量子ビット内の量子状態を調節することを含み、
    低速遷移速度は、該量子ビットおよび該共振器のエネルギー状態を変換し、高速遷移速度は、該量子ビットおよび該共振器のエネルギー状態を保存する、方法。
  2. 前記量子ビットは、調整可能エネルギー分裂を有する超電導量子ビットを含む、請求項1に記載の方法。
  3. 前記超電導量子ビットは、ジョセフソン接合を含む、請求項2に記載の方法。
  4. 前記古典的制御パラメータは、DC電流、磁束バイアス、および電荷バイアスを含む群から選択される、請求項1に記載の方法。
  5. 前記共振器は、伝送線、共振空洞、および第2の量子ビットを含む群から選択される、請求項1に記載の方法。
  6. 共振器に結合される量子ビットを有する量子回路において、量子ゲート操作を行なうための方法であって、
    該量子ビットのエネルギーレベルを調節するための古典的制御パラメータを該回路に結合することと、
    2つの制御点間で該古典的制御パラメータを断熱的に遷移させることと
    を含む、方法。
  7. 前記エネルギーレベル変化は、前記量子ビットと前記共振器との間の情報交換を含む、請求項6に記載の方法。
  8. 前記量子ビットは、調整可能エネルギー分裂を有する超電導量子ビットを含む、請求項6に記載の方法。
  9. 前記超電導量子ビットは、ジョセフソン接合を含む、請求項8に記載の方法。
  10. 前記古典的制御パラメータは、DC電流、磁束バイアス、および電荷バイアスを含む群から選択される、請求項6に記載の方法。
  11. 前記共振器は、伝送線、共振空洞、および第2の量子ビットを含む群から選択される、請求項6に記載の方法。
  12. 前記2つの制御点間で前記古典的制御パラメータを高速に遷移させるステップをさらに含み、それによって、量子ビットおよび共振器の量子状態を保存する、請求項6に記載の方法。
  13. 複数の量子ビットを有する量子回路において、量子論理ゲートを生成するための方法であって、
    複数の個別エネルギーレベルを有する共通共振器に複数の量子ビットを結合することと、
    量子ビット当たり少なくとも1つの調節可能古典的制御パラメータを使用して、該複数の量子ビット内のエネルギー分裂を調節することであって、各々の調節可能古典的制御パラメータは第1と第2の制御点との間で調節可能である、ことと
    を含み、
    量子ビットから該共通共振器への量子状態の転送は、該第1と第2の制御点との間の該古典的制御パラメータの調節速度に依存する、方法。
  14. 前記量子ビットは、ジョセフソン接合、量子ドット、およびイオントラップを含む群から選択される、請求項13に記載の方法。
  15. 前記古典的制御パラメータは、DC電流、磁束バイアス、および電荷バイアスを含む群から選択される、請求項13に記載の方法。
  16. 前記共振器は、伝送線、共振空洞、および別の量子ビットを含む群から選択される、請求項13に記載の方法。
  17. 古典的コンピュータによって実行可能な1つ以上のプロセスステップとして、請求項1に記載の方法を具現化するコンピュータ可読媒体。
  18. 古典的コンピュータによって実行可能な1つ以上のプロセスステップとして、請求項6に記載の方法の遷移ステップを具現化するコンピュータ可読媒体。
  19. 古典的コンピュータによって実行可能な1つ以上のプロセスステップとして、請求項13に記載の方法の調節ステップを具現化するコンピュータ可読媒体。
  20. CNOT操作を行なうための量子論理ゲートであって、
    少なくとも4つの量子状態を有する共振器と、
    特性エネルギーを有する結合によって、該共振器に結合される、少なくとも1つの量子ビットと、
    複数の制御点間を遷移させることによって、該少なくとも1つの量子ビットの量子状態を調節するように結合される、少なくとも1つの古典的制御パラメータと
    を含み、
    該複数の制御点間で該古典的制御パラメータを、該結合の特性エネルギーと比較して低速遷移させることは、該共振器の第1の量子状態変化を生じさせ、該複数の制御点間で該古典的制御パラメータを、該結合の特性エネルギーと比較して高速遷移させることは、該第1の量子状態変化と異なる該共振器の第2の量子状態変化を生じさせる、量子論理ゲート。
  21. 前記共振器に手動で結合される2つの量子ビットを含み、各量子ビットは、別個の古典的制御パラメータによって調整可能な量子状態を有する、請求項20に記載の量子論理ゲート。
  22. 前記少なくとも1つの量子ビットは、ジョセフソン接合を含む、請求項20に記載の量子論理ゲート。
  23. 前記少なくとも1つの古典的制御パラメータは、DC電流、磁束バイアス、および電荷バイアスを含む群から選択される、請求項20に記載の量子論理ゲート。
JP2010519258A 2007-08-03 2008-08-01 共通結合共振器を有する任意の量子ビット操作 Active JP5143900B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/833,902 2007-08-03
US11/833,902 US7498832B2 (en) 2007-08-03 2007-08-03 Arbitrary quantum operations with a common coupled resonator
PCT/US2008/072017 WO2009020884A2 (en) 2007-08-03 2008-08-01 Arbitrary quantum operations with a common coupled resonator

Publications (2)

Publication Number Publication Date
JP2010536201A true JP2010536201A (ja) 2010-11-25
JP5143900B2 JP5143900B2 (ja) 2013-02-13

Family

ID=40220232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010519258A Active JP5143900B2 (ja) 2007-08-03 2008-08-01 共通結合共振器を有する任意の量子ビット操作

Country Status (6)

Country Link
US (2) US7498832B2 (ja)
EP (1) EP2171653B1 (ja)
JP (1) JP5143900B2 (ja)
AU (1) AU2008284064B2 (ja)
CA (1) CA2695518C (ja)
WO (1) WO2009020884A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013524628A (ja) * 2010-03-29 2013-06-17 ノースロップ グルムマン システムズ コーポレイション 共通結合された共振器を用いた量子ゲート動作
JP2013529038A (ja) * 2010-06-04 2013-07-11 ノースロップ グルムマン システムズ コーポレイション 共振器媒介結合を利用する量子論理ゲート
JP2014523705A (ja) * 2011-07-07 2014-09-11 ノースロップ グルムマン システムズ コーポレイション 量子ビットアセンブリの状態を制御すること
JP2015028786A (ja) * 2010-12-01 2015-02-12 ノースロップ グラマン システムズ コーポレーションNorthrop Grumman Systems Corporation 量子プロセッサ
JP2018500784A (ja) * 2014-11-04 2018-01-11 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation キュービットと共振器との間の混合結合

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
WO2010148120A2 (en) * 2009-06-17 2010-12-23 D-Wave Systems Inc. Systems and methods for solving computational problems
US7983366B2 (en) 2006-12-05 2011-07-19 Intel Corporation Transmission signaling techniques to enhance receiver interference mitigation performance
US7782077B2 (en) * 2007-01-18 2010-08-24 Northrop Grumman Systems Corporation Method and apparatus for ballistic single flux quantum logic
US7724020B2 (en) * 2007-12-13 2010-05-25 Northrop Grumman Systems Corporation Single flux quantum circuits
US7498832B2 (en) * 2007-08-03 2009-03-03 Northrop Grumman Systems Corporation Arbitrary quantum operations with a common coupled resonator
US7772871B2 (en) * 2008-04-28 2010-08-10 Northrop Grumman Corporation Method and apparatus for high density superconductor circuit
US7969178B2 (en) * 2008-05-29 2011-06-28 Northrop Grumman Systems Corporation Method and apparatus for controlling qubits with single flux quantum logic
US7982646B2 (en) 2008-07-31 2011-07-19 Northrop Grumman Systems Corporation Method and apparatus for matched quantum accurate feedback DACs
US7724083B2 (en) * 2008-08-05 2010-05-25 Northrop Grumman Systems Corporation Method and apparatus for Josephson distributed output amplifier
US7821298B2 (en) * 2008-08-10 2010-10-26 Eric Mahurin Multiplexing using product-of-sums and sum-of-products
US7655850B1 (en) * 2008-08-26 2010-02-02 University Of Seoul Industry Cooperation Foundation Universal quantum gate
CA2736116C (en) 2008-09-03 2017-09-26 D-Wave Systems Inc. Systems, methods and apparatus for active compensation of quantum processor elements
US7786748B1 (en) 2009-05-15 2010-08-31 Northrop Grumman Systems Corporation Method and apparatus for signal inversion in superconducting logic gates
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US8242799B2 (en) * 2010-11-16 2012-08-14 Northrop Grumman Systems Corporation System and method for phase error reduction in quantum systems
US8631367B2 (en) 2010-12-16 2014-01-14 Northrop Grumman Systems Corporation Methods of increasing fidelity of quantum operations
US9787312B2 (en) 2012-08-14 2017-10-10 Northrop Grumman Systems Corporation Systems and methods for applying flux to a quantum-coherent superconducting circuit
US10424712B2 (en) 2013-01-18 2019-09-24 Yale University Methods for making a superconducting device with at least one enclosure
CA2898598C (en) 2013-01-18 2023-01-03 Yale University Superconducting device with at least one enclosure
US8872360B2 (en) * 2013-03-15 2014-10-28 International Business Machines Corporation Multiple-qubit wave-activated controlled gate
JP6678102B2 (ja) 2013-10-15 2020-04-08 イェール ユニバーシティーYale University 低雑音ジョセフソン接合系方向性増幅器
US9948254B2 (en) 2014-02-21 2018-04-17 Yale University Wireless Josephson bifurcation amplifier
US9369133B2 (en) 2014-05-29 2016-06-14 Northrop Grumman Systems Corporation Hybrid quantum circuit assembly
US9509274B2 (en) 2014-09-18 2016-11-29 Northrop Grumman Systems Corporation Superconducting phase-shift system
GB2531517A (en) * 2014-10-20 2016-04-27 Nokia Technologies Oy Method and apparatus for adiabatic quantum annealing
US9780765B2 (en) 2014-12-09 2017-10-03 Northrop Grumman Systems Corporation Josephson current source systems and method
US9692423B2 (en) * 2014-12-29 2017-06-27 Wisconsin Alumni Research Foundation System and method for circuit quantum electrodynamics measurement
US10650319B2 (en) 2015-02-06 2020-05-12 Northrop Grumman Systems Corporation Flux control of qubit under resonant excitation
CN107251435B (zh) 2015-02-27 2021-03-12 耶鲁大学 基于约瑟夫逊结的循环器以及相关系统和方法
WO2016138395A1 (en) 2015-02-27 2016-09-01 Yale University Techniques for coupling plannar qubits to non-planar resonators and related systems and methods
EP3262572B1 (en) * 2015-02-27 2024-04-03 Yale University Techniques of oscillator control for quantum information processing and related systems and methods
EP3262697B1 (en) 2015-02-27 2021-10-13 Yale University Techniques for producing quantum amplifiers and related systems and methods
US11106991B2 (en) 2015-02-27 2021-08-31 Yale University Techniques for universal quantum control of quantum coherent states and related systems and methods
US10222416B1 (en) 2015-04-14 2019-03-05 Hypres, Inc. System and method for array diagnostics in superconducting integrated circuit
SG11201708202TA (en) 2015-04-17 2017-11-29 Univ Yale Wireless josephson parametric converter
US10938346B2 (en) 2015-05-14 2021-03-02 D-Wave Systems Inc. Frequency multiplexed resonator input and/or output for a superconducting device
CA2993006C (en) * 2015-07-24 2023-10-03 Yale University Techniques of oscillator state manipulation for quantum information processing and related systems and methods
US9847121B2 (en) 2015-09-13 2017-12-19 International Business Machines Corporation Providing controlled pulses for quantum computing
CA3003695C (en) * 2015-10-29 2020-10-27 Google Llc Removing leakage in a quantum bit
US10122350B2 (en) 2015-11-17 2018-11-06 Northrop Grumman Systems Corporation Josephson transmission line (JTL) system
CA3004750C (en) * 2015-12-04 2024-04-16 Yale University Techniques for quantum error correction using bosonic modes and related systems and methods
CN108698815B (zh) * 2016-01-15 2022-04-08 耶鲁大学 用于操纵双量子位量子态的技术及相关系统和方法
GB2570989B (en) 2016-05-03 2020-12-02 D Wave Systems Inc Systems and methods for superconducting devices used in superconducting circuits and scalable computing
US10636955B2 (en) * 2016-05-20 2020-04-28 Arizona Board Of Regents On Behalf Of The University Of Arizona Terahertz transistor
US9647662B1 (en) 2016-06-24 2017-05-09 Northrop Grumman Systems Corporation Superconducting tunable coupler
CN109416479B (zh) * 2016-06-27 2020-09-11 华为技术有限公司 移相器、量子逻辑门装置、光量子计算装置和移相的方法
US10082539B2 (en) 2016-06-28 2018-09-25 International Business Machines Corporation Using direct sums and invariance groups to test partially symmetric quantum-logic circuits
JP2020513610A (ja) 2016-11-10 2020-05-14 イェール ユニバーシティーYale University 一般化された量子チャンネル
US11211722B2 (en) 2017-03-09 2021-12-28 Microsoft Technology Licensing, Llc Superconductor interconnect system
WO2018231241A1 (en) * 2017-06-16 2018-12-20 Intel Corporation Low loss high isolation first level interconnects for qubit device packages
US11385099B1 (en) * 2017-06-26 2022-07-12 SeeQC Inc. Integrated superconducting nanowire digital photon detector
US10122351B1 (en) 2017-07-25 2018-11-06 Northrop Grumman Systems Corporation Superconducting bi-directional current driver
US10235635B1 (en) 2017-10-19 2019-03-19 International Business Machines Corporation Capacitively-shunted asymmetric DC-SQUID for qubit readout and reset
US11106980B2 (en) 2017-10-25 2021-08-31 The Administrators Of The Tulane Educational Fund Quantum annealing with oscillating fields
US10491178B2 (en) 2017-10-31 2019-11-26 Northrop Grumman Systems Corporation Parametric amplifier system
US11737376B2 (en) 2017-12-11 2023-08-22 Yale University Superconducting nonlinear asymmetric inductive element and related systems and methods
KR20200104374A (ko) 2018-01-05 2020-09-03 예일 유니버시티 로버스트 양자 논리 게이트
EP3735712A4 (en) 2018-01-05 2021-09-08 Yale University ERROR CORRECTION TECHNIQUES OF A LOGICAL QUANTUM BIT AND ASSOCIATED SYSTEMS AND PROCESSES
CN111903057B (zh) 2018-02-27 2024-05-24 D-波系统公司 用于将超导传输线耦合到谐振器阵列的系统和方法
US11100418B2 (en) 2018-02-28 2021-08-24 D-Wave Systems Inc. Error reduction and, or, correction in analog computing including quantum processor-based computing
US10122352B1 (en) 2018-05-07 2018-11-06 Northrop Grumman Systems Corporation Current driver system
EP3815007A4 (en) 2018-05-11 2022-03-23 D-Wave Systems Inc. SINGLE-FLOW QUANTUM SOURCE FOR PROJECTIVE MEASUREMENTS
WO2019222514A1 (en) * 2018-05-16 2019-11-21 D-Wave Systems Inc. Systems and methods for addressing devices in a superconducting circuit
US11105866B2 (en) 2018-06-05 2021-08-31 D-Wave Systems Inc. Dynamical isolation of a cryogenic processor
US11450760B2 (en) 2018-06-20 2022-09-20 equal1.labs Inc. Quantum structures using aperture channel tunneling through depletion region
US10845496B2 (en) 2018-06-20 2020-11-24 equal1.labs Inc. Multistage semiconductor quantum detector circuit incorporating anticorrelation
US10861940B2 (en) 2018-06-20 2020-12-08 equal1.labs Inc. Semiconductor process for quantum structures with staircase active well incorporating shared gate control
US11203526B2 (en) 2018-06-20 2021-12-21 equal1.labs Inc. Reprogrammable quantum processor architecture incorporating quantum error correction
US11423322B2 (en) 2018-06-20 2022-08-23 equal1.labs Inc. Integrated quantum computer incorporating quantum core and associated classical control circuitry
US10903413B2 (en) 2018-06-20 2021-01-26 Equal!.Labs Inc. Semiconductor process optimized for quantum structures
US10873019B2 (en) 2018-06-20 2020-12-22 equal1.labs Inc. Topological programmable scalable quantum computing machine utilizing chord line quasi unidimensional aperature tunneling semiconductor structures
US10868119B2 (en) 2018-06-20 2020-12-15 equal1.labs Inc. Semiconductor quantum structures using preferential tunneling through thin insulator layers
US10854738B2 (en) 2018-06-20 2020-12-01 equal1.labs Inc. Semiconductor process for quantum structures with staircase active well
CN113033811B (zh) * 2018-09-17 2024-02-09 本源量子计算科技(合肥)股份有限公司 两量子比特逻辑门的处理方法及装置
WO2020106312A1 (en) * 2018-11-19 2020-05-28 Google Llc CASCADE PROTOCOL FOR iSWAP GATE IN A TWO-QUBIT SYSTEM
US11223355B2 (en) 2018-12-12 2022-01-11 Yale University Inductively-shunted transmon qubit for superconducting circuits
WO2020150348A1 (en) 2019-01-17 2020-07-23 Yale University Josephson nonlinear circuit
US10997520B2 (en) 2019-03-05 2021-05-04 International Business Machines Corporation Single-cycle operations using controllably mediated exchange-type interactions between qubits
CA3134827A1 (en) 2019-03-28 2020-10-01 Yale University Error correction while maintaining bosonic nature of the system
US11422958B2 (en) 2019-05-22 2022-08-23 D-Wave Systems Inc. Systems and methods for efficient input and output to quantum processors
CN112397862B (zh) * 2019-08-16 2021-11-23 浙江大学 一种基于多模式谐振腔的全连通架构量子芯片
US11839164B2 (en) 2019-08-19 2023-12-05 D-Wave Systems Inc. Systems and methods for addressing devices in a superconducting circuit
US11664570B2 (en) 2020-08-21 2023-05-30 International Business Machines Corporation Flux-tunable qubit architecture for multiplexing qubit control lines
US20220147314A1 (en) 2020-11-12 2022-05-12 equal1.labs Inc. System and method of quantum stochastic rounding using silicon based quantum dot arrays
US11177890B1 (en) 2020-12-03 2021-11-16 National Technology & Engineering Solutions Of Sandia, Llc Remote quantum state transfer for qubits with different frequencies
US20240119337A1 (en) * 2021-01-15 2024-04-11 The University Of Chicago Engineering fast bias-preserving gates on stabilized cat qubits
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
US11569821B2 (en) 2021-06-22 2023-01-31 Northrop Grumman Systems Corporation Superconducting exclusive-OR (XOR) gate system
CN116484955B (zh) * 2022-01-13 2024-03-19 清华大学 一种构建量子逻辑门的方法及装置
CN116451795B (zh) * 2023-06-09 2023-10-10 深圳量旋科技有限公司 一种量子线路图处理方法、装置及电子设备和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524980A (ja) * 2002-05-03 2005-08-18 コミサリア、ア、レネルジ、アトミク ジョセフソン接合を備える超伝導量子ビットデバイス
WO2005093649A1 (en) * 2004-03-29 2005-10-06 D-Wave Systems, Inc. Adiabatic quantum computation with superconducting qubits
WO2007085074A1 (en) * 2006-01-27 2007-08-02 D-Wave Systems, Inc. Methods of adiabatic quantum computation

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3341380A (en) 1964-12-28 1967-09-12 Gen Electric Method of producing semiconductor devices
US4117354A (en) 1977-06-30 1978-09-26 International Business Machines Corporation Two-part current injection interferometer amplifiers and logic circuits
JP2547588B2 (ja) 1987-09-09 1996-10-23 新技術事業団 超伝導回路
DE69123161T2 (de) 1990-02-06 1997-03-13 Fujitsu Ltd Supraleitende Schaltung mit einer Ausgangsumwandlungsschaltung
US5191236A (en) 1990-07-16 1993-03-02 Hewlett-Packard Company System and circuits using josephson junctions
JP2838596B2 (ja) 1991-03-14 1998-12-16 科学技術振興事業団 超伝導トグルフリップフロップ回路およびカウンタ回路
SE512591C2 (sv) 1995-06-30 2000-04-10 Ericsson Telefon Ab L M Anordning och förfarande avseende digital information
US6507234B1 (en) 2000-11-13 2003-01-14 Trw Inc. Active timing arbitration in superconductor digital circuits
US6452520B1 (en) 2000-11-29 2002-09-17 Trw Inc. Gated counter analog-to-digital converter with error correction
US6549059B1 (en) 2001-02-23 2003-04-15 Trw Inc. Underdamped Josephson transmission line
JP4681755B2 (ja) 2001-05-14 2011-05-11 富士通株式会社 単一磁束量子論理回路および単一磁束量子出力変換回路
US6518786B2 (en) 2001-06-15 2003-02-11 Trw Inc. Combinational logic using asynchronous single-flux quantum gates
JP3806619B2 (ja) 2001-06-15 2006-08-09 株式会社日立製作所 超電導単一磁束量子回路
US6518673B2 (en) 2001-06-15 2003-02-11 Trw Inc. Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits
US6580310B2 (en) 2001-08-22 2003-06-17 Northrop Grumman Corporation Double flux quantum superconductor driver
US6678540B2 (en) 2001-08-22 2004-01-13 Northrop Grumman Corporation Transmission line single flux quantum chip-to -chip communication with flip-chip bump transitions
US6865639B2 (en) 2001-12-19 2005-03-08 Northrop Grumman Corporation Scalable self-routing superconductor switch
US6900454B2 (en) * 2002-04-20 2005-05-31 D-Wave Systems, Inc. Resonant controlled qubit system
US6617643B1 (en) 2002-06-28 2003-09-09 Mcnc Low power tunneling metal-oxide-semiconductor (MOS) device
US7170960B2 (en) 2002-12-20 2007-01-30 Northrop Grumman Corporation Instantaneous clock recovery circuit
US6917216B2 (en) 2003-04-11 2005-07-12 Northrop Grumman Corporation Superconductor output amplifier
US6836141B2 (en) 2003-04-11 2004-12-28 Northrop Grumman Corporation Superconductor ballistic RAM
US6750794B1 (en) 2003-05-05 2004-06-15 Northrop Grumman Corporation Application of single flux quantum pulse interaction to the simultaneous sampling in-phase and quadrature analog-to-digital converter
US7230266B2 (en) * 2003-05-15 2007-06-12 D-Wave Systems Inc. Conditional Rabi oscillation readout for quantum computing
US6909109B2 (en) 2003-07-28 2005-06-21 Northrop Grumman Corporation Superconducting digital first-in first-out buffer using physical back pressure mechanism
JP4047795B2 (ja) * 2003-10-31 2008-02-13 株式会社東芝 量子計算方法および量子計算機
US20060091490A1 (en) 2004-11-03 2006-05-04 Hung-Wei Chen Self-aligned gated p-i-n diode for ultra-fast switching
EP2100376B1 (en) 2007-01-18 2018-01-10 Northrop Grumman Systems Corporation Single flux quantum circuits
US7498832B2 (en) 2007-08-03 2009-03-03 Northrop Grumman Systems Corporation Arbitrary quantum operations with a common coupled resonator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524980A (ja) * 2002-05-03 2005-08-18 コミサリア、ア、レネルジ、アトミク ジョセフソン接合を備える超伝導量子ビットデバイス
WO2005093649A1 (en) * 2004-03-29 2005-10-06 D-Wave Systems, Inc. Adiabatic quantum computation with superconducting qubits
WO2007085074A1 (en) * 2006-01-27 2007-08-02 D-Wave Systems, Inc. Methods of adiabatic quantum computation
JP2009524857A (ja) * 2006-01-27 2009-07-02 ディー−ウェイブ システムズ,インコーポレイテッド 断熱量子計算の方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
応用物理, vol. 69, no. 11, JPN6012011722, pages 1299 - 1304, ISSN: 0002373324 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013524628A (ja) * 2010-03-29 2013-06-17 ノースロップ グルムマン システムズ コーポレイション 共通結合された共振器を用いた量子ゲート動作
JP2013529038A (ja) * 2010-06-04 2013-07-11 ノースロップ グルムマン システムズ コーポレイション 共振器媒介結合を利用する量子論理ゲート
JP2015028786A (ja) * 2010-12-01 2015-02-12 ノースロップ グラマン システムズ コーポレーションNorthrop Grumman Systems Corporation 量子プロセッサ
JP2016170800A (ja) * 2010-12-01 2016-09-23 ノースロップ グラマン システムズ コーポレーションNorthrop Grumman Systems Corporation 量子プロセッサ
JP2014523705A (ja) * 2011-07-07 2014-09-11 ノースロップ グルムマン システムズ コーポレイション 量子ビットアセンブリの状態を制御すること
JP2018500784A (ja) * 2014-11-04 2018-01-11 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation キュービットと共振器との間の混合結合

Also Published As

Publication number Publication date
US7714605B2 (en) 2010-05-11
EP2171653A2 (en) 2010-04-07
WO2009020884A2 (en) 2009-02-12
AU2008284064A1 (en) 2009-02-12
CA2695518A1 (en) 2009-02-12
JP5143900B2 (ja) 2013-02-13
US7498832B2 (en) 2009-03-03
AU2008284064B2 (en) 2011-12-15
EP2171653B1 (en) 2018-10-10
US20090033369A1 (en) 2009-02-05
CA2695518C (en) 2013-12-31
WO2009020884A3 (en) 2009-04-09
US20090206871A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
JP5143900B2 (ja) 共通結合共振器を有する任意の量子ビット操作
US7893708B2 (en) Quantum gate operations with a common coupled resonator
CA2950133C (en) Hybrid quantum circuit assembly
JP6751468B2 (ja) 受動的なノイズ抑制を伴う量子演算
CN101548288B (zh) 用于量子处理器元件本地编程的系统、方法和装置
Li et al. Hardware-efficient qubit control with single-flux-quantum pulse sequences
Niemann et al. Efficient synthesis of quantum circuits implementing Clifford group operations
US20090015317A1 (en) Methods and systems for controlling qubits
JP2018206127A (ja) 情報処理装置
CA3187339A1 (en) Reducing resources in quantum circuits
AU2011253919B2 (en) Arbitrary quantum operations with a common coupled resonator
Hu et al. Spin-swap gate in the presence of qubit inhomogeneity in a double quantum dot
Wang et al. Modified Karnaugh map for quantum Boolean circuits construction
US11983606B2 (en) Method and device for constructing quantum circuit of QRAM architecture, and method and device for parsing quantum address data
Neto et al. The Impact of Information Flow Control on FCN Circuit Design
Liebermann Optimal Control of Scalable Quantum Devices
Ellinas et al. Quantization of Soliton Cellular Automata

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120604

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5143900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250