JP2010525379A - 犠牲層における界面改変によるリリースエッチアタックの排除 - Google Patents

犠牲層における界面改変によるリリースエッチアタックの排除 Download PDF

Info

Publication number
JP2010525379A
JP2010525379A JP2010502237A JP2010502237A JP2010525379A JP 2010525379 A JP2010525379 A JP 2010525379A JP 2010502237 A JP2010502237 A JP 2010502237A JP 2010502237 A JP2010502237 A JP 2010502237A JP 2010525379 A JP2010525379 A JP 2010525379A
Authority
JP
Japan
Prior art keywords
layer
sacrificial layer
sacrificial
display device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010502237A
Other languages
English (en)
Inventor
タン・ニア・トゥ
キ・ルオ
チア・ウェイ・ヤン
デイヴィッド・ヒールド
エフゲニー・グーセフ
チー−ウェイ・チャン
Original Assignee
クォルコム・メムズ・テクノロジーズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クォルコム・メムズ・テクノロジーズ・インコーポレーテッド filed Critical クォルコム・メムズ・テクノロジーズ・インコーポレーテッド
Publication of JP2010525379A publication Critical patent/JP2010525379A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/047—Optical MEMS not provided for in B81B2201/042 - B81B2201/045

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

微小電気機械システム（ＭＥＭＳ）デバイスを作製する方法が開示される。一部の実施形態では、方法は、基材を覆って犠牲層を形成すること、犠牲層の少なくとも一部分を処理することであって、それにより、処理済み犠牲部分を形成する、処理すること、処理済み犠牲部分の少なくとも一部分を覆って上位層を形成すること、および、処理済み犠牲部分を少なくとも部分的に除去することであって、それにより、基材と上位層との間に位置するキャビティを形成する、除去することを含み、上位層はキャビティに露出される。

Description

（関連出願の相互参照）
本出願は、参照によりその全体が組込まれる、２００７年４月４日に出願された「ＴＲＥＡＴＩＮＧ ＵＮＤＥＲＬＹＩＮＧ ＬＡＹＥＲＳ ＦＯＲ ＣＯＮＴＲＯＬ ＯＦ ＨＩＬＬＯＣＫ ＦＯＲＭＡＹＩＯＮ ＩＮ ＲＥＦＬＥＣＴＩＮＧ ＬＡＹＥＲＳ」という名称の米国仮出願第６０／９１０，１８４号の利益を主張する。
実施形態は、処理済み犠牲層の除去中、かつ／または、除去後に、上位層および／または下位犠牲層の種々の特性に影響を及ぼすように、下位犠牲層を処理し、上位層は処理済み犠牲層の覆って形成される方法に関する。他の実施形態は、こうした処理によって影響を受ける表面輪郭を有する上位層を含む微小電気機械システムを作製する方法に関する。
微小電気機械システム（ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）（ＭＥＭＳ）は、微小機械要素、アクチュエータおよび電子部品を含む。微小機械要素は、堆積、エッチング、ならびに／または、基材および／または堆積された材料層の一部をエッチング除去するかまたは電気デバイスおよび電気機械デバイスを形成するために層を追加する他の微小機械加工プロセスを使用して作成することができる。１つのタイプのＭＥＭＳデバイスは、干渉変調器と呼ばれる。本明細書で使用されるように、干渉変調器または干渉光変調器という用語は、光干渉の原理を使用して、光を選択的に吸収するかつ／または反射するデバイスを指す。いくつかの実施形態では、干渉変調器は、一対の導電性板を備えてもよく、導電性板の一方または両方は、全体的にまたは部分的に透過性および／または反射性とすることができ、適切な電気信号の印加によって相対運動が可能である。特定の実施形態では、１つの板は、基材上に堆積された固定層を備えてもよく、他の板は、空気ギャップによって固定層から分離された金属膜を備えてもよい。本明細書でより詳細に述べるように、１つの板の別の板に対する位置は、干渉変調器に入射する光の光干渉を変化させる可能性がある。こうしたデバイスは、広い範囲の用途を有し、また、既存の製品を改良し、未だ開発されていない新しい製品を作成するときにその特徴が活用されるように、これらのタイプのデバイスの特性を利用しかつ／または修正することが、当技術分野で有利であることになる。
本明細書で述べるシステム、方法およびデバイスは、それぞれ、いくつかの態様を有し、その態様のうちのどの１つも、単独ではその望ましい属性のもとにならない。範囲を制限することなく、顕著な特徴を簡潔に説明する。この説明を検討した後、また、特に「詳細な説明（Ｄｅｔａｉｌｅｄ Ｄｅｓｃｒｉｐｔｉｏｎ）」というセクションを読んだ後には、本明細書で述べる特徴が、他のディスプレイデバイスにまさる利点をどのようにもたらすか理解することになろう。
米国仮出願第６０／９１０，１８４号 米国特許公報第２００６−００７６３１１号
実施形態は、微小電気機械システム（ＭＥＭＳ）デバイスを作製する方法を提供する。
本発明の方法は、基材を覆って犠牲層を形成すること、犠牲層の少なくとも一部分を処理することであって、それにより、処理済み犠牲部分を形成する、処理すること、処理済み犠牲部分の少なくとも一部分を覆って上位層を形成すること、および、処理済み犠牲部分を少なくとも部分的に除去することであって、それにより、基材と上位層との間に位置するキャビティを形成する、除去することを含み、上位層はキャビティに露出される。処理することは酸化させること、および／または、窒素、フッ素および塩素の１つまたは複数に犠牲層をさらすことを含んでもよい。キャビティは干渉変調キャビティであってよい。処理済み犠牲部分は上側の処理済み犠牲層を含んでもよく、犠牲層の残りの部分は下側の実質的に未処理の犠牲層を含む。上側の処理済み犠牲層は、基材に垂直な方向に測定されると、深さが実質的に均一であってよい。方法は、さらに、上側の処理済み犠牲層の少なくとも一部分および下側の実質的に未処理の犠牲層の少なくとも一部分を除去することを含んでもよく、上側の処理済み犠牲層のエッチレートは、下側の実質的に未処理の犠牲層のエッチレートより大きい。下側の実質的に未処理の犠牲層はモリブデンを含んでもよい。上側の処理済み犠牲層はモリブデン酸化物および／または金属を含んでもよい。金属はアルミニウムを含んでもよい。方法は、さらに、処理済み犠牲部分を形成するように犠牲層を処理するために、処理済み犠牲部分の少なくとも部分的な除去に続いて上位アルミニウム層におけるヒロック形成を低減するための処理条件を選択することを含んでもよく、方法は、さらに、処理済み犠牲部分の前記少なくとも部分的な除去に続いて別のヒロック誘発条件にＭＥＭＳデバイスをさらすことを含む。方法は、さらに、ヒロックの数を低減するための処理条件を選択すること、および／または、ヒロックのサイズを小さくするための処理条件を選択することを含んでもよい。ヒロックは熱誘発ヒロックを含んでもよい。別のヒロック誘発条件は、約１００℃より高い温度に、約２００℃より高い温度に、かつ／または、約５００℃より高い温度にＭＥＭＳデバイスをさらすことを含んでもよい。方法は、さらに、処理済み犠牲部分を形成するように犠牲層を処理するために、処理する前の犠牲層と比較して、上側の処理済み犠牲層と下側の実質的に未処理の犠牲層の結合厚さを増加させる、かつ／または、処理済み犠牲部分の少なくとも部分的な除去中に、上位層と処理済み犠牲部分との付着の程度を減少させるための処理条件を選択することを含んでもよい。上位層は、パッシベーション層およびパッシベーション層を覆って形成される導電性層を含んでもよく、パッシベーション層は、処理済み犠牲部分の少なくとも部分的な除去中に処理済み犠牲部分が導電性層から分離することを可能にするのを補助するよう構成される。方法は、さらに、処理済み犠牲部分を形成するように犠牲層を処理するために、処理前の犠牲層の表面に比べて平滑である処理済み犠牲部分の表面を提供するための処理条件を選択することを含んでもよい。処理条件はＮ２Ｏ処理またはＯ２処理あるいはその両方を含んでもよい。犠牲層の少なくとも一部分を処理することは、犠牲層の表面を酸素含有分子またはラジカルにさらすことを含んでもよい。酸素はイオン化酸素を含んでもよい。犠牲層の少なくとも一部分を処理することは、犠牲層を加熱することを含んでもよい。犠牲層の少なくとも一部分を処理することは、犠牲層をプラズマにさらすことを含んでもよい。方法は、さらに、処理済み犠牲部分の実質的に全てを除去することを含んでもよい。方法は、さらに、犠牲層の表面を六フッ化硫黄にさらすことによって犠牲層の表面を処理すること、および、六フッ化硫黄による処理済み表面を覆って上位層を形成することを含んでもよい。方法は、さらに、基材を覆って電極を形成すること、および、電極を覆って犠牲層を形成することを含んでもよく、キャビティは、電極と上位層との間に位置する。方法は、さらに、電極を覆って絶縁層を形成することを含んでもよい。方法は、さらに、電極および上位層を分離する少なくとも１つの支持構造を形成することを含んでもよい。
一部の実施形態では、干渉ディスプレイデバイスが提供され、このデバイスは、基材を覆って形成される第１電極と、第１電極を覆って位置し、かつ、第１電極に実質的に平行な可動第２電極であって、第１電極と第２電極との間に形成されたキャビティに面する処理済み表面輪郭を備える可動第２電極と、可動第２電極を支持するために位置する、第１電極と可動第２電極との間の複数の支持体とを含む。可動第２電極はアルミニウムを含んでもよい。デバイスは、さらに、第１電極上に位置する絶縁層を含んでもよい。可動第２電極のキャビティ側の処理済み表面輪郭は、高温に対して実質的に感度が低くてもよい。高温は、約１００℃、２００℃および／または５００℃より高くてもよい。可動第２電極のキャビティ側の処理済み表面輪郭は、高温にさらされることによって、ヒロックを形成する傾向を減少するよう構成されてもよい。一部の実施形態では、本明細書に述べる干渉ディスプレイデバイスのアレイを備えるディスプレイデバイスが提供される。ディスプレイデバイスは、さらに、アレイと通信するよう構成され、画像データを処理するよう構成されるプロセッサと、プロセッサと通信するよう構成されるメモリデバイスとを含む。ディスプレイデバイスは、さらに、アレイに少なくとも１つの信号を送出するよう構成されるドライバ回路を含んでもよい。ディスプレイデバイスは、さらに、ドライバ回路に画像データの少なくとも一部分を送出するよう構成されるコントローラを含んでもよい。ディスプレイデバイスは、さらに、プロセッサに画像データを送出するよう構成される画像源モジュールを含んでもよい。画像源モジュールは、受信機、送受信機および送信機の少なくとも１つを含んでもよい。ディスプレイデバイスは、さらに、入力データを受信し、入力データをプロセッサに通信するよう構成される入力デバイスを含んでもよい。
一部の実施形態では、未リリースの干渉ディスプレイデバイスが提供され、このデバイスは、基材を覆って形成される第１電極と、第１電極の少なくとも一部分を覆って形成され、第１犠牲材料を含む第１犠牲層と、第１犠牲層の少なくとも一部分を覆って形成され、第１犠牲材料の処理による変形体を含む第２犠牲層と、第２犠牲層の少なくとも一部分を覆って形成される第２電極と、第１犠牲層および第２犠牲層を除去したとき、第２電極を支持するように位置する、第１電極と第２電極との間の複数の支持体とを含む。処理による変形体は酸化による変形体を含んでもよい。第２犠牲層は、基材に実質的に垂直に測定されると、深さが実質的に均一であってよい。第１犠牲層はモリブデンを含んでもよい。第２犠牲層はモリブデン酸化物を含んでもよい。上位層は金属を含んでもよい。金属はアルミニウムを含んでもよい。
一部の実施形態では、干渉ディスプレイデバイスが提供され、このデバイスは、ディスプレイデバイスの少なくとも一部分を支持する第１手段と、光に対して少なくとも部分的に反射性であり、光に対して少なくとも部分的に透過性であり、支持手段を覆って形成される、光を反射する第１手段と、光に対して少なくとも部分的に反射性であり、可動であり、第１反射手段を覆って位置し、第１反射手段に対して平行であり、第１反射手段と第２反射手段との間の干渉キャビティに面する処理済み表面輪郭を備える、光を反射する第２手段と、第１反射手段を覆って第２反射手段を支持する第２手段とを含む。第１支持手段は基材を含んでもよい。第１反射手段は光スタックを含んでもよい。第２反射手段は可動反射層を含んでもよい。第２支持手段は支持ポストを含んでもよい。
一部の実施形態では、銀含有フィルムを堆積させる方法が提供され、方法は、下位層の表面を処理することであって、それにより、処理済み表面を形成する、処理すること、および、処理済み表面上に銀含有フィルムを堆積させることを含み、前記処理することは、銀含有フィルム内のヒロック形成を低減する。ヒロック形成は、熱誘発性ヒロック形成を含む。下位層の表面を処理することは、表面を、六フッ化硫黄、酸素およびプラズマの１つまたは複数にさらすことを含んでもよい。下位層の表面を処理することは、表面を加熱することを含んでもよい。方法は、さらに、銀含有フィルムを別のヒロック誘発性温度まで加熱するステップを含んでもよい。方法は、さらに、下位層の少なくとも一部分を除去することであって、それにより、処理済み表面に前もって接触状態の銀含有フィルムの少なくとも一部分を露出させる、除去することを含んでもよい。方法は、さらに、銀含有フィルムを別のヒロック誘発性温度まで加熱する前に、下位層を除去することを含んでもよい。下位層の表面を処理することは、表面を平滑化することを含んでもよい。
これらのまた他の実施形態は、以下でより詳細に述べられる。
第１干渉変調器の可動反射層が弛緩位置にあり、第２干渉変調器の可動反射層が作動位置にある、干渉変調器ディスプレイの一実施形態の一部分を示す等角図である。 ３×３干渉変調器ディスプレイを組込む電子デバイスの一実施形態を示すシステムブロック図である。 図１の干渉変調器の１つの例示的な実施形態についての、可動ミラー位置対印加電圧の図である。 干渉変調器ディスプレイを駆動するのに使用されてもよい行電圧および列電圧のセットの図である。 図２の３×３干渉変調器ディスプレイ内の表示データの１つの例示的なフレームを示す図である。 図５Ａのフレームに書き込むのに使用されてもよい行信号および列信号についての、１つの例示的なタイミング図である。 複数の干渉変調器を備える視覚ディスプレイデバイスの実施形態を示すシステムブロック図である。 複数の干渉変調器を備える視覚ディスプレイデバイスの実施形態を示すシステムブロック図である。 図１のデバイスの断面図である。 干渉変調器の代替の実施形態の断面図である。 干渉変調器の別の代替の実施形態の断面図である。 干渉変調器のなお別の代替の実施形態の断面図である。 干渉変調器のさらなる代替の実施形態の断面図である。 干渉変調器を作製する方法の実施形態におけるいくつかのステップを示すフロー図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示すフロー図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 酸化によって処理されるモリブデンの拡張特性を立証するための実験で使用される多層スタックの例を示す図である。
以下の詳細な説明は、ある特定の実施形態を対象とする。しかし、本明細書の教示は、複数の異なる方法で適用されうる。本説明では、同じ部品が全体を通して同じ数字で指定される図面に対して参照が行われる。実施形態は、動いていようと（たとえば、ビデオ）、静止していようと（たとえば、静止画像）、また、テキストであろうと、絵であろうと、画像を表示するよう構成されている任意のデバイスにおいて実施されてもよい。より詳細には、実施形態は、限定はしないが、移動体電話、無線デバイス、携帯情報端末（ＰＤＡ）、手持ち式または可搬型コンピュータ、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲームコンソール、腕時計、クロック、計算機、テレビモニタ、フラットパネルディスプレイ、コンピュータモニタ、自動車ディスプレイ（たとえば、オドメータディスプレイなど）、コックピットコントロールおよび／またはディスプレイ、カメラビューのディスプレイ（たとえば、車両のリアビューカメラのディスプレイ）、電子写真、電子ビルボードまたはサイン、投影器、建築構造、パッケージングおよび美的構造（たとえば、一個の宝石上への画像の表示）などの種々の電子デバイス内で、または、それに関連して実施されてもよいことが考えられる。本明細書で述べる構造と類似の構造のＭＥＭＳデバイスはまた、電子スイッチングデバイスなどの非ディスプレイ用途で使用されうる。
ＭＥＭＳデバイスは金属反射層を含みうる。たとえば、ＭＥＭＳデバイスは、キャビティによって基材から分離された可動層を含みうる。キャビティの形成は、犠牲層の形成と、それに続く上位層の形成を含みうる。以下で説明される方法の１つまたは複数を使用して犠牲層（または、他の下位層）を処理することは、犠牲層の除去中かつ／または除去後に、犠牲層および／または上位層の１つまたは複数の特性を改善しうることが見出された。一部の実施形態では、処理することは犠牲層を酸化させることを含む。一部の実施形態では、処理済み層上に形成される上位層（たとえば、アルミニウムおよび／または銀を含む層）は、ヒロックを形成する傾向が減少する。たとえば、熱または応力は、これらのヒロックの形成を誘発する可能性がある。一部の実施形態では、下位層のエッチレートが増加し、それにより、犠牲層の除去中に、上位層にかかる応力が少なくなり、また、上位層に損傷を与える可能性が減少する。一部の実施形態では、犠牲層の厚さは、同じ量の未処理材料によって提供される厚さと比べて、所与の量の材料について増加する。一部の実施形態では、上位層と処理済み犠牲層との付着は、上位層と未処理犠牲層との付着と比べて減少する。一部の実施形態では、処理は、犠牲層内で形成されたピンホールを閉鎖し、犠牲層の除去中に他の層に対する損傷を防止する。なお他の実施形態では、犠牲層を処理することは、処理する前の犠牲層の表面より平滑な表面を提供する。
干渉ＭＥＭＳディスプレイ要素を備える１つの干渉変調器ディスプレイの実施形態は、図１に示される。これらのデバイスでは、画素は、明るい状態かまたは暗い状態にある。明るい（「弛緩（ｒｅｌａｘｅｄ）」または「オープン（ｏｐｅｎ）」）状態では、ディスプレイ要素は、入射可視光の大部分をユーザに反射する。暗い（「作動（ａｃｔｕａｔｅｄ）」または「クローズ（ｃｌｏｓｅｄ）」）状態にあるとき、ディスプレイ要素は、入射可視光をユーザにほとんど反射しない。実施形態に応じて、「オン」状態の光反射特性と「オフ」状態の光反射特性が逆になってもよい。ＭＥＭＳ画素は、選択されたカラーにおいて主として反射するよう構成され、白黒に加えてカラー表示が可能になる。
図１は、各画素がＭＥＭＳ干渉変調器を備える視覚ディスプレイの一連の画素内の２つの隣接画素を示す等角図である。一部の実施形態では、干渉変調器ディスプレイは、これらの干渉変調器の行／列アレイを備える。各干渉変調器は、少なくとも１つの可変寸法を有する共振光ギャップを形成するために、互いから可変でかつ制御可能な距離に配置された一対の反射層を含む。一実施形態では、反射層の一方は、２つの位置の間で移動してもよい。本明細書で弛緩位置と呼ばれる第１位置では、可動反射層は、固定された部分反射層から比較的遠い距離に配置される。本明細書で作動位置と呼ばれる第２位置では、可動反射層は、部分反射層により密接に隣接して配置される。２つの層から反射する入射光は、可動反射層の位置に応じて建設的にまたは破壊的に干渉し、各画素について全体的な反射状態または非反射状態を生成する。
図１の画素アレイの示す部分は、２つの隣接する干渉変調器１２ａおよび１２ｂを含む。左の干渉変調器１２ａでは、可動反射層１４ａは、部分反射層を含む光スタック１６ａから所定距離の弛緩位置にある状態で示される。右の干渉変調器１２ｂでは、可動反射層１４ｂは、光スタック１６ｂに隣接する作動位置にある状態で示される。
本明細書で参照される、（ひとまとめに、光スタック１６と呼ばれる）光スタック１６ａおよび１６ｂは、通常、いくつかの溶融層を備え、溶融層は、酸化インジウム錫（ＩＴＯ）などの電極層、クロムなどの部分反射層および透明誘電体を含みうる。そのため、光スタック１６は、導電性があり、部分的に透明であり、部分的に反射性であり、たとえば上記層の１つまたは複数を透明基材２０上に堆積することによって作製されてもよい。部分反射層は、種々の金属、半導体および誘電体などの部分的に反射性である種々の材料から形成されうる。部分反射層は、１つまたは複数の材料層で形成され、層はそれぞれ、単一材料または材料の組合せで形成されうる。
一部の実施形態では、光スタック１６の層は、平行ストリップにパターニングされ、以下でさらに述べるように、ディスプレイデバイス内に行電極を形成してもよい。可動反射層１４ａ、１４ｂは、ポスト１８の上部およびポスト１８間に堆積される介在する犠牲材料上に堆積される列を形成するために、（１６ａ、１６ｂの行電極に垂直な）１つまたは複数の堆積金属層の一連の平行ストリップとして形成されてもよい。犠牲材料がエッチング除去されると、可動反射層１４ａ、１４ｂは、画定されたギャップ１９によって光スタック１６ａ、１６ｂから分離される。アルミニウムなどの導電性が高くかつ反射性が強い材料が、反射層１４のために使用され、これらのストリップは、ディスプレイデバイスの列電極を形成してもよい。図１は、一定比例尺によらなくてもよいことに留意されたい。一部の実施形態では、ポスト１８間の間隔は、１０〜１００μｍ程度であってよいが、ギャップ１９は、＜１０００Å程度でああってよい。
電圧が印加されない場合、ギャップ１９は、可動反射層１４ａと光スタック１６ａとの間に留まり、そのとき、可動反射層１４ａは、図１の画素１２ａで示すように、機械的に弛緩状態にある。しかし、選択された行および列に電位（電圧）差が印加されると、対応する画素の行電極と列電極の交差部に形成されたキャパシタが充電され、静電力が電極を引寄せる。電圧が十分に高い場合、可動反射層１４は、変形し、光スタック１６に押しつけられる（ｆｏｒｃｅ ａｇａｉｎｓｔ）。光スタック１６内の誘電性層（この図では示さず）は、短絡を防止し、図１の右の作動画素１２ｂで示すように、層１４と１６との間の分離距離を制御してもよい。挙動は、印加される電位差の極性によらず同じである。
図２〜５は、ディスプレイ用途において干渉変調器のアレイを使用する１つの例示的なプロセスおよびシステムを示す。
図２は、干渉変調器を組込んでもよい電子デバイスの一実施形態を示すシステムブロック図である。電子デバイスは、プロセッサ２１を含み、プロセッサ２１は、ＡＲＭ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標）、８０５１、ＭＩＰＳ（登録商標）、Ｐｏｗｅｒ ＰＣ（登録商標）またはＡＬＰＨＡ（登録商標）などの任意の汎用シングルチップまたはマルチチップマイクロプロセッサ、あるいは、デジタル信号プロセッサ、マイクロコントローラまたはプログラマブルゲートアレイなどの任意の専用マイクロプロセッサであってよい。当技術分野で慣例であるように、プロセッサ２１は、１つまたは複数のソフトウェアモジュールを実行するよう構成されてもよい。オペレーティングシステムを実行することに加えて、プロセッサは、ウェブブラウザ、電話アプリケーション、ｅｍａｉｌプログラムまたは任意の他のソフトウェアアプリケーションを含む１つまたは複数のソフトウェアアプリケーションを実行するよう構成されてもよい。
一実施形態では、プロセッサ２１はまた、アレイドライバ２２と通信するよう構成される。一実施形態では、アレイドライバ２２は、ディスプレイアレイまたはパネル３０に信号を供給する行ドライバ回路２４および列ドライバ回路２６を含む。図１に示すアレイの断面は、図２のライン１−１によって示される。図２は、簡潔にするために干渉変調器の３×３アレイを示すが、ディスプレイアレイ３０は、非常に多数の干渉変調器を含んでもよく、また、列と比べて行において異なる数の干渉変調器（たとえば、１行当たり３００画素×１列当たり１９０画素）を有してもよいことが留意される。
図３は、図１の干渉変調器の１つの例示的な実施形態についての、可動ミラー位置と印加電圧の図である。ＭＥＭＳ干渉変調器の場合、行／列作動プロトコルは、図３に示すこれらのデバイスのヒステリシス特性を利用してもよい。干渉変調器は、可動層が弛緩状態から作動状態に変形するようにさせるために、たとえば１０ボルト電位差を必要とする可能性がある。しかし、電圧がその値から減少すると、電圧が１０ボルト未満に低下するため、可動層はその状態を維持する。図３の例示的な実施形態では、可動層は、電圧が２ボルト未満に低下するまで、完全には弛緩しない。そのため、図３に示す例には、約３〜７Ｖの印加電圧の範囲が存在し、デバイスが、その中では弛緩状態または作動状態において安定である印加電圧の窓が存在する。これは、本明細書では、「ヒステリシス窓（ｈｙｓｔｅｒｅｓｉｓ ｗｉｎｄｏｗ）」または「安定性窓（ｓｔａｂｉｌｉｔｙ ｗｉｎｄｏｗ）」と呼ばれる。図３のヒステリシス特性を有するディスプレイアレイの場合、行／列作動プロトコルは、行ストローブ中に、作動されるはずのストローブされた行の画素は、約１０ボルトの電圧差にさらされ、弛緩されるはずの画素は、ゼロボルトに近い電圧差にさらされるように設計されうる。ストローブ後、行ストローブが画素をどの状態に置こうともその状態に画素が留まるように、画素は、約５ボルトの定常状態またはバイアス電圧差にさらされる。書き込まれた後、各画素は、この例では、３〜７ボルトの「安定性窓」内の電位差を見る。この機構は、作動または弛緩の前もって存在する状態における同じ印加電圧条件下で、図１に示す画素デザインを安定にさせる。干渉変調器の各画素が、作動状態であれ、弛緩状態であれ、本質的に固定反射層と移動反射層によって形成されるキャパシタであるため、この安定状態は、電力消費がほとんどない状態で、ヒステリシス窓内の電圧で保持されうる。本質的に、印加電位が固定される場合、電流は画素内に流れない。
以下でさらに述べるように、通常の用途では、画像のフレームは、第１行内の作動画素の所望のセットに従って列電極のセットにわたってデータ信号（それぞれが一定の電圧レベルを有する）のセットを送出することによって作成することができる。行パルスが、次に、行１電極に印加され、データ信号のセットに相当する画素を作動する。データ信号のセットは、次に、第２行内の作動画素の所望のセットに対応するように変更される。パルスは、次に、第２行電極に印加され、データ信号に従って第２行の適切な画素を作動する。第１行の画素は、第２行パルスによって影響を受けず、第１行パルス中にセットされた状態のまま留まる。これは、フレームを生成するために、逐次方式で行の全シリーズについて繰返されてもよい。一般に、フレームは、１秒についてある所望のフレーム数でこのプロセスを連続して繰返すことによって、リフレッシュされかつ／または新しい画像データによって更新される。画像フレームを生成するための、画素アレイの行および列電極を駆動するいろいろなプロトコルが使用されてもよい。
図４および５は、図２の３×３アレイに関するディスプレイフレームを作成するための１つの考えられる作動プロトコルを示す。図４は、図３のヒステリシス曲線を示す画素について使用されてもよい列および行電圧レベルの考えられるセットを示す。図４の実施形態では、画素を作動させることは、適切な列を−Ｖｂｉａｓに、適切な行を＋ΔＶにセットすることを含み、両者は、それぞれ、−５ボルトおよび＋５ボルトに相当してもよい。画素を弛緩させることは、適切な列を＋Ｖｂｉａｓに、適切な行を同じ＋ΔＶにセットすることによって達成され、画素にわたるゼロボルト電位差を生成する。行電圧がゼロボルトに保持されるこれらの行では、列が＋Ｖｂｉａｓであるか、または、−Ｖｂｉａｓであるかによらず、画素は、画素が元々どの状態にあってもその状態で安定である。図４に同様に示すように、上述した電圧と逆極性の電圧が使用されうる。たとえば、画素を作動させることは、適切な列を＋Ｖｂｉａｓに、適切な行を−ΔＶにセットすることを含みうる。この実施形態では、画素を解除する（ｒｅｌｅａｓｅ）ことは、適切な列を−Ｖｂｉａｓに、適切な行を同じ−ΔＶにセットし、画素にわたってゼロボルト電位差を生成することによって達成される。
図５Ｂは、作動画素が非反射性である図５Ａに示すディスプレイ配置構成をもたらすことになる図２の３×３アレイに印加される一連の行および列信号を示すタイミング図である。図５Ａに示すフレームを書き込む前に、画素は、任意の状態でありうる。この例では、全ての行が最初に０ボルトであり、全ての列が＋５ボルトである。これらの印加電圧によって、全ての画素が、既存の作動状態または弛緩状態で安定である。
図５Ａのフレームでは、画素（１，１）、（１，２）、（２，２）、（３，２）および（３，３）が作動される。これを達成するために、行１用の「線時間（ｌｉｎｅ ｔｉｍｅ）」中に、列１および２が−５Ｖにセットされ、列３が＋５ボルトにセットされる。これは、全ての画素が３〜７ボルト安定性窓内に留まるため、いずれの画素の状態も変更しない。行１は、次に、０ボルトから５ボルトまで上がり、再びゼロに戻るパルスでストローブされる。これは、（１，１）および（１，２）画素を作動し、（１，３）画素を弛緩させる。アレイ内の他の画素は影響を受けない。行２を所望の状態にセットするために、列２が−５Ｖにセットされ、列１および３が＋５ボルトにセットされる。次に、行２に印加される同じストローブが、画素（２，２）を作動し、画素（２，１）および画素（２，３）を弛緩させることになる。やはり、アレイの他の画素は影響を受けない。行３は、列２および３を−５Ｖにセットし、列１を＋５ボルトにセットすることによって同様にセットされる。行３ストローブは、図５Ａに示すように行３の画素をセットする。フレームを書き込んだ後、行電位はゼロであり、列電位は＋５ボルトまたは−５ボルトに留まることができ、ディスプレイは、そのため、図５Ａの配置構成において安定である。同じプロシジャが、何十または何百もの行および列のアレイについて使用されうる。行および列作動を実施するのに使用されるタイミング、シーケンスおよび電圧レベルは、先に概説した一般的な原理内で幅広く変わる可能性があり、上記例は例示に過ぎず、本明細書で述べるシステムおよび方法に関して任意の作動電圧法が使用されうる。
図６Ａおよび６Ｂは、ディスプレイデバイス４０の実施形態を示すシステムブロック図である。ディスプレイデバイス４０は、たとえば、携帯電話または移動体電話でありうる。しかし、ディスプレイデバイス４０の同じコンポーネントまたはそのわずかの変形もまた、テレビおよび可搬型メディアプレーヤなどの種々のタイプのディスプレイデバイスを示す。
ディスプレイデバイス４０は、ハウジング４１、ディスプレイ３０、アンテナ４３、スピーカ４５、入力デバイス４８およびマイクロフォン４６を含む。ハウジング４１は、一般に、射出成形および真空成形を含む種々の製造プロセスの任意のプロセスから形成される。さらに、ハウジング４１は、限定はしないが、プラスチック、金属、ガラス、ゴムおよびセラミックまたはその組合せを含む種々の材料の任意の材料から作成することができる。一実施形態では、ハウジング４１は、異なるカラーの他の取外し可能部分と交換されてもよい、または、異なるロゴ、絵またはシンボルを含む取外し可能部分（図示せず）を含む。
例示的なディスプレイデバイス４０のディプレイ３０は、本明細書で述べるように、双安定ディスプレイを含む種々のディスプレイの任意のディスプレイであってよい。他の実施形態では、ディプレイ３０は、上述したように、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤまたはＴＦＴ ＬＣＤなどのフラットパネルディスプレイあるいはＣＲＴまたは他の真空管デバイス（ｔｕｂｅ ｄｅｖｉｃｅ）などの非フラットパネルディスプレイを含む。しかし、本実施形態を述べる目的で、ディプレイ３０は、本明細書で述べるように、干渉変調器ディスプレイを含む。
例示的なディスプレイデバイス４０の一実施形態のコンポーネントは、図６Ｂに概略的に示される。示す例示的なディスプレイデバイス４０は、ハウジング４１を含み、ハウジング４１内に少なくとも部分的に閉囲されるさらなるコンポーネントを含みうる。たとえば、一実施形態では、例示的なディスプレイデバイス４０は、送受信機４７に結合するアンテナ４３を含むネットワークインタフェース２７を含む。送受信機４７は、コンディショニングハードウェア５２に接続されるプロセッサ２１に接続される。コンディショニングハードウェア５２は、信号を調節する（たとえば、信号をフィルタリングする）よう構成されてもよい。コンディショニングハードウェア５２は、スピーカ４５およびマイクロフォン４６に接続される。プロセッサ２１はまた、入力デバイス４８およびドライバコントローラ２９に接続される。ドライバコントローラ２９は、フレームバッファ２８およびアレイドライバ２２に結合され、アレイドライバ２２はディスプレイアレイ３０に結合される。電源５０は、特定の例示的なディスプレイデバイス４０のデザインによる要求に応じて全てのコンポーネントに電力を供給する。
ネットワークインタフェース２７は、アンテナ４３および送受信機４７を含むため、例示的なディスプレイデバイス４０は、ネットワークを通じて１つまたは複数のデバイスと通信しうる。一実施形態では、ネットワークインタフェース２７はまた、プロセッサ２１の要求を軽減するためのある処理能力を有してもよい。アンテナ４３は、信号を送受信するための、任意のアンテナである。一実施形態では、アンテナは、ＩＥＥＥ ８０２．１１（ａ）、（ｂ）または（ｇ）を含むＩＥＥＥ ８０２．１１規格に従ってＲＦ信号を送受信する。別の実施形態では、アンテナは、ＢＬＵＥＴＯＯＴＨ規格に従ってＲＦ信号を送受信する。携帯電話の場合、アンテナは、ＣＤＭＡ、ＧＳＭ、ＡＭＰＳ、Ｗ−ＣＤＭＡまたは無線携帯電話ネットワーク内で通信するのに使用される他の知られている信号を受信するようデザインされる。送受信機４７は、アンテナ４３から受信される信号が、プロセッサ２１によって受信されるか、または、プロセッサ２１によってさらに操作されるように、信号を前処理する。送受信機４７はまた、プロセッサ２１から受信される信号が、アンテナ４３を介して例示的なディスプレイデバイス４０から送信されるように信号を処理する。
代替の実施形態では、送受信機４７は受信機で置換えられうる。なお別の代替の実施形態では、ネットワークインタフェース２７は、プロセッサ２１に送出される画像データを格納するかまたは生成しうる画像源で置換えられうる。たとえば、画像源は、画像データを収容するデジタルビデオディスク（ＤＶＤ）またはハードディスクドライブあるいは画像データを生成するソフトウェアモジュールでありうる。
プロセッサ２１は、一般に、例示的なディスプレイデバイス４０の全体の動作を制御する。プロセッサ２１は、ネットワークインタフェース２７または画像源から圧縮画像データなどのデータを受信し、データを処理して、未処理画像データに、または、未処理画像データになるように容易に処理されるフォーマットにする。プロセッサ２１は、次に、処理済みデータを、ドライバコントローラ２９にまたは格納のためにフレームバッファ２８に送出する。未処理データは、通常、画像内の各ロケーションにおいて画像特性を識別する情報を指す。たとえば、こうした画像特性は、カラー、飽和度およびグレースケールレベルを含みうる。
一実施形態では、プロセッサ２１は、例示的なディスプレイデバイス４０の動作を制御するために、マイクロコントローラ、ＣＰＵまたはロジックユニットを含む。コンディショニングハードウェア５２は、一般に、スピーカ４５に信号を送信し、マイクロフォン４６から信号を受信するための増幅器およびフィルタを含む。コンディショニングハードウェア５２は、例示的なディスプレイデバイス４０内のディスクリートコンポーネントであってよく、または、プロセッサ２１または他のコンポーネント内に組込まれてもよい。
ドライバコントローラ２９は、プロセッサ２１によって生成された未処理画像データを、プロセッサ２１から直接、または、フレームバッファ２８から取得し、未処理データを、アレイドライバ２２への高速通信のために適切にリフォーマットする。具体的には、未処理画像データが、ディスプレイアレイ３０にわたって走査するのに適した時間順序を有するように、ドライバコントローラ２９は、未処理画像データをラスタ様のフォーマットを有するデータフローにリフォーマットする。次に、ドライバコントローラ２９は、フォーマットされた情報をアレイドライバ２２に送出する。ＬＣＤコントローラなどのドライバコントローラ２９は、しばしば、独立型集積回路（ＩＣ）としてシステムプロセッサ２１に関連付けられるが、こうしたコントローラは、多くの方法で実施されてもよい。コントローラは、ハードウェアとしてプロセッサ２１内に埋め込まれてもよく、ソフトウェアとしてプロセッサ２１内に埋め込まれてもよく、または、ハードウェアでアレイドライバ２２と完全に一体化されてもよい。
通常、アレイドライバ２２は、フォーマットされた情報をドライバコントローラ２９から受信し、ビデオデータをリフォーマットして、ディスプレイの画素のｘ−ｙマトリクスから出てくる何百もの、時として何千ものリード線に対して、１秒当たり多数回印加される波形の並列なセットにする。
一実施形態では、ドライバコントローラ２９、アレイドライバ２２およびディスプレイアレイ３０は、本明細書で述べるタイプのディスプレイのどれにとっても適切である。たとえば、一実施形態では、ドライバコントローラ２９は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ（たとえば、干渉変調器コントローラ）である。別の実施形態では、アレイドライバ２２は、従来のディスプレイドライバまたは双安定ディスプレイライバ（たとえば、干渉変調器ディスプレイ）である。一実施形態では、ドライバコントローラ２９は、アレイドライバ２２と一体化される。こうした実施形態は、携帯電話、時計および他の小面積ディスプレイなどの高集積化システムにおいて一般的である。なお別の実施形態では、ディスプレイアレイ３０は、通常のディスプレイアレイまたは双安定ディスプレイアレイ（たとえば、干渉変調器のアレイを含むディスプレイ）である。
入力デバイス４８は、ユーザが例示的なディスプレイデバイス４０の動作を制御することを可能にする。一実施形態では、入力デバイス４８は、ＱＷＥＲＴＹキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、タッチ感応スクリーンあるいは圧力感応膜または熱感応膜を含む。一実施形態では、マイクロフォン４６は、例示的なディスプレイデバイス４０用の入力デバイスである。マイクロフォン４６が、デバイスへの入力データに対して使用されるとき、例示的なディスプレイデバイス４０の動作を制御するための音声コマンドが、ユーザによって提供されてもよい。
電源５０は、当技術分野でよく知られているように、種々のエネルギー貯蔵デバイスを含みうる。たとえば、一実施形態では、電源５０は、ニッケルカドミウム電池またはリチウムイオン電池などの充電式電池である。別の実施形態では、電源５０は、再生可能なエネルギー源、キャパシタ、または、プラスチック太陽電池および太陽電池ペイントを含む太陽電池である。別の実施形態では、電源５０は、壁コンセントから電力を受取るよう構成される。
一部の実施形態では、上述したように、制御のプログラム可能性は、電子ディスプレイシステム内のいくつかの場所に位置しうるドライバコントローラ内に存在する。場合によっては、制御のプログラム可能性はアレイドライバ２２内に存在する。上述した最適化は、任意の数のハードウェアおよび／またはソフトウェアコンポーネントにおいて、また、種々の構成で実施されてもよい。
上述した原理に従って動作する干渉変調器の構造の詳細は幅広く変わってもよい。たとえば、図７Ａ〜７Ｅは、可動反射層１４およびその支持構造の５つの異なる実施形態を示す。図７Ａは、図１の実施形態の断面であり、金属材料のストリップ１４が、垂直に延びる支持体１８上に堆積される。図７Ｂでは、各干渉変調器の可動反射層１４は、形状が四角形または長方形であり、テザー３２上で、角だけで支持体に取付けられる。図７Ｃでは、可動反射層１４は、形状が四角形または長方形であり、可撓性金属を含んでもよい変形可能層３４から懸垂保持される。変形可能層３４は、変形可能層３４の外周の周りで直接的にまたは間接的に基材２０に接続される。これらの接続は、本明細書で支持ポストと呼ばれる。図７Ｄに示す実施形態は、変形可能層３４がその上に載置される支持ポストプラグ４２を有する。可動反射層１４は、図７Ａ〜７Ｃの場合と同様に、ギャップを覆って懸垂保持されたままであるが、変形可能層３４は、変形可能層３４と光スタック１６との間の穴を充填することによって支持ポストを形成しない。むしろ、支持ポストは、支持ポストプラグ４２を形成するのに使用される平坦化材料で形成される。図７Ｅに示す実施形態は、図７Ｄに示す実施形態に基づくが、図７Ａ〜７Ｃに示す実施形態のうちの任意の実施形態ならびに示されないさらなる実施形態と共に働くようになっていてもよい。図７Ｅに示す実施形態では、金属または他の導電性材料の追加の層が、バス構造４４を形成するのに使用された。これは、干渉変調器の背面に沿う信号の経路指定を可能にし、普通なら基材２０上に形成されなければならないいくつかの電極をなくす。
図７に示すような実施形態では、干渉変調器は、直視デバイスとして機能し、直視デバイスでは、画像が、透明基材２０の前側から観察され、その対向側には、変調器が配列される。これらの実施形態では、反射層１４は、変形可能層３４を含む、基材２０と反対の反射層の側で干渉変調器の所定部分を光学的に遮蔽する。これは、遮蔽されるエリアが、画質に悪い影響を与えることなく、構成され、動作することを可能にする。こうした遮蔽は、たとえば、図７Ｅのバス構造４４を可能にし、アドレス指定およびアドレス指定から生じる運動などの変調器の電気機械特性から変調器の光学特性を分離する能力を提供する。この分離可能な変調器アーキテクチャは、変調器の電気機械的態様および光学的態様のために使用される構造デザインおよび材料が、互いに独立に選択され機能することを可能にする。さらに、図７Ｃ〜７Ｅに示す実施形態は、変形可能層３４によって実施される、反射層１４の機械特性からの反射層１４の光学特性のデカップリングから引出されるさらなる利益を有する。これは、反射層１４のために使用される構造デザインおよび材料が光学特性に関して最適化され、変形可能層３４のために使用される構造デザインおよび材料が機械特性に関して最適化されることを可能にする。
図８は、干渉変調器用の製造プロセス８００の実施形態のいくつかのステップを示す。こうしたステップは、図８に示さない他のステップと共に、たとえば、図１および７に示す一般的なタイプの干渉変調器を製造するプロセス内に存在してもよい。図１、７および８を参照すると、プロセス８００は、基材２０を覆って光スタック１６を形成するステップ８０５で始まる。基材２０は、ガラスまたはプラスチックなどの透明基材であってよく、また、光スタック１６の効率的な形成を容易にするために、事前調製ステップ（複数可）、たとえば、清浄を受けていてもよい。先に説明したように、光スタック１６は、導電性があり、部分的に透過性であり、部分的に反射性であり、たとえば透明基材２０上に層の１つまたは複数を堆積させることによって作製されてもよい。一部の実施形態では、層は、平行ストリップにパターニングされ、ディスプレイデバイス内で行電極を形成してもよい。一部の実施形態では、光スタック１６は、１つまたは複数の金属層（たとえば、反射層および／または導電性層）を覆って堆積される絶縁層または誘電性層を含む。一部の実施形態では、絶縁層は、光スタック１６の最も上の層である。
図８に示すプロセス８００は、引き続きステップ８１０に至り、光スタック１６を覆って犠牲層を形成する。犠牲層は、以下で説明するようにキャビティ１９を形成するために、（たとえば、ステップ８２５にて）後で除去され、そのため、犠牲層は、図１に示す結果得られる干渉変調器１２には示されない。光スタック１６を覆って犠牲層を形成することは、選択された厚さで、モリブデン、タンタル、タングステンまたはアモルファスシリコンなどのＸｅＦ２エッチング可能材料を堆積することであって、それにより、その後の除去後に、所望のサイズを有するキャビティ１９を設ける、堆積することを含んでもよい。犠牲材料の堆積は、物理気相堆積（ＰＶＤ、たとえば、スパッタリング）、プラズマ増強化学気相堆積（ＰＥＣＶＤ）、熱化学気相堆積（熱ＣＶＤ）またはスピンコーティングなどの堆積技法を使用して実施されてもよい。
図８に示すプロセス８００は、引き続きステップ８１５に至り、図１および７に示すように、支持構造、たとえば、ポスト１８を形成する。ポスト１８の形成は、支持構造アパーチャを形成するために、犠牲層をパターニングするステップと、その後、ＰＥＣＶＤ、熱ＣＶＤまたはスピンコーティングなどの堆積法を使用して、ポスト１８を形成するためにアパーチャ内に材料（たとえば、ポリマー）を堆積させるステップとを含んでもよい。一部の実施形態では、犠牲層内に形成される支持構造アパーチャは、図７Ａに示すようにポスト１８の下端が基材２０に接するように、犠牲層と光スタック１６の両方を貫通して、下にある基材２０に延びる。他の実施形態では、犠牲層内に形成されるアパーチャは、犠牲層を貫通して延在するが、光スタック１６を貫通しない。たとえば、図７Ｄは、光スタック１６と接触状態にある支持ポストプラグ４２の下端を示す。
図８に示すプロセス８００は、引き続きステップ８２０に至り、図１および７に示すように、可動反射層１４などの可動反射層を形成する。可動反射層１４は、１つまたは複数のパターニング、マスキングおよび／またはエッチングステップと共に、１つまたは複数の堆積ステップ、たとえば、反射層（たとえば、アルミニウム、アルミニウム合金、銀、銀合金）堆積を使用することによって形成されてもよい。先に説明したように、可動反射層１４は、通常、導電性があり、本明細書で導電性層と呼ばれてもよい。一部の実施形態では、反射層１４はアルミニウムを含む。一部の実施形態では、反射層１４は銀を含む。犠牲層は、プロセス８００のステップ８２０にて形成された部分的に作製された干渉変調器内に依然として存在するため、可動反射層１４は、通常、この段階では可動でない。犠牲層を含む部分的に作製された干渉変調器は、本明細書で、「未リリースの（ｕｎｒｅｌｅａｓｅｄ）」干渉変調器と呼ばれてもよい。
図８に示すプロセス８００は、引き続きステップ８２５に至り、図１および７に示すように、キャビティ１９などのキャビティを形成する。キャビティ１９は、（ステップ８１０で堆積された）犠牲材料をエッチャントにさらすことによって形成されてもよい。たとえば、モリブデン、タンタル、タングステンまたはアモルファスシリコンなどのエッチング可能犠牲材料は、乾式化学エッチングによって、たとえば、キャビティ１９を囲む構造に対して通常選択的に、所望の量の材料を除去するのに有効である期間の間、固体二フッ化キセノン（ＸｅＦ２）から導出される蒸気などの、ガスまたは蒸気エッチャントに犠牲層をさらすことによって除去されてもよい。他のエッチング法、たとえば、ウェットエッチングおよび／またはプラズマエッチングが使用されてもよい。犠牲層は、プロセス８００のステップ８２５中に除去されるため、可動反射層１４は、通常、この段階後に可動である。犠牲材料の除去後に、結果得られる完全にまたは部分的に作製された干渉変調器は、本明細書で、「リリース済み（ｒｅｌｅａｓｅｄ）」干渉変調器と呼ばれてもよい。
一般にＭＥＭＳデバイスまた特に干渉変調器の性能は、下位層の表面特性によって悪い影響を及ぼされ、下位層の表面特性は、上位層に影響を及ぼす。たとえば、本明細書で、可動電極層における「ヒロック形成（ｈｉｌｌｏｃｋ ｆｏｒｍａｔｉｏｎ）」と呼ばれる状態は、下位犠牲層の表面特性によって影響を及ぼされうる。ヒロック形成は、金属表面、たとえば、可動電極層の表面内、または、その上で小さな突出部（「ヒロック（ｈｉｌｌｏｃｋ）」）を形成することを特徴とする。ヒロックのサイズは、形成条件に応じて変わる可能性があり、また、最もしばしば高さ約１０ナノメートル（ｎｍ）〜高さ約１０ミクロンのサイズ範囲に、より一般的には高さ約１００ナノメートル（ｎｍ）〜高さ約１ミクロンの範囲にあるが、時にはそれより大きいかまたは小さいヒロックが観測されうる。ヒロックは、特に、アルミニウム含有層および／または銀含有層の表面で形成される可能性がある。ヒロックは、通常、高温貯蔵中など、高温にさらされている間またはさらされた後に形成する。ヒロックはまた、たとえば熱または応力にさらされるときを含む他の周囲状況によって表面上に形成する可能性がある。
ヒロック形成がＭＥＭＳデバイスの性能に悪い影響を及ぼす可能性があることが見出された。ヒロックは、可動電極層と光スタックとの間のキャビティ距離を変える可能性があり、それにより、デバイスによって反射される光の波長に影響を及ぼす。ヒロックは、２次ブルーカラーまたは他のカラーの反射を同様に引き起こす可能性がある。
ある実施形態では、アルミニウム含有層および／または銀含有層内でのヒロック形成（たとえば、熱誘発性ヒロック形成）を低減する方法が開発された。たとえば、ある実施形態は、アルミニウム含有フィルムおよび／または銀含有フィルムを堆積する方法を提供し、方法は、下位層の表面を処理することであって、それにより、処理済み表面を形成する、処理すること、および、処理済み表面上にアルミニウム含有フィルムおよび／または銀含有フィルムを堆積することを含み、処理することは、アルミニウム含有フィルムおよび／または銀含有フィルム内でのヒロック形成を低減する。そのため、アルミニウム含有フィルムおよび／または銀含有フィルムの表面の輪郭は、この処理によって影響を受ける可能性がある。表面輪郭は、たとえば、本明細書に述べる処理によって比較的平坦であると特徴付けられてもよい。本明細書で参照されるように、「処理済み表面輪郭（ｔｒｅａｔｅｄ ｓｕｒｆａｃｅ ｃｏｎｔｏｕｒ）」という用語は、処理済み表面上に形成されることから生じる表面の輪郭を指す。たとえば、以下で述べるように、処理済み表面輪郭１５５は、処理済み犠牲表面１４５上に形成された表面輪郭である。処理済み表面輪郭は、ヒロックをほとんど備えなくてもよく、または、処理済み表面上には形成されないがその他の点では匹敵する表面輪郭に比べて高さ変動性が少なくてもよい。
図９は、ＭＥＭＳデバイスを作製する方法の実施形態におけるいくつかのステップを示すフロー図である。一部の実施形態では、犠牲層は、塩素、窒素（たとえば、ニトロ化または窒化による）、フッ素または酸素（たとえば、酸化による）によって処理されて、犠牲層の除去中または除去後に犠牲層および／または上位層の特性に影響を及ぼす。処理は、犠牲層の表面の化学組成または化学特性を変える可能性がある。一部の例では、処理は、犠牲層と上位層との間に拡散層を生成しうる。図９は、ヒロック形成が低減される実施形態について最初に述べられることになる。しかし、他の実施形態が以下で述べられる。こうしたステップは、図９に示さない他のステップと共に、たとえば、図１および７に示す一般的なタイプの干渉変調器を製造するプロセス内に存在してもよい。図１０Ａ〜１０Ｈは、フォトリソグラフィ、堆積、マスキング、エッチング（たとえば、プラズマエッチなどの乾式方法および湿式方法）などのような従来の半導体製造技法を使用してＭＥＭＳデバイスを作製する方法の実施形態を概略的に示す。堆積は、化学気相堆積（プラズマ増強ＣＶＤおよび熱ＣＶＤを含むＣＶＤ）およびスパッタコーティングなどの「乾式（ｄｒｙ）」方法およびスピンコーティングなどの湿式方法を含んでもよい。図９および１０を参照すると、プロセス２００は、基材１００が設けられるステップ２０５にて始まる。一実施形態では、基材１００は、ガラスまたはプラスチックなどの任意の透明材料を含んでもよい。
プロセス２００は、引き続きステップ２１０に至り、図１０Ａに示すように、基材１００上に第１導電性層１０５を形成する。第１導電性層１０５は、先に述べたように、単一層構造または複数サブ層構造でありうる。層１０５が電極とミラーの両方として機能する単一層構造では、層１０５は、基材１００上に導電性材料を堆積することによって形成される。第１導電性層１０５は、図９または１０に示さないその後のパターニングおよびエッチングによって複数電極に形成されてもよい。第１導電性層１０５は、所望の導電性を有するようにドープされた金属または半導体（シリコンなど）であってよい。一実施形態（図１０には示さない）では、第１導電性層１０５は、透明導体（酸化インジウム錫など）および１次ミラーまたは部分反射層（クロムなど）を備える多層構造である。
プロセス２００は、引き続きステップ２１５に至り、図１０Ｂに示すように、導電性層１０５の少なくとも一部分を覆って誘電性層１１０を形成する。誘電性層１１０は、シリコン酸化物および／またはアルミニウム酸化物などの絶縁材料を含んでもよい。誘電性層１１０は、干渉変調器内で第１導電性層１０５を導電性可動層（図１および７の可動層１４など）から絶縁するのに役立つ。誘電性層１１０は、知られている堆積方法、たとえば、ＣＶＤによって形成されてもよい。一部の実施形態では、結果得られるデバイスの光スタック１６は、導電性層１０５と誘電性層１１０の両方を含む。
プロセス２００は、引き続きステップ２２０に至り、図１０Ｃに示すように、犠牲層１１５を形成する。犠牲層１１５は、ＸｅＦ２、たとえば、モリブデン、タンタルまたはタングステンによってエッチング可能な材料を含んでもよい。ＣＶＤ、スパッタリングまたはスピンコーティングなどの堆積法は、犠牲層１１５を形成するときに使用されてもよい。犠牲層１１５は、ステップ２２５にて、パターニングされエッチングされて、図１０Ｄに示すように、１つまたは複数の支持構造アパーチャ１３０を形成する。示す実施形態では、支持構造アパーチャ１３０は、第１犠牲層１１５および誘電性層１１０を完全に貫通して第１導電性層１０５まで延在する。ステップ２３０にて、支持構造材料が、アパーチャ１３０内に堆積され、図１０Ｅに示すように、支持構造１３５を形成する。支持構造１３５は、非導電性材料を含んでもよい。
プロセス２００は、引き続きステップ２３５に至り、図１０Ｆに示すように、犠牲層１１５の表面を処理し、それにより、犠牲層１１５が処理済み犠牲部分１４５を備える。犠牲層１１５の表面を処理することであって、それにより、処理済み犠牲部分１４５を形成する、処理することは、以下でより詳細に述べるように、たとえば、プラズマ、酸化、六フッ化硫黄またはその組合せによる種々の方法で行われうる。たとえば、一部の実施形態では、犠牲層１１５の少なくとも一部分が酸化されて、酸化犠牲部分が形成されるため、処理は酸化を含む。犠牲層１１５の処理は、上側処理済み（たとえば、酸化済み）犠牲層１４５、および、実質的に未処理の（たとえば、未酸化の）犠牲層を備える犠牲層１１５の残りの下側部分によって図１０Ｆで示すように、複数層を生成するように実施されてもよい。一部の実施形態では、酸化済み犠牲層は、基材１００に垂直な方向に測定されると、深さが実質的に均一である。
一部の実施形態では、犠牲層１１５の表面はプラズマによって処理される。他の実施形態では、犠牲層１１５の表面は、酸素ガスおよび／または六フッ化硫黄ガスを含むガスによって処理される。なお他の実施形態では、犠牲層１１５の表面は、酸素ガスおよび／または六フッ化硫黄ガスを含むプラズマによって処理される。酸素ガスおよび／または六フッ化硫黄ガスは、これらの物質の分子および／またはラジカルを含んでもよい。犠牲層１１５の表面は、イオン化酸素および／またはイオン化六フッ化硫黄によって処理されうる。本明細書で述べる下位層（たとえば、犠牲層１１５）の表面の１つまたは複数の処理は、一部の実施形態では、表面を平滑化しうる。ステップ２３５にて実施されてもよいいくつかの処理方法の詳細は、以下で説明される。
プロセス２００は、引き続きステップ２４０に至り、図１０Ｇに示すように、処理済み犠牲部分１４５を覆って、また、示す実施形態では支持構造１３５を覆って、上位層１４０、たとえば、第２導電性層を形成する。ある実施形態では、上位層１４０の少なくとも一部は、処理済み犠牲部分１４５の少なくとも一部上に形成される。ある実施形態では、上位層１４０は、図１および７に示す干渉変調器の可動反射層１４などの可動層を備える。犠牲層１１５および処理済み犠牲部分１４５は、プロセス２００のこの段階において依然として存在するため、可動層は、通常、まだ可動でない。犠牲層（この実施形態では、層１１５および１４５）を含む、部分的に作製されたＭＥＭＳデバイス１７２、たとえば、部分的に作製された干渉変調器は、本明細書で、「未リリースの」ＭＥＭＳデバイスと呼ばれてもよい。上位層１４０は、金属（たとえば、アルミニウム、アルミニウム合金、銀または銀合金）を含んでもよい。一部の実施形態では、上位層１４０はアルミニウムを含む。一部の実施形態では、上位層１４０は銀を含む。ステップ２４０にて導電性層１４０を形成することは、１つまたは複数の堆積ステップならびに１つまたは複数のパターニングまたはマスキングステップを含んでもよい。
プロセス２００は、引き続きステップ２４５に至り、図１０Ｈに示すように、処理済み（たとえば、酸化済み）犠牲層１４５の少なくとも一部分、また任意選択で、未処理の（たとえば、未酸化の）犠牲層１１５の一部分が（たとえば、エッチングによって）除去される。１つまたは複数の支持構造１３５は、上位層１４０を支持し、それにより、ギャップまたはキャビティ１５０を形成しうる。一部の実施形態では、キャビティ１５０は、図１０Ｈに示すように、上位層１４０がキャビティに露出されるように誘電性層１１０と上位層１４０との間に形成される。上位層１４０の処理済み表面輪郭１５５は、未処理犠牲構造上に形成された匹敵する表面輪郭と比べて少数のヒロックを備える可能性がある。
犠牲層の除去は、たとえば、単独でまたは組み合わせて、ＸｅＦ２（図１０Ｈに示した）、Ｆ２またはＨＦなどのエッチャントにさらすことによって達成されうる。一実施形態では、犠牲層１１５および処理済み犠牲部分１４５の実質的に全てが、エッチングプロセスで除去される。一実施形態では、キャビティ１５０は、（導電性層１０５および誘電性層１１０を備える）光スタック１６と、先に説明した可動導電性層である上位層１４０との間の干渉キャビティである。キャビティ１５０の形成後に、結果得られるＭＥＭＳデバイス、たとえば、干渉変調器１７５は、「リリース済み（ｒｅｌｅａｓｅｄ）」状態にある。
リリース済み干渉変調器１７５は、いくつかのさらなる処理ステップ（図９または１０には示さず）を受ける可能性があり、処理ステップの１つまたは複数は、処理ステップ２３５がない場合、上位層１４０においてヒロック誘発性であることになる温度まで、干渉変調器１７５を加熱することを含む可能性がある。一部の実施形態では、犠牲層１１５の表面の処理は、上位層１４０においてヒロック形成（熱によって誘発されるヒロック形成）を低減するのに役立ち、それにより、ＭＥＭＳデバイスの動作を改善する。一部の実施形態では、ヒロックの低減は、述べた処理のうちの１つを受けない類似の導電性層において期待される数と比較した場合の、ヒロックの数の減少を指す。他の実施形態では、ヒロックの低減は、述べた処理のうちの１つを受けない類似の導電性層において期待されるサイズと比較した場合の、ヒロックのサイズの減少を指す。なお他の実施形態では、ヒロックの低減は、述べた処理のうちの１つを受けない類似の導電性層において期待される数およびサイズと比較した場合の、ヒロックの数の減少とサイズの減少の両方を指す。
本明細書で行われる教示によって導かれる日常的な実験を使用して、当業者は、本明細書で開示される方法について適切なパラメータおよび／または動作条件を特定しうる。たとえば、圧力、電力、暴露時間および／または流量などの、犠牲層の表面の処理に関連する最適パラメータは、パラメータを系統的に変動させ、ヒロック形成（たとえば、熱によって誘発されるヒロック形成）の程度を観測することによって得られうる。一部の実施形態では、圧力は４０ミリトル（ｍＴ）と６０ミリトル（ｍＴ）の間でありうる。電力は、一部の実施形態では、８００ワットと１０００ワットの間でありうる。一部の実施形態では、六フッ化硫黄は、３０〜１００標準立方センチメートル／分（ｓｃｃｍ）の流量で犠牲層にさらされる。一部の実施形態では、酸素は、１００〜２００ｓｃｃｍの流量で犠牲層にさらされる。犠牲層は、種々の期間、たとえば、１５〜２５秒の間、処理にさらされてもよい。一部の実施形態では、基材は加熱されない。
一部の実施形態では、ヒロック形成の低減は、処理済み犠牲表面１４５に隣接した上位層１４０の表面上で起こる。こうした実施形態では、ヒロック形成の低減は、上位層１４０のキャビティ側表面と呼ばれる、キャビティ１５０に面する導電性層の表面上で起こる。図１０のＭＥＭＳデバイスでは、処理済み犠牲表面１４５に隣接した上位層１４０の表面は、上位層１４０のキャビティ側表面１５５である。そのため、犠牲表面１４５の処理は、上位層１４０のキャビティ側表面１５５の輪郭または形状に影響を及ぼしうる。
一部の実施形態では、プロセス２００は、さらなるステップを含んでもよく、また、ステップは、図９および１０の図から再配置されてもよい。たとえば、犠牲層１１５の表面は、支持構造アパーチャ１３０が形成される前、または、支持構造アパーチャ１３０が形成された後であるが、支持構造１３５が支持構造アパーチャ１３０内に形成される前に処理されてもよい。支持構造は、犠牲層が形成される前に形成されてもよく、それにより、支持構造アパーチャを形成するステップがなくなる。
ヒロック形成を低減するための本明細書に述べる方法は、キャビティに隣接してアルミニウム含有フィルムおよび／または銀含有フィルムを備える種々のＭＥＭＳデバイスに適用され得、キャビティは、犠牲層の少なくとも一部を除去することによって形成される。
たとえば、ＭＥＭＳデバイスの上位層１４０などのアルミニウム含有フィルムおよび／または銀含有フィルムにおける高温によって誘発されるヒロック形成は、本明細書に述べる下位犠牲層の表面を処理する方法によって低減されうる。本明細書で使用されるように、高温またはヒロック誘発性温度は、開示される処理を受けない、匹敵するアルミニウム含有フィルムおよび／または銀含有フィルムにおいてヒロックを生成することになる温度である。一部の実施形態では、ヒロック誘発性温度は、８５℃以上、１００℃以上、２００℃以上または５００℃以上である。本明細書で使用されるように、「熱誘発式ヒロック形成（ｈｅａｔ−ｉｎｄｕｃｅｄ ｈｉｌｌｏｃｋ ｆｏｒｍａｔｉｏｎ）」という用語は、高温にさらすことによって生じるヒロック形成を指す。
アルミニウム含有フィルムおよび／または銀含有フィルムは、一部の実施形態ではこれらの高温を受け、他の実施形態では受けない。一部の実施形態では、本明細書で述べる方法によって生成されるアルミニウム含有フィルムおよび／または銀含有フィルムは、こうしたフィルムが実際に高温にさらされる否かによらず、高温を受ける場合、ヒロック形成の低減を示すであろう。一部の実施形態では、下位層の少なくとも一部は、アルミニウム含有フィルムおよび／または銀含有フィルムが高温を受ける前に除去される。他の実施形態では、下位層は、アルミニウム含有フィルムおよび／または銀含有フィルムが高温を受ける前に除去されない。ある実施形態では、図１０ＨのＭＥＭＳデバイスは、犠牲層１１５および処理済み犠牲部分１４５が除去された後の、貯蔵中に高温を受ける。この実施形態では、犠牲層１１５の表面を処理することは、上位層１４０のキャビティ側表面１５５上に形成されるヒロックを低減する。一部の実施形態では、ヒロック形成は、温度以外の条件によって引き起こされる。
本明細書で述べる干渉変調器および干渉ディスプレイデバイスは、ディスプレイを備える装置、ディスプレイと通信するよう構成されるプロセッサであって、画像データを処理するよう構成される、プロセッサ、および、プロセッサと通信するよう構成されるメモリデバイスに組込まれうる。一部の実施形態では、装置は、さらに、少なくとも１つの信号をディスプレイに送出するよう構成されたドライバ回路、またこれらの実施形態の一部では、画像データの少なくとも一部分をドライバ回路に送出するよう構成されたコントローラを備えうる。他の実施形態では、装置は、画像データをプロセッサに送出するよう構成された画像源モジュールであって、任意選択で、受信機、送受信機、送信機またはその何らかの組合せを備える、画像源モジュールを備えうる。装置はまた、入力データを受信し、入力データをプロセッサに通信するよう構成された入力デバイスを備えうる。
干渉変調器は、図９および１０に示すように、上述した方法に従って構築される。この例は、処理済み犠牲部分１４５上に形成されたアルミニウムを含有する第２導電性上位層１４０がヒロック形成（たとえば、熱誘発式ヒロック形成）の低減を特徴とするように、図９のステップ２３５にて犠牲層の表面を処理する実施形態を述べる。本発明の実施形態はまた、処理のパラメータが変わる（たとえば、温度、圧力、処理時間、電力、流量および／またはこの例で開示されるガスが変動する）関連する方法を含むことが理解される。
プラズマエッチチャンバは、（チャンバの真空排気後に）プラズマを生成するために、カソードとアノードとの間に印加される直流電力の約９００ワットの電力レベルで、犠牲層を処理するのに使用される。チャンバは、適切な量の六フッ化硫黄ガスおよび酸素ガスが約２０秒間チャンバ内に流れる状態で約５０ｍＴの圧力に維持される。ガスの流量は、有効流量を確定するために変わる。六フッ化硫黄は約３０ｓｃｃｍのレートで給送され、酸素は約２００ｓｃｃｍのレートで給送される。処理プロセスは、約２５℃で行われるが、プラズマは、外部熱が全く供給されない状態で、温度の上昇をもたらす可能性がある。（温度上昇をもたらす可能性があるプラズマによって生じる加熱を除いて、この実施形態では、別個の基材加熱は全く使用されない）。
アルミニウムを含有する第２導電性層が処理済み犠牲層上に形成され、犠牲層を除去することによってキャビティが形成された後、装置は、８５℃より高い温度にさらされる。アルミニウム含有層は、上述したように、犠牲層が処理されない匹敵する装置と比較すると、ヒロック形成の低減を特徴とする。
酸素と六フッ化硫黄が共に、約１００ｓｃｃｍのレートで給送されることを除いて、干渉変調器は、上述したように構築されうる。類似の結果が得られる。
一部の実施形態では、図９のステップ２３５における犠牲層の処理は、処理済み（酸化済み）犠牲部分１４５と上位層（たとえば、上位層１４０）との間の相互作用に影響を及ぼすように、犠牲層１１５を酸化することであって、それにより、上位層または上位層に機械的に結合する他の層に対する考えられる損傷をなくす、または、低減する、酸化することを含む。
たとえば干渉変調器などのＭＥＭＳデバイスの場合、犠牲層１１５は、デバイスの支持構造１３５を形成するためにパターニングされる。犠牲層１１５は、メカニカル層（たとえば、上位層１４０）と、一部の実施形態で誘電性層１１０を覆って形成されてもよいエッチストップ層（図示せず）との間に空間を形成する。デバイスを形成するときの最終ステップは、エッチストップ層からメカニカル層をリリースするために犠牲層を除去することであり、それにより、画素エリアにキャビティが形成される。
一部の実施形態では、メカニカル層（たとえば、上位層１４０）は、エッチホールまたは開口をパターニングされる。犠牲層１５の除去は、犠牲材料に接触するように、これらのホールおよび開口を通してＸｅＦ２ガスなどの乾式エッチャントを流すことによって達成されうる。ＸｅＦ２は、犠牲材料に接触するため、一般に、犠牲材料を、下にエッチングし始め、その後、横方向に成長する半径方向パターンでエッチングする。たとえば、米国特許公報第２００６−００７６３１１号の図１４を参照されたい。エッチングは、画素全体にわたって異なるホールで始動され、横方向のリリースは、一般に、下方向より遅いレートで進むため、通常のリリースの最終段階は、囲まれたまたは残った多くのアイランドまたは支柱の形成をもたらすことが多い。たとえば、米国特許公報第２００６−００７６３１１号の図１７〜１８を参照されたい。アイランドは、容積が徐々に減少するため、これらのアイランドは、メカニカル層から加えられる機械的応力の高い集中を有するピボット点として役立ちうる。これらの支柱における応力の高い集中は、メカニカル層が、支柱の下の層（たとえば、図１０の誘電性層１１０）を引張り、最終的には層を剥離させうる。この望ましくない結果は、リリースブレークダウンと呼ばれ、こうしたブレークダウンは、リリースエッチャントに敏感な、エッチストップ層の下に埋め込まれた層のアタック（リリースアタックと呼ばれる）をもたらす可能性がある。
下位層が上述したように損傷を受けることを防止する一方法は、リリースブレークダウンが始動する前に、メカニカル層がエッチストップ層から分離できるように、犠牲層の表面を酸化させることであることが見出された。換言すれば、アイランドまたは支柱が形成される機会を得る前に、メカニカル層は犠牲層から迅速に自由になりうる。
リリースアタックは、１つまたは複数の犠牲層のリリースエッチ中に、エッチストップ層（複数可）に対する応力誘発式損傷を界面改変によって防止することによって低減されうる。一部の実施形態では、界面改変は、本明細書で述べる犠牲層の処理を含む。ある実施形態では、処理は酸化を含む。そのため、ステップ２３５にて実施される一部の実施形態の酸化処理は、未酸化犠牲層１１５と比較して酸化済み犠牲層１４５のより高速なエッチングを促進するため、酸化済み犠牲層１４５と上位層１４０との間の付着を低下させるため、または、その両方のための、界面改変を目的として行われてもよい。
酸化済み犠牲層１４５および未酸化犠牲層１１５などの多層犠牲スタックの場合、酸化済み犠牲層が、下位未酸化犠牲層１１５より速いレートでエッチングすると、上位層１４０と酸化済み犠牲層１４５との間の界面は、有意のアイランド形成が行われる前に分離する傾向があることになることが見出された。さらに、酸化済み犠牲層１４５と上位層１４０との間の付着力は、プラズマ酸化などの界面改変によって弱くさせられる場合、分離プロセスをさらに高めることになる。同様に、酸化済み犠牲層１４５と未酸化犠牲層１１５との間の付着力は、プラズマ酸化などの処理によって弱くさせられる場合、同様に分離プロセスを高めることになる。同様に、いずれの２つの犠牲層も、互いに物理的にくっ付かないため、犠牲層のより大きな表面積が、エッチャントにさらされる。この露出エリアは、垂直方向下または垂直方向上にエッチングされるのに利用可能であり、このメカニズムは、横方向リリース成分がそれほど大きくないため、アイランド形成を抑制しうる。
これらの実施形態の界面改変技法は、熱（または加熱）処理、湿式処理、酸化、プラズマ処理、犠牲層（複数可）の界面における薄層の堆積またはその組合せを含むが、それに限定されない。これらの界面改変処理は、必ずしも、犠牲層（複数可）の堆積と共にその場で実施される必要はない。これらの処理は、単一層と多層犠牲スタックの両方について行われうる。本明細書で述べる処理（複数可）と組み合わせた、犠牲材料および厚さの正しい混合によって、適切に処理された犠牲層の単一層が、リリースブレークダウンおよび／またはリリースアタック問題に対する解決策を提供するのに十分であることが見出された。
この実施形態の態様では、プロセス２００のステップ２３５にて実施される酸化処理は、加熱処理を含む。たとえば、モリブデン犠牲層の加熱処理は、プロセス２００のステップ２４５におけるリリースエッチによる犠牲層の除去中に、上位／下位層（複数可）に対する損傷を防止するのに有効であることが示された。別の態様では、ステップ２３５にて実施される酸化処理は、約６０分間、約３５０℃の酸素プラズマでモリブデン犠牲層を処理することを含む。これらの態様の両方において、誘電性層１１０などの下側層の損傷をもたらすリリースブレークダウンまたはリリースアタックが実質的に全く存在しなかった。両方の態様は、酸化済み犠牲層１４５のエッチングレートの増加および／または酸化済み犠牲層１４５と周囲層との間の付着の低下を示した。
一部の実施形態では、図９のステップ２３５における犠牲層の処理は、犠牲層の酸化が、ステップ２３５にて酸化済み犠牲部分を形成して、酸化の前の犠牲層１１５の表面と比べて平滑な酸化済み犠牲部分（たとえば、層１４５）の表面を提供するための酸化条件を選択することを含む。酸化済み犠牲層１４５を形成するために犠牲層１１５の表面を処理することは、酸化済み犠牲層１４５を除去した後に上位層１４０の表面粗さを低減しうることが見出された。この平滑化は、上位層１４０の優れた光学品質をもたらす可能性があり、それにより、この平滑化処理を使用して形成される干渉変調器などの光ＭＥＭＳデバイスの品質を改善する。
干渉変調器などの光ＭＥＭＳデバイスでは、可動反射層のキャビティ側表面の粗さは、デバイスの光学性能特性にとって非常に重要である。可動反射層の不良の粗さは、明るい（たとえば、作動）状態と暗い（たとえば、非作動）状態との間の低いコントラスト比をもたらしうる。これは、低いディスプレイデバイス品質をもたらしうる。平滑化処理が、電気応答特性を改善しうる（たとえば、より広くかつより一貫性のあるヒステリシス窓を提供する）ことも見出された。
干渉変調器の製造時にこの平滑化処理を利用する例では、酸化処理は、モリブデン犠牲層１１５の表面上にＮ２Ｏを用いた処理を含んだ。酸化済みモリブデン犠牲層１４５を形成するために、モリブデン犠牲層１１５の表面を処理することが、酸化済みモリブデン犠牲層１４５の除去後に上位層１４０の表面粗さを低減しうることが見出された。この例では、モリブデン犠牲層の堆積後に実施される３００ｋｗＮ２Ｏ処理が、酸化済みモリブデン犠牲層の表面を十分に平滑化し、（ＸｅＦ２エッチングを使用した）酸化済みモリブデンのリリース後に上位光学層の表面粗さのかなりの改善をもたらした。
この３００ｋｗＮ２Ｏ処理によって表面粗さが７０％以上改善されることを、試験が示した。具体的には、Ｎ２Ｏ処理がない場合、７．３２１ｎｍのＲｍｓ（Ｒｑ）表面粗さが観測されることを、試験が示した。Ｎ２Ｏ処理がある場合、Ｒｍｓ（Ｒｑ）表面粗さは、２．２２１ｎｍに低減された。
さらに、この３００ｋｗＮ２Ｏ処理が、ディスプレイデバイス用のより大きくかつより一貫性のあるヒステリシス窓をもたらすことを、これらの試験が示した。より大きなヒステリシス窓（図３においてほぼ＋Ｖｂｉａｓまたは−Ｖｂｉａｓに中心を持つヒステリシスまたは安定性窓の幅）は、作動およびリリース電圧レベルの観点から干渉変調器の信頼性を改善しうるため望ましい。さらに、ウェハ基材上で製造されるディスプレイパネルのセットは、より均一なまたは一貫性のあるヒステリシス窓幅を示した。
干渉変調器を備えるディスプレイアレイのセットは、Ｎ２Ｏ処理なしで製造されるとき、約０．５ボルト〜約２．０ボルトの範囲の（約０．９３ボルトの平均を有する）ヒステリシス窓幅を示した。Ｎ２Ｏ処理がある場合、ディスプレイアレイのセットは、約２．８ボルト〜約３．３ボルトの範囲の（約３．１ボルトの平均を有する）ヒステリシス窓幅を示した。そのため、平均ヒステリシス窓は、幅が３倍以上になり、また、ウェハ基材上のディスプレイデバイス間の変動はずっと小さかった。
さらに、Ｎ２Ｏで処理されたディスプレイデバイスはまた、明るい状態対暗い状態の反射光の高いコントラスト比を示した。未処理ディスプレイアレイのセットは、約４．１の平均を有する約１．６〜約７．８の範囲のコントラスト比を示した。Ｎ２Ｏを用いて処理されたディスプレイアレイのセットは、約１０．０の平均を有する約５．２〜約１１．５の範囲のコントラスト比を示した。そのため、Ｎ２Ｏ処理されたディスプレイアレイの平均コントラスト比は、未処理ディスプレイアレイの平均コントラスト比の２倍以上であった。
表面粗さ、コントラスト比およびヒステリシス窓幅のこうした改善は全て、結果得られるディスプレイデバイスの性能を改善しうる。さらに、Ｎ２Ｏ処理を使用して同じウェハ基材上で製造されるディスプレイデバイスの改善された均一性はまた、製造されるディスプレイデバイスの受入収率を改善しうる。
一部の実施形態では、ステップ２３５の処理は、犠牲層１１５としてモリブデンを使用することに対して固有の問題を解決するために実施される。しかし、これらの実施形態の処理は、タンタルまたはタングステン犠牲層などの、他の犠牲層について使用されうる。犠牲層としてモリブデンを使用するときに、２つの問題が起こることが見出された。第１の問題は、プロセス２００のステップ２４５における犠牲層の除去後に不純物が残ることを含む。これらの不純物は、磨耗残留物として知られる。磨耗残留物は、干渉変調器のキャビティの光学品質を劣化させうる。第２の問題は、プロセス２００のステップ２２０における犠牲層の堆積中に犠牲層内に形成されるピンホール（すなわち、小さなボイド）と関係がある。これらのピンホールは、干渉変調器などのＭＥＭＳデバイスにおいて、たとえば、行電極と列電極との間で漏電をもたらしうる。行電極と列電極との間でのこの漏電は、ＲＣ漏れとして知られる。ピンホールは、２つの方法でＲＣ漏れを引き起こしうる。第１に、ステップ２２５にて支持構造アパーチャをエッチングするのに使用されるエッチャントが、犠牲層内のピンホールを通して浸入し、光スタックの下位光学層に損傷を与え、導電性層間の短絡をもたらす可能性がある。第２に、犠牲層を覆って堆積される上位層が、ピンホールを充填し、犠牲層が除去された後に、上位層上に粗い反射表面をもたらしうる。
モリブデンに関連するＲＣ漏れとピンホールの両方の問題は、図９のステップ２３５における犠牲層の処理の一部の実施形態を実施することによって低減されうることが見出された。これらの実施形態は、酸化、塩素化、フッ素化、ニトロ化および／または窒化処理などの処理を選択すること、および、処理する前の犠牲層１１５と比較して、上側処理済み犠牲層（層１４５）および下側の実質的に未処理の犠牲層（層１１５）の結合厚さを増加させる処理条件を選択することを含む。
一態様では、処理によって犠牲層の容積を拡張することは、第１厚さを有する犠牲層（たとえば、モリブデン、タンタルまたはタングステン）の形成後に、犠牲層の厚さを第２厚さまで増加させる方法を提供する。そのため、第２厚さの犠牲層を形成するのに、少ない犠牲材料が必要とされる。少ない犠牲材料が使用されるため、少ない磨耗残留物が犠牲層の除去から生じうる。さらに、犠牲材料に応じて、処理済み犠牲材料はまた、未処理犠牲材料に比べてきれいにエッチングし、少ない磨耗残留物をもたらす可能性がある。
別の態様では、犠牲層の容積の拡張は、たとえば犠牲層としてモリブデンを使用するときに、犠牲層内に形成することが見出されたピンホールを低減するかまたはなくしうる。犠牲（たとえば、モリブデン）層内のピンホールは、酸化処理中の犠牲層の横方向拡張によって閉鎖されうる。
犠牲層としてモリブデンが使用され、処理として酸化が使用される実施形態では、ステップ２３５の処理によって、モリブデン酸化物層１４５が、少なくとも未酸化のモリブデン犠牲層１１５の表面上に形成される。酸化の量および酸化処理の性質に応じて、異なるモリブデン酸化物が形成されうる。最も安定なモリブデン酸化物が、ＭｏＯ３である傾向があることが見出された。モリブデンの密度が約１０．３ｋｇ／ｃｍ３であり、また、ＭｏＯ３の密度が約４．７ｋｇ／ｃｍ３であるとすると、モリブデン犠牲層は、酸化中に容積の拡張を受けることになる。そのため、たとえば、モリブデンが一方向に（たとえば、基材に垂直に）拡張できるだけである制約された実施形態では、ＭｏＯ３層の厚さは、酸化する前の未酸化モリブデン層の厚さの３．３倍ほどの大きさになるであろう。
一部の実施形態では、パッシベーション層が、モリブデン酸化物層を覆って形成される。たとえば、ＳｉＯ２が、プロセス２００のステップ２４０において形成される上位層１４０を堆積する前に堆積されうる。上位層１４０は、さらに、パッシベーション層を覆って形成される第２導電性層を含みうる。パッシベーション層は、ステップ２４５の酸化済み犠牲層１４５の除去中に酸化済み犠牲層１４５が、第２導電性層から分離することを補助するのに役立つ。これらの実施形態では、ステップ２３５の酸化処理は、Ｃｌ２、Ｆｌ２、Ｏ２および／またはＮ２Ｏなどのようなガスを用いた処理を含みうる。
モリブデンの酸化によって、小さなピンホールなどの小さなボイドを充填するような犠牲層の拡張、ならびに、干渉キャビティの深さを規定するのに十分な深さまでの、基材に垂直な方向への拡張がもたらされることを立証するための実験が行われた。
図１１は、酸化によって処理されたモリブデンの拡張特性を立証するための実験で使用される多層スタックの例を示す。多層スタック２５０は、シリコン基材２５５上に形成される。第１モリブデン層２６０はシリコン基材２５５上に堆積される。ＳｉＯ２層２６５は、その後、第１モリブデン層２６０を覆って堆積される。第２モリブデン層２７０は、その後、ＳｉＯ２層２６５を覆って堆積される。図１１に示す実施形態では、第１および第２モリブデン層２６０および２７０は、それぞれ、（基材２５５に垂直に測定すると）深さが２０００Åであり、ＳｉＯ２層２６５は深さが４５０Åである。
第２モリブデン層２７０の形成後に、穴２８０が、モリブデン層２７０内にパターニングされる。穴２８０の形成後に、第２モリブデン層２７０をアンダーカットするためにＳｉＯ２層２６５がエッチングされ、それにより、第１モリブデン層２６０と第２モリブデン層２７０との間に小さなキャビティ２８５が形成される。キャビティ２８５の横方向寸法は約６０００Åである。
キャビティ２８５の形成後に、多層スタック２５０が、ＣＶＤチャンバ内に設置され、酸化を受ける。これらの実験で使用される特定の酸化は、酸素プラズマ酸化プロセスであった。しかし、熱酸化などの他の酸化プロセス（高温が考えられるため、場合によっては好ましくないが）が使用されてもよい。ＣＶＤチャンバ内での約１８０分の酸化後に、キャビティ２８５は、酸化によって実質的に閉鎖され、第１および第２モリブデン層２６０および２７０の拡張をもたらす。こうして、モリブデンの酸化が、上述したピンホールなどの小さなボイドを充填するという実行可能な解決策でありうることを、実験が立証する。
酸化以外の処理もまた、犠牲層を効果的に拡張しうる。表１は、フッ素化、ニトロ化、塩素化および酸化が、モリブデン、シリコン、タングステンおよびゲルマニウムの容積にどのように影響を及ぼすかを示す。フッ素、窒素、シリコン、塩素または酸素を用いた処理後に、モリブデンの溶液は、以下の表１に示すように、未処理条件と比較して増加する（ＭｏＦ３、ＭｏＦ５、ＭｏＮ、ＭｏＳｉ２、ＭｏＯ２、ＭｏＯ３およびＭｏＣｌ３のモル容積を表１のＭｏのモル容積と比較されたい）。同様に、シリコン窒化物およびシリコン酸化物のモル容積はシリコンのモル容積より大きく、フッ化ゲルマニウムのモル容積はゲルマニウムのモル容積より大きく、タングステン窒化物、タングステン塩化物およびタングステン酸化物のモル容積はタングステンのモル容積より大きい。フッ素、窒素、シリコン、塩素および／または酸素を用いた犠牲層の処理が、犠牲層を効果的に拡張しうることを、これらの分析が示す。こうして、所与の犠牲層の厚さを提供するために、より少ないこれらの犠牲材料が使用され、それにより、コストが節約され、製造プロセスの効率が改善される。
Figure 2010525379
表１はまた、未処理Ｍｏをエッチングするのに必要とする量に対する、犠牲材料（未処理材料および処理済み材料）をエッチングするのに必要とするＸｅＦ２の化学量論的量の比を挙げる。見てわかるように、ほぼ全ての処理済み材料は、エッチングされるために、未処理Ｍｏと比べて少ないＸｅＦ２を必要とする。少ないＸｅＦ２を使用することによって、コストが低減され、製造プロセスの効率が改善されうる。
先の詳しい説明は、種々の実施形態に適用されたときの新規の特徴を示し、述べ、指摘したが、示すデバイスまたはプロセスの形態および詳細において種々の省略、置換および変更が、開示されたものから逸脱することなく行われてもよいことが理解されるであろう。認識されるように、本発明は、一部の特徴が他の特徴と別々に使用されるかまたは実施されるため、本明細書で述べる特徴および利益の全てを提供するわけではない形態内で具現化されてもよい。
１２ａ、１２ｂ 干渉変調器
１４、１４ａ、１４ｂ 可動反射層（金属材料のストリップ）
１６、１６ａ、１６ｂ 光スタック
１８ ポスト
１９、１５０、２８５ キャビティ（ギャップ）
２０ 透明基材
２１ プロセッサ
２２ アレイドライバ
２４ 行ドライバ回路
２６ 列ドライバ回路
２７ ネットワークインタフェース
２８ フレームバッファ
２９ ドライバコントローラ
３０ ディスプレイアレイ
３２ テザー
３４ 変形可能層
４０ ディスプレイデバイス
４１ ハウジング
４２ 支持ポストプラグ
４３ アンテナ
４４ バス構造
４５ スピーカ
４６ マイクロフォン
４７ 送受信機
４８ 入力デバイス
５０ 電源
５２ コンディショニングハードウェア
１００ 基材
１０５ 第１導電性層
１１０ 誘電性層
１１５ 犠牲層
１３０ 支持構造アパーチャ
１３５ 支持構造
１４０ 上位層
１４５ 処理済み犠牲部分（処理済み犠牲層、処理済み犠牲表面、酸化済み犠牲層）
１５５ 上位層１４０のキャビティ側表面（処理済み表面輪郭）
１７２ 部分的に作製されたＭＥＭＳデバイス（未リリースＭＥＭＳデバイス）
１７５ 干渉変調器（リリース済み干渉変調器）
２５０ 多層スタック
２５５ シリコン基材
２６０ 第１モリブデン層
２６５ ＳｉＯ２層
２７０ 第２モリブデン層
２８０ 穴
（関連出願の相互参照）
本出願は、参照によりその全体が組込まれる、２００７年４月４日に出願された「ＴＲＥＡＴＩＮＧ ＵＮＤＥＲＬＹＩＮＧ ＬＡＹＥＲＳ ＦＯＲ ＣＯＮＴＲＯＬ ＯＦ ＨＩＬＬＯＣＫ ＦＯＲＭＡＹＩＯＮ ＩＮ ＲＥＦＬＥＣＴＩＮＧ ＬＡＹＥＲＳ」という名称の米国仮出願第６０／９１０，１８４号の利益を主張する。
実施形態は、処理済み犠牲層の除去中、かつ／または、除去後に、上位層および／または下位犠牲層の種々の特性に影響を及ぼすように、下位犠牲層を処理し、上位層は処理済み犠牲層の覆って形成される方法に関する。他の実施形態は、こうした処理によって影響を受ける表面輪郭を有する上位層を含む微小電気機械システムを作製する方法に関する。
微小電気機械システム（ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）（ＭＥＭＳ）は、微小機械要素、アクチュエータおよび電子部品を含む。微小機械要素は、堆積、エッチング、ならびに／または、基材および／または堆積された材料層の一部をエッチング除去するかまたは電気デバイスおよび電気機械デバイスを形成するために層を追加する他の微小機械加工プロセスを使用して作成することができる。１つのタイプのＭＥＭＳデバイスは、干渉変調器と呼ばれる。本明細書で使用されるように、干渉変調器または干渉光変調器という用語は、光干渉の原理を使用して、光を選択的に吸収するかつ／または反射するデバイスを指す。いくつかの実施形態では、干渉変調器は、一対の導電性板を備えてもよく、導電性板の一方または両方は、全体的にまたは部分的に透過性および／または反射性とすることができ、適切な電気信号の印加によって相対運動が可能である。特定の実施形態では、１つの板は、基材上に堆積された固定層を備えてもよく、他の板は、空気ギャップによって固定層から分離された金属膜を備えてもよい。本明細書でより詳細に述べるように、１つの板の別の板に対する位置は、干渉変調器に入射する光の光干渉を変化させる可能性がある。こうしたデバイスは、広い範囲の用途を有し、また、既存の製品を改良し、未だ開発されていない新しい製品を作成するときにその特徴が活用されるように、これらのタイプのデバイスの特性を利用しかつ／または修正することが、当技術分野で有利であることになる。
本明細書で述べるシステム、方法およびデバイスは、それぞれ、いくつかの態様を有し、その態様のうちのどの１つも、単独ではその望ましい属性のもとにならない。範囲を制限することなく、顕著な特徴を簡潔に説明する。この説明を検討した後、また、特に「詳細な説明（Ｄｅｔａｉｌｅｄ Ｄｅｓｃｒｉｐｔｉｏｎ）」というセクションを読んだ後には、本明細書で述べる特徴が、他のディスプレイデバイスにまさる利点をどのようにもたらすか理解することになろう。
米国仮出願第６０／９１０，１８４号 米国特許公報第２００６−００７６３１１号
実施形態は、微小電気機械システム（ＭＥＭＳ）デバイスを作製する方法を提供する。
本発明の方法は、基材を覆って犠牲層を形成すること、犠牲層の少なくとも一部分を処理することであって、それにより、処理済み犠牲部分を形成する、処理すること、処理済み犠牲部分の少なくとも一部分を覆って上位層を形成すること、および、処理済み犠牲部分を少なくとも部分的に除去することであって、それにより、基材と上位層との間に位置するキャビティを形成する、除去することを含み、上位層はキャビティに露出される。処理することは酸化させること、および／または、窒素、フッ素および塩素の１つまたは複数に犠牲層をさらすことを含んでもよい。キャビティは干渉変調キャビティであってよい。処理済み犠牲部分は上側の処理済み犠牲層を含んでもよく、犠牲層の残りの部分は下側の実質的に未処理の犠牲層を含む。上側の処理済み犠牲層は、基材に垂直な方向に測定されると、深さが実質的に均一であってよい。方法は、さらに、上側の処理済み犠牲層の少なくとも一部分および下側の実質的に未処理の犠牲層の少なくとも一部分を除去することを含んでもよく、上側の処理済み犠牲層のエッチレートは、下側の実質的に未処理の犠牲層のエッチレートより大きい。下側の実質的に未処理の犠牲層はモリブデンを含んでもよい。上側の処理済み犠牲層はモリブデン酸化物および／または金属を含んでもよい。金属はアルミニウムを含んでもよい。方法は、さらに、処理済み犠牲部分を形成するように犠牲層を処理するために、処理済み犠牲部分の少なくとも部分的な除去に続いて上位アルミニウム層におけるヒロック形成を低減するための処理条件を選択することを含んでもよく、方法は、さらに、処理済み犠牲部分の前記少なくとも部分的な除去に続いて別のヒロック誘発条件にＭＥＭＳデバイスをさらすことを含む。方法は、さらに、ヒロックの数を低減するための処理条件を選択すること、および／または、ヒロックのサイズを小さくするための処理条件を選択することを含んでもよい。ヒロックは熱誘発ヒロックを含んでもよい。別のヒロック誘発条件は、約１００℃より高い温度に、約２００℃より高い温度に、かつ／または、約５００℃より高い温度にＭＥＭＳデバイスをさらすことを含んでもよい。方法は、さらに、処理済み犠牲部分を形成するように犠牲層を処理するために、処理する前の犠牲層と比較して、上側の処理済み犠牲層と下側の実質的に未処理の犠牲層の結合厚さを増加させる、かつ／または、処理済み犠牲部分の少なくとも部分的な除去中に、上位層と処理済み犠牲部分との付着の程度を減少させるための処理条件を選択することを含んでもよい。上位層は、パッシベーション層およびパッシベーション層を覆って形成される導電性層を含んでもよく、パッシベーション層は、処理済み犠牲部分の少なくとも部分的な除去中に処理済み犠牲部分が導電性層から分離することを可能にするのを補助するよう構成される。方法は、さらに、処理済み犠牲部分を形成するように犠牲層を処理するために、処理前の犠牲層の表面に比べて平滑である処理済み犠牲部分の表面を提供するための処理条件を選択することを含んでもよい。処理条件はＮ２Ｏ処理またはＯ２処理あるいはその両方を含んでもよい。犠牲層の少なくとも一部分を処理することは、犠牲層の表面を酸素含有分子またはラジカルにさらすことを含んでもよい。酸素はイオン化酸素を含んでもよい。犠牲層の少なくとも一部分を処理することは、犠牲層を加熱することを含んでもよい。犠牲層の少なくとも一部分を処理することは、犠牲層をプラズマにさらすことを含んでもよい。方法は、さらに、処理済み犠牲部分の実質的に全てを除去することを含んでもよい。方法は、さらに、犠牲層の表面を六フッ化硫黄にさらすことによって犠牲層の表面を処理すること、および、六フッ化硫黄による処理済み表面を覆って上位層を形成することを含んでもよい。方法は、さらに、基材を覆って電極を形成すること、および、電極を覆って犠牲層を形成することを含んでもよく、キャビティは、電極と上位層との間に位置する。方法は、さらに、電極を覆って絶縁層を形成することを含んでもよい。方法は、さらに、電極および上位層を分離する少なくとも１つの支持構造を形成することを含んでもよい。
一部の実施形態では、干渉ディスプレイデバイスが提供され、このデバイスは、基材を覆って形成される第１電極と、第１電極を覆って位置し、かつ、第１電極に実質的に平行な可動第２電極であって、第１電極と第２電極との間に形成されたキャビティに面する処理済み表面輪郭を備える可動第２電極と、可動第２電極を支持するために位置する、第１電極と可動第２電極との間の複数の支持体とを含む。可動第２電極はアルミニウムを含んでもよい。デバイスは、さらに、第１電極上に位置する絶縁層を含んでもよい。可動第２電極のキャビティ側の処理済み表面輪郭は、高温に対して実質的に感度が低くてもよい。高温は、約１００℃、２００℃および／または５００℃より高くてもよい。可動第２電極のキャビティ側の処理済み表面輪郭は、高温にさらされることによって、ヒロックを形成する傾向を減少するよう構成されてもよい。一部の実施形態では、本明細書に述べる干渉ディスプレイデバイスのアレイを備えるディスプレイデバイスが提供される。ディスプレイデバイスは、さらに、アレイと通信するよう構成され、画像データを処理するよう構成されるプロセッサと、プロセッサと通信するよう構成されるメモリデバイスとを含む。ディスプレイデバイスは、さらに、アレイに少なくとも１つの信号を送出するよう構成されるドライバ回路を含んでもよい。ディスプレイデバイスは、さらに、ドライバ回路に画像データの少なくとも一部分を送出するよう構成されるコントローラを含んでもよい。ディスプレイデバイスは、さらに、プロセッサに画像データを送出するよう構成される画像源モジュールを含んでもよい。画像源モジュールは、受信機、送受信機および送信機の少なくとも１つを含んでもよい。ディスプレイデバイスは、さらに、入力データを受信し、入力データをプロセッサに通信するよう構成される入力デバイスを含んでもよい。
一部の実施形態では、未リリースの干渉ディスプレイデバイスが提供され、このデバイスは、基材を覆って形成される第１電極と、第１電極の少なくとも一部分を覆って形成され、第１犠牲材料を含む第１犠牲層と、第１犠牲層の少なくとも一部分を覆って形成され、第１犠牲材料の処理による変形体を含む第２犠牲層と、第２犠牲層の少なくとも一部分を覆って形成される第２電極と、第１犠牲層および第２犠牲層を除去したとき、第２電極を支持するように位置する、第１電極と第２電極との間の複数の支持体とを含む。処理による変形体は酸化による変形体を含んでもよい。第２犠牲層は、基材に実質的に垂直に測定されると、深さが実質的に均一であってよい。第１犠牲層はモリブデンを含んでもよい。第２犠牲層はモリブデン酸化物を含んでもよい。上位層は金属を含んでもよい。金属はアルミニウムを含んでもよい。
一部の実施形態では、干渉ディスプレイデバイスが提供され、このデバイスは、ディスプレイデバイスの少なくとも一部分を支持する第１手段と、光に対して少なくとも部分的に反射性であり、光に対して少なくとも部分的に透過性であり、支持手段を覆って形成される、光を反射する第１手段と、光に対して少なくとも部分的に反射性であり、可動であり、第１反射手段を覆って位置し、第１反射手段に対して平行であり、第１反射手段と第２反射手段との間の干渉キャビティに面する処理済み表面輪郭を備える、光を反射する第２手段と、第１反射手段を覆って第２反射手段を支持する第２手段とを含む。第１支持手段は基材を含んでもよい。第１反射手段は光スタックを含んでもよい。第２反射手段は可動反射層を含んでもよい。第２支持手段は支持ポストを含んでもよい。
一部の実施形態では、銀含有フィルムを堆積させる方法が提供され、方法は、下位層の表面を処理することであって、それにより、処理済み表面を形成する、処理すること、および、処理済み表面上に銀含有フィルムを堆積させることを含み、前記処理することは、銀含有フィルム内のヒロック形成を低減する。ヒロック形成は、熱誘発性ヒロック形成を含む。下位層の表面を処理することは、表面を、六フッ化硫黄、酸素およびプラズマの１つまたは複数にさらすことを含んでもよい。下位層の表面を処理することは、表面を加熱することを含んでもよい。方法は、さらに、銀含有フィルムを別のヒロック誘発性温度まで加熱するステップを含んでもよい。方法は、さらに、下位層の少なくとも一部分を除去することであって、それにより、処理済み表面に前もって接触状態の銀含有フィルムの少なくとも一部分を露出させる、除去することを含んでもよい。方法は、さらに、銀含有フィルムを別のヒロック誘発性温度まで加熱する前に、下位層を除去することを含んでもよい。下位層の表面を処理することは、表面を平滑化することを含んでもよい。
これらのまた他の実施形態は、以下でより詳細に述べられる。
第１干渉変調器の可動反射層が弛緩位置にあり、第２干渉変調器の可動反射層が作動位置にある、干渉変調器ディスプレイの一実施形態の一部分を示す等角図である。 ３×３干渉変調器ディスプレイを組込む電子デバイスの一実施形態を示すシステムブロック図である。 図１の干渉変調器の１つの例示的な実施形態についての、可動ミラー位置対印加電圧の図である。 干渉変調器ディスプレイを駆動するのに使用されてもよい行電圧および列電圧のセットの図である。 図２の３×３干渉変調器ディスプレイ内の表示データの１つの例示的なフレームを示す図である。 図５Ａのフレームに書き込むのに使用されてもよい行信号および列信号についての、１つの例示的なタイミング図である。 複数の干渉変調器を備える視覚ディスプレイデバイスの実施形態を示すシステムブロック図である。 複数の干渉変調器を備える視覚ディスプレイデバイスの実施形態を示すシステムブロック図である。 図１のデバイスの断面図である。 干渉変調器の代替の実施形態の断面図である。 干渉変調器の別の代替の実施形態の断面図である。 干渉変調器のなお別の代替の実施形態の断面図である。 干渉変調器のさらなる代替の実施形態の断面図である。 干渉変調器を作製する方法の実施形態におけるいくつかのステップを示すフロー図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示すフロー図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 ＭＥＭＳデバイスを作製する方法の実施形態を示す略図である。 酸化によって処理されるモリブデンの拡張特性を立証するための実験で使用される多層スタックの例を示す図である。
以下の詳細な説明は、ある特定の実施形態を対象とする。しかし、本明細書の教示は、複数の異なる方法で適用されうる。本説明では、同じ部品が全体を通して同じ数字で指定される図面に対して参照が行われる。実施形態は、動いていようと（たとえば、ビデオ）、静止していようと（たとえば、静止画像）、また、テキストであろうと、絵であろうと、画像を表示するよう構成されている任意のデバイスにおいて実施されてもよい。より詳細には、実施形態は、限定はしないが、移動体電話、無線デバイス、携帯情報端末（ＰＤＡ）、手持ち式または可搬型コンピュータ、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲームコンソール、腕時計、クロック、計算機、テレビモニタ、フラットパネルディスプレイ、コンピュータモニタ、自動車ディスプレイ（たとえば、オドメータディスプレイなど）、コックピットコントロールおよび／またはディスプレイ、カメラビューのディスプレイ（たとえば、車両のリアビューカメラのディスプレイ）、電子写真、電子ビルボードまたはサイン、投影器、建築構造、パッケージングおよび美的構造（たとえば、一個の宝石上への画像の表示）などの種々の電子デバイス内で、または、それに関連して実施されてもよいことが考えられる。本明細書で述べる構造と類似の構造のＭＥＭＳデバイスはまた、電子スイッチングデバイスなどの非ディスプレイ用途で使用されうる。
ＭＥＭＳデバイスは金属反射層を含みうる。たとえば、ＭＥＭＳデバイスは、キャビティによって基材から分離された可動層を含みうる。キャビティの形成は、犠牲層の形成と、それに続く上位層の形成を含みうる。以下で説明される方法の１つまたは複数を使用して犠牲層（または、他の下位層）を処理することは、犠牲層の除去中かつ／または除去後に、犠牲層および／または上位層の１つまたは複数の特性を改善しうることが見出された。一部の実施形態では、処理することは犠牲層を酸化させることを含む。一部の実施形態では、処理済み層上に形成される上位層（たとえば、アルミニウムおよび／または銀を含む層）は、ヒロックを形成する傾向が減少する。たとえば、熱または応力は、これらのヒロックの形成を誘発する可能性がある。一部の実施形態では、下位層のエッチレートが増加し、それにより、犠牲層の除去中に、上位層にかかる応力が少なくなり、また、上位層に損傷を与える可能性が減少する。一部の実施形態では、犠牲層の厚さは、同じ量の未処理材料によって提供される厚さと比べて、所与の量の材料について増加する。一部の実施形態では、上位層と処理済み犠牲層との付着は、上位層と未処理犠牲層との付着と比べて減少する。一部の実施形態では、処理は、犠牲層内で形成されたピンホールを閉鎖し、犠牲層の除去中に他の層に対する損傷を防止する。なお他の実施形態では、犠牲層を処理することは、処理する前の犠牲層の表面より平滑な表面を提供する。
干渉ＭＥＭＳディスプレイ要素を備える１つの干渉変調器ディスプレイの実施形態は、図１に示される。これらのデバイスでは、画素は、明るい状態かまたは暗い状態にある。明るい（「弛緩（ｒｅｌａｘｅｄ）」または「オープン（ｏｐｅｎ）」）状態では、ディスプレイ要素は、入射可視光の大部分をユーザに反射する。暗い（「作動（ａｃｔｕａｔｅｄ）」または「クローズ（ｃｌｏｓｅｄ）」）状態にあるとき、ディスプレイ要素は、入射可視光をユーザにほとんど反射しない。実施形態に応じて、「オン」状態の光反射特性と「オフ」状態の光反射特性が逆になってもよい。ＭＥＭＳ画素は、選択されたカラーにおいて主として反射するよう構成され、白黒に加えてカラー表示が可能になる。
図１は、各画素がＭＥＭＳ干渉変調器を備える視覚ディスプレイの一連の画素内の２つの隣接画素を示す等角図である。一部の実施形態では、干渉変調器ディスプレイは、これらの干渉変調器の行／列アレイを備える。各干渉変調器は、少なくとも１つの可変寸法を有する共振光ギャップを形成するために、互いから可変でかつ制御可能な距離に配置された一対の反射層を含む。一実施形態では、反射層の一方は、２つの位置の間で移動してもよい。本明細書で弛緩位置と呼ばれる第１位置では、可動反射層は、固定された部分反射層から比較的遠い距離に配置される。本明細書で作動位置と呼ばれる第２位置では、可動反射層は、部分反射層により密接に隣接して配置される。２つの層から反射する入射光は、可動反射層の位置に応じて建設的にまたは破壊的に干渉し、各画素について全体的な反射状態または非反射状態を生成する。
図１の画素アレイの示す部分は、２つの隣接する干渉変調器１２ａおよび１２ｂを含む。左の干渉変調器１２ａでは、可動反射層１４ａは、部分反射層を含む光スタック１６ａから所定距離の弛緩位置にある状態で示される。右の干渉変調器１２ｂでは、可動反射層１４ｂは、光スタック１６ｂに隣接する作動位置にある状態で示される。
本明細書で参照される、（ひとまとめに、光スタック１６と呼ばれる）光スタック１６ａおよび１６ｂは、通常、いくつかの溶融層を備え、溶融層は、酸化インジウム錫（ＩＴＯ）などの電極層、クロムなどの部分反射層および透明誘電体を含みうる。そのため、光スタック１６は、導電性があり、部分的に透明であり、部分的に反射性であり、たとえば上記層の１つまたは複数を透明基材２０上に堆積することによって作製されてもよい。部分反射層は、種々の金属、半導体および誘電体などの部分的に反射性である種々の材料から形成されうる。部分反射層は、１つまたは複数の材料層で形成され、層はそれぞれ、単一材料または材料の組合せで形成されうる。
一部の実施形態では、光スタック１６の層は、平行ストリップにパターニングされ、以下でさらに述べるように、ディスプレイデバイス内に行電極を形成してもよい。可動反射層１４ａ、１４ｂは、ポスト１８の上部およびポスト１８間に堆積される介在する犠牲材料上に堆積される列を形成するために、（１６ａ、１６ｂの行電極に垂直な）１つまたは複数の堆積金属層の一連の平行ストリップとして形成されてもよい。犠牲材料がエッチング除去されると、可動反射層１４ａ、１４ｂは、画定されたギャップ１９によって光スタック１６ａ、１６ｂから分離される。アルミニウムなどの導電性が高くかつ反射性が強い材料が、反射層１４のために使用され、これらのストリップは、ディスプレイデバイスの列電極を形成してもよい。図１は、一定比例尺によらなくてもよいことに留意されたい。一部の実施形態では、ポスト１８間の間隔は、１０〜１００μｍ程度であってよいが、ギャップ１９は、＜１０００Å程度でああってよい。
電圧が印加されない場合、ギャップ１９は、可動反射層１４ａと光スタック１６ａとの間に留まり、そのとき、可動反射層１４ａは、図１の画素１２ａで示すように、機械的に弛緩状態にある。しかし、選択された行および列に電位（電圧）差が印加されると、対応する画素の行電極と列電極の交差部に形成されたキャパシタが充電され、静電力が電極を引寄せる。電圧が十分に高い場合、可動反射層１４は、変形し、光スタック１６に押しつけられる（ｆｏｒｃｅ ａｇａｉｎｓｔ）。光スタック１６内の誘電性層（この図では示さず）は、短絡を防止し、図１の右の作動画素１２ｂで示すように、層１４と１６との間の分離距離を制御してもよい。挙動は、印加される電位差の極性によらず同じである。
図２〜５は、ディスプレイ用途において干渉変調器のアレイを使用する１つの例示的なプロセスおよびシステムを示す。
図２は、干渉変調器を組込んでもよい電子デバイスの一実施形態を示すシステムブロック図である。電子デバイスは、プロセッサ２１を含み、プロセッサ２１は、ＡＲＭ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標）、８０５１、ＭＩＰＳ（登録商標）、Ｐｏｗｅｒ ＰＣ（登録商標）またはＡＬＰＨＡ（登録商標）などの任意の汎用シングルチップまたはマルチチップマイクロプロセッサ、あるいは、デジタル信号プロセッサ、マイクロコントローラまたはプログラマブルゲートアレイなどの任意の専用マイクロプロセッサであってよい。当技術分野で慣例であるように、プロセッサ２１は、１つまたは複数のソフトウェアモジュールを実行するよう構成されてもよい。オペレーティングシステムを実行することに加えて、プロセッサは、ウェブブラウザ、電話アプリケーション、ｅｍａｉｌプログラムまたは任意の他のソフトウェアアプリケーションを含む１つまたは複数のソフトウェアアプリケーションを実行するよう構成されてもよい。
一実施形態では、プロセッサ２１はまた、アレイドライバ２２と通信するよう構成される。一実施形態では、アレイドライバ２２は、ディスプレイアレイまたはパネル３０に信号を供給する行ドライバ回路２４および列ドライバ回路２６を含む。図１に示すアレイの断面は、図２のライン１−１によって示される。図２は、簡潔にするために干渉変調器の３×３アレイを示すが、ディスプレイアレイ３０は、非常に多数の干渉変調器を含んでもよく、また、列と比べて行において異なる数の干渉変調器（たとえば、１行当たり３００画素×１列当たり１９０画素）を有してもよいことが留意される。
図３は、図１の干渉変調器の１つの例示的な実施形態についての、可動ミラー位置と印加電圧の図である。ＭＥＭＳ干渉変調器の場合、行／列作動プロトコルは、図３に示すこれらのデバイスのヒステリシス特性を利用してもよい。干渉変調器は、可動層が弛緩状態から作動状態に変形するようにさせるために、たとえば１０ボルト電位差を必要とする可能性がある。しかし、電圧がその値から減少すると、電圧が１０ボルト未満に低下するため、可動層はその状態を維持する。図３の例示的な実施形態では、可動層は、電圧が２ボルト未満に低下するまで、完全には弛緩しない。そのため、図３に示す例には、約３〜７Ｖの印加電圧の範囲が存在し、デバイスが、その中では弛緩状態または作動状態において安定である印加電圧の窓が存在する。これは、本明細書では、「ヒステリシス窓（ｈｙｓｔｅｒｅｓｉｓ ｗｉｎｄｏｗ）」または「安定性窓（ｓｔａｂｉｌｉｔｙ ｗｉｎｄｏｗ）」と呼ばれる。図３のヒステリシス特性を有するディスプレイアレイの場合、行／列作動プロトコルは、行ストローブ中に、作動されるはずのストローブされた行の画素は、約１０ボルトの電圧差にさらされ、弛緩されるはずの画素は、ゼロボルトに近い電圧差にさらされるように設計されうる。ストローブ後、行ストローブが画素をどの状態に置こうともその状態に画素が留まるように、画素は、約５ボルトの定常状態またはバイアス電圧差にさらされる。書き込まれた後、各画素は、この例では、３〜７ボルトの「安定性窓」内の電位差を見る。この機構は、作動または弛緩の前もって存在する状態における同じ印加電圧条件下で、図１に示す画素デザインを安定にさせる。干渉変調器の各画素が、作動状態であれ、弛緩状態であれ、本質的に固定反射層と移動反射層によって形成されるキャパシタであるため、この安定状態は、電力消費がほとんどない状態で、ヒステリシス窓内の電圧で保持されうる。本質的に、印加電位が固定される場合、電流は画素内に流れない。
以下でさらに述べるように、通常の用途では、画像のフレームは、第１行内の作動画素の所望のセットに従って列電極のセットにわたってデータ信号（それぞれが一定の電圧レベルを有する）のセットを送出することによって作成することができる。行パルスが、次に、行１電極に印加され、データ信号のセットに相当する画素を作動する。データ信号のセットは、次に、第２行内の作動画素の所望のセットに対応するように変更される。パルスは、次に、第２行電極に印加され、データ信号に従って第２行の適切な画素を作動する。第１行の画素は、第２行パルスによって影響を受けず、第１行パルス中にセットされた状態のまま留まる。これは、フレームを生成するために、逐次方式で行の全シリーズについて繰返されてもよい。一般に、フレームは、１秒についてある所望のフレーム数でこのプロセスを連続して繰返すことによって、リフレッシュされかつ／または新しい画像データによって更新される。画像フレームを生成するための、画素アレイの行および列電極を駆動するいろいろなプロトコルが使用されてもよい。
図４および５は、図２の３×３アレイに関するディスプレイフレームを作成するための１つの考えられる作動プロトコルを示す。図４は、図３のヒステリシス曲線を示す画素について使用されてもよい列および行電圧レベルの考えられるセットを示す。図４の実施形態では、画素を作動させることは、適切な列を−Ｖｂｉａｓに、適切な行を＋ΔＶにセットすることを含み、両者は、それぞれ、−５ボルトおよび＋５ボルトに相当してもよい。画素を弛緩させることは、適切な列を＋Ｖｂｉａｓに、適切な行を同じ＋ΔＶにセットすることによって達成され、画素にわたるゼロボルト電位差を生成する。行電圧がゼロボルトに保持されるこれらの行では、列が＋Ｖｂｉａｓであるか、または、−Ｖｂｉａｓであるかによらず、画素は、画素が元々どの状態にあってもその状態で安定である。図４に同様に示すように、上述した電圧と逆極性の電圧が使用されうる。たとえば、画素を作動させることは、適切な列を＋Ｖｂｉａｓに、適切な行を−ΔＶにセットすることを含みうる。この実施形態では、画素を解除する（ｒｅｌｅａｓｅ）ことは、適切な列を−Ｖｂｉａｓに、適切な行を同じ−ΔＶにセットし、画素にわたってゼロボルト電位差を生成することによって達成される。
図５Ｂは、作動画素が非反射性である図５Ａに示すディスプレイ配置構成をもたらすことになる図２の３×３アレイに印加される一連の行および列信号を示すタイミング図である。図５Ａに示すフレームを書き込む前に、画素は、任意の状態でありうる。この例では、全ての行が最初に０ボルトであり、全ての列が＋５ボルトである。これらの印加電圧によって、全ての画素が、既存の作動状態または弛緩状態で安定である。
図５Ａのフレームでは、画素（１，１）、（１，２）、（２，２）、（３，２）および（３，３）が作動される。これを達成するために、行１用の「線時間（ｌｉｎｅ ｔｉｍｅ）」中に、列１および２が−５Ｖにセットされ、列３が＋５ボルトにセットされる。これは、全ての画素が３〜７ボルト安定性窓内に留まるため、いずれの画素の状態も変更しない。行１は、次に、０ボルトから５ボルトまで上がり、再びゼロに戻るパルスでストローブされる。これは、（１，１）および（１，２）画素を作動し、（１，３）画素を弛緩させる。アレイ内の他の画素は影響を受けない。行２を所望の状態にセットするために、列２が−５Ｖにセットされ、列１および３が＋５ボルトにセットされる。次に、行２に印加される同じストローブが、画素（２，２）を作動し、画素（２，１）および画素（２，３）を弛緩させることになる。やはり、アレイの他の画素は影響を受けない。行３は、列２および３を−５Ｖにセットし、列１を＋５ボルトにセットすることによって同様にセットされる。行３ストローブは、図５Ａに示すように行３の画素をセットする。フレームを書き込んだ後、行電位はゼロであり、列電位は＋５ボルトまたは−５ボルトに留まることができ、ディスプレイは、そのため、図５Ａの配置構成において安定である。同じプロシジャが、何十または何百もの行および列のアレイについて使用されうる。行および列作動を実施するのに使用されるタイミング、シーケンスおよび電圧レベルは、先に概説した一般的な原理内で幅広く変わる可能性があり、上記例は例示に過ぎず、本明細書で述べるシステムおよび方法に関して任意の作動電圧法が使用されうる。
図６Ａおよび６Ｂは、ディスプレイデバイス４０の実施形態を示すシステムブロック図である。ディスプレイデバイス４０は、たとえば、携帯電話または移動体電話でありうる。しかし、ディスプレイデバイス４０の同じコンポーネントまたはそのわずかの変形もまた、テレビおよび可搬型メディアプレーヤなどの種々のタイプのディスプレイデバイスを示す。
ディスプレイデバイス４０は、ハウジング４１、ディスプレイ３０、アンテナ４３、スピーカ４５、入力デバイス４８およびマイクロフォン４６を含む。ハウジング４１は、一般に、射出成形および真空成形を含む種々の製造プロセスの任意のプロセスから形成される。さらに、ハウジング４１は、限定はしないが、プラスチック、金属、ガラス、ゴムおよびセラミックまたはその組合せを含む種々の材料の任意の材料から作成することができる。一実施形態では、ハウジング４１は、異なるカラーの他の取外し可能部分と交換されてもよい、または、異なるロゴ、絵またはシンボルを含む取外し可能部分（図示せず）を含む。
例示的なディスプレイデバイス４０のディプレイ３０は、本明細書で述べるように、双安定ディスプレイを含む種々のディスプレイの任意のディスプレイであってよい。他の実施形態では、ディプレイ３０は、上述したように、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤまたはＴＦＴ ＬＣＤなどのフラットパネルディスプレイあるいはＣＲＴまたは他の真空管デバイス（ｔｕｂｅ ｄｅｖｉｃｅ）などの非フラットパネルディスプレイを含む。しかし、本実施形態を述べる目的で、ディプレイ３０は、本明細書で述べるように、干渉変調器ディスプレイを含む。
例示的なディスプレイデバイス４０の一実施形態のコンポーネントは、図６Ｂに概略的に示される。示す例示的なディスプレイデバイス４０は、ハウジング４１を含み、ハウジング４１内に少なくとも部分的に閉囲されるさらなるコンポーネントを含みうる。たとえば、一実施形態では、例示的なディスプレイデバイス４０は、送受信機４７に結合するアンテナ４３を含むネットワークインタフェース２７を含む。送受信機４７は、コンディショニングハードウェア５２に接続されるプロセッサ２１に接続される。コンディショニングハードウェア５２は、信号を調節する（たとえば、信号をフィルタリングする）よう構成されてもよい。コンディショニングハードウェア５２は、スピーカ４５およびマイクロフォン４６に接続される。プロセッサ２１はまた、入力デバイス４８およびドライバコントローラ２９に接続される。ドライバコントローラ２９は、フレームバッファ２８およびアレイドライバ２２に結合され、アレイドライバ２２はディスプレイアレイ３０に結合される。電源５０は、特定の例示的なディスプレイデバイス４０のデザインによる要求に応じて全てのコンポーネントに電力を供給する。
ネットワークインタフェース２７は、アンテナ４３および送受信機４７を含むため、例示的なディスプレイデバイス４０は、ネットワークを通じて１つまたは複数のデバイスと通信しうる。一実施形態では、ネットワークインタフェース２７はまた、プロセッサ２１の要求を軽減するためのある処理能力を有してもよい。アンテナ４３は、信号を送受信するための、任意のアンテナである。一実施形態では、アンテナは、ＩＥＥＥ ８０２．１１（ａ）、（ｂ）または（ｇ）を含むＩＥＥＥ ８０２．１１規格に従ってＲＦ信号を送受信する。別の実施形態では、アンテナは、ＢＬＵＥＴＯＯＴＨ規格に従ってＲＦ信号を送受信する。携帯電話の場合、アンテナは、ＣＤＭＡ、ＧＳＭ、ＡＭＰＳ、Ｗ−ＣＤＭＡまたは無線携帯電話ネットワーク内で通信するのに使用される他の知られている信号を受信するようデザインされる。送受信機４７は、アンテナ４３から受信される信号が、プロセッサ２１によって受信されるか、または、プロセッサ２１によってさらに操作されるように、信号を前処理する。送受信機４７はまた、プロセッサ２１から受信される信号が、アンテナ４３を介して例示的なディスプレイデバイス４０から送信されるように信号を処理する。
代替の実施形態では、送受信機４７は受信機で置換えられうる。なお別の代替の実施形態では、ネットワークインタフェース２７は、プロセッサ２１に送出される画像データを格納するかまたは生成しうる画像源で置換えられうる。たとえば、画像源は、画像データを収容するデジタルビデオディスク（ＤＶＤ）またはハードディスクドライブあるいは画像データを生成するソフトウェアモジュールでありうる。
プロセッサ２１は、一般に、例示的なディスプレイデバイス４０の全体の動作を制御する。プロセッサ２１は、ネットワークインタフェース２７または画像源から圧縮画像データなどのデータを受信し、データを処理して、未処理画像データに、または、未処理画像データになるように容易に処理されるフォーマットにする。プロセッサ２１は、次に、処理済みデータを、ドライバコントローラ２９にまたは格納のためにフレームバッファ２８に送出する。未処理データは、通常、画像内の各ロケーションにおいて画像特性を識別する情報を指す。たとえば、こうした画像特性は、カラー、飽和度およびグレースケールレベルを含みうる。
一実施形態では、プロセッサ２１は、例示的なディスプレイデバイス４０の動作を制御するために、マイクロコントローラ、ＣＰＵまたはロジックユニットを含む。コンディショニングハードウェア５２は、一般に、スピーカ４５に信号を送信し、マイクロフォン４６から信号を受信するための増幅器およびフィルタを含む。コンディショニングハードウェア５２は、例示的なディスプレイデバイス４０内のディスクリートコンポーネントであってよく、または、プロセッサ２１または他のコンポーネント内に組込まれてもよい。
ドライバコントローラ２９は、プロセッサ２１によって生成された未処理画像データを、プロセッサ２１から直接、または、フレームバッファ２８から取得し、未処理データを、アレイドライバ２２への高速通信のために適切にリフォーマットする。具体的には、未処理画像データが、ディスプレイアレイ３０にわたって走査するのに適した時間順序を有するように、ドライバコントローラ２９は、未処理画像データをラスタ様のフォーマットを有するデータフローにリフォーマットする。次に、ドライバコントローラ２９は、フォーマットされた情報をアレイドライバ２２に送出する。ＬＣＤコントローラなどのドライバコントローラ２９は、しばしば、独立型集積回路（ＩＣ）としてシステムプロセッサ２１に関連付けられるが、こうしたコントローラは、多くの方法で実施されてもよい。コントローラは、ハードウェアとしてプロセッサ２１内に埋め込まれてもよく、ソフトウェアとしてプロセッサ２１内に埋め込まれてもよく、または、ハードウェアでアレイドライバ２２と完全に一体化されてもよい。
通常、アレイドライバ２２は、フォーマットされた情報をドライバコントローラ２９から受信し、ビデオデータをリフォーマットして、ディスプレイの画素のｘ−ｙマトリクスから出てくる何百もの、時として何千ものリード線に対して、１秒当たり多数回印加される波形の並列なセットにする。
一実施形態では、ドライバコントローラ２９、アレイドライバ２２およびディスプレイアレイ３０は、本明細書で述べるタイプのディスプレイのどれにとっても適切である。たとえば、一実施形態では、ドライバコントローラ２９は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ（たとえば、干渉変調器コントローラ）である。別の実施形態では、アレイドライバ２２は、従来のディスプレイドライバまたは双安定ディスプレイライバ（たとえば、干渉変調器ディスプレイ）である。一実施形態では、ドライバコントローラ２９は、アレイドライバ２２と一体化される。こうした実施形態は、携帯電話、時計および他の小面積ディスプレイなどの高集積化システムにおいて一般的である。なお別の実施形態では、ディスプレイアレイ３０は、通常のディスプレイアレイまたは双安定ディスプレイアレイ（たとえば、干渉変調器のアレイを含むディスプレイ）である。
入力デバイス４８は、ユーザが例示的なディスプレイデバイス４０の動作を制御することを可能にする。一実施形態では、入力デバイス４８は、ＱＷＥＲＴＹキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、タッチ感応スクリーンあるいは圧力感応膜または熱感応膜を含む。一実施形態では、マイクロフォン４６は、例示的なディスプレイデバイス４０用の入力デバイスである。マイクロフォン４６が、デバイスへの入力データに対して使用されるとき、例示的なディスプレイデバイス４０の動作を制御するための音声コマンドが、ユーザによって提供されてもよい。
電源５０は、当技術分野でよく知られているように、種々のエネルギー貯蔵デバイスを含みうる。たとえば、一実施形態では、電源５０は、ニッケルカドミウム電池またはリチウムイオン電池などの充電式電池である。別の実施形態では、電源５０は、再生可能なエネルギー源、キャパシタ、または、プラスチック太陽電池および太陽電池ペイントを含む太陽電池である。別の実施形態では、電源５０は、壁コンセントから電力を受取るよう構成される。
一部の実施形態では、上述したように、制御のプログラム可能性は、電子ディスプレイシステム内のいくつかの場所に位置しうるドライバコントローラ内に存在する。場合によっては、制御のプログラム可能性はアレイドライバ２２内に存在する。上述した最適化は、任意の数のハードウェアおよび／またはソフトウェアコンポーネントにおいて、また、種々の構成で実施されてもよい。
上述した原理に従って動作する干渉変調器の構造の詳細は幅広く変わってもよい。たとえば、図７Ａ〜７Ｅは、可動反射層１４およびその支持構造の５つの異なる実施形態を示す。図７Ａは、図１の実施形態の断面であり、金属材料のストリップ１４が、垂直に延びる支持体１８上に堆積される。図７Ｂでは、各干渉変調器の可動反射層１４は、形状が四角形または長方形であり、テザー３２上で、角だけで支持体に取付けられる。図７Ｃでは、可動反射層１４は、形状が四角形または長方形であり、可撓性金属を含んでもよい変形可能層３４から懸垂保持される。変形可能層３４は、変形可能層３４の外周の周りで直接的にまたは間接的に基材２０に接続される。これらの接続は、本明細書で支持ポストと呼ばれる。図７Ｄに示す実施形態は、変形可能層３４がその上に載置される支持ポストプラグ４２を有する。可動反射層１４は、図７Ａ〜７Ｃの場合と同様に、ギャップを覆って懸垂保持されたままであるが、変形可能層３４は、変形可能層３４と光スタック１６との間の穴を充填することによって支持ポストを形成しない。むしろ、支持ポストは、支持ポストプラグ４２を形成するのに使用される平坦化材料で形成される。図７Ｅに示す実施形態は、図７Ｄに示す実施形態に基づくが、図７Ａ〜７Ｃに示す実施形態のうちの任意の実施形態ならびに示されないさらなる実施形態と共に働くようになっていてもよい。図７Ｅに示す実施形態では、金属または他の導電性材料の追加の層が、バス構造４４を形成するのに使用された。これは、干渉変調器の背面に沿う信号の経路指定を可能にし、普通なら基材２０上に形成されなければならないいくつかの電極をなくす。
図７に示すような実施形態では、干渉変調器は、直視デバイスとして機能し、直視デバイスでは、画像が、透明基材２０の前側から観察され、その対向側には、変調器が配列される。これらの実施形態では、反射層１４は、変形可能層３４を含む、基材２０と反対の反射層の側で干渉変調器の所定部分を光学的に遮蔽する。これは、遮蔽されるエリアが、画質に悪い影響を与えることなく、構成され、動作することを可能にする。こうした遮蔽は、たとえば、図７Ｅのバス構造４４を可能にし、アドレス指定およびアドレス指定から生じる運動などの変調器の電気機械特性から変調器の光学特性を分離する能力を提供する。この分離可能な変調器アーキテクチャは、変調器の電気機械的態様および光学的態様のために使用される構造デザインおよび材料が、互いに独立に選択され機能することを可能にする。さらに、図７Ｃ〜７Ｅに示す実施形態は、変形可能層３４によって実施される、反射層１４の機械特性からの反射層１４の光学特性のデカップリングから引出されるさらなる利益を有する。これは、反射層１４のために使用される構造デザインおよび材料が光学特性に関して最適化され、変形可能層３４のために使用される構造デザインおよび材料が機械特性に関して最適化されることを可能にする。
図８は、干渉変調器用の製造プロセス８００の実施形態のいくつかのステップを示す。こうしたステップは、図８に示さない他のステップと共に、たとえば、図１および７に示す一般的なタイプの干渉変調器を製造するプロセス内に存在してもよい。図１、７および８を参照すると、プロセス８００は、基材２０を覆って光スタック１６を形成するステップ８０５で始まる。基材２０は、ガラスまたはプラスチックなどの透明基材であってよく、また、光スタック１６の効率的な形成を容易にするために、事前調製ステップ（複数可）、たとえば、清浄を受けていてもよい。先に説明したように、光スタック１６は、導電性があり、部分的に透過性であり、部分的に反射性であり、たとえば透明基材２０上に層の１つまたは複数を堆積させることによって作製されてもよい。一部の実施形態では、層は、平行ストリップにパターニングされ、ディスプレイデバイス内で行電極を形成してもよい。一部の実施形態では、光スタック１６は、１つまたは複数の金属層（たとえば、反射層および／または導電性層）を覆って堆積される絶縁層または誘電性層を含む。一部の実施形態では、絶縁層は、光スタック１６の最も上の層である。
図８に示すプロセス８００は、引き続きステップ８１０に至り、光スタック１６を覆って犠牲層を形成する。犠牲層は、以下で説明するようにキャビティ１９を形成するために、（たとえば、ステップ８２５にて）後で除去され、そのため、犠牲層は、図１に示す結果得られる干渉変調器１２には示されない。光スタック１６を覆って犠牲層を形成することは、選択された厚さで、モリブデン、タンタル、タングステンまたはアモルファスシリコンなどのＸｅＦ２エッチング可能材料を堆積することであって、それにより、その後の除去後に、所望のサイズを有するキャビティ１９を設ける、堆積することを含んでもよい。犠牲材料の堆積は、物理気相堆積（ＰＶＤ、たとえば、スパッタリング）、プラズマ増強化学気相堆積（ＰＥＣＶＤ）、熱化学気相堆積（熱ＣＶＤ）またはスピンコーティングなどの堆積技法を使用して実施されてもよい。
図８に示すプロセス８００は、引き続きステップ８１５に至り、図１および７に示すように、支持構造、たとえば、ポスト１８を形成する。ポスト１８の形成は、支持構造アパーチャを形成するために、犠牲層をパターニングするステップと、その後、ＰＥＣＶＤ、熱ＣＶＤまたはスピンコーティングなどの堆積法を使用して、ポスト１８を形成するためにアパーチャ内に材料（たとえば、ポリマー）を堆積させるステップとを含んでもよい。一部の実施形態では、犠牲層内に形成される支持構造アパーチャは、図７Ａに示すようにポスト１８の下端が基材２０に接するように、犠牲層と光スタック１６の両方を貫通して、下にある基材２０に延びる。他の実施形態では、犠牲層内に形成されるアパーチャは、犠牲層を貫通して延在するが、光スタック１６を貫通しない。たとえば、図７Ｄは、光スタック１６と接触状態にある支持ポストプラグ４２の下端を示す。
図８に示すプロセス８００は、引き続きステップ８２０に至り、図１および７に示すように、可動反射層１４などの可動反射層を形成する。可動反射層１４は、１つまたは複数のパターニング、マスキングおよび／またはエッチングステップと共に、１つまたは複数の堆積ステップ、たとえば、反射層（たとえば、アルミニウム、アルミニウム合金、銀、銀合金）堆積を使用することによって形成されてもよい。先に説明したように、可動反射層１４は、通常、導電性があり、本明細書で導電性層と呼ばれてもよい。一部の実施形態では、反射層１４はアルミニウムを含む。一部の実施形態では、反射層１４は銀を含む。犠牲層は、プロセス８００のステップ８２０にて形成された部分的に作製された干渉変調器内に依然として存在するため、可動反射層１４は、通常、この段階では可動でない。犠牲層を含む部分的に作製された干渉変調器は、本明細書で、「未リリースの（ｕｎｒｅｌｅａｓｅｄ）」干渉変調器と呼ばれてもよい。
図８に示すプロセス８００は、引き続きステップ８２５に至り、図１および７に示すように、キャビティ１９などのキャビティを形成する。キャビティ１９は、（ステップ８１０で堆積された）犠牲材料をエッチャントにさらすことによって形成されてもよい。たとえば、モリブデン、タンタル、タングステンまたはアモルファスシリコンなどのエッチング可能犠牲材料は、乾式化学エッチングによって、たとえば、キャビティ１９を囲む構造に対して通常選択的に、所望の量の材料を除去するのに有効である期間の間、固体二フッ化キセノン（ＸｅＦ２）から導出される蒸気などの、ガスまたは蒸気エッチャントに犠牲層をさらすことによって除去されてもよい。他のエッチング法、たとえば、ウェットエッチングおよび／またはプラズマエッチングが使用されてもよい。犠牲層は、プロセス８００のステップ８２５中に除去されるため、可動反射層１４は、通常、この段階後に可動である。犠牲材料の除去後に、結果得られる完全にまたは部分的に作製された干渉変調器は、本明細書で、「リリース済み（ｒｅｌｅａｓｅｄ）」干渉変調器と呼ばれてもよい。
一般にＭＥＭＳデバイスまた特に干渉変調器の性能は、下位層の表面特性によって悪い影響を及ぼされ、下位層の表面特性は、上位層に影響を及ぼす。たとえば、本明細書で、可動電極層における「ヒロック形成（ｈｉｌｌｏｃｋ ｆｏｒｍａｔｉｏｎ）」と呼ばれる状態は、下位犠牲層の表面特性によって影響を及ぼされうる。ヒロック形成は、金属表面、たとえば、可動電極層の表面内、または、その上で小さな突出部（「ヒロック（ｈｉｌｌｏｃｋ）」）を形成することを特徴とする。ヒロックのサイズは、形成条件に応じて変わる可能性があり、また、最もしばしば高さ約１０ナノメートル（ｎｍ）〜高さ約１０ミクロンのサイズ範囲に、より一般的には高さ約１００ナノメートル（ｎｍ）〜高さ約１ミクロンの範囲にあるが、時にはそれより大きいかまたは小さいヒロックが観測されうる。ヒロックは、特に、アルミニウム含有層および／または銀含有層の表面で形成される可能性がある。ヒロックは、通常、高温貯蔵中など、高温にさらされている間またはさらされた後に形成する。ヒロックはまた、たとえば熱または応力にさらされるときを含む他の周囲状況によって表面上に形成する可能性がある。
ヒロック形成がＭＥＭＳデバイスの性能に悪い影響を及ぼす可能性があることが見出された。ヒロックは、可動電極層と光スタックとの間のキャビティ距離を変える可能性があり、それにより、デバイスによって反射される光の波長に影響を及ぼす。ヒロックは、２次ブルーカラーまたは他のカラーの反射を同様に引き起こす可能性がある。
ある実施形態では、アルミニウム含有層および／または銀含有層内でのヒロック形成（たとえば、熱誘発性ヒロック形成）を低減する方法が開発された。たとえば、ある実施形態は、アルミニウム含有フィルムおよび／または銀含有フィルムを堆積する方法を提供し、方法は、下位層の表面を処理することであって、それにより、処理済み表面を形成する、処理すること、および、処理済み表面上にアルミニウム含有フィルムおよび／または銀含有フィルムを堆積することを含み、処理することは、アルミニウム含有フィルムおよび／または銀含有フィルム内でのヒロック形成を低減する。そのため、アルミニウム含有フィルムおよび／または銀含有フィルムの表面の輪郭は、この処理によって影響を受ける可能性がある。表面輪郭は、たとえば、本明細書に述べる処理によって比較的平坦であると特徴付けられてもよい。本明細書で参照されるように、「処理済み表面輪郭（ｔｒｅａｔｅｄ ｓｕｒｆａｃｅ ｃｏｎｔｏｕｒ）」という用語は、処理済み表面上に形成されることから生じる表面の輪郭を指す。たとえば、以下で述べるように、処理済み表面輪郭１５５は、処理済み犠牲表面１４５上に形成された表面輪郭である。処理済み表面輪郭は、ヒロックをほとんど備えなくてもよく、または、処理済み表面上には形成されないがその他の点では匹敵する表面輪郭に比べて高さ変動性が少なくてもよい。
図９は、ＭＥＭＳデバイスを作製する方法の実施形態におけるいくつかのステップを示すフロー図である。一部の実施形態では、犠牲層は、塩素、窒素（たとえば、ニトロ化または窒化による）、フッ素または酸素（たとえば、酸化による）によって処理されて、犠牲層の除去中または除去後に犠牲層および／または上位層の特性に影響を及ぼす。処理は、犠牲層の表面の化学組成または化学特性を変える可能性がある。一部の例では、処理は、犠牲層と上位層との間に拡散層を生成しうる。図９は、ヒロック形成が低減される実施形態について最初に述べられることになる。しかし、他の実施形態が以下で述べられる。こうしたステップは、図９に示さない他のステップと共に、たとえば、図１および７に示す一般的なタイプの干渉変調器を製造するプロセス内に存在してもよい。図１０Ａ〜１０Ｈは、フォトリソグラフィ、堆積、マスキング、エッチング（たとえば、プラズマエッチなどの乾式方法および湿式方法）などのような従来の半導体製造技法を使用してＭＥＭＳデバイスを作製する方法の実施形態を概略的に示す。堆積は、化学気相堆積（プラズマ増強ＣＶＤおよび熱ＣＶＤを含むＣＶＤ）およびスパッタコーティングなどの「乾式（ｄｒｙ）」方法およびスピンコーティングなどの湿式方法を含んでもよい。図９および１０を参照すると、プロセス２００は、基材１００が設けられるステップ２０５にて始まる。一実施形態では、基材１００は、ガラスまたはプラスチックなどの任意の透明材料を含んでもよい。
プロセス２００は、引き続きステップ２１０に至り、図１０Ａに示すように、基材１００上に第１導電性層１０５を形成する。第１導電性層１０５は、先に述べたように、単一層構造または複数サブ層構造でありうる。層１０５が電極とミラーの両方として機能する単一層構造では、層１０５は、基材１００上に導電性材料を堆積することによって形成される。第１導電性層１０５は、図９または１０に示さないその後のパターニングおよびエッチングによって複数電極に形成されてもよい。第１導電性層１０５は、所望の導電性を有するようにドープされた金属または半導体（シリコンなど）であってよい。一実施形態（図１０には示さない）では、第１導電性層１０５は、透明導体（酸化インジウム錫など）および１次ミラーまたは部分反射層（クロムなど）を備える多層構造である。
プロセス２００は、引き続きステップ２１５に至り、図１０Ｂに示すように、導電性層１０５の少なくとも一部分を覆って誘電性層１１０を形成する。誘電性層１１０は、シリコン酸化物および／またはアルミニウム酸化物などの絶縁材料を含んでもよい。誘電性層１１０は、干渉変調器内で第１導電性層１０５を導電性可動層（図１および７の可動層１４など）から絶縁するのに役立つ。誘電性層１１０は、知られている堆積方法、たとえば、ＣＶＤによって形成されてもよい。一部の実施形態では、結果得られるデバイスの光スタック１６は、導電性層１０５と誘電性層１１０の両方を含む。
プロセス２００は、引き続きステップ２２０に至り、図１０Ｃに示すように、犠牲層１１５を形成する。犠牲層１１５は、ＸｅＦ２、たとえば、モリブデン、タンタルまたはタングステンによってエッチング可能な材料を含んでもよい。ＣＶＤ、スパッタリングまたはスピンコーティングなどの堆積法は、犠牲層１１５を形成するときに使用されてもよい。犠牲層１１５は、ステップ２２５にて、パターニングされエッチングされて、図１０Ｄに示すように、１つまたは複数の支持構造アパーチャ１３０を形成する。示す実施形態では、支持構造アパーチャ１３０は、第１犠牲層１１５および誘電性層１１０を完全に貫通して第１導電性層１０５まで延在する。ステップ２３０にて、支持構造材料が、アパーチャ１３０内に堆積され、図１０Ｅに示すように、支持構造１３５を形成する。支持構造１３５は、非導電性材料を含んでもよい。
プロセス２００は、引き続きステップ２３５に至り、図１０Ｆに示すように、犠牲層１１５の表面を処理し、それにより、犠牲層１１５が処理済み犠牲部分１４５を備える。犠牲層１１５の表面を処理することであって、それにより、処理済み犠牲部分１４５を形成する、処理することは、以下でより詳細に述べるように、たとえば、プラズマ、酸化、六フッ化硫黄またはその組合せによる種々の方法で行われうる。たとえば、一部の実施形態では、犠牲層１１５の少なくとも一部分が酸化されて、酸化犠牲部分が形成されるため、処理は酸化を含む。犠牲層１１５の処理は、上側処理済み（たとえば、酸化済み）犠牲層１４５、および、実質的に未処理の（たとえば、未酸化の）犠牲層を備える犠牲層１１５の残りの下側部分によって図１０Ｆで示すように、複数層を生成するように実施されてもよい。一部の実施形態では、酸化済み犠牲層は、基材１００に垂直な方向に測定されると、深さが実質的に均一である。
一部の実施形態では、犠牲層１１５の表面はプラズマによって処理される。他の実施形態では、犠牲層１１５の表面は、酸素ガスおよび／または六フッ化硫黄ガスを含むガスによって処理される。なお他の実施形態では、犠牲層１１５の表面は、酸素ガスおよび／または六フッ化硫黄ガスを含むプラズマによって処理される。酸素ガスおよび／または六フッ化硫黄ガスは、これらの物質の分子および／またはラジカルを含んでもよい。犠牲層１１５の表面は、イオン化酸素および／またはイオン化六フッ化硫黄によって処理されうる。本明細書で述べる下位層（たとえば、犠牲層１１５）の表面の１つまたは複数の処理は、一部の実施形態では、表面を平滑化しうる。ステップ２３５にて実施されてもよいいくつかの処理方法の詳細は、以下で説明される。
プロセス２００は、引き続きステップ２４０に至り、図１０Ｇに示すように、処理済み犠牲部分１４５を覆って、また、示す実施形態では支持構造１３５を覆って、上位層１４０、たとえば、第２導電性層を形成する。ある実施形態では、上位層１４０の少なくとも一部は、処理済み犠牲部分１４５の少なくとも一部上に形成される。ある実施形態では、上位層１４０は、図１および７に示す干渉変調器の可動反射層１４などの可動層を備える。犠牲層１１５および処理済み犠牲部分１４５は、プロセス２００のこの段階において依然として存在するため、可動層は、通常、まだ可動でない。犠牲層（この実施形態では、層１１５および１４５）を含む、部分的に作製されたＭＥＭＳデバイス１７２、たとえば、部分的に作製された干渉変調器は、本明細書で、「未リリースの」ＭＥＭＳデバイスと呼ばれてもよい。上位層１４０は、金属（たとえば、アルミニウム、アルミニウム合金、銀または銀合金）を含んでもよい。一部の実施形態では、上位層１４０はアルミニウムを含む。一部の実施形態では、上位層１４０は銀を含む。ステップ２４０にて導電性層１４０を形成することは、１つまたは複数の堆積ステップならびに１つまたは複数のパターニングまたはマスキングステップを含んでもよい。
プロセス２００は、引き続きステップ２４５に至り、図１０Ｈに示すように、処理済み（たとえば、酸化済み）犠牲層１４５の少なくとも一部分、また任意選択で、未処理の（たとえば、未酸化の）犠牲層１１５の一部分が（たとえば、エッチングによって）除去される。１つまたは複数の支持構造１３５は、上位層１４０を支持し、それにより、ギャップまたはキャビティ１５０を形成しうる。一部の実施形態では、キャビティ１５０は、図１０Ｈに示すように、上位層１４０がキャビティに露出されるように誘電性層１１０と上位層１４０との間に形成される。上位層１４０の処理済み表面輪郭１５５は、未処理犠牲構造上に形成された匹敵する表面輪郭と比べて少数のヒロックを備える可能性がある。
犠牲層の除去は、たとえば、単独でまたは組み合わせて、ＸｅＦ２（図１０Ｈに示した）、Ｆ２またはＨＦなどのエッチャントにさらすことによって達成されうる。一実施形態では、犠牲層１１５および処理済み犠牲部分１４５の実質的に全てが、エッチングプロセスで除去される。一実施形態では、キャビティ１５０は、（導電性層１０５および誘電性層１１０を備える）光スタック１６と、先に説明した可動導電性層である上位層１４０との間の干渉キャビティである。キャビティ１５０の形成後に、結果得られるＭＥＭＳデバイス、たとえば、干渉変調器１７５は、「リリース済み（ｒｅｌｅａｓｅｄ）」状態にある。
リリース済み干渉変調器１７５は、いくつかのさらなる処理ステップ（図９または１０には示さず）を受ける可能性があり、処理ステップの１つまたは複数は、処理ステップ２３５がない場合、上位層１４０においてヒロック誘発性であることになる温度まで、干渉変調器１７５を加熱することを含む可能性がある。一部の実施形態では、犠牲層１１５の表面の処理は、上位層１４０においてヒロック形成（熱によって誘発されるヒロック形成）を低減するのに役立ち、それにより、ＭＥＭＳデバイスの動作を改善する。一部の実施形態では、ヒロックの低減は、述べた処理のうちの１つを受けない類似の導電性層において期待される数と比較した場合の、ヒロックの数の減少を指す。他の実施形態では、ヒロックの低減は、述べた処理のうちの１つを受けない類似の導電性層において期待されるサイズと比較した場合の、ヒロックのサイズの減少を指す。なお他の実施形態では、ヒロックの低減は、述べた処理のうちの１つを受けない類似の導電性層において期待される数およびサイズと比較した場合の、ヒロックの数の減少とサイズの減少の両方を指す。
本明細書で行われる教示によって導かれる日常的な実験を使用して、当業者は、本明細書で開示される方法について適切なパラメータおよび／または動作条件を特定しうる。たとえば、圧力、電力、暴露時間および／または流量などの、犠牲層の表面の処理に関連する最適パラメータは、パラメータを系統的に変動させ、ヒロック形成（たとえば、熱によって誘発されるヒロック形成）の程度を観測することによって得られうる。一部の実施形態では、圧力は４０ミリトル（ｍＴ）と６０ミリトル（ｍＴ）の間でありうる。電力は、一部の実施形態では、８００ワットと１０００ワットの間でありうる。一部の実施形態では、六フッ化硫黄は、３０〜１００標準立方センチメートル／分（ｓｃｃｍ）の流量で犠牲層にさらされる。一部の実施形態では、酸素は、１００〜２００ｓｃｃｍの流量で犠牲層にさらされる。犠牲層は、種々の期間、たとえば、１５〜２５秒の間、処理にさらされてもよい。一部の実施形態では、基材は加熱されない。
一部の実施形態では、ヒロック形成の低減は、処理済み犠牲表面１４５に隣接した上位層１４０の表面上で起こる。こうした実施形態では、ヒロック形成の低減は、上位層１４０のキャビティ側表面と呼ばれる、キャビティ１５０に面する導電性層の表面上で起こる。図１０のＭＥＭＳデバイスでは、処理済み犠牲表面１４５に隣接した上位層１４０の表面は、上位層１４０のキャビティ側表面１５５である。そのため、犠牲表面１４５の処理は、上位層１４０のキャビティ側表面１５５の輪郭または形状に影響を及ぼしうる。
一部の実施形態では、プロセス２００は、さらなるステップを含んでもよく、また、ステップは、図９および１０の図から再配置されてもよい。たとえば、犠牲層１１５の表面は、支持構造アパーチャ１３０が形成される前、または、支持構造アパーチャ１３０が形成された後であるが、支持構造１３５が支持構造アパーチャ１３０内に形成される前に処理されてもよい。支持構造は、犠牲層が形成される前に形成されてもよく、それにより、支持構造アパーチャを形成するステップがなくなる。
ヒロック形成を低減するための本明細書に述べる方法は、キャビティに隣接してアルミニウム含有フィルムおよび／または銀含有フィルムを備える種々のＭＥＭＳデバイスに適用され得、キャビティは、犠牲層の少なくとも一部を除去することによって形成される。
たとえば、ＭＥＭＳデバイスの上位層１４０などのアルミニウム含有フィルムおよび／または銀含有フィルムにおける高温によって誘発されるヒロック形成は、本明細書に述べる下位犠牲層の表面を処理する方法によって低減されうる。本明細書で使用されるように、高温またはヒロック誘発性温度は、開示される処理を受けない、匹敵するアルミニウム含有フィルムおよび／または銀含有フィルムにおいてヒロックを生成することになる温度である。一部の実施形態では、ヒロック誘発性温度は、８５℃以上、１００℃以上、２００℃以上または５００℃以上である。本明細書で使用されるように、「熱誘発式ヒロック形成（ｈｅａｔ−ｉｎｄｕｃｅｄ ｈｉｌｌｏｃｋ ｆｏｒｍａｔｉｏｎ）」という用語は、高温にさらすことによって生じるヒロック形成を指す。
アルミニウム含有フィルムおよび／または銀含有フィルムは、一部の実施形態ではこれらの高温を受け、他の実施形態では受けない。一部の実施形態では、本明細書で述べる方法によって生成されるアルミニウム含有フィルムおよび／または銀含有フィルムは、こうしたフィルムが実際に高温にさらされる否かによらず、高温を受ける場合、ヒロック形成の低減を示すであろう。一部の実施形態では、下位層の少なくとも一部は、アルミニウム含有フィルムおよび／または銀含有フィルムが高温を受ける前に除去される。他の実施形態では、下位層は、アルミニウム含有フィルムおよび／または銀含有フィルムが高温を受ける前に除去されない。ある実施形態では、図１０ＨのＭＥＭＳデバイスは、犠牲層１１５および処理済み犠牲部分１４５が除去された後の、貯蔵中に高温を受ける。この実施形態では、犠牲層１１５の表面を処理することは、上位層１４０のキャビティ側表面１５５上に形成されるヒロックを低減する。一部の実施形態では、ヒロック形成は、温度以外の条件によって引き起こされる。
本明細書で述べる干渉変調器および干渉ディスプレイデバイスは、ディスプレイを備える装置、ディスプレイと通信するよう構成されるプロセッサであって、画像データを処理するよう構成される、プロセッサ、および、プロセッサと通信するよう構成されるメモリデバイスに組込まれうる。一部の実施形態では、装置は、さらに、少なくとも１つの信号をディスプレイに送出するよう構成されたドライバ回路、またこれらの実施形態の一部では、画像データの少なくとも一部分をドライバ回路に送出するよう構成されたコントローラを備えうる。他の実施形態では、装置は、画像データをプロセッサに送出するよう構成された画像源モジュールであって、任意選択で、受信機、送受信機、送信機またはその何らかの組合せを備える、画像源モジュールを備えうる。装置はまた、入力データを受信し、入力データをプロセッサに通信するよう構成された入力デバイスを備えうる。
干渉変調器は、図９および１０に示すように、上述した方法に従って構築される。この例は、処理済み犠牲部分１４５上に形成されたアルミニウムを含有する第２導電性上位層１４０がヒロック形成（たとえば、熱誘発式ヒロック形成）の低減を特徴とするように、図９のステップ２３５にて犠牲層の表面を処理する実施形態を述べる。本発明の実施形態はまた、処理のパラメータが変わる（たとえば、温度、圧力、処理時間、電力、流量および／またはこの例で開示されるガスが変動する）関連する方法を含むことが理解される。
プラズマエッチチャンバは、（チャンバの真空排気後に）プラズマを生成するために、カソードとアノードとの間に印加される直流電力の約９００ワットの電力レベルで、犠牲層を処理するのに使用される。チャンバは、適切な量の六フッ化硫黄ガスおよび酸素ガスが約２０秒間チャンバ内に流れる状態で約５０ｍＴの圧力に維持される。ガスの流量は、有効流量を確定するために変わる。六フッ化硫黄は約３０ｓｃｃｍのレートで給送され、酸素は約２００ｓｃｃｍのレートで給送される。処理プロセスは、約２５℃で行われるが、プラズマは、外部熱が全く供給されない状態で、温度の上昇をもたらす可能性がある。（温度上昇をもたらす可能性があるプラズマによって生じる加熱を除いて、この実施形態では、別個の基材加熱は全く使用されない）。
アルミニウムを含有する第２導電性層が処理済み犠牲層上に形成され、犠牲層を除去することによってキャビティが形成された後、装置は、８５℃より高い温度にさらされる。アルミニウム含有層は、上述したように、犠牲層が処理されない匹敵する装置と比較すると、ヒロック形成の低減を特徴とする。
酸素と六フッ化硫黄が共に、約１００ｓｃｃｍのレートで給送されることを除いて、干渉変調器は、上述したように構築されうる。類似の結果が得られる。
一部の実施形態では、図９のステップ２３５における犠牲層の処理は、処理済み（酸化済み）犠牲部分１４５と上位層（たとえば、上位層１４０）との間の相互作用に影響を及ぼすように、犠牲層１１５を酸化することであって、それにより、上位層または上位層に機械的に結合する他の層に対する考えられる損傷をなくす、または、低減する、酸化することを含む。
たとえば干渉変調器などのＭＥＭＳデバイスの場合、犠牲層１１５は、デバイスの支持構造１３５を形成するためにパターニングされる。犠牲層１１５は、メカニカル層（たとえば、上位層１４０）と、一部の実施形態で誘電性層１１０を覆って形成されてもよいエッチストップ層（図示せず）との間に空間を形成する。デバイスを形成するときの最終ステップは、エッチストップ層からメカニカル層をリリースするために犠牲層を除去することであり、それにより、画素エリアにキャビティが形成される。
一部の実施形態では、メカニカル層（たとえば、上位層１４０）は、エッチホールまたは開口をパターニングされる。犠牲層１５の除去は、犠牲材料に接触するように、これらのホールおよび開口を通してＸｅＦ２ガスなどの乾式エッチャントを流すことによって達成されうる。ＸｅＦ２は、犠牲材料に接触するため、一般に、犠牲材料を、下にエッチングし始め、その後、横方向に成長する半径方向パターンでエッチングする。たとえば、米国特許公報第２００６−００７６３１１号の図１４を参照されたい。エッチングは、画素全体にわたって異なるホールで始動され、横方向のリリースは、一般に、下方向より遅いレートで進むため、通常のリリースの最終段階は、囲まれたまたは残った多くのアイランドまたは支柱の形成をもたらすことが多い。たとえば、米国特許公報第２００６−００７６３１１号の図１７〜１８を参照されたい。アイランドは、容積が徐々に減少するため、これらのアイランドは、メカニカル層から加えられる機械的応力の高い集中を有するピボット点として役立ちうる。これらの支柱における応力の高い集中は、メカニカル層が、支柱の下の層（たとえば、図１０の誘電性層１１０）を引張り、最終的には層を剥離させうる。この望ましくない結果は、リリースブレークダウンと呼ばれ、こうしたブレークダウンは、リリースエッチャントに敏感な、エッチストップ層の下に埋め込まれた層のアタック（リリースアタックと呼ばれる）をもたらす可能性がある。
下位層が上述したように損傷を受けることを防止する一方法は、リリースブレークダウンが始動する前に、メカニカル層がエッチストップ層から分離できるように、犠牲層の表面を酸化させることであることが見出された。換言すれば、アイランドまたは支柱が形成される機会を得る前に、メカニカル層は犠牲層から迅速に自由になりうる。
リリースアタックは、１つまたは複数の犠牲層のリリースエッチ中に、エッチストップ層（複数可）に対する応力誘発式損傷を界面改変によって防止することによって低減されうる。一部の実施形態では、界面改変は、本明細書で述べる犠牲層の処理を含む。ある実施形態では、処理は酸化を含む。そのため、ステップ２３５にて実施される一部の実施形態の酸化処理は、未酸化犠牲層１１５と比較して酸化済み犠牲層１４５のより高速なエッチングを促進するため、酸化済み犠牲層１４５と上位層１４０との間の付着を低下させるため、または、その両方のための、界面改変を目的として行われてもよい。
酸化済み犠牲層１４５および未酸化犠牲層１１５などの多層犠牲スタックの場合、酸化済み犠牲層が、下位未酸化犠牲層１１５より速いレートでエッチングすると、上位層１４０と酸化済み犠牲層１４５との間の界面は、有意のアイランド形成が行われる前に分離する傾向があることになることが見出された。さらに、酸化済み犠牲層１４５と上位層１４０との間の付着力は、プラズマ酸化などの界面改変によって弱くさせられる場合、分離プロセスをさらに高めることになる。同様に、酸化済み犠牲層１４５と未酸化犠牲層１１５との間の付着力は、プラズマ酸化などの処理によって弱くさせられる場合、同様に分離プロセスを高めることになる。同様に、いずれの２つの犠牲層も、互いに物理的にくっ付かないため、犠牲層のより大きな表面積が、エッチャントにさらされる。この露出エリアは、垂直方向下または垂直方向上にエッチングされるのに利用可能であり、このメカニズムは、横方向リリース成分がそれほど大きくないため、アイランド形成を抑制しうる。
これらの実施形態の界面改変技法は、熱（または加熱）処理、湿式処理、酸化、プラズマ処理、犠牲層（複数可）の界面における薄層の堆積またはその組合せを含むが、それに限定されない。これらの界面改変処理は、必ずしも、犠牲層（複数可）の堆積と共にその場で実施される必要はない。これらの処理は、単一層と多層犠牲スタックの両方について行われうる。本明細書で述べる処理（複数可）と組み合わせた、犠牲材料および厚さの正しい混合によって、適切に処理された犠牲層の単一層が、リリースブレークダウンおよび／またはリリースアタック問題に対する解決策を提供するのに十分であることが見出された。
この実施形態の態様では、プロセス２００のステップ２３５にて実施される酸化処理は、加熱処理を含む。たとえば、モリブデン犠牲層の加熱処理は、プロセス２００のステップ２４５におけるリリースエッチによる犠牲層の除去中に、上位／下位層（複数可）に対する損傷を防止するのに有効であることが示された。別の態様では、ステップ２３５にて実施される酸化処理は、約６０分間、約３５０℃の酸素プラズマでモリブデン犠牲層を処理することを含む。これらの態様の両方において、誘電性層１１０などの下側層の損傷をもたらすリリースブレークダウンまたはリリースアタックが実質的に全く存在しなかった。両方の態様は、酸化済み犠牲層１４５のエッチングレートの増加および／または酸化済み犠牲層１４５と周囲層との間の付着の低下を示した。
一部の実施形態では、図９のステップ２３５における犠牲層の処理は、犠牲層の酸化が、ステップ２３５にて酸化済み犠牲部分を形成して、酸化の前の犠牲層１１５の表面と比べて平滑な酸化済み犠牲部分（たとえば、層１４５）の表面を提供するための酸化条件を選択することを含む。酸化済み犠牲層１４５を形成するために犠牲層１１５の表面を処理することは、酸化済み犠牲層１４５を除去した後に上位層１４０の表面粗さを低減しうることが見出された。この平滑化は、上位層１４０の優れた光学品質をもたらす可能性があり、それにより、この平滑化処理を使用して形成される干渉変調器などの光ＭＥＭＳデバイスの品質を改善する。
干渉変調器などの光ＭＥＭＳデバイスでは、可動反射層のキャビティ側表面の粗さは、デバイスの光学性能特性にとって非常に重要である。可動反射層の不良の粗さは、明るい（たとえば、作動）状態と暗い（たとえば、非作動）状態との間の低いコントラスト比をもたらしうる。これは、低いディスプレイデバイス品質をもたらしうる。平滑化処理が、電気応答特性を改善しうる（たとえば、より広くかつより一貫性のあるヒステリシス窓を提供する）ことも見出された。
干渉変調器の製造時にこの平滑化処理を利用する例では、酸化処理は、モリブデン犠牲層１１５の表面上にＮ２Ｏを用いた処理を含んだ。酸化済みモリブデン犠牲層１４５を形成するために、モリブデン犠牲層１１５の表面を処理することが、酸化済みモリブデン犠牲層１４５の除去後に上位層１４０の表面粗さを低減しうることが見出された。この例では、モリブデン犠牲層の堆積後に実施される３００ｋｗＮ２Ｏ処理が、酸化済みモリブデン犠牲層の表面を十分に平滑化し、（ＸｅＦ２エッチングを使用した）酸化済みモリブデンのリリース後に上位光学層の表面粗さのかなりの改善をもたらした。
この３００ｋｗＮ２Ｏ処理によって表面粗さが７０％以上改善されることを、試験が示した。具体的には、Ｎ２Ｏ処理がない場合、７．３２１ｎｍのＲｍｓ（Ｒｑ）表面粗さが観測されることを、試験が示した。Ｎ２Ｏ処理がある場合、Ｒｍｓ（Ｒｑ）表面粗さは、２．２２１ｎｍに低減された。
さらに、この３００ｋｗＮ２Ｏ処理が、ディスプレイデバイス用のより大きくかつより一貫性のあるヒステリシス窓をもたらすことを、これらの試験が示した。より大きなヒステリシス窓（図３においてほぼ＋Ｖｂｉａｓまたは−Ｖｂｉａｓに中心を持つヒステリシスまたは安定性窓の幅）は、作動およびリリース電圧レベルの観点から干渉変調器の信頼性を改善しうるため望ましい。さらに、ウェハ基材上で製造されるディスプレイパネルのセットは、より均一なまたは一貫性のあるヒステリシス窓幅を示した。
干渉変調器を備えるディスプレイアレイのセットは、Ｎ２Ｏ処理なしで製造されるとき、約０．５ボルト〜約２．０ボルトの範囲の（約０．９３ボルトの平均を有する）ヒステリシス窓幅を示した。Ｎ２Ｏ処理がある場合、ディスプレイアレイのセットは、約２．８ボルト〜約３．３ボルトの範囲の（約３．１ボルトの平均を有する）ヒステリシス窓幅を示した。そのため、平均ヒステリシス窓は、幅が３倍以上になり、また、ウェハ基材上のディスプレイデバイス間の変動はずっと小さかった。
さらに、Ｎ２Ｏで処理されたディスプレイデバイスはまた、明るい状態対暗い状態の反射光の高いコントラスト比を示した。未処理ディスプレイアレイのセットは、約４．１の平均を有する約１．６〜約７．８の範囲のコントラスト比を示した。Ｎ２Ｏを用いて処理されたディスプレイアレイのセットは、約１０．０の平均を有する約５．２〜約１１．５の範囲のコントラスト比を示した。そのため、Ｎ２Ｏ処理されたディスプレイアレイの平均コントラスト比は、未処理ディスプレイアレイの平均コントラスト比の２倍以上であった。
表面粗さ、コントラスト比およびヒステリシス窓幅のこうした改善は全て、結果得られるディスプレイデバイスの性能を改善しうる。さらに、Ｎ２Ｏ処理を使用して同じウェハ基材上で製造されるディスプレイデバイスの改善された均一性はまた、製造されるディスプレイデバイスの受入収率を改善しうる。
一部の実施形態では、ステップ２３５の処理は、犠牲層１１５としてモリブデンを使用することに対して固有の問題を解決するために実施される。しかし、これらの実施形態の処理は、タンタルまたはタングステン犠牲層などの、他の犠牲層について使用されうる。犠牲層としてモリブデンを使用するときに、２つの問題が起こることが見出された。第１の問題は、プロセス２００のステップ２４５における犠牲層の除去後に不純物が残ることを含む。これらの不純物は、磨耗残留物として知られる。磨耗残留物は、干渉変調器のキャビティの光学品質を劣化させうる。第２の問題は、プロセス２００のステップ２２０における犠牲層の堆積中に犠牲層内に形成されるピンホール（すなわち、小さなボイド）と関係がある。これらのピンホールは、干渉変調器などのＭＥＭＳデバイスにおいて、たとえば、行電極と列電極との間で漏電をもたらしうる。行電極と列電極との間でのこの漏電は、ＲＣ漏れとして知られる。ピンホールは、２つの方法でＲＣ漏れを引き起こしうる。第１に、ステップ２２５にて支持構造アパーチャをエッチングするのに使用されるエッチャントが、犠牲層内のピンホールを通して浸入し、光スタックの下位光学層に損傷を与え、導電性層間の短絡をもたらす可能性がある。第２に、犠牲層を覆って堆積される上位層が、ピンホールを充填し、犠牲層が除去された後に、上位層上に粗い反射表面をもたらしうる。
モリブデンに関連するＲＣ漏れとピンホールの両方の問題は、図９のステップ２３５における犠牲層の処理の一部の実施形態を実施することによって低減されうることが見出された。これらの実施形態は、酸化、塩素化、フッ素化、ニトロ化および／または窒化処理などの処理を選択すること、および、処理する前の犠牲層１１５と比較して、上側処理済み犠牲層（層１４５）および下側の実質的に未処理の犠牲層（層１１５）の結合厚さを増加させる処理条件を選択することを含む。
一態様では、処理によって犠牲層の容積を拡張することは、第１厚さを有する犠牲層（たとえば、モリブデン、タンタルまたはタングステン）の形成後に、犠牲層の厚さを第２厚さまで増加させる方法を提供する。そのため、第２厚さの犠牲層を形成するのに、少ない犠牲材料が必要とされる。少ない犠牲材料が使用されるため、少ない磨耗残留物が犠牲層の除去から生じうる。さらに、犠牲材料に応じて、処理済み犠牲材料はまた、未処理犠牲材料に比べてきれいにエッチングし、少ない磨耗残留物をもたらす可能性がある。
別の態様では、犠牲層の容積の拡張は、たとえば犠牲層としてモリブデンを使用するときに、犠牲層内に形成することが見出されたピンホールを低減するかまたはなくしうる。犠牲（たとえば、モリブデン）層内のピンホールは、酸化処理中の犠牲層の横方向拡張によって閉鎖されうる。
犠牲層としてモリブデンが使用され、処理として酸化が使用される実施形態では、ステップ２３５の処理によって、モリブデン酸化物層１４５が、少なくとも未酸化のモリブデン犠牲層１１５の表面上に形成される。酸化の量および酸化処理の性質に応じて、異なるモリブデン酸化物が形成されうる。最も安定なモリブデン酸化物が、ＭｏＯ３である傾向があることが見出された。モリブデンの密度が約１０．３ｋｇ／ｃｍ３であり、また、ＭｏＯ３の密度が約４．７ｋｇ／ｃｍ３であるとすると、モリブデン犠牲層は、酸化中に容積の拡張を受けることになる。そのため、たとえば、モリブデンが一方向に（たとえば、基材に垂直に）拡張できるだけである制約された実施形態では、ＭｏＯ３層の厚さは、酸化する前の未酸化モリブデン層の厚さの３．３倍ほどの大きさになるであろう。
一部の実施形態では、パッシベーション層が、モリブデン酸化物層を覆って形成される。たとえば、ＳｉＯ２が、プロセス２００のステップ２４０において形成される上位層１４０を堆積する前に堆積されうる。上位層１４０は、さらに、パッシベーション層を覆って形成される第２導電性層を含みうる。パッシベーション層は、ステップ２４５の酸化済み犠牲層１４５の除去中に酸化済み犠牲層１４５が、第２導電性層から分離することを補助するのに役立つ。これらの実施形態では、ステップ２３５の酸化処理は、Ｃｌ２、Ｆｌ２、Ｏ２および／またはＮ２Ｏなどのようなガスを用いた処理を含みうる。
モリブデンの酸化によって、小さなピンホールなどの小さなボイドを充填するような犠牲層の拡張、ならびに、干渉キャビティの深さを規定するのに十分な深さまでの、基材に垂直な方向への拡張がもたらされることを立証するための実験が行われた。
図１１は、酸化によって処理されたモリブデンの拡張特性を立証するための実験で使用される多層スタックの例を示す。多層スタック２５０は、シリコン基材２５５上に形成される。第１モリブデン層２６０はシリコン基材２５５上に堆積される。ＳｉＯ２層２６５は、その後、第１モリブデン層２６０を覆って堆積される。第２モリブデン層２７０は、その後、ＳｉＯ２層２６５を覆って堆積される。図１１に示す実施形態では、第１および第２モリブデン層２６０および２７０は、それぞれ、（基材２５５に垂直に測定すると）深さが２０００Åであり、ＳｉＯ２層２６５は深さが４５０Åである。
第２モリブデン層２７０の形成後に、穴２８０が、モリブデン層２７０内にパターニングされる。穴２８０の形成後に、第２モリブデン層２７０をアンダーカットするためにＳｉＯ２層２６５がエッチングされ、それにより、第１モリブデン層２６０と第２モリブデン層２７０との間に小さなキャビティ２８５が形成される。キャビティ２８５の横方向寸法は約６０００Åである。
キャビティ２８５の形成後に、多層スタック２５０が、ＣＶＤチャンバ内に設置され、酸化を受ける。これらの実験で使用される特定の酸化は、酸素プラズマ酸化プロセスであった。しかし、熱酸化などの他の酸化プロセス（高温が考えられるため、場合によっては好ましくないが）が使用されてもよい。ＣＶＤチャンバ内での約１８０分の酸化後に、キャビティ２８５は、酸化によって実質的に閉鎖され、第１および第２モリブデン層２６０および２７０の拡張をもたらす。こうして、モリブデンの酸化が、上述したピンホールなどの小さなボイドを充填するという実行可能な解決策でありうることを、実験が立証する。
酸化以外の処理もまた、犠牲層を効果的に拡張しうる。表１は、フッ素化、ニトロ化、塩素化および酸化が、モリブデン、シリコン、タングステンおよびゲルマニウムの容積にどのように影響を及ぼすかを示す。フッ素、窒素、シリコン、塩素または酸素を用いた処理後に、モリブデンの溶液は、以下の表１に示すように、未処理条件と比較して増加する（ＭｏＦ３、ＭｏＦ５、ＭｏＮ、ＭｏＳｉ２、ＭｏＯ２、ＭｏＯ３およびＭｏＣｌ３のモル容積を表１のＭｏのモル容積と比較されたい）。同様に、シリコン窒化物およびシリコン酸化物のモル容積はシリコンのモル容積より大きく、フッ化ゲルマニウムのモル容積はゲルマニウムのモル容積より大きく、タングステン窒化物、タングステン塩化物およびタングステン酸化物のモル容積はタングステンのモル容積より大きい。フッ素、窒素、シリコン、塩素および／または酸素を用いた犠牲層の処理が、犠牲層を効果的に拡張しうることを、これらの分析が示す。こうして、所与の犠牲層の厚さを提供するために、より少ないこれらの犠牲材料が使用され、それにより、コストが節約され、製造プロセスの効率が改善される。
Figure 2010525379
表１はまた、未処理Ｍｏをエッチングするのに必要とする量に対する、犠牲材料（未処理材料および処理済み材料）をエッチングするのに必要とするＸｅＦ２の化学量論的量の比を挙げる。見てわかるように、ほぼ全ての処理済み材料は、エッチングされるために、未処理Ｍｏと比べて少ないＸｅＦ２を必要とする。少ないＸｅＦ２を使用することによって、コストが低減され、製造プロセスの効率が改善されうる。
先の詳しい説明は、種々の実施形態に適用されたときの新規の特徴を示し、述べ、指摘したが、示すデバイスまたはプロセスの形態および詳細において種々の省略、置換および変更が、開示されたものから逸脱することなく行われてもよいことが理解されるであろう。認識されるように、本発明は、一部の特徴が他の特徴と別々に使用されるかまたは実施されるため、本明細書で述べる特徴および利益の全てを提供するわけではない形態内で具現化されてもよい。
［さらなる実施形態］
第１の実施形態は、微小電気機械システム（ＭＥＭＳ）デバイスを作製する方法を提供し、方法は、基材を覆って犠牲層を形成すること、犠牲層の少なくとも一部分を処理することであって、それにより、処理済み犠牲部分を形成し、処理済み犠牲部分は上側の処理済み犠牲層を備え、犠牲層の残りの部分は下側の実質的に未処理の犠牲層を備える、処理すること、処理済み犠牲部分の少なくとも一部を覆って上位層を形成すること、および、処理済み犠牲部分を少なくとも部分的に除去することであって、それにより、基材と上位層との間に位置するキャビティを形成し、上位層はキャビティに露出される、除去することを含む。
第２の実施形態は、第１の実施形態の方法を提供し、処理することは酸化させることを含む。
第３の実施形態は、第１の実施形態または第２の実施形態の方法を提供し、処理することは、犠牲層を、窒素、フッ素および塩素の１つまたは複数にさらすことを含む。
第４の実施形態は、第１から第３の実施形態のいずれか１つの実施形態の方法を提供し、キャビティは干渉変調キャビティである。
第５の実施形態は、第１の実施形態の方法を提供し、上側の処理済み犠牲層は、基材に垂直な方向に測定されると、深さが実質的に均一である。
第６の実施形態は、第１から第５の実施形態のいずれか１つの実施形態の方法を提供し、方法は、上側の処理済み犠牲層の少なくとも一部分および下側の実質的に未処理の犠牲層の少なくとも一部分を除去することを含み、上側の処理済み犠牲層のエッチレートは、下側の実質的に未処理の犠牲層のエッチレートより大きい。
第７の実施形態は、第１から第６の実施形態のいずれか１つの実施形態の方法を提供し、下側の実質的に未処理の犠牲層はモリブデンを含む。
第８の実施形態は、第７の実施形態の方法を提供し、上側の処理済み犠牲層はモリブデン酸化物を含む。
第９の実施形態は、第１から第８の実施形態のいずれか１つの実施形態の方法を提供し、上位層は金属を含む。
第１０の実施形態は、第９の実施形態の方法を提供し、金属はアルミニウムを含む。
第１１の実施形態は、第１０の実施形態の方法を提供し、方法は、処理済み犠牲部分を形成するように犠牲層を処理するために、処理済み犠牲部分の少なくとも部分的な除去に続いて上位アルミニウム層におけるヒロック形成を低減するための、処理条件を選択することを含み、方法は、さらに、処理済み犠牲部分の少なくとも部分的な除去に続いて別のヒロック誘発条件にＭＥＭＳデバイスをさらすことを含む。
第１２の実施形態は、第１１の実施形態の方法を提供し、方法は、ヒロックの数を低減するための処理条件を選択することを含む。
第１３の実施形態は、第１１の実施形態の方法を提供し、方法は、ヒロックのサイズを小さくするための処理条件を選択することを含む。
第１４の実施形態は、第１１から第１３の実施形態のいずれか１つの実施形態の方法を提供し、ヒロックは熱誘発式ヒロックを備える。
第１５の実施形態は、第１１から第１４の実施形態のいずれか１つの実施形態の方法を提供し、別のヒロック誘発条件は、約１００℃より高い温度にＭＥＭＳデバイスをさらすことを含む。
第１６の実施形態は、第１１から第１４の実施形態のいずれか１つの実施形態の方法を提供し、別のヒロック誘発条件は、約２００℃より高い温度にＭＥＭＳデバイスをさらすことを含む。
第１７の実施形態は、第１１から第１４の実施形態のいずれか１つの実施形態の方法を提供し、別のヒロック誘発条件は、約５００℃より高い温度にＭＥＭＳデバイスをさらすことを含む。
第１８の実施形態は、第１から第１０の実施形態のいずれか１つの実施形態の方法を提供し、方法は、処理済み犠牲部分を形成するように犠牲層を処理するために、処理する前の犠牲層と比較して、上側の処理済み犠牲層と下側の実質的に未処理の犠牲層の結合厚さを増加させるための処理条件を選択することを含む。
第１９の実施形態は、第１から第１０の実施形態のいずれか１つの実施形態の方法を提供し、方法は、処理済み犠牲部分を形成するように犠牲層を処理するために、処理済み犠牲部分の少なくとも部分的な除去中に、上位層と処理済み犠牲部分との間の付着の程度を減少させるための処理条件を選択することを含む。
第２０の実施形態は、第１から第１９の実施形態のいずれか１つの実施形態の方法を提供し、上位層は、パッシベーション層およびパッシベーション層を覆って形成される導電性層を備え、パッシベーション層は、処理済み犠牲部分の少なくとも部分的な除去中に処理済み犠牲部分が導電性層から分離することを可能にするのを補助するよう構成される。
第２１の実施形態は、第１から第１０の実施形態のいずれか１つの実施形態の方法を提供し、方法は、処理済み犠牲部分を形成するように犠牲層を処理するために、処理する前の犠牲層の表面に比べて平滑である処理済み犠牲部分の表面を提供するための処理条件を選択することを含む。
第２２の実施形態は、第２１の実施形態の方法を提供し、処理条件はＮ ２ Ｏ処理またはＯ ２ 処理あるいはその両方を含む。
第２３の実施形態は、第１から第２２の実施形態のいずれか１つの実施形態の方法を提供し、犠牲層の少なくとも一部分を処理することは、犠牲層の表面を酸素含有分子またはラジカルにさらすことを含む。
第２４の実施形態は、第２３の実施形態の方法を提供し、酸素はイオン化酸素を含む。
第２５の実施形態は、第１から第２４の実施形態のいずれか１つの実施形態の方法を提供し、犠牲層の少なくとも一部分を処理することは、犠牲層を加熱することを含む。
第２６の実施形態は、第１から第２５の実施形態のいずれか１つの実施形態の方法を提供し、犠牲層の少なくとも一部分を処理することは、犠牲層をプラズマにさらすことを含む。
第２７の実施形態は、第１から第２６の実施形態のいずれか１つの実施形態の方法を提供し、方法は、処理済み犠牲部分の実質的に全てを除去することを含む。
第２８の実施形態は、第１から第２７の実施形態のいずれか１つの実施形態の方法を提供し、方法は、さらに、犠牲層の表面を六フッ化硫黄にさらすことによって、犠牲層の表面を処理すること、および、六フッ化硫黄による処理済み表面を覆って上位層を形成することを含む。
第２９の実施形態は、第１から第２８の実施形態のいずれか１つの実施形態の方法を提供し、方法は、さらに、基材を覆って電極を形成すること、および、電極を覆って犠牲層を形成することを含み、キャビティは、電極と上位層との間に位置する。
第３０の実施形態は、第２９の実施形態の方法を提供し、方法は、さらに、電極を覆って絶縁層を形成することを含む。
第３１の実施形態は、第２９の実施形態または第３０の実施形態の方法を提供し、方法は、さらに、電極および上位層を分離する少なくとも１つの支持構造を形成することを含む。
第３２の実施形態は、干渉ディスプレイデバイスを提供し、干渉ディスプレイデバイスは、基材を覆って形成される第１電極と、第１電極を覆って位置し、かつ、第１電極に実質的に平行な可動第２電極とを備え、第２電極は、第１電極と第２電極との間に形成されたキャビティに面する処理済み表面輪郭を備え、可動第２電極を支持するために位置する、第１電極と可動第２電極との間の複数の支持体を備える。
第３３の実施形態は、第３２の実施形態の干渉ディスプレイデバイスを提供し、可動第２電極はアルミニウムを含む。
第３４の実施形態は、第３２の実施形態または第３３の実施形態の干渉ディスプレイデバイスを提供し、干渉ディスプレイデバイスは、さらに、第１電極上に位置する絶縁層を備える。
第３５の実施形態は、第３２から第３４の実施形態のいずれか１つの実施形態の干渉ディスプレイデバイスを提供し、可動第２電極のキャビティ側の処理済み表面輪郭は、高温に対して実質的に感度が低い。
第３６の実施形態は、第３５の実施形態の干渉ディスプレイデバイスを提供し、高温は約１００℃より高い。
第３７の実施形態は、第３５の実施形態の干渉ディスプレイデバイスを提供し、高温は約２００℃より高い。
第３８の実施形態は、第３５の実施形態の干渉ディスプレイデバイスを提供し、高温は約５００℃より高い。
第３９の実施形態は、第３２から第３４の実施形態のいずれか１つの実施形態の干渉ディスプレイデバイスを提供し、可動第２電極のキャビティ側の処理済み表面輪郭は、高温にさらされたとき、ヒロックを形成する傾向を減少するよう構成される。
第４０の実施形態は、第３２から第３９の実施形態のいずれか１つの実施形態の干渉ディスプレイデバイスのアレイを備えるディスプレイデバイスを提供する。
第４１の実施形態は、第４０の実施形態のディスプレイデバイスを提供し、ディスプレイデバイスは、さらに、アレイと通信するよう構成され、画像データを処理するよう構成されるプロセッサと、プロセッサと通信するよう構成されるメモリデバイスとを備える。
第４２の実施形態は、第４１の実施形態のディスプレイデバイスを提供し、ディスプレイデバイスは、さらに、アレイに少なくとも１つの信号を送出するよう構成されるドライバ回路を備える。
第４３の実施形態は、第４２の実施形態のディスプレイデバイスを提供し、ディスプレイデバイスは、さらに、ドライバ回路に画像データの少なくとも一部分を送出するよう構成されるコントローラを備える。
第４４の実施形態は、第４１から第４３の実施形態のいずれか１つの実施形態のディスプレイデバイスを提供し、ディスプレイデバイスは、さらに、プロセッサに画像データを送出するよう構成される画像源モジュールを備える。
第４５の実施形態は、第４４の実施形態のディスプレイデバイスを提供し、画像源モジュールは、受信機、送受信機および送信機の少なくとも１つを備える。
第４６の実施形態は、第４１から第４５の実施形態のいずれか１つの実施形態のディスプレイデバイスを提供し、ディスプレイデバイスは、さらに、入力データを受信し、入力データをプロセッサに通信するよう構成される入力デバイスを備える。
第４７の実施形態は、未リリースの干渉ディスプレイデバイスを提供し、未リリースの干渉ディスプレイデバイスは、基材を覆って形成される第１電極と、第１電極の少なくとも一部分を覆って形成され、第１犠牲材料を含む第１犠牲層と、第１犠牲層の少なくとも一部分を覆って形成され、第１犠牲材料の処理による変形体を含む第２犠牲層と、第２犠牲層の少なくとも一部分を覆って形成される第２電極と、第１犠牲層および第２犠牲層を除去したとき、第２電極を支持するために位置する、第１電極と第２電極との間の複数の支持体とを備える。
第４８の実施形態は、第４７の実施形態の未リリースの干渉ディスプレイデバイスを提供し、処理による変形体は酸化による変形体を含む。
第４９の実施形態は、第４７の実施形態または第４８の実施形態の未リリースの干渉ディスプレイデバイスを提供し、第２犠牲層は、基材に実質的に垂直に測定されると、深さが実質的に均一である。
第５０の実施形態は、第４７から第４９実施形態のいずれか１つの実施形態の未リリースの干渉ディスプレイデバイスを提供し、第１犠牲層はモリブデンを含む。
第５１の実施形態は、第４７から第５０の実施形態のいずれか１つの実施形態の未リリースの干渉ディスプレイデバイスを提供し、第２犠牲層はモリブデン酸化物を含む。
第５２の実施形態は、第４７から第５１の実施形態のいずれか１つの実施形態の未リリースの干渉ディスプレイデバイスを提供し、上位層は金属を含む。
第５３の実施形態は、第５２の実施形態の未リリースの干渉ディスプレイデバイスを提供し、金属はアルミニウムを含む。
第５４の実施形態は、干渉ディスプレイデバイスを提供し、干渉ディスプレイデバイスは、ディスプレイデバイスの少なくとも一部分を支持する第１手段と、光に対して少なくとも部分的に反射性であり、光に対して少なくとも部分的に透過性であり、支持手段を覆って形成される、光を反射する第１手段と、光に対して少なくとも部分的に反射性であり、可動であり、第１反射手段を覆って位置し、第１反射手段に対して平行であり、第１反射手段と第２反射手段との間の干渉キャビティに面する処理済み表面輪郭を備える、光を反射する第２手段と、第１反射手段を覆って第２反射手段を支持する第２手段とを備える。
第５５の実施形態は、第５４の実施形態の干渉ディスプレイデバイスを提供し、第１支持手段は基材を備える。
第５６の実施形態は、第５４の実施形態または第５５の実施形態の干渉ディスプレイデバイスを提供し、第１反射手段は光スタックを備える。
第５７の実施形態は、第５４から第５６の実施形態のいずれか１つの実施形態の干渉ディスプレイデバイスを提供し、第２反射手段は可動反射層を備える。
第５８の実施形態は、第５４から第５７の実施形態のいずれか１つの実施形態の干渉ディスプレイデバイスを提供し、第２支持手段は支持ポストを備える。
第５９の実施形態は、銀含有フィルムを堆積させる方法を提供し、方法は、下位層の表面を処理することであって、それにより、処理済み表面を形成する、処理すること、および、処理済み表面上に銀含有フィルムを堆積させることを含み、前記処理することは、銀含有フィルムにおけるヒロック形成を低減する。
第６０の実施形態は、第５９の実施形態の方法を提供し、ヒロック形成は熱誘発性ヒロック形成を含む。
第６１の実施形態は、第５９の実施形態または第６０の実施形態の方法を提供し、下位層の表面を処理することは、表面を、六フッ化硫黄、酸素およびプラズマの１つまたは複数にさらすことを含む。
第６２の実施形態は、第５９から第６１の実施形態のいずれか１つの実施形態の方法を提供し、下位層の表面を処理することは、表面を加熱することを含む。
第６３の実施形態は、第５９から第６２の実施形態のいずれか１つの実施形態の方法を提供し、方法は、さらに、銀含有フィルムを別のヒロック誘発性温度まで加熱することを含む。
第６４の実施形態は、第５９から第６３の実施形態のいずれか１つの実施形態の方法を提供し、方法は、さらに、下位層の少なくとも一部分を除去することであって、それにより、処理済み表面に前もって接触状態の銀含有フィルムの少なくとも一部分を露出させる、除去することを含む。
第６５の実施形態は、第６４の実施形態の方法を提供し、方法は、銀含有フィルムを別のヒロック誘発性温度まで加熱する前に、下位層を除去することを含む。
第６６の実施形態は、第５９から第６５の実施形態のいずれか１つの実施形態の方法を提供し、下位層の表面を処理することは、表面を平滑化することを含む。
１２ａ、１２ｂ 干渉変調器
１４、１４ａ、１４ｂ 可動反射層（金属材料のストリップ）
１６、１６ａ、１６ｂ 光スタック
１８ ポスト
１９、１５０、２８５ キャビティ（ギャップ）
２０ 透明基材
２１ プロセッサ
２２ アレイドライバ
２４ 行ドライバ回路
２６ 列ドライバ回路
２７ ネットワークインタフェース
２８ フレームバッファ
２９ ドライバコントローラ
３０ ディスプレイアレイ
３２ テザー
３４ 変形可能層
４０ ディスプレイデバイス
４１ ハウジング
４２ 支持ポストプラグ
４３ アンテナ
４４ バス構造
４５ スピーカ
４６ マイクロフォン
４７ 送受信機
４８ 入力デバイス
５０ 電源
５２ コンディショニングハードウェア
１００ 基材
１０５ 第１導電性層
１１０ 誘電性層
１１５ 犠牲層
１３０ 支持構造アパーチャ
１３５ 支持構造
１４０ 上位層
１４５ 処理済み犠牲部分（処理済み犠牲層、処理済み犠牲表面、酸化済み犠牲層）
１５５ 上位層１４０のキャビティ側表面（処理済み表面輪郭）
１７２ 部分的に作製されたＭＥＭＳデバイス（未リリースＭＥＭＳデバイス）
１７５ 干渉変調器（リリース済み干渉変調器）
２５０ 多層スタック
２５５ シリコン基材
２６０ 第１モリブデン層
２６５ ＳｉＯ２層
２７０ 第２モリブデン層
２８０ 穴

Claims (67)

  1. 微小電気機械システム（ＭＥＭＳ）デバイスを作製する方法であって、
    基材を覆って犠牲層を形成するステップと、
    前記犠牲層の少なくとも一部分を処理するステップであって、それにより、処理済み犠牲部分を形成する、処理するステップと、
    前記処理済み犠牲部分の少なくとも一部分を覆って上位層を形成するステップと、
    前記処理済み犠牲部分を少なくとも部分的に除去するステップであって、それにより、前記基材と前記上位層との間に位置するキャビティを形成し、前記上位層は前記キャビティに露出される、除去するステップとを含む方法。
  2. 前記処理するステップは酸化させることを含む請求項１に記載の方法。
  3. 前記処理するステップは、前記犠牲層を、窒素、フッ素および塩素の１つまたは複数にさらすことを含む請求項１または請求項２に記載の方法。
  4. 前記キャビティは、干渉変調キャビティである請求項１から３のいずれか一項に記載の方法。
  5. 前記処理済み犠牲部分は上側の処理済み犠牲層を含み、前記犠牲層の残りの部分は下側の実質的に未処理の犠牲層を含む請求項１から４のいずれか一項に記載の方法。
  6. 前記上側の処理済み犠牲層は、前記基材に垂直な方向に測定されると、深さが実質的に均一である請求項５に記載の方法。
  7. 前記上側の処理済み犠牲層の少なくとも一部分および前記下側の実質的に未処理の犠牲層の少なくとも一部分を除去することを含み、前記上側の処理済み犠牲層のエッチレートは、前記下側の実質的に未処理の犠牲層のエッチレートより大きい請求項５または請求項６に記載の方法。
  8. 前記下側の実質的に未処理の犠牲層はモリブデンを含む請求項５から７のいずれか一項に記載の方法。
  9. 前記上側の処理済み犠牲層はモリブデン酸化物を含む請求項８に記載の方法。
  10. 前記上位層は金属を含む請求項１から９のいずれか一項に記載の方法。
  11. 前記金属はアルミニウムを含む請求項１０に記載の方法。
  12. 前記処理済み犠牲部分を形成するように前記犠牲層を処理するために、前記処理済み犠牲部分の少なくとも部分的な除去に続いて前記上位アルミニウム層におけるヒロック形成を低減するための処理条件を選択するステップを含み、前記処理済み犠牲部分の前記少なくとも部分的な除去に続いて別のヒロック誘発条件に前記ＭＥＭＳデバイスをさらすステップをさらに含む請求項１１に記載の方法。
  13. 前記ヒロックの数を低減するための前記処理条件を選択するステップを含む請求項１２に記載の方法。
  14. 前記ヒロックのサイズを小さくするための前記処理条件を選択するステップを含む請求項１２に記載の方法。
  15. 前記ヒロックは熱誘発ヒロックを備える請求項１２から１４のいずれか一項に記載の方法。
  16. 前記別のヒロック誘発条件は、約１００℃より高い温度に前記ＭＥＭＳデバイスをさらすことを含む請求項１２から１５のいずれか一項に記載の方法。
  17. 前記別のヒロック誘発条件は、約２００℃より高い温度に前記ＭＥＭＳデバイスをさらすことを含む請求項１２から１５のいずれか一項に記載の方法。
  18. 前記別のヒロック誘発条件は、約５００℃より高い温度に前記ＭＥＭＳデバイスをさらすことを含む請求項１２から１５のいずれか一項に記載の方法。
  19. 前記処理済み犠牲部分を形成するように前記犠牲層を処理するために、前記処理する前の前記犠牲層と比較して、前記上側の処理済み犠牲層と前記下側の実質的に未処理の犠牲層の結合厚さを増加させるための処理条件を選択するステップを含む請求項５から１１のいずれか一項に記載の方法。
  20. 前記処理済み犠牲部分を形成するように前記犠牲層を処理するために、前記処理済み犠牲部分の前記少なくとも部分的な除去中に、前記上位層と前記処理済み犠牲部分との付着の程度を減少させるための処理条件を選択するステップを含む請求項１から１１のいずれか一項に記載の方法。
  21. 前記上位層は、パッシベーション層および前記パッシベーション層を覆って形成される導電性層を備え、前記パッシベーション層は、前記処理済み犠牲部分の前記少なくとも部分的な除去中に前記処理済み犠牲部分が前記導電性層から分離することを可能にするのを補助するよう構成される請求項１から２０のいずれか一項に記載の方法。
  22. 前記処理済み犠牲部分を形成するように前記犠牲層を処理するために、前記処理前の前記犠牲層の表面に比べて平滑である前記処理済み犠牲部分の表面を提供するための処理条件を選択するステップを含む請求項１から１１のいずれか一項に記載の方法。
  23. 前記処理条件はＮ２Ｏ処理またはＯ２処理あるいはその両方を含む請求項２２に記載の方法。
  24. 前記犠牲層の前記少なくとも一部分を処理するステップは、前記犠牲層の表面を酸素含有分子またはラジカルにさらすことを含む請求項１から２３のいずれか一項に記載の方法。
  25. 前記酸素はイオン化酸素を含む請求項２４に記載の方法。
  26. 前記犠牲層の前記少なくとも一部分を処理するステップは、前記犠牲層を加熱することを含む請求項１から２５のいずれか一項に記載の方法。
  27. 前記犠牲層の前記少なくとも一部分を処理するステップは、前記犠牲層をプラズマにさらすことを含む請求項１から２６のいずれか一項に記載の方法。
  28. 前記処理済み犠牲部分の実質的に全てを除去するステップを含む請求項１から２７のいずれか一項に記載の方法。
  29. 前記犠牲層の表面を六フッ化硫黄にさらすことによって、前記犠牲層の前記表面を処理するステップと、
    前記六フッ化硫黄による処理済み表面を覆って前記上位層を形成するステップとをさらに含む請求項１から２８のいずれか一項に記載の方法。
  30. 前記基材を覆って電極を形成するステップと、
    前記電極を覆って前記犠牲層を形成するステップとをさらに含み、
    前記キャビティは、前記電極と前記上位層との間に位置する請求項１から２９のいずれか一項に記載の方法。
  31. 前記電極を覆って絶縁層を形成するステップをさらに含む請求項３０に記載の方法。
  32. 前記電極および前記上位層を分離する少なくとも１つの支持構造を形成するステップをさらに備える請求項３０または請求項３１に記載の方法。
  33. 基材を覆って形成される第１電極と、
    前記第１電極を覆って位置し、かつ、前記第１電極に実質的に平行な可動第２電極であって、前記第１電極と第２電極との間に形成されたキャビティに面する処理済み表面輪郭を備える可動第２電極と、
    前記可動第２電極を支持するために位置する、前記第１電極と前記可動第２電極との間の複数の支持体とを備える干渉ディスプレイデバイス。
  34. 前記可動第２電極はアルミニウムを含む請求項３３に記載の干渉ディスプレイデバイス。
  35. 前記第１電極上に位置する絶縁層をさらに備える請求項３３または請求項３４に記載の干渉ディスプレイデバイス。
  36. 前記可動第２電極の前記キャビティ側の前記処理済み表面輪郭は、高温に対して実質的に感度が低い請求項３３から３５のいずれか一項に記載の干渉ディスプレイデバイス。
  37. 前記高温は約１００℃より高い請求項３６に記載の干渉ディスプレイデバイス。
  38. 前記高温は約２００℃より高い請求項３６に記載の干渉ディスプレイデバイス。
  39. 前記高温は約５００℃より高い請求項３６に記載の干渉ディスプレイデバイス。
  40. 前記可動第２電極の前記キャビティ側の前記処理済み表面輪郭は、高温にさらされることによって、ヒロックを形成する傾向を減少するよう構成される請求項３３から３５のいずれか一項に記載の干渉ディスプレイデバイス。
  41. 請求項３３から４０のいずれか一項に記載の干渉ディスプレイデバイスのアレイを備えるディスプレイデバイス。
  42. 前記アレイと通信するよう構成され、画像データを処理するよう構成されるプロセッサと、
    前記プロセッサと通信するよう構成されるメモリデバイスとをさらに備える請求項４１に記載のディスプレイデバイス。
  43. 前記アレイに少なくとも１つの信号を送出するよう構成されるドライバ回路をさらに備える請求項４２に記載のディスプレイデバイス。
  44. 前記ドライバ回路に前記画像データの少なくとも一部分を送出するよう構成されるコントローラをさらに備える請求項４３に記載のディスプレイデバイス。
  45. 前記プロセッサに前記画像データを送出するよう構成される画像源モジュールをさらに備える請求項４２から４４のいずれか一項に記載のディスプレイデバイス。
  46. 前記画像源モジュールは、受信機、送受信機および送信機の少なくとも１つを備える請求項４５に記載のディスプレイデバイス。
  47. 入力データを受信し、前記入力データを前記プロセッサに通信するよう構成される入力デバイスをさらに備える請求項４２から４６のいずれか一項に記載のディスプレイデバイス。
  48. 基材を覆って形成される第１電極と、
    前記第１電極の少なくとも一部分を覆って形成され、第１犠牲材料を含む第１犠牲層と、
    前記第１犠牲層の少なくとも一部分を覆って形成され、前記第１犠牲材料の処理による変形体を含む第２犠牲層と、
    前記第２犠牲層の少なくとも一部分を覆って形成される第２電極と、
    前記第１犠牲層および前記第２犠牲層の除去によって、前記第２電極を支持するために位置する、前記第１電極と前記第２電極との間の複数の支持体とを備える未リリースの干渉ディスプレイデバイス。
  49. 前記処理による変形体は酸化による変形体を含む請求項４８に記載の未リリースの干渉ディスプレイデバイス。
  50. 前記第２犠牲層は、前記基材に実質的に垂直に測定されると、深さが実質的に均一である請求項４８または請求項４９に記載の未リリースの干渉ディスプレイデバイス。
  51. 前記第１犠牲層はモリブデンを含む請求項４８から５０のいずれか一項に記載の未リリースの干渉ディスプレイデバイス。
  52. 前記第２犠牲層はモリブデン酸化物を含む請求項４８から５１のいずれか一項に記載の未リリースの干渉ディスプレイデバイス。
  53. 前記上位層は金属を含む請求項４８から５２のいずれか一項に記載の未リリースの干渉ディスプレイデバイス。
  54. 前記金属はアルミニウムを含む請求項５３に記載の未リリースの干渉ディスプレイデバイス。
  55. ディスプレイデバイスの少なくとも一部分を支持する第１手段と、
    光に対して少なくとも部分的に反射性であり、光に対して少なくとも部分的に透過性であり、前記支持手段を覆って形成される、光を反射する第１手段と、
    光に対して少なくとも部分的に反射性であり、可動であり、前記第１反射手段を覆って位置し、前記第１反射手段に対して平行であり、前記第１反射手段と第２反射手段との間の干渉キャビティに面する処理済み表面輪郭を備える、光を反射する第２手段と、
    前記第１反射手段を覆って前記第２反射手段を支持する第２手段とを備えるディスプレイデバイス。
  56. 前記第１支持手段は基材を備える請求項５５に記載のディスプレイデバイス。
  57. 前記第１反射手段は光スタックを備える請求項５５または請求項５６に記載のディスプレイデバイス。
  58. 前記第２反射手段は可動反射層を備える請求項５５から５７のいずれか一項に記載のディスプレイデバイス。
  59. 前記第２支持手段は支持ポストを備える請求項５５から５８のいずれか一項に記載のディスプレイデバイス。
  60. 銀含有フィルムを堆積させる方法において、
    下位層の表面を処理するステップであって、それにより、処理済み表面を形成する、処理するステップと、
    前記処理済み表面上に前記銀含有フィルムを堆積させるステップとを含み、
    前記処理するステップは、前記銀含有フィルム内のヒロック形成を低減する方法。
  61. 前記ヒロック形成は、熱誘発性ヒロック形成を含む請求項６０に記載の方法。
  62. 前記下位層の表面を処理するステップは、前記表面を、六フッ化硫黄、酸素およびプラズマの１つまたは複数にさらすことを含む請求項６０または請求項６１に記載の方法。
  63. 前記下位層の表面を処理するステップは、前記表面を加熱することを含む請求項６０から６２のいずれか一項に記載の方法。
  64. 前記銀含有フィルムを別のヒロック誘発性温度まで加熱するステップをさらに含む請求項６０から６３のいずれか一項に記載の方法。
  65. 前記下位層の少なくとも一部分を除去するステップであって、それにより、前記処理済み表面に前もって接触状態の前記銀含有フィルムの少なくとも一部分を露出させる、除去するステップをさらに含む請求項６０から６４のいずれか一項に記載の方法。
  66. 前記銀含有フィルムを別のヒロック誘発性温度まで加熱する前に、前記下位層を除去するステップを含む請求項６５に記載の方法。
  67. 前記下位層の前記表面を処理するステップは、前記表面を平滑化することを含む請求項６０から６６のいずれか一項に記載の方法。
JP2010502237A 2007-04-04 2008-03-31 犠牲層における界面改変によるリリースエッチアタックの排除 Pending JP2010525379A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US91018407P 2007-04-04 2007-04-04
US60/910,184 2007-04-04
PCT/US2008/058956 WO2008124372A2 (en) 2007-04-04 2008-03-31 Eliminate release etch attack by interface modification in sacrificial layers

Publications (1)

Publication Number Publication Date
JP2010525379A true JP2010525379A (ja) 2010-07-22

Family

ID=39831540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010502237A Pending JP2010525379A (ja) 2007-04-04 2008-03-31 犠牲層における界面改変によるリリースエッチアタックの排除

Country Status (7)

Country Link
US (1) US8222066B2 (ja)
EP (1) EP2129619A2 (ja)
JP (1) JP2010525379A (ja)
KR (1) KR20100016195A (ja)
CN (1) CN101652317B (ja)
TW (1) TW200848362A (ja)
WO (1) WO2008124372A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020049575A (ja) * 2018-09-26 2020-04-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008103632A2 (en) 2007-02-20 2008-08-28 Qualcomm Mems Technologies, Inc. Equipment and methods for etching of mems
TW200920685A (en) * 2007-06-29 2009-05-16 Qualcomm Mems Technologies Inc Electromechanical device treatment with water vapor
JP2011501874A (ja) 2007-09-14 2011-01-13 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Ｍｅｍｓ製造において使用されるエッチングプロセス
WO2009041948A1 (en) * 2007-09-28 2009-04-02 Qualcomm Mems Technologies, Inc. Multicomponent sacrificial structure
US7851239B2 (en) 2008-06-05 2010-12-14 Qualcomm Mems Technologies, Inc. Low temperature amorphous silicon sacrificial layer for controlled adhesion in MEMS devices
CN101794071A (zh) * 2008-09-22 2010-08-04 台湾积体电路制造股份有限公司 半导体装置的制造方法
US8711361B2 (en) * 2009-11-05 2014-04-29 Qualcomm, Incorporated Methods and devices for detecting and measuring environmental conditions in high performance device packages
KR20140094880A (ko) 2013-01-23 2014-07-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI518756B (zh) 2013-08-16 2016-01-21 財團法人工業技術研究院 圖案化的導電薄膜及其製造方法與應用
US11247501B2 (en) * 2014-08-27 2022-02-15 3M Innovative Properties Company Layer-by-layer assembled multilayer lamination transfer films
CN111517275B (zh) * 2020-05-09 2023-06-02 中北大学 一种实用化射频mems开关双层牺牲层的制备方法
CN113005409B (zh) * 2021-02-22 2022-09-13 延边大学 一种复合金属薄膜制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298008A (ja) * 1998-04-07 1999-10-29 Denso Corp 半導体センサ及びその製造方法
JP2003181976A (ja) * 2001-12-19 2003-07-03 Omron Corp 積層体、開閉器、検出装置、接合部、配線、静電アクチュエータ、キャパシタ、計測装置及び無線機
JP2006106733A (ja) * 2004-09-27 2006-04-20 Idc Llc 材料物質を選択的に除去することによる干渉変調器の製造方法
JP2006166419A (ja) * 2004-11-10 2006-06-22 Murata Mfg Co Ltd 圧電薄膜共振子及びその製造方法
JP2006228835A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006524581A (ja) * 2003-04-25 2006-11-02 キャベンディッシュ・キネティックス・リミテッド マイクロメカニカル素子の製造方法
JP2007268704A (ja) 2006-03-10 2007-10-18 Semiconductor Energy Lab Co Ltd 微小構造体、半導体装置、及び微小構造体の作製方法

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096279A (en) 1984-08-31 1992-03-17 Texas Instruments Incorporated Spatial light modulator and method
US5061049A (en) 1984-08-31 1991-10-29 Texas Instruments Incorporated Spatial light modulator and method
US5331454A (en) 1990-11-13 1994-07-19 Texas Instruments Incorporated Low reset voltage process for DMD
US5602671A (en) 1990-11-13 1997-02-11 Texas Instruments Incorporated Low surface energy passivation layer for micromechanical devices
CH680534A5 (en) 1991-09-16 1992-09-15 Landis & Gyr Betriebs Ag Fabry=perot sensor for optical parameter measurement - uses two opposing mirrors respectively attached to deflected measuring membrane and transparent plate
US5311360A (en) 1992-04-28 1994-05-10 The Board Of Trustees Of The Leland Stanford, Junior University Method and apparatus for modulating a light beam
US6472794B1 (en) 1992-07-10 2002-10-29 Matsushita Electric Industrial Co., Ltd. Microactuator
US5312512A (en) 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
US6674562B1 (en) 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
JPH06301054A (ja) 1993-04-14 1994-10-28 Toshiba Corp 液晶表示装置用薄膜トランジスタアレイ基板の製造方法
US5665997A (en) 1994-03-31 1997-09-09 Texas Instruments Incorporated Grated landing area to eliminate sticking of micro-mechanical devices
US6040937A (en) 1994-05-05 2000-03-21 Etalon, Inc. Interferometric modulation
US6710908B2 (en) 1994-05-05 2004-03-23 Iridigm Display Corporation Controlling micro-electro-mechanical cavities
US7123216B1 (en) 1994-05-05 2006-10-17 Idc, Llc Photonic MEMS and structures
US7460291B2 (en) 1994-05-05 2008-12-02 Idc, Llc Separable modulator
US6053617A (en) 1994-09-23 2000-04-25 Texas Instruments Incorporated Manufacture method for micromechanical devices
US5610438A (en) 1995-03-08 1997-03-11 Texas Instruments Incorporated Micro-mechanical device with non-evaporable getter
JP3142457B2 (ja) 1995-04-25 2001-03-07 松下電子工業株式会社 強誘電体薄膜キャパシタの製造方法
CA2176052A1 (en) 1995-06-07 1996-12-08 James D. Seefeldt Transducer having a resonating silicon beam and method for forming same
US6046840A (en) 1995-06-19 2000-04-04 Reflectivity, Inc. Double substrate reflective spatial light modulator with self-limiting micro-mechanical elements
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5578976A (en) 1995-06-22 1996-11-26 Rockwell International Corporation Micro electromechanical RF switch
JP3489273B2 (ja) 1995-06-27 2004-01-19 株式会社デンソー 半導体力学量センサの製造方法
US6324192B1 (en) 1995-09-29 2001-11-27 Coretek, Inc. Electrically tunable fabry-perot structure utilizing a deformable multi-layer mirror and method of making the same
US6624944B1 (en) 1996-03-29 2003-09-23 Texas Instruments Incorporated Fluorinated coating for an optical element
US5783864A (en) 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect
US5919548A (en) 1996-10-11 1999-07-06 Sandia Corporation Chemical-mechanical polishing of recessed microelectromechanical devices
US6033919A (en) 1996-10-25 2000-03-07 Texas Instruments Incorporated Method of forming sidewall capacitance structure
US5978127A (en) 1997-09-09 1999-11-02 Zilog, Inc. Light phase grating device
JPH11209008A (ja) 1998-01-23 1999-08-03 Oki Data Corp 印刷装置
JPH11263012A (ja) 1998-03-18 1999-09-28 Seiko Epson Corp 静電型アクチュエータ及びその製造方法
US6858080B2 (en) 1998-05-15 2005-02-22 Apollo Diamond, Inc. Tunable CVD diamond structures
JP2000075223A (ja) 1998-08-27 2000-03-14 Seiko Epson Corp 光学素子
WO2000042231A2 (en) 1999-01-15 2000-07-20 The Regents Of The University Of California Polycrystalline silicon germanium films for forming micro-electromechanical systems
US6322712B1 (en) 1999-09-01 2001-11-27 Micron Technology, Inc. Buffer layer in flat panel display
US6379988B1 (en) 2000-05-16 2002-04-30 Sandia Corporation Pre-release plastic packaging of MEMS and IMEMS devices
WO2004075231A1 (en) 2000-05-26 2004-09-02 Choon-Sup Lee Method of forming a small gap and its application to the fabrication of a lateral fed
US6635919B1 (en) 2000-08-17 2003-10-21 Texas Instruments Incorporated High Q-large tuning range micro-electro mechanical system (MEMS) varactor for broadband applications
WO2002024466A1 (en) 2000-09-25 2002-03-28 California Institute Of Technology Freestanding polymer mems structures with anti stiction
US6406975B1 (en) 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
US6906847B2 (en) 2000-12-07 2005-06-14 Reflectivity, Inc Spatial light modulators with light blocking/absorbing areas
KR100421217B1 (ko) 2001-05-30 2004-03-02 삼성전자주식회사 점착 방지 미세 구조물 제조 방법
JP3852306B2 (ja) 2001-07-06 2006-11-29 ソニー株式会社 Ｍｅｍｓ素子の製造方法、ｇｌｖデバイスの製造方法、及びレーザディスプレイの製造方法
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
DE10148864A1 (de) 2001-10-04 2003-04-17 Bosch Gmbh Robert Adhäsionsverminderte mikromechanische Bauelemente
EP1717194B1 (en) 2001-11-09 2009-05-27 WiSpry, Inc. Trilayered Beam MEMS device and related methods
WO2003046508A2 (en) 2001-11-09 2003-06-05 Biomicroarrays, Inc. High surface area substrates for microarrays and methods to make same
TW520341B (en) 2001-11-20 2003-02-11 Ind Tech Res Inst A method for manufacturing a chamber of the thin film bulk acoustic wave resonator (FBAR)
DE10160830A1 (de) 2001-12-11 2003-06-26 Infineon Technologies Ag Mikromechanische Sensoren und Verfahren zur Herstellung derselben
JP2003195189A (ja) 2001-12-25 2003-07-09 Fuji Photo Film Co Ltd 光変調素子およびその作製方法
US6608268B1 (en) 2002-02-05 2003-08-19 Memtronics, A Division Of Cogent Solutions, Inc. Proximity micro-electro-mechanical system
US6791441B2 (en) 2002-05-07 2004-09-14 Raytheon Company Micro-electro-mechanical switch, and methods of making and using it
DE10223359B4 (de) 2002-05-25 2011-08-11 Robert Bosch GmbH, 70469 Mikromechanisches Bauteil und Verfahren zur Herstellung einer Anti-Haftschicht auf einem mikromechanischen Bauteil
US6678085B2 (en) 2002-06-12 2004-01-13 Eastman Kodak Company High-contrast display system with scanned conformal grating device
GB0214206D0 (en) 2002-06-19 2002-07-31 Filtronic Compound Semiconduct A micro-electromechanical variable capacitor
US6670274B1 (en) 2002-10-01 2003-12-30 Taiwan Semiconductor Manufacturing Company Method of forming a copper damascene structure comprising a recessed copper-oxide-free initial copper structure
US7370185B2 (en) 2003-04-30 2008-05-06 Hewlett-Packard Development Company, L.P. Self-packaged optical interference display device having anti-stiction bumps, integral micro-lens, and reflection-absorbing layers
US6909589B2 (en) 2002-11-20 2005-06-21 Corporation For National Research Initiatives MEMS-based variable capacitor
US7553686B2 (en) 2002-12-17 2009-06-30 The Regents Of The University Of Colorado, A Body Corporate Al2O3 atomic layer deposition to enhance the deposition of hydrophobic or hydrophilic coatings on micro-electromechanical devices
US7190245B2 (en) 2003-04-29 2007-03-13 Medtronic, Inc. Multi-stable micro electromechanical switches and methods of fabricating same
KR100470708B1 (ko) 2003-05-22 2005-03-10 삼성전자주식회사 금속막의 내부응력을 이용한 박막 벌크 음향 공진기제조방법 및 그에 의한 공진기
FR2855908B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
DE60320391D1 (de) * 2003-07-04 2008-05-29 St Microelectronics Srl Herstellungsverfahren für eine Halbleitervorrichtung mit einem hängenden Mikrosystem und entsprechende Vorrichtung
KR100646135B1 (ko) 2003-07-21 2006-11-23 쌍신전자통신주식회사 실리콘 체적탄성파 소자 및 그 제조방법
TW593127B (en) * 2003-08-18 2004-06-21 Prime View Int Co Ltd Interference display plate and manufacturing method thereof
TW593126B (en) 2003-09-30 2004-06-21 Prime View Int Co Ltd A structure of a micro electro mechanical system and manufacturing the same
KR100627139B1 (ko) 2004-06-18 2006-09-25 한국전자통신연구원 미세기전 구조물 그 제조방법
KR101313117B1 (ko) 2004-07-29 2013-09-30 퀄컴 엠이엠에스 테크놀로지스, 인크. 간섭 변조기의 미소기전 동작을 위한 시스템 및 방법
US7273693B2 (en) 2004-07-30 2007-09-25 Hewlett-Packard Development Company, L.P. Method for forming a planar mirror using a sacrificial oxide
US7195343B2 (en) 2004-08-27 2007-03-27 Lexmark International, Inc. Low ejection energy micro-fluid ejection heads
US7527995B2 (en) 2004-09-27 2009-05-05 Qualcomm Mems Technologies, Inc. Method of making prestructure for MEMS systems
US7417783B2 (en) 2004-09-27 2008-08-26 Idc, Llc Mirror and mirror layer for optical modulator and method
US7327510B2 (en) * 2004-09-27 2008-02-05 Idc, Llc Process for modifying offset voltage characteristics of an interferometric modulator
US7420728B2 (en) * 2004-09-27 2008-09-02 Idc, Llc Methods of fabricating interferometric modulators by selectively removing a material
US20060066932A1 (en) * 2004-09-27 2006-03-30 Clarence Chui Method of selective etching using etch stop layer
US20060176487A1 (en) * 2004-09-27 2006-08-10 William Cummings Process control monitors for interferometric modulators
US7262495B2 (en) * 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
US7309902B2 (en) 2004-11-26 2007-12-18 Hewlett-Packard Development Company, L.P. Microelectronic device with anti-stiction coating
DE102005004878B4 (de) 2005-02-03 2015-01-08 Robert Bosch Gmbh Mikromechanischer kapazitiver Drucksensor und entsprechendes Herstellungsverfahren
US20070020794A1 (en) 2005-07-22 2007-01-25 Debar Michael J Method of strengthening a microscale chamber formed over a sacrificial layer
KR20080041663A (ko) 2005-07-22 2008-05-13 콸콤 인코포레이티드 Ｍｅｍｓ 장치를 위한 지지 구조물 및 그 방법들
EP2495212A3 (en) * 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Mems devices having support structures and methods of fabricating the same
US7405099B2 (en) 2005-07-27 2008-07-29 Freescale Semiconductor, Inc. Wide and narrow trench formation in high aspect ratio MEMS
US7616370B2 (en) 2005-11-23 2009-11-10 Miradia, Inc. Preferentially deposited lubricant to prevent anti-stiction in micromechanical systems
US7417784B2 (en) 2006-04-19 2008-08-26 Qualcomm Mems Technologies, Inc. Microelectromechanical device and method utilizing a porous surface
US7443001B2 (en) 2006-10-02 2008-10-28 Helwett-Packard Development Company, L.P. Preparation of microelectromechanical system device using an anti-stiction material and selective plasma sputtering

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298008A (ja) * 1998-04-07 1999-10-29 Denso Corp 半導体センサ及びその製造方法
JP2003181976A (ja) * 2001-12-19 2003-07-03 Omron Corp 積層体、開閉器、検出装置、接合部、配線、静電アクチュエータ、キャパシタ、計測装置及び無線機
JP2006524581A (ja) * 2003-04-25 2006-11-02 キャベンディッシュ・キネティックス・リミテッド マイクロメカニカル素子の製造方法
JP2006106733A (ja) * 2004-09-27 2006-04-20 Idc Llc 材料物質を選択的に除去することによる干渉変調器の製造方法
JP2006166419A (ja) * 2004-11-10 2006-06-22 Murata Mfg Co Ltd 圧電薄膜共振子及びその製造方法
JP2006228835A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007268704A (ja) 2006-03-10 2007-10-18 Semiconductor Energy Lab Co Ltd 微小構造体、半導体装置、及び微小構造体の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020049575A (ja) * 2018-09-26 2020-04-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
WO2008124372A2 (en) 2008-10-16
US20080311690A1 (en) 2008-12-18
TW200848362A (en) 2008-12-16
WO2008124372A3 (en) 2009-02-19
US8222066B2 (en) 2012-07-17
CN101652317A (zh) 2010-02-17
EP2129619A2 (en) 2009-12-09
CN101652317B (zh) 2012-12-12
KR20100016195A (ko) 2010-02-12

Similar Documents

Publication Publication Date Title
JP2010525379A (ja) 犠牲層における界面改変によるリリースエッチアタックの排除
US7534640B2 (en) Support structure for MEMS device and methods therefor
US7623287B2 (en) Non-planar surface structures and process for microelectromechanical systems
US7704773B2 (en) MEMS devices having support structures with substantially vertical sidewalls and methods for fabricating the same
US7944603B2 (en) Microelectromechanical device and method utilizing a porous surface
TWI387780B (zh) 用於製造使用去除處理技術之干涉裝置之方法、顯示面板及顯示裝置
US7952789B2 (en) MEMS devices with multi-component sacrificial layers
US8394656B2 (en) Method of creating MEMS device cavities by a non-etching process
US7625825B2 (en) Method of patterning mechanical layer for MEMS structures
JP2011525861A (ja) Ｍｅｍｓデバイスでの制御された付着のための低温アモルファスシリコン犠牲層
EP1640317A2 (en) Methods of fabricating interferometric modulators by selectively removing a material
US7863079B2 (en) Methods of reducing CD loss in a microelectromechanical device
WO2009099791A1 (en) Methods of reducing cd loss in a microelectromechanical device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130807

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130814

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131115