JP2010524237A5 - - Google Patents

Claims (6)

1. 半導体構造上に第１層間誘電体を形成するための方法において、
   前記半導体構造上に複数のデバイス部品を形成するデバイス部品形成工程と、
   前記複数のデバイス部品の上方にエッチング停止層を形成するエッチング停止層形成工程と、
   前記複数のデバイス部品の間の領域を充填するために、前記エッチング停止層の上方に誘電体間隙充填層を形成する誘電体間隙充填層形成工程と、
   前記誘電体間隙充填層を略平坦面になるまで平坦化する平坦化工程と、
   前記誘電体間隙充填層の略平坦面の上方に誘電体ゲッタリング層を形成する誘電体ゲッタリング層形成工程と、
   一つまたは複数のデバイス部品内の一つまたは複数のコンタクト領域の上方で前記エッチング停止層を露出させるために、前記誘電体ゲッタリング層と前記誘電体間隙充填層とを選択的にエッチングするエッチング工程と
   を備える方法。
2. 前記誘電体間隙充填層形成工程は、前記複数のデバイス部品の間の領域を充填するために、ＳＡＴＥＯＳ層またはＨＤＰ ＰＴＥＯＳ層を堆積する工程を備える、請求項１に記載の方法。
3. 前記誘電体間隙充填層形成工程は、前記誘電体間隙充填層を略平坦な面に平坦化するために、化学的機械的研磨工程を使用する工程を備える、請求項１に記載の方法。
4. 前記誘電体ゲッタリング層形成工程は、可動イオンバリア層を設けるために、誘電体間隙充填層の略平坦面の上方にＢＰＴＥＯＳ層、ＰＴＥＯＳ層、ＢＴＥＯＳ層、またはそれらを組み合わせたものを堆積する工程を含む、請求項１に記載の方法。
5. 前記誘電体ゲッタリング層を選択的にエッチングする前に、前記誘電体ゲッタリング層の上方に誘電体キャッピング層を形成する誘電体キャッピング層形成工程をさらに備える、請求項１に記載の方法。
6. 前記誘電体間隙充填層を平坦化するときに安定研磨キャップ層と誘電体間隙充填層とが平坦化されるように、前記誘電体間隙充填層の上方に安定研磨キャップ層を形成する安定研磨キャップ層形成工程をさらに備える、請求項１に記載の方法。