JP2010514226A - 検査レシピ作成システムおよびその方法 - Google Patents

検査レシピ作成システムおよびその方法 Download PDF

Info

Publication number
JP2010514226A
JP2010514226A JP2009543184A JP2009543184A JP2010514226A JP 2010514226 A JP2010514226 A JP 2010514226A JP 2009543184 A JP2009543184 A JP 2009543184A JP 2009543184 A JP2009543184 A JP 2009543184A JP 2010514226 A JP2010514226 A JP 2010514226A
Authority
JP
Japan
Prior art keywords
design
context
inspection
wafer
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009543184A
Other languages
English (en)
Other versions
JP5427609B2 (ja
Inventor
ダフィー・ブライアン
クルカーニ・アショック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of JP2010514226A publication Critical patent/JP2010514226A/ja
Application granted granted Critical
Publication of JP5427609B2 publication Critical patent/JP5427609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/7065Defects, e.g. optical inspection of patterned layer for defects
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】
【解決手段】検査レシピを作成するためのシステムおよび方法が提供される。検査レシピを作成するコンピュータ実装方法には、第1設計およびこの第1設計が製造プロセスを使用してプリントされるウェーハの検査システムの1つ以上の出力特性の獲得が含まれる。本方法には、さらに、第1設計および第1設計がプリントされるウェーハについて獲得した出力の1つ以上の出力特性を使用する第2設計の検査レシピの作成が含まれる。第1および第2設計は異なる。この検査レシピは、製造プロセスを使用して第2設計がウェーハにプリントされた後、ウェーハの検査に使用されるだろう。
【選択図】図1

Description

本発明は、一般に検査レシピを作成するためのシステムおよび方法に関する。一部の実施形態は、本検査レシピが作成される設計とは異なる設計に基づいた検査レシピを作成するコンピュータ実装方法に関する。
以降の記述および例類は、これらが本節に包含されることを理由に、先行技術であるとすることは認められない。
集積回路(IC)設計は、電子系CAD(EAD)、コンピュータ援用設計(CAD)および他のIC設計ソフトウェアなどの方法かシステムを使用して開発できる。この方法およびシステムは、IC設計からの回路パターンデータベースを生成するために使用できる。回路パターンデータベースは、ICの様々なレイヤーに関する複数のレイアウトを表すデータが含まれる。回路パターンデータベース中のデータは、複数のレチクル用レイアウトを決定するために使用できる。レチクルのレイアウトは、一般にレチクルのパターンに特徴を定義する複数の多角形が含まれる。レチクルはそれぞれICの様々なレイヤーのうちの1つを製作するために使用される。ICレイヤーには、例えば、半導体基板の結合パターン、ゲート誘電体パターン、ゲート電極パターン、レベル間の誘電体中の接触パターンおよび金属化レイヤーの上の相互接続パターンが含まれる。
ここに全般的に使用される用語「設計データ」とは、ICの物理的な設計(レイアウト)ならびに複雑なシミュレーションあるいは単純幾何学的演算およびブール演算を通じてその物理的設計から派生したデータを指す。
半導体デバイス設計は、ICの生産の前に様々な手順によって確認される。例えば、半導体デバイス設計は、ソフトウェア・シミュレーションによってチェックされて、全ての特徴が、生産時のリソグラフィに従って正確にプリントされることが確認される。このチェックには、通常、設計規則チェック(DRC)、光学的規則チェック(ORC)および特定の工場およびプロセスに較正されるプロセス・シミュレーションを含む最先端ソフトウェアに基づいた立証といったステップが含まれる。物理的な設計確認ステップの出力は、「ホット・スポット」と呼ばれることもある、多数となりうる潜在的なクリティカルポイントを特定するために使用できる。
ロジックやメモリデバイスなどの半導体デバイスの製造には、多様な種類の特徴や半導体デバイスの多数のレベルを構成するため、数多くの半導体製造プロセスを使用する半導体ウェーハなどの基板処理が含まれるのが普通である。例えば、リソグラフィは、レチクルから半導体ウェーハ上に配置されたレジストまでパターン転送を必要とする半導体製造プロセスである。半導体製造プロセスの他の例には、ケミカルメカニカルポリッシング(CMP)、エッチング、蒸着、ならびにイオン移植が含まれるが、これらに限定はされない。多数の半導体デバイスは単一の半導体ウェーハ上に配置されて製造されると同時にその後、個別の半導体デバイスに分離できる。
検査プロセスはウェーハ欠陥を検出して製造プロセスの歩留まりをより高めて利益をさらに高めるように促進するため、半導体製造プロセス中の様々な段階で使用される。検査は常に、ICなどの半導体デバイス製造の重要な部分となってきた。しかしながら、半導体デバイスのサイズが小型化するにつれ、ちょっとした小さな欠陥でもデバイスの故障原因となりうるので、検査は、満足できる半導体デバイスの成果を挙げているメーカーにとっては尚一層重要となっている。例えば、半導体デバイスのサイズが小型化するにつれて、比較的小さな欠陥でも半導体デバイスの好ましくない異常原因となるので、小型化するサイズのデバイスの欠陥検出が必要となった。
しかしながら、設計規則が小型化するに従って、半導体製造プロセスはプロセス発揮能力の限界により近いところで操業している可能性がある。さらに、また、少しでも小さな欠陥は、設計規則が小型化するに従って電気パラメータに影響を与える可能性があり、これによりますます高感度な検査の必要に追い込まれている。従って、設計規則が小型化するにつれて、検査によって検出される歩留まりに関連する可能性のある欠陥の母数だけでなく、検査によって検出される虚偽欠陥の母数もまた衝撃的に増大している。したがって、ますます多くの欠陥がウェーハ上で検出されうるとともに、欠陥を全て除去するためにプロセスを修正することは困難で、費用が高くなりうる。
一部の方法には、ウェーハ上にプリントされたパターンの物理的な位置へ検査管理領域(例えば、検査が実施されるウェーハ上に形成されたデバイスパターンの区域)を並べることが含まれる。しかしながら、現在では、管理領域は、システム誤差と不完全さによる精度が約2μm程度でウェーハ上にプリントされるパターンに並べることができる。例えば、一部の明視野(BF)検査装置の座標精度は約±1μmである。さらに、現在使用される方法の検査管理領域には、比較的広く、好ましい重要な特徴だけでなく多くの重要ではない特徴も含まれる。設計とプロセスの相互依存性から生じる、手の込んだ三次元的に体系的な「製造し易さを考慮した設計」(DFM)の欠陥を捕捉する検査システムの感度を最大限にしようとして、このシステムはCMP満杯区域などの重要でない区域の何百万ものイベントによって苦しめられてしまう。このような虚偽欠陥の検出は、多くの理由で不利である。例えば、これらの虚偽イベントは検査データを後処理することにより検査結果から取り除く必要がある。さらに、虚偽イベント検出によりDFMアプリケーションの検査システムの最終的に達成可能な感度が制限される。虚偽欠陥データの割合が高いことにより、検査システムのランタイム・データ処理能力にさらに過負荷をかけることもあるので、処理能力の低下および/またはデータ損失の原因にもなる。
検査レシピを生成する多くの現在の方法はデバイス(チップ)に関係している設計データを利用していない。レシピ生成には、様々なイメージング・モードでウェーハがスキャンされる試行錯誤が反復するアプローチが含まれると同時に、個々のスキャンについては検出閾値が変動すると同時に、欠陥は手動でレビューされる(通常、スキャン型電子顕微鏡(SEM)レビューステーション上で)。ダイは、比較的大まかな感度(例えば、アレイ対ロジック)で区域に区分されるとともに、閾値は、虚偽欠陥が多くなり過ぎるほどは検出することなく、重要な欠陥が捕捉されるまで修正される(反復して)。
検査レシピ設定のための既存の方法には、多くの欠点がある。例えば、設計のコンテキストは、これらの方法で活用されない。したがって、様々な感度で検査されることになっている様々な区域内へのダイの分割は、特別なやり方で実施されておりオペレータ毎に変動しうる。さらに、ダイ分割プロセスと閾値選定プロセスは時間がかかると同時に、個々の新しいデバイス毎に繰り返されなくてはならない。1つのデバイスから次のものまで学習された情報を転送する能力はない。しかも、検査システムに数多くのイメージング・モードがある場合、オペレータは、各モード(あるいは前回の経験をもとにしたモードのサンプル集合)を試して、各モードの検出閾値を変えて欠陥をレビューした後、その後の検査に使用するそのデバイスとレイヤーの最良のモードを決める試行錯誤的な方法を使用しなければならない。
従って、上記の方法とシステムに関して、1つ以上の欠点を無くした検査レシピを作成するための方法およびシステムを開発することは有利であろう。
方法、担持媒体およびシステムの様々な実施形態に関する以降の記述は、付帯された請求項の主題を制限するものと如何ようにも解釈してはならない。
ある実施形態は検査レシピの作成用のコンピュータ実装方法に関する。本方法には、第1設計および、この第1設計が、ある製造プロセスを使用してプリントされるウェーハに関する検査システムの1つ以上の出力特性(画像特性などの)の獲得、ならびに、設計属性類と一定の画像特性の間の写像の作成が含まれる。本方法には、さらに、第1設計および出力特性から学習された写像を使用する第2設計(それは、第1設計とは異なる)についての検査レシピの自動的作成が含まれる。検査レシピは、第2設計を使用すると同時に第1設計に使用されたものと同じ製造プロセスを使用してプリントされるウェーハの検査に使用されるだろう。
ある実施形態では、検査レシピの作成には、第1設計、1つ以上の出力特性および第2設計を使用する検査レシピの作成が含まれる。また別の実施形態では、検査レシピの作成には、第1設計、第1設計がプリントされるウェーハについて得られる1つ以上の出力特性ならびに第2設計がプリントされるウェーハの検査システムの1つ以上の出力特性を使用する検査レシピの作成が含まれる。また別の実施形態では、検査レシピの作成には、第1設計の異なる部分ならびに第1設計がプリントされるウェーハについて獲得される1つ以上の出力特性を写像する分類子の作成、第2設計がプリントされるウェーハについての検査システムの出力の獲得、第2設計がプリントされるウェーハについて獲得される1つ以上の出力特性の決定、ならびに、第2設計がプリントされるウェーハについて獲得される1つ以上の出力特性を使用する、第2設計の異なる部分に対するコンテキストの同一性、ならびに、第1設計を使用して構築される分類子の割当てが含まれる。この1つの実施形態では、第2設計に関するコンテキストの分類結果は、コンテキストマップに格納されると同時に、以降の検査されるウェーハに関して分類子の使用を必要とせずに、以降のその設計の検査に使用される。
ある実施形態では、検査レシピの作成には、第1設計および1つ以上の出力特性を使用した第2設計についてのコンテキストマップの作成が含まれる。また別の実施形態では、第1設計および1つ以上の出力特性を使用した第2設計についてのコンテキストマップの作成、ならびにコンテキストマップを使用して検査が実施されるように検査レシピへのコンテキストマップの格納が含まれる。
いくつかの実施形態では、検査レシピの作成には、第1設計および1つ以上の出力特性を使用した第2設計に関するコンテキストマップの作成が含まれると同時に、本方法には第2設計の欠陥レビューレシピを作成するためのコンテキストマップの利用が含まれる。また別の実施形態では、検査レシピの作成には、第2設計中のセル、構造あるいはそれらのいくつかの組合せの階層に基づいた異なる区域タイプにダイを分けることによるコンテキストマップの作成が含まれる。
ある実施形態では、1つ以上の出力特性は、出力に1つ以上のノイズ特性が含まれる。他の実施形態では、本方法には、1つ以上の出力特性を利用した第1設計における異なるコンテキストタイプのマルチダイ統計の決定、ならびに出力の様子およびノイズレベルに基づいた、別々のコンテキストタイプの少なくとも1つのコンテキストサブタイプへの分割が含まれる。他の実施形態における、本方法には、1つ以上の出力特性を使用した第1設計における異なるコンテキストタイプについてのマルチダイ統計の決定、ならびに、同様の1つ以上の出力特性および同様のノイズ特性を有する異なるコンテキストタイプのマージングが含まれる。いくつかのこの実施形態中では、検査レシピの作成には、第1設計、1つ以上の出力特性、ならびに、上述のコンテキストサブタイプおよび/またはマージコンテキストを使用した検査レシピの作成が含まれる。
いくつかの実施形態では、検査レシピの作成には、第1設計および1つ以上の出力特性を使用した第2設計に関するコンテキストマップの作成、ならびにこのコンテキストマップを利用した検査レシピの作成が含まれると同時に、このコンテキストマップには上述の第1設計から学習したコンテキストタイプとサブタイプを使用した第2設計における様々なコンテキストタイプが含まれる。
ある実施形態では、検査レシピの作成には、第1設計および1つ以上の出力特性を利用した第2設計に関するコンテキストマップの作成、ならびに、欠陥検出用の様々な感度閾値が、第2設計中の少なくとも2つの異なるコンテキストについて得られる出力に適用されるといったコンテキストマップを使用した検査レシピの作成が含まれる。他の実施形態では、検査レシピの作成には、第1設計および1つ以上の出力特性を使用した第2設計に関するコンテキストマップの作成、ならびに第2設計がプリントされるウェーハの検査により検出された欠陥が、このコンテキストマップに基づいて分類されるといった、コンテキストマップを利用した検査レシピの作成が含まれる。別の実施形態では、検査レシピの作成には、第1設計および1つ以上の出力特性を利用した第2設計に関するコンテキストマップの作成、ならびに、第2設計がプリントされるウェーハの検査により検出された欠陥がそのコンテキストマップに基づいてグループ化されるといった、コンテキストを利用した検査レシピの作成が含まれる。さらに別の実施形態では、検査レシピの作成には、第1設計および1つ以上の出力特性を利用した、第2設計に関するコンテキストマップの作成、ならびに、第2設計中のシステマティック欠陥機構が、第2設計がプリントされるウェーハの検査結果およびコンテキストマップを利用して検出されるといった、コンテキストマップを利用した検査レシピの作成が含まれる。
ある実施形態では、検査レシピの作成には、1つ以上の出力特性、および第1設計中にある異なる設計コンテキストについての異なる光学モードにおける欠陥検出可能性に基づく、得点関数を使用した光学モードの選択が含まれる。別の実施形態では、この獲得ステップには、第1設計および異なる設計コンテキストおよび対応する出力特性が格納される設計コンテキストに基づいた異なる設計コンテキスト、および対応する出力特性が格納されるレポジトリからの1つ以上の出力特性の獲得が含まれる。さらに別の実施形態では、第1および第2設計は異なるデバイスの設計である。
ある実施形態では、検査システム(その出力は、第1設計がプリントされるウェーハについて得られる)は、検査レシピがそのために作成されている検査システムである。他の実施形態では、第1設計がプリントされるウェーハに関する検査システムの出力は、レシピがそのために作成されている検査システムの光学モードとは異なる検査システムの光学モードを使用して得られる。別の実施形態では、検査システム、第1設計がプリントされるウェーハについて得られる出力は、そのためにそのレシピが作成されている検査システムとは異なっているプラットフォームを有する。
上記の方法の実施形態の各々のステップは、本出願に記載され通り、追加して実施できる。さらに、上記のコンピュータ実装方法の実施形態の各々は、本出願に記載される以外のその他の方法のその他のステップも含んでいる場合もある。さらに、上記のコンピュータ実装方法の実施形態の各々は、本出願に記載されたシステムのうちのいずれによっても実施できる。
別の実施形態は、任意の検査レシピを作成するコンピュータ実装方法の実行用コンピュータシステム上で実行可能なプログラム命令が含まれる担持媒体に関する。本方法には、第1設計および、第1設計が任意の製造プロセスを使用してプリントされるウェーハに関する検査システムの1つ以上の出力特性の獲得が含まれる。本方法には、さらに、第1設計および第1設計がプリントされるウェーハについて獲得される出力の1つ以上の特性を利用した第2設計の検査レシピの作成が含まれる。第1設計と第2設計は異なる。この検査レシピは第2設計がその製造プロセスを使用してウェーハ上にプリントされた後にウェーハの検査に利用されるだろう。
上記のコンピュータ実装方法のステップの各々は、さらに本出願に記載される通りに実施できる。また、コンピュータ実装方法は、本出願に記載される以外のその他の方法のその他のステップも含んでいる場合もある。担持媒体も、また、本出願に記載されるように構成できる。
別のある実施形態は、検査レシピを作成するように構成されたシステムに関する。そのシステムには、第1設計が製造プロセスを使用してプリントされるウェーハについての出力を得るように構成された検査システムが含まれる。システムには、さらに、第1設計および第1設計がプリントされるウェーハについて獲得した1つ以上の出力特性を使用して、第2設計に関する検査レシピを作成するように構成されたコンピュータシステムが含まれる。第1および第2設計は異なる。この検査レシピは、製造プロセスを使用して第2設計がウェーハ上にプリントされた後、ウェーハを検査するために使用されるだろう。このシステムは、さらに本出願に記載されるように構成できる。
また、もう1つのある実施形態は、検査の感度あるいは次のデータソース、最適化構成物あるいはオペレーション、すなわち、設計レイアウト、設計階層、画像データ、ノイズマップ、歩留まりクリティカリィティ、履歴検査結果、光学モード選択用費用関数、データソース間の写像、各データソースの分割方法、画像特性シグニチャ、管理領域コンポーネント生成、管理領域コンポーネントのスケーリングおよび記録、履歴検査結果を利用した信号対ノイズ比の較正、ならびにコンテキストマップ圧縮、のうちの1つ以上を含む欠陥分類精度の最適化のためにコンテキストマップを生成するための、設計に基づいたコンテキストデータ構造あるいは、「レポジトリ」を使用する方法に関する。設計に基づいたコンテキストデータ構造、あるいは、コンテキストマップを生成する「レポジトリ」の利用も、また、本出願に記載されるように実施できる。また、この方法は、本出願に記載される以外のその他のステップも含んでいる場合がある。さらに、この方法は、本出願に記載されたシステムのうちのいずれによっても実施できる。
本発明のさらなる利点は、好ましい実施形態と同時に添付図面への言及に関する次の詳細な記述の恩恵により専門技術者にとって明白になろう。
標準的なコンテキストマップ開発の、ある実施形態およびメンテナンス・フローを例示するフローチャートである。 設計コンテキストがそのパッチ画像をオーバラップさせるセル/構造によって定義されるパッチ画像の、ある実施形態を例示する概略図である。 設計コンテキストがパッチ画像とオーバラップする全ての構造(セル)を含むツリー構造(セル階層)を通るパスとして定義されるパッチ画像の、ある実施形態を例示する概略図である。 可変サイズの長方形のブロック(パッチ)に細分されたダイ区域のある実施形態を例示する、パッチが、それぞれ、セル階層に対するその位置に基づいたコンテキストタイプに割り当てられた概略図である。 設計データベースから設計コンテキストマップまでのコード化ステップに関する、ある実施形態を例示するフローチャートである。 標準的な検査システムに関するデータフローの、ある実施形態を例示するフローチャートである。 画像コンテキストに対する写像設計コンテキストの、ある実施形態を例示するフローチャートである。 与えられた設計を使用してプリントされる多数のサンプルダイのスキャンから派生する画像統計に基づいた、設計コンテキストタイプを分割する/マージする本方法の、ある実施形態を例示するフローチャートである。 コンテキストマップのマルチデータ平面表現構成の、ある実施形態を例示する概略図である。 コンテキストIDを設計するために画像パッチ特徴を写像する分類子のオフライン・トレーニングに関する、ある実施形態を例示するフローチャートである。 コンテキスト同一性に対して新しいデバイスの画像パッチを写像するために、以前に構築された分類子のインライン使用に関する、ある実施形態を例示するフローチャートである。 コンテキストクリティカリィティ、コンテキストによって占められたダイ区域、ならびにそのコンテキスト、つまりはピーク・イベント、分類された欠陥、および欠陥信号シミュレーションを使用するコンテキストに関するその画像モードにおける欠陥検出可能性を使用する、各設計コンテキストの各画像モードを評価する得点関数に関する、ある実施形態を例示するフローチャートである。 検査レシピを作成するコンピュータ実装方法を実行するための、コンピュータシステム上で実行可能なプログラム命令が含まれる担持媒体についての、ある実施形態を例示するブロック図である。 検査レシピを作成するように構成されたシステムの、ある実施形態を例示するブロック図である。
本発明では様々な修正および代替形態が許されるが、その特定の実施形態が、図面中の例を通じて示されると同時に、ここに詳細に記載される。図面は、必ずしもスケール通りではない。しかしながら、図面およびそれに対する詳細な記述は、本発明を、公開された特定の形式に制限するようには意図されていない点が理解されなくてはならない。しかし、これに対して、添付の請求項によって定義されるような本発明の精神および範囲内にある修正、同等物および代替案を全てカバーすることが意図されるものである。
ここに使用されるように、用語「試料」とは、全般的に検査レシピがそのために作成されるウェーハあるいはその他の任意の試料を指す。「試料」、「ウェーハ」という用語は、ここでは相互に入れ替えできるように使用されるが、ウェーハに関して本出願に記載される実施形態は、その他の試料(例えば、レチクル、マスクあるいはフォトマスク)の検査レシピを作成するために構成される、および/または、使用できる点が理解されなくてはならない。
ここに使用される通り、用語「ウェーハ」は、全般的に半導体あるいは非半導体材料から作られた基板を指す。このような半導体あるは非半導体材料の例は、単結晶のシリコン、ガリウム砒素およびインジウム燐化物を含むが、これらに制限されるものではない。この基板は、半導体製造設備の中で一般的に見当たる、および/または、処理できるものである。
1つ以上のレイヤーがウェーハで形成できる。様々なタイプのこのレイヤーは、本技術の中で知られていると同時に、ここに使用される用語ウェーハは、この全てのタイプのレイヤーが形成できるウェーハを包含するように意図される。ウェーハ上で形成された1つ以上のレイヤーは、パターン化できる。例えば、ウェーハは、多数のダイを含むことができて、其々反復可能なパターン化された特徴を有する。この材料レイヤーの構成および処理によって、結局は、完全な半導体デバイスを生み出せることになる。このように、ウェーハには、完全な半導体デバイスの全てのレイヤーが形成されるとは限らなかった基板、あるいは、完全な半導体デバイスのレイヤーが全て形成された基板が含まれる。
ウェーハには、さらに、少なくとも集積回路(IC)の一部、薄膜ヘッドダイ、微小電子機械システム(MEMS)デバイス、平面パネルディスプレー、磁気ヘッド、磁気媒体および光記憶媒体、レーザーなどの光通信学およびオプトエレクトロニクスのデバイスが含まれる場合もあるその他のコンポーネント、導波管およびウェーハ上で処理されるその他の受動コンポーネント、印字ヘッド、またウェーハ上で処理されるバイオチップデバイスが含まれる。
ここに全般的に使用される用語「設計」とは、ICの物理的な設計(レイアウト)および複雑なシミュレーション、あるいは単純幾何学的演算あるいはブール演算を通じた物理的な設計から派生したデータを指す。この設計には、レイアウト情報だけでなく電気的かつ材料設計の情報も同様に含まれる。基本的に、この設計には、任意の「デバイス」作成の中で使用されるあらゆる設計情報が含まれる。また、任意のレチクル検査システム、および/または、その派生品によって得られる任意のレチクル画像は、この設計の1つの「代用」あるいは多数の「代用群」として使用できる。このレチクル画像あるいはその派生物は、本出願に記載された任意の実施形態中の設計の代用として役立てられる。本設計には、共通に所有されるKulkarni他による米国特許出願シリアル番号11/561,735およびZafar他による11/561,659に述べられたその他の設計データあるいは設計データ代用物も含まれるが、両方ともに、2006年11月20日に出願されると同時に、また両方ともに、参照によって、あたかも完全な1セットがここで述べられるかの如くに、ここで組み込まれるものである。
ここで、図に戻ると、図面類が目盛り通りに描かれていない点に留意すべきである。特に、図の要素のうちの一部の目盛りは、要素の特性を強調するために特に大きく誇張されている。図が同じ目盛りで描かれていないことにも留意すべきである。同様に構成できる2つ以上の図の中で示される要素は、同じ参照番号を使用して示された。
全般的に、ここで本出願に記載された実施形態は、検査レシピの作成のために構成される。例えば、実施形態は、設計データを使用して検査レシピを作成するように構成される。本出願に記載された実施形態も、また、検査レシピを作成するために画像および設計情報の両方を使用するように構成される。いくつかの実施形態では、本出願に記載された方法には、また、画像および設計情報の両方を使用して検査、および/または、レビュー用のコンテキストマップを作成することが含まれる。例えば、画像および設計情報の両方を使用して作成されたコンテキストマップは、検査レシピを作成するために使用できる。検査レシピは、ウェーハ検査のレシピにできる。この検査レシピは、さらに当技術分野で周知の任意の適切な検査プロセスのレシピにもできる。用語「レシピ」とは、全般的に、検査プロセスなどの処理を実施する検査システムなどのシステムによって使用できる1つの命令集合として定義できる。
ある実施形態は、検査レシピの作成用のコンピュータ実装方法に関する。本方法には、第1設計および第1設計がある製造プロセスを使用してプリントされるウェーハに関する検査システムの1つ以上の出力特性の獲得が含まれる。第1設計の獲得は、任意の適切な方法で実施できる。例えば、さらに本出願に記載されるように、第1設計は、設計に基づいたコンテキストデータ構造あるいは「レポジトリ」あるいは第1設計が格納されるその他の記憶媒体から得られる。本出願に記載された第1設計および他の設計は、任意の適切なフォーマットで得られると同時に、本出願に記載された実施形態中の設計を使用する前に異なるフォーマットに変換されても、あるいは変換されなくてもよい。
検査システムの1つ以上の出力特性の獲得には、特性が格納される記憶媒体から1つ以上の特性の獲得が含まれる。例えば、その1つ以上の出力特性は、もう1つの別の方法あるいはシステム(例えば、検査システムまたはそれに接続されたコンピュータシステム)によって決定されるとともに、任意の記憶媒体(例えば、検査システムに含まれた記憶媒体あるいは「有線」および/または「無線」部分を含み得る送信媒体によって検査システムに接続された製造データベース)に格納できる。このように、1つ以上の出力特性の獲得には、1つ以上の出力特性の決定が含まれない場合もある。しかしながら、その他の実施形態では、コンピュータ実装方法には、1つ以上の出力特性を決定することによってその1つ以上の出力特性の獲得が含まれる。その1つ以上の出力特性の決定には、上述などの記憶媒体からか、あるいは検査システムを使用してウェーハの検査あるいはスキャンを実施することによって得られる。このように、コンピュータ実装方法には、第1設計がプリントされるウェーハを検査するかスキャンすることが含まれる場合もあるし、含まれない場合もある。第1設計は、任意の適切な製造プロセス(例えば、リソグラフィおよび/またはエッチング)も使用して、ウェーハ上にプリントできる。
第1設計がプリントされるウェーハ用の検査システムの出力には、任意の適切な出力が含まれると同時に、検査システムの構成に依存して変動してもよい。例えば、その出力は、信号、データ、画像、あるいは、ウェーハ(例えば、暗視野(DF)検査システムの場合の)あるいは画像からの散乱光に反応する画像データ、あるいはウェーハ(例えば、明視野(BF)検査システムの場合の)からの反射光に反応する画像あるいは画像データを含んでいてもよい。この検査システムは、KLA−Tencor(カリフォルニア州、サンノゼ市))から市販で入手可能である28xxシステムといった市販の検査システムの場合もある。
ある実施形態では、検査システムは、検査レシピ作成用の検査システムである。別の実施形態では、第1設計がプリントされるウェーハに関する検査システムの出力は、そのレシピが作成される検査システムの光学モードとは異なる検査システムの光学モードを使用して得られる。このように、検査レシピ(例えば、コンテキストマップの生成)の作成に関係して、本出願に記載されたステップのうちのいずれにも使用される検査システム出力は、そのためにレシピが生成されるものとは異なる光学モードを元にする場合もある。例えば、第1設計、および検査システムの1つの光学モードを使用して獲得したウェーハ(第1設計でプリントされた)の画像は、その後、同じ検査システムの異なる光学モードのレシピ(第2設計を使用してプリントされるウェーハ用の)を生成するために使用されるコンテキストマップを利用した区分化を生成させるために使用できる。さらに、検査システムの光学モードは、第2設計の検査レシピに関する光学モードが本出願にさらに記載されるように選択される実例中におけるレシピ設定(例えば、コンテキストマップの生成)に使用されるものとは異なっていてもよい。別の実施形態では、その出力が、第1設計がプリントされるウェーハについて得られる本検査システムには、レシピがこのために作成されている検査システムとは異なるプラットフォームがある。様々な検査プラットフォームには、例えば、電子ビームに基づいた検査システムプラットフォームおよび光学に基づいた検査システムプラットフォームが含まれる場合もある。例えば、第1設計およびウェーハの電子ビーム画像(第1設計を使用してプリントされた)は、その後、DRまたはBFのツール向けの検査レシピ(別の設計を使用してプリントされたウェーハに関する)を生成するために使用されるコンテキストマップを利用した区分化を生成させるために使用できる。
コンピュータ実装方法には、さらに、第1設計がプリントされるウェーハについて獲得した第1設計および1つ以上の出力特性を使用して、第2設計の検査レシピを作成することが含まれる。第1および第2設計は異なると同時に、検査レシピは、製造プロセスを使用して第2設計がウェーハ上にプリントされた後、ウェーハを検査するために使用されるだろう。さらに本出願に記載されるように、第2設計の検査レシピの作成が実施できる。
ある実施形態では、第1および第2設計は、異なるデバイスの設計である。例えば、第1設計は、与えられたデバイス向けであり得ると同時に、第2設計は、異なるデバイス向けである場合もある。第1および第2チップは、設計の異なる部分は本質的に同じかもしれないが、それらには同じ設計を有しないという点で異なるデバイスである。例えば、与えられたセルはその両方に存在してもよいが、レイアウトのその他の部品に対するその位置や接続性は異なっていてもよい。別の実施形態では、1つ以上の出力特性には、第1設計がプリントされるウェーハに関して獲得した出力に1つ以上のノイズ特性が含まれる。例えば、いくつかの実施形態では、本方法には、そのウェーハ「ノイズ」マップを得るための既知の設計レイアウトを使用したデバイスAのスキャンニング、ならびにデバイスAについて観察されたものを元にしたその設計の分析およびそのウェーハのノイズ特性の推論による、違うデバイス(Bという)の検査レシピの生成が含まれる。デバイスAのスキャニングは、検査システムの1つ以上の任意のイメージングあるいは光学モードも使用して実施できる。
検査レシピの作成には、区域へのデバイスBのレイアウトの分割、ならびに様々な区域毎に異なる検出閾値の割当てが含まれる。デバイスBに関する分割および閾値は、デバイスAのノイズマップ、デバイスAの設計およびデバイスBの設計から得られる情報から自動的に生成できる。このように、また、本出願に記載されるように、新しいデバイス用の設計レイアウトが利用可能な場合には、実施形態は、コンテキストマップを作成する1つのデバイス/レイヤーから学習されたコンテキスト対画像特性写像を使用して、同じプロセスを使用して製造される新しいデバイス/レイヤー用のコンテキストマップを自動的に作成する、検査レシピのウェーハ無し設定が構成できる。用語「ウェーハ無し設定」とは、一般に、検査レシピが作成されているデバイスを含むサンプル・ウェーハの使用を必要としない検査レシピの作成を指す。
テスト中のデバイスBの(あるいは、検査レシピがそれについて作成されることになっている)設計データが入手できない場合には、本出願に記載された実施形態に、デバイスAからのデータを使用する画像と設計コンテキストとの間の写像(分類子トレーニング)の学習が含まれていてもよく、これはまた本出願に記載されるように実施されることができる。このように、また、本出願に記載されるように、本方法は、検査レシピの設定を含む場合があって、この場合には、公知のデバイス(これに対して設計データが入手できる)に関するこの分類子のトレーニングならびに、その後に引き続く、この新しいデバイスのコンテキストマップを作成するための新しいデバイス(設計データは利用可能でない)に関する分類子の使用による、設計コンテキスト同一性(ID)に画像(例えば、パッチ画像)を分類する分類子の作成が含まれる。
ある実施形態では、第1設計および1つ以上の出力特性の獲得には、第1設計および1つ以上の出力特性が格納される、設計のコンテキストに基づいたレポジトリからの第1設計および1つ以上の出力特性の獲得が含まれる。例えば、本出願に記載されたレシピ合成のための実施形態では、与えられた製造プロセスを使用する新しいデバイスに関する強固でかつ微妙なレシピを引き出すための設計に基づいたコンテキストデータ構造あるいは「レポジトリ」が使用できる。このレポジトリには、例えば、設計された各種デバイスおよび対応する画像の中で遭遇しそうな全ての設計コンテキスト、ならびに、前のデバイスのスキャンから学習されたノイズ特性を含めることができる。このレポジトリには、任意の適切なフォーマット、構造および構成もあってもよい。
いくつかの実施形態は、次のデータソース、最適化構成物あるいはオペレーション、すなわち、設計レイアウト、セル階層、画像データ、ノイズマップ、歩留まりクリティカリィティ、履歴検査結果、光学モード選択のための費用関数、データソース間の写像、各データソースの分割方法、画像特性シグニチャ、管理領域(CA)コンポーネント生成、CAコンポーネントのスケーリングおよび登録、履歴検査結果を使用した信号対ノイズ比(S/N)較正、ならびにコンテキストマップの圧縮、のうちの1つ以上を含む検査の感度あるいは欠陥分類の精度を最適化するためのコンテキストマップを生成させるように、設計に基づいたコンテキストレポジトリを使用することが含まれる。また、本出願に記載されるように、コンテキストマップを生成するために設計に基づいたコンテキストレポジトリを使用することが実施できる。
ある実施形態では、検査レシピの作成は、第1設計および1つ以上の出力特性を使用した第2設計のコンテキストマップの作成、ならびにこのコンテキストマップを使用した検査レシピの作成が含まれる。例えば、図1は、標準的なコンテキストマップの開発およびメンテナンス・フローの、ある実施形態を例示するものである。図1に示されるように、コンテキストデータソース10は、多くの異なるコンテキストデータソースを含み得る。このコンテキストデータソースには、例えば、物理的な設計(レイアウト多角形、階層、平面図等)、設計属性密度マップ、歩留まりクリティカリィティマップ、検査システムによって生成された画像、画像属性(例えば、ノイズマップ)、履歴検査結果、計測結果などの結果、あるいはそれらのいくつかの組合せが含まれる。
図1に示されるように、コンテキストデータソースは、コンテキストマップシステム12に入力できる。図1に示されるように、コンテキストマップシステムは、コンテキストデータ準備ユーティリティプログラム14、コンテキストレポジトリメンテナンス・ユーティリティプログラム16、コンテキストレポジトリ18、ならびにコンテキストマップ生成ユーティリティプログラム20などの要素を含むことができる。図1に示されるように、コンテキストデータソースは、コンテキストデータ準備ユーティリティプログラムに入力できる。コンテキストデータ準備ユーティリティプログラムは、コンテキストデータソースに関する任意の適切な準備ステップも実行できる。コンテキストデータ準備ユーティリティプログラムは、コンテキストレポジトリの記憶用のコンテキストデータを準備できる。コンテキストレポジトリメンテナンス・ユーティリティプログラムは、コンテキストレポジトリに関する任意の適切なメンテナンス機能を実行できる。コンテキストマップ生成ユーティリティプログラムは、コンテキストマップ22を生成するために本出願に記載されるようなコンテキストレポジトリを使用できる。コンテキストマップは、また、本出願に記載されるような1つ以上の検査用途(例えば、検査用途24)に使用できる。
ある実施形態では、検査レシピの作成は、第1設計、および第1設計がプリントされるウェーハについて獲得された1つ以上の出力特性の異なる部分を写像する分類子の作成を含む。例えば、検査レシピを生成するための方法論は、設計に基づいたコンテキストレポジトリを使用できる。特に、本出願に記載されたレシピ合成用の方法論は、与えられた製造プロセスを使用する新しいデバイスに関する強固でしかも微妙なレシピを引き出すために設計コンテキストに基づいたレポジトリの概念を便利に使用できる。コンテキストに基づいたレポジトリは、チップ・レイアウトに関する設計情報と結び付けられた最初のレシピ生成中に獲得されたウェーハノイズマップを使用できる。
この方法論には、2つの部分が含まれる。最初の部分では、プロセスは、ウェーハ(与えられたデバイス、例えば、デバイスAの)のスキャンおよび、異なるイメージングあるいは光学モード(例えば、01、02、...0m)向けのウェーハに関するウェーハノイズマップの獲得によって特徴付けることができる。デバイスAに関する設計データは、異なる設計コンテキストタイプに対応する区域にダイ区域を分割するために分析できる。その後、画像特性シグニチャに対する設計コンテキストタイプの写像が実行される。このような写像は、上記で参照されたKulkarni他およびZafar他による特許出願で説明された通りに実行できる。この写像の結果は、各コンテキストや各イメ―ジングあるいは光学モードに関するコンテキストノイズシグニチャである場合もある。
このような一例において、コンピュータ援用設計(CAD)で派生させたコンテキストマップがデバイスAに関して生成できる。ダイ画像は、50nmの画素を想定する640ギガの画素ならびに1つが40mmx40mmのダイを含むことができる。ダイ画像は、例えば、32画素によって32画素のブロックに分けることができる。生成されるブロックは、6億4000万個のブロックを含むことができる。1つ以上の特徴がブロック毎に抽出できる。また、画素・ブロックは、例えば、1000個の「コンテキスト」のうちの1つに分類できる(例えば、自然分類によって)。各コンテキストのサンプル画像パッチの獲得もできる。1000個のパッチ画像が約1メガバイトの画像ファイルに格納できる。ダイのコンテキストマップが作成できると同時に、6億4000万個のエントリを含むことができ、これは、200メガバイトに圧縮可能である。画像ファイルおよびコンテキストマップが利用できるとともに、KLARITYオフライン分析、あるいはそれらのいくつかの組合せのために、スキャン型電子顕微鏡(SEM)レビューサンプル・ジェネレーターへの入力としてのインライン自動欠陥分類(iADC)のため、マニュアルレビューのためのレシピ生成(例えば、作成感度区域)中にウェーハ検査システムによって使用される。KLARITYは、KLA−Tencorからの市販の製品である。また、コンテキストクリティカルマップは、全てのマニュアルレビュープロセスの後に更新できる。このマップもレビューサンプリングを稼働させるために使用できる。
このように、CAD生成コンテキストマップは、検査、ビニングおよびその他の欠陥関連の機能向けに作成できると同時に使用できる。例えば、ある実施形態では、検査レシピの作成は、第1設計および1つ以上の出力特性を使用した第2設計用のコンテキストマップの作成を含み、これは本出願に記載されるように実施できる。また、本方法は、第2設計の欠陥レビューレシピの作成用のコンテキストマップの使用を含む。第2設計の欠陥レビューレシピの作成は、第2設計の検査レシピの作成用に本出願に記載されたものに似たやり方で実施できる。KLARITYオフライン分析、あるいはそれらのいくつかの組合せのために、欠陥レビューレシピは、KLA−Tencorから市販で入手可能であるEDR−5xxxレビューSEMなどの市販の欠陥レビューシステムのために作成できる。第2設計の欠陥レビューレシピの作成は、欠陥レビューに関する1つ以上の任意の調整可能なパラメータの選択も含むことができる。
検査レシピの作成は、設計用の「管理領域」(CA)の生成を含めることができる。設計からCAを生成することには、設計データのCAコンポーネントへの変換が含まれる。例えば、重要な幾何形状は、データ・ストリーム(GDS)データ、CADデータあるいは、電子設計自動化(EDA)ツールに関するその他の適切なデータを使用して定義できる。定義されたキー形状は、ダイレイアウトにおいてこの形状の発生を全て識別するために使用できる。このように、GDSデータは、CAコンポーネントに変換できる。特に、GDSデータは、識別されたCAに基づいたCAコンポーネントに変換できる。識別されたCAは、CA GDSファイルを生成するために使用でき、これは、標準EADツールを使用して実施できる。また、コマンドライン・プログラムは、適切にフォーマットされたCA GDSファイルをCAコンポーネントに変換するために使用できる。
CA GDSファイルは、単一レベル階層に基づいて生成できる。さらに、CA GDSファイルの作成は、CA座標の定義、グループIDなどのCA属性とともに、これらの区域の検査の要否を定義するためのレイヤーおよびサブレイヤー写像の使用を含むことができる。また、任意の設計分析がマスク虚偽構造などのCAの決定に適用できる。さらに、設計分析は、区域IDを利用した規則に基づいたビニング(RBB)パフォーマンスの改善、および/または、ランダムおよび/またはシステマティック欠陥に対する感度の改善のためのCAの決定に適用できる。本出願に記載された実施形態は、比較的短時間(例えば、数分)で何千個ものCA(何百万個さえ)を作成できるので有利である。
キーとなる幾何形状もCAの登録やスケーリング特徴を識別するために使用できる。例えば、識別されたCAあるいはCA GDSファイルが作成できる。ウェーハ・レイアウト情報に基づいて作成された1つの「基本」レシピおよびウェーハ・データが登録やスケーリング特徴を識別するために使用できる。さらに、CAの作成には、登録やスケーリング特徴を使用する登録やCAのスケーリングの実施が含まれる。
CAコンポーネントのスケーリングや登録をすることもウェーハ・データを使用して実施できる。例えば、CA座標の登録およびスケーリングには、CAコンポーネントのスケーリングやCAコンポーネントの再登録(コンポーネントが生成された後の)が含まれ、CA生成における誤差を修正し、よりよい精度のために座標を改善するとともに、ウェーハ・レイアウトからのCAコンポーネントの作成を低減する。さらに、CAコンポーネントの登録およびスケーリングは、ユーザからの入力を使用しても実施できる。このCAコンポーネントのスケーリングおよび再登録は、実行可能なコマンドラインであると同時に、CAコンポーネントを修正するだけでなく、オリジナルのCAコンポーネントのバックアップ・コピーを作成する登録、ならびにスケーリングのユーティリティプログラムによって実行できる。
CAの座標の登録およびスケーリングには、ダイサイズによるスケーリング、オフセットのみ、マニュアル係数によるスケーリング、あるいはそれらのいくつかの組合せが含まれる。例えば、オフセットのみの登録およびスケーリングのために、グリッド範囲内のCAコンポーネントの位置が、グリッド範囲内(例えば、x方向にxミクロンだけ全てのCAをシフト、y方向にyミクロンだけ全てのCAをシフト)の1つまたは2つの次元でシフトできる一方、CAコンポーネントのサイズは、シフトされなくてもよい。また、グリッド(例えば、グリッド幅および高さ)のサイズは、この登録やスケーリングでシフトされなくてもよい。ダイに基づいたスケーリングだけについては、座標登録およびスケーリングには、CAが位置するグリッドの幅および/または高さのシフトが含まれるので、グリッド範囲内のCAのサイズや位置がスケーリングできる。このダイに基づいたスケーリングについては、レシピ中のダイサイズは、シフトされなくてもよい。マニュアル係数スケーリングだけに関しては、CAコンポーネントのスケーリングは、1つまたは2つの次元にシフトされてもよく、これにより、1つまたは2つの次元のCAの座標を効果的にシフトできる。さらに、グリッド(例えば、グリッド幅および高さ)のサイズは、この登録やスケーリングにおいてシフトされなくてもよい。上記の登録およびスケーリング方法の2つ以上の組合せについては、CAコンポーネントが1つまたは2つの次元においてスケーリングできると同時に、1つまたは2つの次元でシフトできる。(例えば、x方向にxの係数だけ全てのCAのサイズおよび位置をシフト、y方向にyの係数による全てのCAのサイズおよび位置をシフト、xダイピッチ=xの新しいxダイピッチにするのに必要な同じ係数によるCAのスケーリングおよびシフト、ならびにyダイピッチ=yの新しいyダイピッチにするのに必要な同じ係数によるCAのスケーリングおよびシフト)。この登録およびスケーリングでは、シフトオペレーションは、スケーリングが実施された後に実施できる。さらに、グリッド(例えば、グリッド幅および高さ)のサイズは、この登録およびスケーリングでシフトされなくてもよい。
CA座標の登録およびスケーリングは、多くの異なる方法で実施できると同時に適用できる。例えば、スケーリングは、検査システム(ツール上の)を使用して測定できる。このような一例において、公知の特徴は、検査システムを使用するxおよびyの座標値で測定できる。また、測定は、スケーリング係数を決定するために設計からの見込まれたサイズと比較できる。他の例において、スケーリングは、ユーティリティプログラム中で適用できる。このような一例において、スケーリング誤差があれば、スケーリング誤差は、これらのサイズと同様にCAの位置に影響するだろう。さらに、修正されたCAコンポーネントは、レシピにロードできる。また、シフト量が測定できる。この測定は、スケーリングが正確であることを確認する、および/または検査システムを使用してCAコーナーを識別するとともに、コーナーの位置を、シフト量を決定するための見込まれた位置と比較するために実施できる。さらに、そのシフトは、ユーティリティプログラム中で適用できて、シフトがスケーリングの後に残る誤差の修正に使用できる。修正されたCAコンポーネントも、シフト量を確認するためにレシピに戻されてロードできる。
その後、このレシピは、完成できる。例えば、CAコンポーネントは、任意の適切なシステムの任意の適切な記憶媒体へインポートできる。このような一例で、登録されたCAコンポーネントは、基本レシピにインポートできる。さらに、CAコンポーネントの追加には、検査システム(ツール上の)を使用した基本的なウェーハ・レイアウトの作成が含まれる。この段階で、サンプル・ウェーハは、検査システムが使用できて、ダイサイズを整列させ定義して、ウェーハマップを定義できる。基本的なウェーハ・レイアウトの作成には、これらと、「ゼロから」検査レシピを設定する場合に実施できる残りのステップとが含まれる。CAコンポーネントが追加されるか、あるいはレシピへインポートされて、テストを加えるとともにテスト・パラメータを定義できる。テスト・パラメータには、モード(例えば、アレイ)、光学名、スペクトルモード(例えば、紫外線)、イメージング・モード(例えば、BF)、画素サイズ、焦点オフセット量、閾値モード(例えば、固定の)、閾値、カバー範囲%、スタック許容値、サイズふるい、マージ、xセル幅、実行事前マップ、保存特徴ベクトル、保存画像パッチ、非管理グループ化、非管理グループ化のグループ数、実行非管理グループ化、インラインADC、WISE−NF、およびテスト情報などの任意の適切なテスト・パラメータが含まれる。
CAコンポーネントの追加には、さらにCAコンポーネントを使用したテスト用感度の定義が含まれる。テスト感度を定義する部分として、ユーザ・インターフェースから「インポートグループ」オプションを、ユーザが選択して任意のCAコンポーネントを選択できる。例えば、1つの「ユーザ・インターフェース」中の「インポートグループ」オプションあるいはボタンの選択によりCAコンポーネントインポート対話が開始できる。その後、ユーザは、ブラウズして希望のCAコンポーネントを選択できる。また、対話での「OK」ボタンのクリックによって、選択されたコンポーネントがCAビューに挿入できる。テスト用の感度の定義も、感度向けに最もよく知られている方法および/または履歴検査結果と連携させてCAコンポーネントを使用して実施できる。
CAコンポーネントをインポートした後に、通常にあるいはその他の方法で、実施される通りにレシピ設定が継続できる。さらに、区域に基づいた多重閾値(RBMT)を使用する場合、CAの区域との連結が実行できる。このような一例において、感度は、各RBMT区域について定義できる。また、CAグループは、RBMT区域(閾値)に割り当てられる。このように、感度区域は、設計から生成できる。さらに、EADレイアウト分析出力は、レシピ幾何形状コンポーネント(RBMT)に変換できる。その後、CAコンポーネントは、本出願に記載されるようなレシピ設定に使用できる。さらに、レシピ設定および最適化は、最終レシピを作成する検査システム上などの「ツール上で」完成できる。例えば、CAコンポーネントは、検査システムに送ることができ、レシピ設定および/または最適化用ツール上で使用できるファイルに格納できる。
設計からのCAの作成は、多くの方法で生産工場および研究開発工場の両方に対してツール価値を改善する。例えば、CAを検査に使用することは、ランダム欠陥検出(例えば、ランダム欠陥感度)を改善でき、システマティックな欠陥感度(例えば、プロセス・ウィンドウ・クオリフィケーション(PWQ)使用中の)を高めることにより、システマティック欠陥検出を改善でき、区域に基づく分類を利用して欠陥分類を改善できる。このような一例において、システマティック欠陥検出を改善するために、特定レイヤーの設計が分析されて、システマティックな欠陥性によって影響される可能性がありそうな区域を見つけることができる。CAは、候補区域の周辺にCAを配する設計またはGDSから作成できる。また、CA GDSは、検査レシピへインポートできる。他の例において、設計データによる改善された欠陥ビニング/分類については、特定の物理的な特徴が別個のCAグループIDでラベル付けできて、後の欠陥分析で容易にこれらの区域を識別できる。このように、欠陥のCAグループIDは、欠陥属性として使用され検討できる。
他の実施形態では、検査レシピの作成は、第1設計、検査システムを使用する第1デバイスのスキャニングからの1つ以上の出力特性、および第2設計を使用する検査レシピの作成が含まれる。例えば、第2の部分で、デバイスAと同じプロセスを使用して製造された別のデバイス(例えば、デバイスB)のレシピが、デバイスBの設計コンテキストの分析、および、デバイスAに実施される特徴付けからのデバイスBの設計コンテキストのノイズ特性の推論によって作成できる。別の実施形態では、検査レシピの作成には、第1設計、第1設計がプリントされるウェーハのために獲得した1つ以上の出力特性、および第2設計がプリントされるウェーハに関する検査システムの1つ以上の出力特性を使用した検査レシピの作成が含まれる。例えば、オフラインRBMTトレーニングには、デバイスAの設計が形成されるウェーハの検査システムからのTDI画像などの画像の獲得が含まれる。画像は、検査システム上で(ツール上で)、あるいはオフラインでノイズ解析に使用できる。ノイズ解析は、画像セグメントマップを生成するために使用できるとともに、マップの区分解像度は、ツール上で実施される場合にはほぼ画素・レベルあるいはミクロンに、オフラインで実施の場合にはほぼ画素・レベルにできる。デバイスAの画像セグメントマップは、アレイ区域、ロジック区域、ダミー満杯あるいはその他の「無害」領域、あるいはキー属性に基づいたセグメントへ分割されて、デバイスAの1つ以上の設計属性マップとともに使用して、手動であるいは自動的に実施できる歩留まり関連性および属性を設計するノイズフロア対応を決定できる。この情報は、オフライン自動RBMT設定規則デッキを生成するために使用できる。オフライン自動RBMT設定規則デッキは、レイアウト分析ツールとともに使用して、デバイスBのCAコンポーネントを生成すると同時に、デバイスAからの学習に基づいて特定の検出閾値に各管理領域コンポーネントを割り当てることができる。設計(GDS)から自動的に無害領域を生成することにより、検査領域からダミーパターンの数を実質的に除去することにより、有利に検査領域を縮小できる。さらに、設計から生成されたCAを使用すると、欠陥検出の感度は上昇するのに、同時に虚偽率が減少する場合がある。
幾何形状パラメータ設定のための設計データの使用は、比較的、単刀直入な1つの演習となるが、ここでは言及しない。スキャナおよびレチクルのレイアウト情報を使用するウェーハおよびダイの幾何形状パラメータ設定は、あたかも完全に本出願で述べられるかのごとく参照によってここに組み込まれる、Bevisに、一般に割り当てられた米国特許第6,886,153号に記載される通りに実行できる。本出願に記載された実施形態には、この特許に述べられていたいずれの方法のいずれのステップも含まれる。
検査レシピの設定は、気力がそがれるほどのタスクであってさらにひどくなりつつある。検査の条件およびパラメータ値の選択を自動化する様々な努力がなされている。設計に含まれる十分な設計階層、および物理的セルライブラリが利用可能な場合、レシピ設定は、ある程度まで(特に、製造プロセスのフロントエンドに関しては)は、簡単にできる。設計対製造のチェーンの範囲内で分割することでは、この手法は標準にならないかもしれない。しかしながら、メーカーは、ますます頻度高く、自分達の工場の中で製造する製品に関する設計ファイル形式の一部にアクセスしている。この情報は、レシピ設定にかかわる時間およびコストの改善だけでなく捕捉率およびS/N見通しからのレシピの有効性にも役立てることができる。例えば、明白な派生事項と補足的推論技術の組合せは、利用可能な設計およびウェーハ・トレーニングセット情報から最大限、活用を支援して検査経済を改善するのに使用できる。
さらに本出願に記載されるように、実施形態には、ウェーハノイズやその他のウェーハ特性の表示が含まれる。ウェーハノイズの概念は、あたかも完全に本出願に述べられるかのように、参照によってここに組み込まれる、2007年7月30日に出願された、Kulkarni他により一般に割り当られた米国特許出願番号11/830,485中にさらに詳しく記載されている。本出願に記載された実施形態には、この特許出願に述べられているいずれの方法のいずれのステップも含まれる。
本出願に記載されるように、検査レシピ設定に際してデバイス毎のノイズフロア情報の再利用については、実用的な利益がある。理論的には、比較的複雑なチップと与えられた検査条件について、チップのレイアウトの代表的な均質な区域への分解を利用して、ノイズシグニチャをエミュレートすることができた。このノイズシグニチャは、理論的には、検査レシピパラメータ空間を狭めて、ローカルレイアウト属性、および/または現在および関連する以前のレイヤーの設計レイアウトの機能としてプロセスノイズの統計的表示を使用することにより、前のチップ設計と同じプロセスを使用して製造された新しいチップ設計のレシピの経験的な最適化の間にレビューするのに有用であり得る。新たな設計のノイズ統計単調最適検査パラメータ・ウィンドウ(必ずしも正確な設定ではない)は、レイヤー、技術(ある指定工場における特定の統合処理フロー)、および設計から抽出されたローカルの2次元の(2D)レイアウト属性の機能として適切に合成できる。
均質なレイアウト区域(あるいは完全パラメータ化異種混合区域)のノイズフロア情報は、検査システム照明モード、光学設定、センサーパラメータ、アルゴリズム設定あるいはこれらのいくつかの組合せの機能としてテスト・チップか製品ダイから経験的に得ることができる。関連パラメータ空間の効率的なカバー範囲の応答表面分析実験計画法(DOE)手法は、KLA−Tencorから市販で入手可能な検査システムの「光学セレクター」機能などの機能によって少なくとも影響される。また、この機能は、本出願に記載された実施形態の1つ以上を実施するために変更できる。しかしながら、均質な構造にとってさえも、検査システム上のパラメータ空間は大変なものでありうる。対象欠陥(DOI)のバックグラウンドノイズとの区別には、従来の設定手法における判断が要求される。
S/N較正は、電気的に試験可能な代用品および/またはテスト・チップを使用して実施できる。例えば、検査レシピは、テスト構造などの均質の構造上のS/Nに関して高度に最適化できる。信号とノイズとの間の客観的な仲裁者は、電気的なテスト結果であって、これらの性質および位置のために構造を犠牲にした欠陥を切り分けるために欠点が利用できる場合がある。欠陥が異なる区域に位置する場合、潜在的に欠点を生じうる欠陥はDOIであって、テスト構造に基づいた較正スキームでは十分には把握されない。トレーニングセットに関するマニュアルレビューは、1つの選択肢である。応答表面分析およびshmooプロット概念は、経験的なDOEに基づいたデータ収集中に使用できる。
ある一定の検査レシピを使用する与えられたデバイスの検査中に、コンテキストノイズ・シグニチャデータは、検出された欠陥およびそれらの分類(例えば、致命的、現実的、あるいは有害/無害)から決定される追加の統計で更新できる。検査結果は、また新しいレシピ(新しいデバイス用の)の作成に役立つ各コンテキストの安定性測度の決定にも使用できる。
コンテキストに関連した演繹的な情報には、コンテキスト(例えば、歩留まりに関連する)のクリティカリィティおよびこのコンテキストにクリティカル領域測度が含まれる。ウェーハノイズマップの分析後の与えられたデバイス/レイヤーに関するコンテキスト(コンテキストノイズシグニチャ)に関連した情報には、さらにノイズマップの生成に使用される光学モードも含まれる。この情報には、さらにコンテキストによって占められるダイ区域が含まれる。さらに、この情報には、ウェーハ(例えば、この平均グレーレベルコンテキストの分布、このコンテキスト中の最小/最大グレーレベルの分布、グレーレベル・ヒストグラムの標準偏差の分布、ならびにpが例えば、約1%、約5%等に相当しうる場合のグレーレベル・ヒストグラムの下部中のp番目パーセンタイル順位点の分布、)に関する、全てのダイにわたるこのコンテキストのグレーレベル・ヒストグラムの分布が含まれる。この情報には、ウェーハのダイ対ダイまたは全てのダイにわたるこのコンテキスト中の画素に関するダイ対標準の参考ダイ差異ヒストグラム(アラインメント後の)の分布(例えば、最大絶対差異分布およびpが、例えば、約0.001%、約0.1%等に相当しうる場合の差異ヒストグラム中のp番目のパーセンタイル順位点の分布)が含まれる。
検査の実施結果としてのコンテキストノイズシグニチャに追加される情報には、このコンテキストで検出されたダイに関する平均欠陥数が含まれる。この情報には、さらに1個のウェーハ全体のダイ当たりの欠陥の変動性が含まれる。このウェーハ全体のダイ当たりの欠陥の変動性は、エッジダイ(ウェーハ端近くに位置するダイ)とウェーハ中心のダイ間の差異あるいはウェーハ・セクター付近の変動性の測定値に基づいて決定される。例えば、この情報には、ウェーハ全体のDOI、現実および虚偽の欠陥数の変動性が含まれる。変動性には、エッジダイと中心ダイ間のその他の差異あるいはウェーハ・セクター付近の変動性の測定値が含まれる。さらに、この情報には、全てのダイの平均欠陥信号(最大差)および欠陥信号標準偏差が含まれる。この情報には、また、全ての分類欠陥(分類は自動的あるいは手動である)に関してダイ当たりに検出される、平均見積欠陥サイズおよびサイズの標準偏差および/またはDOI、現実、虚偽の欠陥の平均数が含まれる。コンテキストノイズシグニチャに追加される情報には、上記の唯一のタイプの情報あるいはそれらのいくつかの組合せが含まれる。
ある実施形態では、検査レシピの作成には、第2設計中のセル、構造あるいはそのいくつかの組合せの階層に基づいた異なる区域タイプに1つのダイを分けたコンテキストマップの作成が含まれる。例えば、本方法には、レイアウトにおいて利用可能なセル階層情報を使用してダイレイアウトを指定する、設計データからのコンテキストマップの生成が含まれる。このように、コンテキストマップは、ダイのセル・レイアウトから生成できる。例えば、設計に基づいたコンテキストマップの作成の1つの方法には、セル階層およびレイアウトを利用したダイ区域のブロックへの細分化が含まれる。この方法では、ダイは、設計セル/構造階層に基づいた区域へ分けられる。セル階層はダイの機能分割を表すので、区域へダイを分ける自然な方法を示しているため、セル階層は、区域タイプによりそれぞれ幾何形状特徴の別個の配置が表わされる。さらに、本出願に記載された実施形態は、別個の区域タイプへダイ表面を自動的に分けるようにセル/構造階層の使用を目的に構成でき、従って、設計に基づいたコンテキストマップを作成できる。セル階層情報も別個のカテゴリーにダイの区域を分類するために使用できる。
本出願に記載された実施形態には、区域へダイを分けるためのチップ・レイアウトの構造階層の分析、およびそれとオーバラップする全ての構造のリストを使用した各区域のラベル付けが含まれる。図1aは、パッチとオーバラップするセル/構造によって定義できるパッチ26の1つの例を示す。座標空間のパッチの範囲とオーバラップする設計レイアウト内のセルが、ダイ上のいずれかの任意の区域(パッチ)にラベル付けできる。例えば、図1aの中で示されるパッチは、セル/構造階層28中のセルC1、C2、C3、C4、C6およびC9とオーバラップする。セルの階層は、セル・ラベルからセル・ラベルまでを指す矢印によって図1aの中に示される。(例えば、ラベルC1からラベルC2までの矢印は、セルC1がセル/構造階層においてセルC2より高いことを示す)。図2は、パッチとオーバラップする全ての構造(セル)を含むツリー構造を通るパスとして定義される図1aの中で示されるパッチの1つの例を例示する。このように、オーバラップは、ツリーダイヤグラム(図2に示されるものなどの)の中の1つのノード集合として示すことができ、これは、デバイスのレイアウトにおけるこれらのノードの階層を示すものである。
図3は、サイズが可変の長方形のブロック(パッチ)に細分されたダイ区域30の1つの例を例示する。パッチは、それぞれ、設計階層に関してパッチの位置に基づいたコンテキストタイプに割り当てられる。このように、ダイ領域は、可変グリッドの中で細分できる。図3は、ラベルがそれ(つまり与えられたパスの範囲にオーバラップする範囲があるセル)に結びつくセル階層中のパスが長方形にそれぞれラベル付けされる場合のダイ表面のオーバラップしない長方形への区切り方を示す。このように、グリッド・パスにより、それぞれパッチに対応するセル・パスが記録される。
上述されるように決定される同じ構造リストを有する区域は、単一の設計区域タイプに分類できる。図4は、設計データベースから設計コンテキストマップまで実行できるコード化ステップを例示する。特に、図4は、構造階層に基づいたダイ区域のコード化方法を示し、これにより、設計区域タイプの中への区域の写像が作り出される。さらに、図4は、マップの「画像」を作成する画素グリッド上における設計に基づいたコンテキストマップのデジタル化方法を示す。
特に、図4に示されるように、GDSファイル、OASISファイルあるいは他の適切なデータ構造のファイル、またはデータベースなどのデータ構造で格納された設計データ32は、可変サイズ・グリッド・パッチを含むセル・グリッドを作成するステップ34で使用される。可変グリッドは、さらに、上述のように、また、図3に示されたように構成できる。可変グリッドは、規則的なグリッド38あるいは画素の中へのセル・グリッドの量子化を実行するために、図4に示される方法のステップ36で使用できる。画素グリッドは、検査画素サイズあるいは一部のより大きなサイズ(例えば、図4に示されるような3画素x3画素)のレベルで定義できる。この画素(あるいはミクロ区域)は、それぞれ、図4に示されるように、混合グリッド調停40によって決定できる設計コンテキスト(図4に示されたように)の混合体を含むことができる。画素かミクロ区域に2つ以上設計コンテキストが含まれる場合、コンテキストを優先させる一部の方法が、画素またはミクロ区域に最終のコンテキストIDを割り当てるために使用できる。図4に示されるように、本方法には、本方法のステップ36で生成された規則的なグリッドを使用するステップ42にコードブック生成が含まれる。コードブックは、パス、度数およびコードに関する情報を含むデータ構造44でもある。
図4のステップ46で示されるように、本方法には、設計コンテキストマップ48を生成する生成コードブックを使用するコンテキストマップコード化が含まれる。このマップの重要な(よりロスの少ない)圧縮は、例えば、ハフマンコード(文献で入手可能なその他の方法の中で)によって実行できる。ハフマンコードでは、与えられたコンテキストタイプ(多くのコンテキストタイプが潜在的にあり得るので)をコード化するために使用されるビットの数は、コンテキストタイプの出現度数に反比例する。1レイヤーの圧縮は、連長コード化の使用により、例えば、達成できる。それは、当業者に知られている情報を圧縮する方法である。こうして、最終の圧縮した設計に基づいたコンテキストマップが作成される。
ある実施形態では、検査レシピの作成には、第1設計および第1設計の1つ以上の出力特性を使用する第2設計のコンテキストマップの作成が含まれる。各コンテキストの閾値が決定できる。例えば、1つのこの実施形態では、検査レシピの作成には、コンテキストマップを使用する検査レシピの作成が含まれており、欠陥検出用の異なる感度閾値が、第2設計中の少なくとも2つの異なるコンテキストに関して獲得した出力に適用される。さらに、異なる感度の検査区域が、デバイスのコンテキストマップから自動的に派生でき、また、各コンテキストの閾値が決定できる。別のこの実施形態では、検査レシピの作成には、コンテキストマップを使用する検査レシピの作成が含まれて、第2設計がプリントされるウェーハの検査により検出された欠陥がコンテキストマップに基づき分類される。1つの付加的なこの実施形態では、検査レシピの作成には、コンテキストマップを使用する検査レシピの作成が含まれて、第2設計がプリントされるウェーハの検査により検出された欠陥がコンテキストマップに基づいてグループ化される。別のこのような実施形態では、検査レシピの作成には、コンテキストマップを使用する検査レシピの作成が含まれて、第2設計がプリントされるウェーハおよびコンテキストマップを検査する結果を使用して、第2設計中のシステマティック欠陥機構が検出される。
上述のようにシステマティック欠陥機構を分類し、グループ化し(あるいはビニング)し、検出することは、ランタイム・モードで実行される。例えば、コンテキストマップは、上述のように、また、図4に示されたように作成できる。このマップは、例えば、ウェーハ検査システムによって使用され、異なる区域の中で感度を制御すると同時に、これらの設計コンテキストによって欠陥を分類する(ビニング)。さらに、このコンテキストマップは、欠陥検出用に様々な感度閾値を適用し、欠陥をグループ化したり、分類したりするとともに、システマティック欠陥機構を検出するために使用できる。例えば、コンテキストマップは、様々な検出感度で検査することができるダイの区域を自動的に定義する検査レシピを作成するため、および/または、半導体デバイス検査システムによって見つかった欠陥を1つ以上の異なるランダムまたシステマティックなカテゴリーに分類するために使用できる。また、本出願に記載されるような機能に基づいたダイ表面の仕分けにより、自然な方法が提供されて、欠陥をグループ化し、かつ少数の区域タイプ中でクラスタに分かれる傾向がある欠陥機構をシステマティックに検出する。さらに、このコンテキストマップは、様々なコンテキストに生じる欠陥レビューのサンプル計画を作成するために使用できる。また、ウェーハ上、あるいは設計の中の特定の物理的特徴、および/または、検出された欠陥は、別個のCAグループIDかコンテキストIDで「ラベル付け」できるとともに、これらのIDは、任意の適切な欠陥分析が含まれる後の欠陥分析での物理的特徴、あるいは欠陥を容易に識別するために使用できる。欠陥検出用の様々な感度閾値の適用、欠陥のグループ化あるいは分類、ならびにこのコンテキストマップを使用するシステマティック欠陥機構の検出も、また、Kulkarni他およびZafar他による上記の参考文献として載せられた特許出願の中で記載したように実施できる。
他の実施形態では、様々なコンテキストマップが、検査中に様々なアプリケーションに使用できる。例えば、図4aには、入力としてアプリケーション特化コンテキストマップを利用した検査アプリケーションデータ・パイプラインの1つの例が例示される。例えば、図4aの中で示されるように、標準的な検査システムデータ・フローには、1つ以上の検出アルゴリズム52が適用できる生のセンサー・データ50(ランタイム・データあるいは保存データ)が含まれる。1つ以上の検出アルゴリズムには、任意の適切な検出アルゴリズムも含まれる。1つ以上の虚偽フィルタリングアルゴリズム54が、生のセンサー・データに対する1つ以上の検出アルゴリズムの適用によって検出される欠陥に適用できる。1つ以上の虚偽フィルタリングアルゴリズムには、任意の適切な虚偽フィルタリングアルゴリズムも含まれる。1つ以上のビニングアルゴリズム56が、1つ以上の虚偽フィルタリングアルゴリズムの出力に適用できる。例えば、1つ以上のビニングアルゴリズムが、非虚偽欠陥(例えば、1つ以上の検出アルゴリズムによって検出された欠陥母集団からフィルタされない欠陥)に適用できる。1つ以上のビニングアルゴリズムには、任意の適切なビニングアルゴリズムも含まれる。1つ以上の後処理アルゴリズム58が1つ以上のビニングアルゴリズムの出力に適用できる。1つ以上の後処理アルゴリズムには、Kulkarni他およびZafar他の上記の参考文献として載せられた、特許出願に述べられた1つ以上の後処理ステップを実行するように構成できる、任意の適切な後処理アルゴリズムも含まれる。さらに、本出願に記載されたアルゴリズムのうちのどれでもこれらの特許出願で記載される通り、検出、虚偽フィルタリング、およびビニングを実行するように構成できる。オフライン分析60は、1つ以上の後処理アルゴリズムの出力について実施できる。オフライン分析には、Kulkarni他およびZafar他の上記の参考文献として載せられた特許出願に述べられた任意の1つ以上のステップといった任意の適切なオフライン分析も含まれる。
図4a中でさらに示されたように、アプリケーション特化コンテキストマップは、上記の標準的な検査システムデータ・フローの各ステップで使用できる。アプリケーション特化コンテキストマップは、与えられた検査ステップのフォーマットおよびコンテキストにおいて異なっていてもよい。例えば、異なるコンテキストマップは、欠陥検出、虚偽フィルタリング、ビニング、他の後処理およびオフライン分析に使用できる。特に、コンテキストマップ62は、ウェーハ上の欠陥を検出するために検出アルゴリズム52とともに使用できる。コンテキストマップ64は、虚偽をフィルタする虚偽フィルタリングアルゴリズム54によって使用できる。コンテキストマップ66は、欠陥をビニングするビニングアルゴリズム56により使用できる。コンテキストマップ68は、他の後処理アルゴリズム58によって使用できると同時に、コンテキストマップ70、オフライン分析60によって使用できる。様々なコンテキストマップは、さらに本出願に記載されると同時に、Kulkarni他およびZafar他による上記の参考文献として載せられた特許出願で記載されるこれらのステップの各々で使用できる。
上記で記載されるような異なる検出感度を備えた区域の定義は、他の(それほどクリティカルでない)コンテキスト区域からのプロセスノイズをシステムあるいは検査結果に与えずに、ある一定のコンテキストに生じる致命的欠陥の捕捉を有利にする。例えば、ある特定レイヤーの設計は、無視区域として指定されるかあるいは、異なる感度区域へ分離されて、検査から取り除くことができる、高いノイズ性能(例えば、ダミー性能、レジストレーション・マーク)を見つけることによって虚偽率を減少させるように分析できる。上記で有利に記載されるようなコンテキストによって欠陥を分離することにより、設計および/または製造エンジニアを支援して、設計および/または製造プロセスを適切に修正して、1つ以上の欠陥原因機構を訂正すると同時に、歩留まりを向上させるために使用できる情報が提供される。「自動閾値化」アルゴリズムが欠陥検出に使用される場合、コンテキストマップを伴う類似特性区域によってダイを分けることは、区域によって異なる感度を明示的に設定することさえしない検査感度にとって、有利でありえるのは至極当然である。
画像形式へコンテキストマップをデジタル化する代わりに、長方形の1集合として設計空間(例えば、ナノメータ解像度まで)のコンテキストマップをメンテナンスできる。これらの長方形の座標は、様々な区域の中で、例えば、感度を制御するとともにこれらの設計コンテキストによって欠陥を分類する(ビニング)ウェーハ検査システムによって使用できる。
ある実施形態では、検査レシピの作成には、第1設計およびその1つ以上の出力特性を使用する、第2設計のコンテキストマップの作成ならびに、このコンテキストマップを使用する検査レシピの作成が含まれる。1つのこの実施形態では、コンテキストマップには、第2設計の異なるコンテキストが含まれるとともに、このコンテキストマップの作成には、同様の1つ以上の出力特性および同様の出力ノイズ特性がある異なるコンテキストタイプのマージが含まれる。このように、任意のコンテキストマップは、画像特性から生成できる。例えば、区域の画像特性は、分析されて(例えば、互いに比較される)ノイズレベルと外観に基づきこれらの区域をグループ化できる。少なくとも同様のノイズレベルおよび外観をもつ区域は、一まとめにされ、異なるノイズレベルおよび外観をもつ区域とは分離できる。従って、欠陥検出閾値は、比較的低いプロセスノイズがある区域中では、これらの領域のより敏感な検査を考慮に入れて、下げられる。
いくつかのこの実施形態では、写像は、コンテキストおよび光学特性の間で行える。例えば、写像は、上記の設計に基づいたコンテキストタイプ(区域)、および上記の画像に基づいたコンテキストとの間で行える。例えば、たとえ設計レイアウトの分析が何百個あるいは何千個もの異なるコンテキストタイプになってもよいとしても、ウェーハ検査システムは、検査システムの解像度制限によりコンテキストタイプの全ての間を区別できない場合がある。したがって、いくつかの設計コンテキストは、設計コンテキストの画像特性に基づいた1つのグループに写像できると同時にマージもできる。このように、検査システムに関する限り「類似して」見える設計コンテキストは、マージできる。反対に、同様の設計コンテキストが、例えば、イメ―ジング・アーキテクチャーに関する設計コンテキストに対応する幾何形状の向きにより、検査システムとは、異なっていそうでもよい。同様のやり方で、設計コンテキストの異なる部分が検査システムとは異なりそうな場合、設計コンテキストは、2つ以上のサブコンテキストに区別できるし分割もできる。マージ/分離操作もまた本出願に記載されるように行える。
1つのダイのコンテキストマップは、比較的大きい(例えば、数百ミクロンの正方形)か、あるいは比較的小さくてもよい(例えば、3画素x3画素、あるいは5画素x5画素でかつ、画素が約50nm程度の場合もある)オーバラップしない長方形区域へのダイ領域の任意分割である。このマップは、規則的なグリッド(例えば、セルから構成した、各々、ダイ全体をNxN画素モザイク模様にした)か、あるいは不規則(つまり、ともにダイをカバーする様々なサイズのオーバラップしない長方形区域)であってもよい。この分割は、ダイレイアウト(各ブロックタイプの記号名を伴った)を出力できる、場所およびルート・ソフトウェアなどのEADツール、ダイの各区域の相互連結密度を規定する渋滞マップ、あるいはダイを機能、欠陥感度あるいは他のある基準に基づいた区域に分割する他の任意の分析ツールによって生成できる。
ちょうど設計コンテキストがレイアウト、クリティカリィティ、設計余裕等に基づいて定義できるように、各ダイ区域の画像特性(例えば、ウェーハ検査システムによって獲得した1つ以上の画像の1つ以上の特性)は、画像コンテキストにグループ化できる。したがって、コンテキストが様々な感度を伴う検査区域を定義するために使用される前に、もしこれらのクリティカリィティ程度が根本的に異ならなければ、「検査システムにとり等価な」コンテキストをマージすることは便利でありえる。例えば、与えられた設計コンテキストは、これらのコンテキストのサブ区域の画像特性に基づいたサブコンテキストへ分割できる。これらの設計コンテキストは、ウェーハ検査システムのイメージング・サブシステムに外観およびノイズ特性において類似してように見えるので、多数の設計コンテキストが同じ画像コンテキストに写像できる。
画像コンテキストに設計コンテキストを写像する1つの例が、図5にグラフ式に示される。例えば、図5に示されるように、設計から生成されたコンテキストマップ72は、ウェーハノイズマップ74と一緒に使用して、フレームおよび設計コンテキストによって仕分けされたウェーハノイズマップ76を生成できる。さらに、設計から生成されるコンテキストマップ72は、ウェーハノイズ74とともに使用して、フレームおよび画像コンテキストによって仕分けされるウェーハノイズ78を生成できる。図5にさらに示されるように、フレームおよび設計コンテキストによって仕分けられ、フレームおよび画像コンテキストによって仕分けられたウェーハノイズマップを使用して、画像コンテキストがグリッドの1つの軸芯に沿って写像され、設計コンテキストがグリッドの異なる軸芯に沿って写像される、設計コンテキストおよび画像コンテキストの間の写像80を生成できる。さらに、図5に示されるように、画像コンテキスト解析82が、本出願に記載されるように実施されて画像コンテキスト84をマージする。したがって、設計および画像コンテキストの間の写像86が、設計コンテキスト解析88の結果および画像コンテキスト84を使用して実施できる。このように、図5に示される写像には、画像コンテキストへの設計コンテキストの1:1写像、単一の画像コンテキストへの多数の設計コンテキストの写像、および多数の画像コンテキストに分割された単一の設計コンテキストの写像が含まれる。
設計コンテキストをマージする1つの方法は、コンテキストのノイズシグニチャ間の類似性測度を使用できる。例えば、N次元空間の特徴ベクトルとして上にリストされたノイズシグニチャ測度、類似した特徴ベクトルをもつコンテキストの、処理がマージできる。最も近いものによる支配規則が、コンテキストをクラスタに分けるために使用できる。クラスタリングの中で使用できるあるヒューリスティックスは、次のものが含まれる。すなわち、
コンテキストのクリティカリィティ値が比較的遠く離れて存在する場合、コンテキストはマージされない、
コンテキストのグレーレベル分布が本質的に異なる場合、コンテキストはマージされない、
コンテキストの差異ヒストグラムが本質的に異なっているように見える場合には、たとえグレーレベル分布が類似しても、コンテキストはマージされない、
1つのコンテキストがウェーハ全体にわたって比較的高い流動性を持っており、他のコンテキストが持っていない場合、たとえ両方のコンテキストが平均的に同様のグレーレベル分布および差異分布を示しても、コンテキストはマージされない、
与えられた設計コンテキストの画像コンテキストベクトルが画像特性に比較的広い変動幅を持っている場合、設計コンテキストは、対応する画像コンテキストのサブグループへのクラスタ分けに基づいてサブコンテキストへ分割して、あるサブグループ内のセルが互いに似ていると同時に、他のサブグループのものと異なるようにできる、
か、あるいはこれらのいくつかの組合せである。
上記の規則が実施されて、コンテキストに同様のレベルのクリティカリィティ、同様のグレーレベル分布、ならびに同様のダイ対ダイあるいはダイ対標準参照ダイ差異分布がある場合のみ、コンテキストがマージされることが保証できる。
ある実施形態では、本方法には、第1設計においてその1つ以上の出力特性を使用した、異なるコンテキストタイプのマルチダイ統計の決定、ならびに出力の外観およびノイズレベルに基づいた、少なくとも1つの異なるコンテキストタイプのコンテキストサブタイプへの分割が含まれるとともに、検査レシピの作成には、第1設計、1つ以上の出力特性およびコンテキストサブタイプを使用した検査レシピの作成が含まれる。例えば、検査コンテキストマップを作成するために画像および設計コンテキスト情報を分割および/またはマージするプロセスは、図6に示される。特に、図6は、複数のサンプルダイのスキャンから派生した画像統計に基づいた設計コンテキストタイプを分割および/またはマージする方法のある実施形態を例示している。さらに、本方法には、設計セル/構造階層、およびサンプル・ウェーハ上の1つ以上のダイのスキャンから派生する画像特性に基づいた区域への1つのダイの自動的な区分化が含まれる。例えば、図6に示される方法には、同様の画像統計(ウェーハ上の複数ダイのスキャンから派生した、)を伴う区域タイプのマージあるいは区域タイプのサブ区域への分割が含まれて、検査レシピ用区域の最終集合を定義する。このように、図6に示されるように、複合のダイ92からの画像統計を使用して修正される設計コンテキストマップ90および設計に基づいたコンテキストは、設計および画像のコンテキストマップ94を生成するために使用できる。例えば、図6に示されるように、「スーパー画素」(例えば、3画素x3画素)統計96は、ウェーハ100上のダイ中のミクロ区域98について決定できる。特に、サンプル・ウェーハ100のダイ列102はスキャンできると同時に、上述されるように定義された区域の個々のミクロの区域(例えば、3画素x3画素)についての統計が決定される。
スーパー画素統計は、ステップ104で使用できて、区域タイプが多数のクラスタを持っているかどうかを判断する。区域タイプに多数のクラスタがない場合、本方法には、ステップ106で示されるように、区域に手をつけずそのままにしておくことが含まれる。区域タイプに多数のクラスタがある場合、本方法には、ステップ108で示されるように、サブタイプへ区域タイプを分割することが含まれる。例えば、区域タイプがイメージング特性に基づいたミクロ区域の異なるサブ母集団を示す場合には、その区域タイプは、結局、サブ区域に分割できる。このように、本出願に記載された実施形態は、各設計コンテキストタイプの画像からマルチダイ統計を集めて外観およびノイズレベルに基づいたサブタイプへコンテキストタイプを分割するように構成できる。
本方法には、さらにステップ110で示されるように、2つ以上の区域タイプが同じ画像統計を本質的に持っているかどうかの判断が含まれる。区域タイプに同じ統計が実質的にない場合、区域タイプは、ステップ112で示されるように、触れずにそのままにしてよい。区域タイプに同じ画像統計が実質的にある場合、本方法には、ステップ114で示されるように、区域タイプのマージが含まれる。このように、これらのイメージング特性に基づいて、2つ以上の区域タイプの違いが判別不能な場合、2つ以上の区域タイプは、単一の区域タイプにマージできる。このように、本出願に記載された実施形態は、同様の画像特性およびノイズ特性がある区域またはコンテキストのタイプをマージするように構成できる。
図6にさらに示されるように、無修正区域タイプ、分割区域タイプ、およびマージ区域タイプは、設計および画像のコンテキストマップ94の作成かあるいは修正に利用できる。このようにして、画像特性に基づいた設計区域タイプに関して実行される分割/マージ操作により最終的な検査領域タイプが生じることになる。
上述されるように、1つの画素あるいはミクロ区域に2つ以上の設計コンテキストが含まれる場合、コンテキストを優先させるある方法が、画素あるいはミクロ区域に最終的なコンテキストIDを割り当てるために使用できる。また、コンテキストマップは、多数の属性について生成できる。例えば、図6Aの中で示されるように、あるマルチデータ平面のコンテキストマップの構成の1例の中で、単一の2Dコンテキストマップデータ平面が、コンテキスト属性毎に生成できる。例えば、個々のコンテキストマップデータ平面118、120および122は、異なるコンテキスト属性について生成できる。データ平面は、それぞれ区域に分割することができ、その各々には、そのコンテキストマップ平面によって表される特定の属性に対する量子化された値が割り当てられる。図6aの中でさらに示されるように、この多重データ平面コンテキストマップ中のどの地点でも、属性ベクトルが、多重データ平面コンテキストマップ116から生成できる。属性ベクトルには、その地点での各コンテキストマップ平面をもとにした値が含まれる。
ある実施形態では、第2設計は、本方法の中では使用されない。例えば、本出願に記載された実施形態には、画像および設計コンテキストの間の写像の自動学習が含まれる。例えば、上述されるように、与えられたデバイス(例えば、デバイスA)の設計データ、ウェーハノイズマップおよび画像データは、デバイスAと同じプロセスを使用して製造される新しいデバイス(例えば、デバイスB)の検査レシピを合成するために使用できる。これまで、デバイスBの設計データは、本出願に記載された方法での使用に利用可能であるものと考えてきた。しかしながら、デバイスBの設計レイアウトが本出願に記載された方法での使用に利用できない場合でも、写像は、今までどおりデバイスAの設計および画像を使用して決定できる。
上述されるように、ある実施形態では、検査レシピの作成には、第1設計、および第1設計がプリントされるウェーハについて獲得される1つ以上の出力特性の異なる部分を写像する分類子の作成が含まれる。このある実施形態では、検査レシピの作成には、さらに、第2設計がプリントされるウェーハの検査システムの出力の獲得、第2設計がプリントされるウェーハについて得られる1つ以上の出力特性の決定、ならびに、第2設計がプリントされるウェーハについて得られる1つ以上の出力特性および第1設計を使用して構築された分類子を使用した、第2設計の異なる部分へのコンテキストIDの割当ても含まれる。例えば、コンテキストIDに画像パッチを写像するための分類子のインライン使用の基本概念は、図7aおよび7bの中で示される。特に、図7aには、画像対設計コンテキストマップのオフライン・トレーニングが例示される。例えば、図7aは、その最も可能性の高いコンテキストへ画像パッチを写像する写像関数(分類子)の作成のためのチップ(デバイスA)の設計レイアウト、およびチップ(デバイスA)の検査スキャンから獲得した画像の使用方法を示す。特に、図7aの中で示されるように、デバイスAのダイ設計126のコンテキストセル124は、コンテキストID128を決定するために使用できる。さらに、デバイスAのダイ画像132中の1つのセルの画像パッチ130は、パッチ画像のうちの1つ以上の特徴134を決定するために使用できる。コンテキストIDおよびパッチ画像の1つ以上の特徴は、分類子トレーニング136に使用できる。分類子トレーニングは、オフラインで実施できる。例えば、分類子トレーニングは、ダイ画像(デバイスAの)が格納された後、オフラインで実施できる。分類子トレーニングは、分類子138を生成するために使用できる。このように、分類子は、オフライン・トレーニングの出力に含まれていてもよい。
ダイには、特定のコンテキストの例が多数ありえるので、分類子をトレーニングするための特定のコンテキストの適切なサンプルがある。さらに、多くのコンテキストが検査システム(つまり、コンテキストの画像は、特徴空間で本質的に類似したように見えてもよい)に対して区別不能であることがありえるので、分類子の誤分類率が決定できる。分類子の中で使用される特徴は、生の画素データ、あるいは信号自身あるいは生の画素データから派生した特徴、あるいは、背景を分類するためにiADCの中で使用される特徴のような信号でありえる。「正解データ」あるいは「真分類」は、設計コンテキストによって提供される。設計コンテキストの粒度(「コンテキストセル」)は、比較的粗い場合もあるし(例えば、約1μmx約1μm)、あるいは比較的細かい場合もある(例えば、約0.1μmx約0.1μmあるいは約1〜2設計規則サイズ)。
このトレーニング出力は、基本的に分類子を表す関数(例えば、探索テーブル、あるいは最近傍分類子、あるいは規則、あるいはトレーニング特徴ベクトルの集合、あるいはハイブリッド、あるいはニューラルネット)である。検査スキャン(図7bを参照)中に、検査デバイス(デバイスB)のダイ画像140が得られる。画像は、適切な粒度(コンテキストセルに)に分離できる。図7bで示されたように、1つ以上のパッチ画像特徴142がダイ画像140中の画像パッチ144から決定できる。特徴はセルから抽出でき、また、セルは、以前にトレーニングされた分類子138および1つ以上のパッチ画像の特徴を使用して分類できる。分類子の出力は、コンテキストID146である。その後、適切な閾値が、そのコンテキストセルの画素に適用される。このように、コンテキスト依存の閾値がステップ148で示されるように、ステップ150で欠陥/無欠陥決定を行うために適用できる。
ある実施形態では、検査レシピの作成には、第1設計およびその1つ以上の出力特性を使用した第2設計のコンテキストマップの作成、ならびにコンテキストマップを使用した検査の実施を目的とした検査レシピへのコンテキストマップの格納が含まれる。他の実施形態では、第2設計のコンテキストの分類の結果は、コンテキストマップに格納され、後の検査されたウェーハの分類子の使用を必要とせずに、後のその設計の検査に使用される。例えば、図7bのステップ152で示されるように、上記の分類法は、デバイスBの画像に一旦は適用できると同時に、生じるコンテキストIDマップがオフラインで格納できる。その後、このマップは、デバイスBのウェーハが検査されるごとに上述されるようなコンテキストIDを決定する必要はなしに、後のデバイスBのウェーハの各ダイの検査の間にダウンロードされ使用することで貴重なコンピュータ資源を節約できる。
ある実施形態では、検査レシピの作成には、第1設計、その1つ以上の出力特性、および第1設計の中にある異なる設計コンテキストの、異なる光学モードにおける欠陥検出可能性に基づいた得点関数を使用した検査レシピのための、光学モードの選択が含まれる。例えば、本出願に記載された実施形態には、設計情報(例えば、コンテキスト)、イメージング特性(例えば、ノイズ)、および欠陥検出可能性測度(例えば、S/N)に基づく、得点関数を使用した、最良または最適なイメージング・モードの選択が含まれる。この1例では、コンテキスト、チップ面積および各コンテキストと各モードの欠陥検出能力情報を利用する得点関数を最大限にして、デバイスBの検査レシピの最適なイメージング・モードが選択できる。このように、費用関数は、光学モード選択に使用できる。例えば、レシピ作成における基本的難問は、与えられたレイヤーに「最良の」光学モードを選定することにある。しかしながら、与えられた光学モードは、必ずしも全てのコンテキストに最良の欠陥検出信号を提供していない場合がある。デバイスには、それぞれコンテキストの異なるバランスがあってもよい。したがって、与えられたデバイスの最良の光学モードは、(a)コンテキストによって占領されたダイ区域、(b)コンテキストのクリティカリィティ、および(c)光学モードを使ったそのコンテキストにおける欠陥検出可能性の関数であろう。
基本的に、光学モードは、ある関数Sumall context[zF(コンテキストクリティカリィティ、コンテキスト領域、コンテキスト欠陥検出可能性)]が最大化されるように選択できる。例えば、kがコンテキスト指標であり、Ck、AkおよびDkは、それぞれこの光学モードのコンテキストkのクリティカリィティ、領域および欠陥検出可能性である場合、F()は、Ck* Ak* Dkの積である。コンテキストクリティカリィティは、設計を分析して様々なECADベンダーから入手可能な「設計スキャン」、あるいは設計規則検査項目などの設計中の弱点を識別するためにソフトウェアから得られる。Kulkarni他およびZafar他による上記の参考文献として載せられた特許出願に記載されるように設計中の弱点も識別できる。コンテキスト領域は、レイアウト自体から派生できる。欠陥検出可能性は、このコンテキスト対虚偽欠陥の中で捕捉された現実/DOI欠陥の数に基づいた検査結果、あるいは与えられた光学モードにおけるこのコンテキストの欠陥S/N比から決定できる。
ピーク・イベントは、光学モードを比較するために使用できる。例えば、様々な光学モードの評価は、異なるモードの下のウェーハをスキャンし、かつ各モードが検出する欠陥を手動で(恐らくはSEMレビューツール上で)分類するのに必要な時間の問題である。生じる1つの疑問は、異なる光学モードにより広範囲なマニュアル分類を行わないでも、異なる欠陥タイプが捕捉されるかどうかの判断方法の有無にある。
光学モード間の「ピーク・イベント」相関性は、モード間の一致を決定すると同時にある一定の光学モードにより唯一の欠陥タイプ(つまり他のものの中にはなく、あるモードだけで捕捉される欠陥タイプ)が捕捉されるかどうかの判断に使用できる。
与えられたモードが画素差(ダイ対ダイ)の分布における孤立値として欠陥を捕捉するので、合理的に積極的な閾値が設定される場合、この閾値があるレベルの虚偽欠陥とともにDOIを捕捉することになり、これから、光学モード全体にわたって欠陥位置を比較することにより、各モードで捕捉される欠陥を決めることができる。したがって、「ピーク・イベント検出マトリックス」、PEDM[]が構築されて、[i, j]番目のエントリは、jと等しくないiに関して、光学モードiおよび光学モードjの両方によって捕捉されたピーク・イベントの数を表せる。対角線のエントリ、PEDM[i,i]は、モードiの中で捕捉されたピーク・イベントの総数を表す。モードiによってのみ捕捉されかつ他のモードによっては捕捉されない唯一の欠陥U[i]の数もまた決定できる。
ダイのコンテキストマップが知られている場合、マトリックスPEDM[]およびU[]は、各コンテキスト、kごとに決定できる。これらのマトリックスは、PEDMk[i,j], Uk[i]として表わせる。
上記のマトリックスを与えられて、与えられたコンテキストkおよびモードiの検出可能性手段は、下記式を使用してD[k、i]として決定し、表すことができる。
D[k,i]=W1*Uk[i]+W2*PEDMk[i,i]
但し、W1、W2は重みである。したがって、D[k、i]は、モードiによって捕捉された唯一のイベント、およびモードiによって捕捉されたイベントの総数の重みの合計である。
2つのモードiおよびjによって捕捉された「共通の」欠陥の測度をもつことも有用でありえる。コンテキストkの光学相関行列と呼ばれるこの測度、OCMk[i, j]は、次のように決定できる。
OCMk[i,j]=PEDMk[i,j]/{PEDMk[i,i]* PEDMk[i,j]}1/2
この測度は、欠陥捕捉に関する限り2つのモード間の共通性を捕捉する。
光学モードiの得点関数は、こうして次式により与えられる。
Score[i]=SUMall k{Ck*Ak*[W1*Uk[i]+W2* PEDMk[i,i]]}
2つのモードを比較する有用な測度は、モードiとj間で共通に捕捉されたイベントによる上記の合計得点に対する寄与度である。この得点は、Score [i、j]によって表示された次式で与えられる。
Score[i,j]=SUMall k{Ck* Ak* W2*PEDMk[i,j]}
分類されたピーク・イベントは、光学モードを比較するために使用できる。例えば、各光学モードにおけるピーク・イベントがレビューされ、手動で分類される場合、マトリックスUk[]およびPEDMk[]は、欠陥タイプによって分割できる。また、与えられたモードは、そのモードに検出された現実欠陥のプラスの重みおよび虚偽欠陥のマイナスの重みを与えることにより配点できる。こうして、タイプlの欠陥の重みVlは、DOIおよび現実欠陥について正の数および虚偽について負の数である場合、上記の方程式は、次のように記述できる。
Score[i]=Sumallk{Ck* Ak*[Wl*Sumall k(Vl*Ulk[i])
+W2*Sumall l(Vl*PEDMlk[i,i] )]}
上記の方程式では、Ulk[i]は、コンテキストkに属するモードi中で捕捉されたタイプlの唯一欠陥の数を表示するとともに、PEDMlk[i,i]は、コンテキストkに属するモードi中で捕捉されたタイプlの欠陥の総数を表示する。
上記方法の修正は、与えられたモードの現実欠陥から、虚偽欠陥からの最大信号までの平均信号を測定することでできる。コンテキストkについては、SNRUk[i]がモードによって捕捉された唯一の欠陥のこの比率を表示し、SNRk[i]がモードによって捕捉された欠陥の全体集合の比率を表示する場合、上記の方程式同様の重みの合計が、各モードの配点に使用できる。
あるいは、両方の欠陥とも数えて、S/N測度は、モードの得点に組み合わせることができる。
欠陥モデルも光学モードを比較するために使用できる。例えば、多くの場合で、あるクリティカルダイ位置の欠陥の現実例は、入手できない可能性がある。ダイの与えられた位置の与えられたサイズの欠陥から得られるという信号は、シミュレート可能である(電磁気の(EM)シミュレーション・ソフトウェアなどのソフトウェア・プログラムを使用して)。このシミュレーションは、様々なイメージング・モードについて、また、様々なダイコンテキストの場合について実施できる。モードおよびコンテキストの各組合せの欠陥信号も、また、最良のイメージング・モードを評価する得点関数の中で使用できる。
モード評価の中で使用できる様々な情報が、図8に示される。特に、図8は、イメージング・モード評価のためにピーク・イベント、分類された欠陥および欠陥モデリングを使用するある実施形態を例示する。例えば、図8で示されるように、ピーク・イベント154、ウェーハ検査156からの分類された欠陥、およびコンテキスト158中のシミュレーション・モデルからの欠陥信号は、このコンテキスト160中のイメージング・モードにおける欠陥検出可能性の決定に使用できる。この欠陥検出可能性、コンテキスト162によって占領されたダイ領域、およびコンテキストクリティカリィティ測度164は、与えられたイメージング・モード166のこのコンテキストの得点関数の決定に使用できる。また、図8に示されるように、得点168は、コンテキストkおよびモードiの関数として表現できる、
本出願に記載された実施形態には、自動的なCA生成および閾値設定が含まれる。例えば、上記の方法を使用して、最適な光学モードを選択した場合、次のステップは、異なるコンテキストに対応するCAの作成でありえる。基本のコンテキストは、上記のマージング規則を使用して、マージできる(選択された光学モードについて)。マージ後にできたコンテキストは、その後、唯一の区域タイプに割り当てられるとともに、各区域タイプの閾値はウェーハノイズマップ(デバイスAの)を使用して、孤立値を捕捉するために選択できる。ノイズマップには、各コンテキストに関する、ウェーハ全体のヒストグラム統計が含まれる。さらに、本出願に記載されるように決定されたコンテキストマップや区域タイプは、欠陥のグループ化あるいは分類、および/または、システマティック欠陥機構の検出に加えて、欠陥検出用の様々な感度閾値を適用するために使用できる。
上記の実施形態には、格納されたダイ画像、および検査条件の代表的な範囲に対する経験的あるいはモデル化された検査結果の組合せ使用が追加して、あるいは二者択一的に含まれて、設計データベースから将来のデバイス用に最適化された検査レシピを構築するためのモデルが確立される。これらの概念は、コンテキストを画像化するために設計コンテキストを写像して、イメージング・モードを評価するとともに、検査に最良のモードを選択する検査に最良のモードを選択する得点関数を使用するために、本出願に記載された方法のノイズフロア概念と結び付けられて、ダイ区域クリティカリィティ、そのコンテキストタイプによってカバーされた領域、およびそのモード用のそのコンテキストの中で欠陥を検出するべき能力が、検査レシピ作成の要因として因数分解できる。
他の実施形態では、特別な方法あるいは反復法が、ダイレイアウトに関する知識を持ったオペレータによってダイ分割が実施される検査レシピ作成に使用できる。過去の経験、あるいは画像構成モデルから決定されたイメージング・モードは、レシピ設定中のウェーハの検査に使用できる。各区域中の検出閾値を反復して修正するとともに、欠陥のレビュー(現実の欠陥と虚偽欠陥の差異を示すこと)によって、最適のイメージング・モードが選択できる。
本出願に記載された実施形態は、検査レシピ生成にこれまで用いられている方法およびシステムを越える多くの利点を持つ。例えば、欠陥検出が変動する検出閾値を使用して実施されることになっている、ダイの区域を自動的に定義することは、ダイの他の部分の何百万もの虚偽欠陥を検出しないうちに、クリティカルダイ区域(クリティカル設計コンテキスト)中のDOI感度を最大化することにとって重要である。したがって、本出願に記載された実施形態は、設計から生成されたCAを使用して、虚偽率を低減させながら感度を高めた検査レシピを生成するように構成できる。さらに、ウェーハ自体を見ながらの手動では容易には利用可能でない、設計データ中の情報の使用により検査性能を甚だしく高めることができる。しかしながら、この情報の抽出および使用は、歴史的に、非実用性の点で時間を消耗するものであった。
また、様々な閾値で検査されるダイの区域を定義する過去に用いられている方法およびシステムは、手動であり、誤差が発生しやすく、設計情報を利用しておらないばかりか、クリティカル区域に付加される非クリティカル区域のせいでより高い感度で検査されると比較的高い虚偽率を招くに違いない、何百万もの比較的小さな区域がある場合には、非実用的である。例えば、ダイのクリティカル区域、あるいは様々な検出感度が適用されることになっている区域を手動で定義する現在の方法は、厄介で、かつミスの起きやすい傾向がある。これらの区域がさらに小さく(約1ミクロン以下程度)なる場合、およびダイに何百万もの区域がある場合、これらを手動で定義することは実際上不可能である。さらに設計データを利用しない現在の区域定義方法は、通常、同じ感度を使ったクリティカルあるいは非クリティカル領域の検査を生じることによって、受け入れ可能な虚偽率にするように、クリティカル欠陥検出を不感知状態にしてしまっている。しかしながら、本出願に記載された実施形態は、最適に検出感度のためのダイ表面を区分する検査システムのイメージング特性に関する知識を、設計コンテキスト(例えば、セル/構造階層)に基づいて区分するという利点と組み合わせている。
上述されるように、電気的なテストあるいはテスト・チップは、デバイスの弱点区域を識別するために使用された。手動方法は、表面のカメラ画像を使用したチップ表面の比較的低解像度および/または比較的高解像度画像の検査により、ユーザがチップ上で様々な領域を定義する検査システムとともに現在使用できる。しかしながら、ダイの上の問題の正確な位置は直ちには明白にならないので、電気的なテストの使用および弱点区域の識別は不正確である。弱点領域決定の代用としてテスト・チップを使用することもまた、与えられたデバイスレイアウトがテスト・チップ設計中に予想することができないプロセスステップと幾何形状の間の複雑な相互作用がからみうるので限界がある。ダイ区域のマニュアル定義は、その幅および/または高さが約1ミクロン程度でありえる、比較的多くの恐らくは本質的に小さな区域がある場合には、ユーザミスを受けやすく非実用的である。したがって、手動でこれらの区域を定義し、各区域について閾値を手動で設定することは実用的ではない。しかしながら、設計レイアウトのオフライン分析は、各々異なる閾値を必要として、何百個ものコンテキストタイプおよびダイの中に何百万個ものミクロの区域を生成する場合がある。しかしながら、本出願に記載した実施形態により、区域および閾値が設計コンテキストシグニチャレポジトリを使用して便利に自動的に決定されることが可能となることによって、設計に基づいた検査が実現される。
ウェーハ(レイヤー)の検査レシピを作成する多くの既存の方法は、またチップ設計レイアウト情報を利用せず、もっぱら適切な欠陥検出閾値の決定のためのウェーハのスキャンから生ずる画像特性にばかり依存している。この方法の欠点の1つは、全てのデバイスについて、上記の設定プロセスが繰り返されなくてはならないので、レシピ設定の時間が増大するに違いないという点にある。全てのデバイスについてのこの設定プロセスの繰り返しは、特に何百個ものデバイスにわたって同じ製造プロセスを使用するシリコンメーカーにとって、重い負担となる。しかしながら、本出願に記載された実施形態により、レシピ学習が、グレーレベルおよびノイズマップなどのウェーハからの画像データと結び付けられた設計コンテキスト情報を使用して、1つのウェーハ上での実施されることが可能となる。その後、この学習は、そのデバイスのための学習スキャンを必要としないでも、別のデバイスのレシピの自動作成にも適用できる。
本出願に記載された実施形態の他の利点は、様々なダイ区域が、その区域のノイズ特性を考慮に入れて、各区域のクリティカリィティと合わせるために選択される様々な感度で検査できる点にある。画像特性に設計コンテキストを写像することによって、新しいデバイスレイヤーの適切な閾値は自動的に決定できる。このように、CAは、ランダム欠陥性に対する感度を改善するように設計から選択できる。さらに、CAは、システマティックな欠陥性に対する感度を改善するように設計から選択できる。
本出願に記載された実施形態の追加の利点は、検査システムに多くのイメージング・モードがある場合、本出願に記載された実施形態により、最適なイメージング・モード(例えば、虚偽欠陥検出を抑えつつDOIを検出する最良の能力を持つイメージング・モード)を選択するシステマティックな方法が提供される点にある。
本出願に記載された実施形態には、さらに記憶媒体の中で本出願に記載された、1つ以上のコンピュータ実装方法の1ステップ以上の結果を格納することが含まれる。さらに、本出願に記載された実施形態は、記憶媒体の中で本出願に記載された、1つ以上のコンピュータ実装方法の1ステップ以上の結果を格納するように構成できる。結果には、本出願に記載された結果のうちの任意のものが含まれる。結果は、当技術分野では周知の任意の方法に格納できる。記憶媒体には、当技術分野で周知の任意の適切な記憶媒体も含まれる。結果が格納された後、その結果は、記憶媒体の中でアクセスされ、本出願に記載された任意の方法または任意のシステムの実施形態、その他の任意の方法あるいはその他の任意のシステムによっても使用できる。さらに、結果は、「永久に」「半永久に」、一時的にあるいはある期間の間、格納できる。例えば、記憶媒体は、ランダム・アクセス・メモリ(RAM)であってもよいし、また、結果は、必ずしも記憶媒体に固執しなくてもよい。
本出願に記載された実施形態は、システムコンピュータあるいはプログラム可能な画像コンピュータのいずれか中で実行できるソフトウェアを使用して実装できる。例えば、別の実施形態は、検査レシピ作成向けにコンピュータ実装方法を実施するための、コンピュータシステム上で実行可能なプログラム命令が含まれる担持媒体に関する。このある実施形態は、図9に示される。例えば、図9に示されるように、担持媒体170には、検査レシピの作成向けにコンピュータ実装方法を実施するためのコンピュータシステム174上で実行可能なプログラム命令172が含まれる。
コンピュータ実装方法には、第1設計および第1設計が製造プロセスを使用してプリントされるウェーハの検査システムの1つ以上の出力特性の獲得が含まれる。さらに獲得ステップは、本出願に記載されるように実施できる。検査システムは、さらに本出願に記載されるように構成できる。
コンピュータ実装方法には、さらに、第1設計および第1設計がプリントされるウェーハについて獲得した1つ以上の出力特性を使用して、他の設計の検査レシピを作成することが含まれる。第1および第2設計は、異なる。また、検査レシピは、製造プロセスを使用して、第2設計がウェーハ上にプリントされた後に、ウェーハの検査に使用されるだろう。検査レシピの作成は、本出願に記載された任意の実施形態によって実施できる。プログラム命令が実行可能なコンピュータが実装される方法には、本出願に記載された以外の方法のその他のステップも含まれる。
本出願に記載されたものなどの方法を実装するプログラム命令172は、担持媒体170上に送信されるか、あるいは媒体上に格納できる。担持媒体は、ワイヤー、ケーブルあるいは無線送信リンクなどの送信媒体でありえる。担持媒体は、さらに読み出し専用メモリ、RAM、磁気または光ディスク、あるいは磁気テープなどの記憶媒体でありえる。
プログラム命令は、手続きベース技術、コンポーネントベースの技術、および/または、中でもオブジェクト指向の技術を含む様々な方法のうちのどれでも実装できる。例えば、プログラム命令は、Maltab、Visual Basic、ActiveX制御、C、C++オブジェクト、C#、JavaBeans、Microsoft Foundation Classes(「MFC」)、あるいは所望の他の技術または方法論を使用して実行できる。
コンピュータシステム174は、パソコン・システム、メインフレーム・コンピュータ・システム、ワークステーション、システムコンピュータ、イメージ・コンピュータ、プログラマブルイメージ・コンピュータ、パラレル・プロセッサあるいは当技術分野で周知の他のデバイスを含む様々な形式をとってもよい。一般に、用語「コンピュータシステム」とは、広範に、1台以上のプロセッサがある任意のデバイスも包含するものと定義でき、これがメモリ手段からの命令を実行する。
ある追加の実施形態は、検査レシピを作成するように構成されるシステムに関する。このシステムのある実施形態は、図10に示される。図10に示されるように、システム176には、検査システム178およびコンピュータシステム180が含まれる。コンピュータシステムは、プロセス、検査、計測学、レビューあるいは他のツールの一部を形成しないスタンド・アローン・システムとして構成できる。この実施形態では、コンピュータシステムは、「有線」および/または「無線通信」部分が含まれる送信媒体によって他のシステム(例えば、検査システムからの検査データ)からのデータあるいは情報を受け取る、および/または得るように構成できる。このように、送信媒体は、コンピュータシステムと他のシステムの間のデータリンクとして使われもよい。さらに、コンピュータシステムは、送信媒体によって他のシステムにデータを送信してもよい。このデータには、例えば、設計データ、ウェーハのスキャンからの画像データ、コンテキストデータ、本出願に記載された方法の結果、検査レシピあるいは他のレシピ、あるいはそれらのいくつかの組合せが含まれる。他の実施形態では、コンピュータシステムは、検査システムのコンピュータシステムでもよい。また、このように検査システムの部分を構成するか、あるいは、検査システムに含まれていてもよい。
検査システム178は、第1設計が製造プロセスを使用してプリントされるウェーハに関する出力を得るように構成される。検査システムは、さらに本出願に記載されるようなウェーハに関する出力を得るように構成できる。検査システムは、本出願に記載された他のステップも実施するように構成できる。
コンピュータシステム180は、第1設計および第1設計がプリントされるウェーハについて獲得した1つ以上の出力特性を使用して、他の設計の検査レシピを作成するように構成される。コンピュータシステムは、本出願に記載された実施形態のうちのいずれかによる第2設計の検査レシピを作成するように構成できる。いくつかの実施形態では、コンピュータシステムは、さらに本出願に記載されるような第1設計を得るように構成される。第1および第2設計は異なると同時に、検査レシピは、製造プロセスを使用して第2設計がウェーハ上にプリントされた後、ウェーハの検査に使用されるだろう。上記のシステムの実施形態は、また、本出願に記載されたように(例えば、本出願に記載された実施形態のうちのいずれかのその他の任意のステップを実施するように)構成できる。
本発明の様々な態様のさらなる修正および代替の実施形態は、この説明を考慮すれば、当業者にとって自明であるだろう。例えば、検査レシピを作成するためのシステムおよび方法が提供されている。従って、この説明は、単に例証として解釈すべきであり、本発明を実施する一般的な方法を当業者に教示する目的のためのものである。本出願に図示され説明された本発明の形式は、現在の好ましい実施形態として捉えるべきであることを理解されたい。要素および材料は、本出願で例証され説明されたものに置き換えることができ、部分およびプロセスは、逆にすることができ、さらに本発明のいくつかの特徴は、本発明のこの説明の恩恵を得た後で当業者には全て明らかになるように、独立して用いることができる。添付の請求項に記載されるような本発明の精神および範囲から逸脱することなく、本出願で説明された要素に対しては変更を行うことができる。

Claims (23)

  1. 検査レシピ作成のためのコンピュータ実装方法であって、
    第1設計および前記第1設計がプリントされるウェーハの検査システムの出力の1つ以上の特性の獲得、および
    前記第1設計および前記第1設計がプリントされるウェーハについて得られた出力の1つ以上の特性を使用した第2設計の検査レシピの作成が含まれ、前記第1および前記第2設計が異なり、前記検査レシピが、前記製造プロセスを使用して前記第2設計が前記ウェーハ上にプリントされた後に前記ウェーハの検査に使用されるコンピュータ実装方法。
  2. 請求項1記載のコンピュータ実装方法であって、
    前記作成に、前記第1設計、前記第1設計がプリントされる前記ウェーハについて獲得した1つ以上の前記出力特性、および前記第2設計がプリントされるウェーハの検査システムの1つ以上の出力特性、ならびに前記第2設計がプリントされた検査システムの1つ以上の前記出力特性、を使用する前記検査レシピの作成が含まれるコンピュータ実装方法。
  3. 請求項1記載のコンピュータ実装方法であって、
    前記作成に、前記第1設計および前記第1設計がプリントされる前記ウェーハについて得られた1つ以上の前記出力特性の異なる部分を写像する分類子の作成、前記第2設計がプリントされる前記ウェーハについての検査システムの出力の獲得、前記第2設計がプリントされる前記ウェーハについて獲得される1つ以上の出力特性の決定、ならびに前記第2設計がプリントされる前記ウェーハについて獲得される1つ以上の前記出力特性および前記第1設計を使用して構築された前記分類子を使用する前記第2設計と異なる部分へのコンテキスト同一性の割当てが含まれるコンピュータ実装方法。
  4. 請求項3記載のコンピュータ実装方法であって、
    前記第2設計のコンテキスト分類の結果がコンテキストマップに格納され、その後の検査済ウェーハの分類子の使用を必要とせずに、後の当該設計の検査に使用されるコンピュータ実装方法。
  5. 請求項1記載のコンピュータ実装方法であって、
    前記作成に、前記第1設計および1つ以上の前記出力特性を使用する前記第2設計のコンテキストマップの作成ならびに前記コンテキストマップを使用する前記検査レシピの作成が含まれるコンピュータ実装方法。
  6. 請求項1記載のコンピュータ実装方法であって、
    前記作成に、前記第1設計および1つ以上の前記出力特性を使用する前記第2設計のコンテキストマップの作成ならびに検査が前記コンテキストマップを使用して実施されるよう前記検査レシピに前記コンテキストマップの格納が含まれるコンピュータ実装方法。
  7. 請求項1記載のコンピュータ実装方法であって、
    前記作成に、前記第1設計および1つ以上の前記出力特性を使用する前記第2設計のコンテキストマップの作成が含まれるとともに、前記方法に、さらに、前記第2設計の欠陥レビューレシピ作成のための前記コンテキストマップの使用が含まれるコンピュータ実装方法。
  8. 請求項1記載のコンピュータ実装方法であって、
    前記作成に、ダイを前記第2設計のセルの階層、構造あるいはその組合せに基づいた異なる区域タイプに分けることによる、コンテキストマップの作成が含まれるコンピュータ実装方法。
  9. 1つ以上の前記出力特性に、前記出力の1つ以上のノイズ特性が含まれることを特徴とする請求項1に記載のコンピュータ実装方法。
  10. 請求項1記載のコンピュータ実装方法であって、
    少なくとも1つの前記出力特性を使用する前記第1設計の異なるコンテキストタイプのマルチダイ統計の決定、ならびに少なくとも1つの異なるコンテキストの、前記出力の外観およびノイズレベルに基づいたコンテキストサブタイプへの分割がさらに含まれ、前記作成に、前記第1設計、1つ以上の前記出力特性および前記コンテキストサブタイプを使用する前記検査レシピの作成が含まれるコンピュータ実装方法。
  11. 請求項1記載のコンピュータ実装方法であって、
    前記作成に、前記第1設計および1つ以上の前記出力特性を使用する前記第2設計のコンテキストマップの作成、および前記コンテキストマップを使用する前記検査レシピの作成が含まれ、前記コンテキストマップに前記第2設計の異なるコンテキストタイプが含まれることを特徴とし、さらに前記コンテキストマップの作成に、同様の1つ以上の出力特性および同様のノイズ出力特性を有する異なるコンテキストタイプのマージングが含まれるコンピュータ実装方法。
  12. 請求項1記載のコンピュータ実装方法であって、
    前記作成に、前記第1設計および1つ以上の前記出力特性を使用する前記第2設計のコンテキストマップの作成、ならびに、前記第2設計の少なくとも2つの異なるコンテキストについて得られる出力に欠陥検出の様々な感度閾値が適用されるよう前記コンテキストマップを使用する前記検査レシピの作成が含まれるコンピュータ実装方法。
  13. 請求項1記載のコンピュータ実装方法であって、
    前記作成に、前記第1設計および1つ以上の前記出力特性を使用する前記第2設計のコンテキストマップの作成、ならびに、前記第2設計がプリントされる前記ウェーハの検査により検出される欠陥が前記コンテキストマップに基づいて分類されるよう前記コンテキストマップを使用する前記検査レシピの作成が含まれるコンピュータ実装方法。
  14. 請求項1記載のコンピュータ実装方法であって、
    前記作成に、前記第1設計および1つ以上の前記出力特性を使用する、前記第2設計のコンテキストマップの作成、ならびに、前記第2設計がプリントされる前記ウェーハの検査により検出される欠陥が前記コンテキストマップに基づいてグループ化されるように前記コンテキストを使用する前記検査レシピの作成が含まれるコンピュータ実装方法。
  15. 請求項1記載のコンピュータ実装方法であって、
    前記作成に、前記第1設計およびその1つ以上の前記出力特性を使用する前記第2設計のコンテキストマップの作成、ならびに前記第2設計のシステマティック欠陥機構が、前記第2設計がプリントされる前記ウェーハの検査結果および前記コンテキストマップを使用して検出されるように前記コンテキストマップを使用する前記検査レシピの作成が含まれるコンピュータ実装方法。
  16. 請求項1記載のコンピュータ実装方法であって、
    前記作成に、前記第1設計、1つ以上の前記出力特性、および前記第1設計中に存在する異なる設計コンテキストの異なる光学モードにおける欠陥検出可能性に基づいた得点関数を使用する、前記検査レシピの光学モードの選択が含まれるコンピュータ実装方法。
  17. 前記第2設計が、前記方法の中で使用されない請求項1に記載のコンピュータ実装方法。
  18. 請求項1記載のコンピュータ実装方法であって、
    前記獲得に、前記第1設計および、前記第1設計および1つ以上の前記出力特性が格納される設計コンテキストに基づくレポジトリからの1つ以上の前記出力特性の獲得が含まれるコンピュータ実装方法。
  19. 前記検査システムが、このために検査レシピが作成されている検査システムである請求項1に記載のコンピュータ実装方法。
  20. 請求項1記載のコンピュータ実装方法であって、
    前記第1設計がプリントされる前記ウェーハの検査システムの出力が、前記レシピがそのために作成されている前記検査システムの光学モードと異なる検査システムの光学モードを使用して得られるコンピュータ実装方法。
  21. 請求項1記載のコンピュータ実装方法であって、
    その出力が、前記第1設計がプリントされる前記ウェーハについて得られる前記検査システムが、前記レシピが作成される検査システムとは異なっているプラットフォームを有するコンピュータ実装方法。
  22. 検査レシピの作成用にコンピュータ実装方法を実施するためのコンピュータシステム上で実行可能なプログラム命令を記録した記録媒体であって、
    前記第1設計、および前記第1設計が製造プロセスを使用してプリントされるウェーハの検査システムの1つ以上の出力特性の獲得、および前記第1設計および前記第1設計がプリントされるウェーハについて得られた1つ以上の前記出力特性を使用する第2設計の検査レシピの作成が含まれ、前記第1および第2設計は異なり、前記検査レシピが前記第2設計が前記製造プロセスを使用して前記ウェーハ上にプリントされた後にウェーハの検査に使用される記録媒体。
  23. 第1設計が製造プロセスを使用してプリントされるウェーハについて出力を得るように構成された検査システム、ならびに前記第1設計および前記第1設計がプリントされるウェーハについて得られる1つ以上の前記出力特性を使用して、第2設計の検査レシピを作成するように構成されたコンピュータシステムが含まれる検査レシピを作成するように構成されたシステムであって、
    前記第1および第2設計は互いに異なり、前記検査レシピが、前記製造プロセスを使用して前記第2設計が前記ウェーハにプリントされた後のウェーハの検査に使用されることを特徴とするシステム。
JP2009543184A 2006-12-19 2007-12-19 検査レシピ作成システムおよびその方法 Active JP5427609B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US87072406P 2006-12-19 2006-12-19
US60/870,724 2006-12-19
PCT/US2007/088129 WO2008077100A2 (en) 2006-12-19 2007-12-19 Systems and methods for creating inspection recipes

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013183229A Division JP5624660B2 (ja) 2006-12-19 2013-09-04 検査レシピ作成システムおよびその方法

Publications (2)

Publication Number Publication Date
JP2010514226A true JP2010514226A (ja) 2010-04-30
JP5427609B2 JP5427609B2 (ja) 2014-02-26

Family

ID=39402574

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009543184A Active JP5427609B2 (ja) 2006-12-19 2007-12-19 検査レシピ作成システムおよびその方法
JP2013183229A Active JP5624660B2 (ja) 2006-12-19 2013-09-04 検査レシピ作成システムおよびその方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013183229A Active JP5624660B2 (ja) 2006-12-19 2013-09-04 検査レシピ作成システムおよびその方法

Country Status (4)

Country Link
US (1) US7877722B2 (ja)
JP (2) JP5427609B2 (ja)
IL (1) IL198416A0 (ja)
WO (1) WO2008077100A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012247409A (ja) * 2010-07-27 2012-12-13 Applied Materials Israel Ltd 最適化された純度による欠陥分類
WO2016117103A1 (ja) * 2015-01-23 2016-07-28 株式会社 日立ハイテクノロジーズ 半導体測定装置、或いは半導体検査装置に用いられるレシピ作成装置
US9715723B2 (en) 2012-04-19 2017-07-25 Applied Materials Israel Ltd Optimization of unknown defect rejection for automatic defect classification
US10043264B2 (en) 2012-04-19 2018-08-07 Applied Materials Israel Ltd. Integration of automatic and manual defect classification
US10114368B2 (en) 2013-07-22 2018-10-30 Applied Materials Israel Ltd. Closed-loop automatic defect inspection and classification
JP2019050376A (ja) * 2017-09-11 2019-03-28 アプライド マテリアルズ イスラエル リミテッド 試験方策を生成する方法およびそのシステム
JP2019535123A (ja) * 2016-08-15 2019-12-05 エーエスエムエル ネザーランズ ビー.ブイ. 半導体製造歩留まりを向上させるための方法

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9188974B1 (en) 2004-02-13 2015-11-17 Kla-Tencor Technologies Corp. Methods for improved monitor and control of lithography processes
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
KR101324419B1 (ko) 2006-02-09 2013-11-01 케이엘에이-텐코 코포레이션 웨이퍼의 특성을 결정하기 위한 방법 및 시스템
US20100086212A1 (en) * 2007-01-29 2010-04-08 Peter Daniel Buck Method and System for Dispositioning Defects in a Photomask
US8799831B2 (en) * 2007-05-24 2014-08-05 Applied Materials, Inc. Inline defect analysis for sampling and SPC
US8924904B2 (en) * 2007-05-24 2014-12-30 Applied Materials, Inc. Method and apparatus for determining factors for design consideration in yield analysis
US7796804B2 (en) 2007-07-20 2010-09-14 Kla-Tencor Corp. Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer
TWI469235B (zh) * 2007-08-20 2015-01-11 Kla Tencor Corp 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法
US8126255B2 (en) * 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions
DE102007047933B3 (de) * 2007-12-20 2009-02-26 Vistec Semiconductor Systems Gmbh Verfahren zur Inspektion von einer Oberfläche eines Wafers mit Bereichen unterschiedlicher Detektionsempfindlichkeit
US7793238B1 (en) * 2008-03-24 2010-09-07 Xilinx, Inc. Method and apparatus for improving a circuit layout using a hierarchical layout description
US8572085B2 (en) * 2008-05-19 2013-10-29 Technion Research & Development Foundation Limited Apparatus and method for incremental physical data clustering
US8494802B2 (en) 2008-06-19 2013-07-23 Kla-Tencor Corp. Computer-implemented methods, computer-readable media, and systems for determining one or more characteristics of a wafer
US8930407B2 (en) * 2008-06-20 2015-01-06 Technion Research & Development Foundation Limited Incremental clustering of indexed XML data
WO2010014609A2 (en) 2008-07-28 2010-02-04 Kla-Tencor Corporation Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer
US8400539B2 (en) * 2008-11-12 2013-03-19 Bae Systems Information And Electronic Systems Integration Inc. High density composite focal plane array
EP2394295A2 (en) 2009-02-06 2011-12-14 KLA-Tencor Corporation Selecting one or more parameters for inspection of a wafer
US8775101B2 (en) 2009-02-13 2014-07-08 Kla-Tencor Corp. Detecting defects on a wafer
US9768082B2 (en) * 2009-02-13 2017-09-19 Hermes Microvision Inc. Method and machine for examining wafers
US9141275B2 (en) * 2009-02-17 2015-09-22 Hewlett-Packard Development Company, L.P. Rendering object icons associated with a first object icon upon detecting fingers moving apart
US8204297B1 (en) 2009-02-27 2012-06-19 Kla-Tencor Corp. Methods and systems for classifying defects detected on a reticle
US8112241B2 (en) 2009-03-13 2012-02-07 Kla-Tencor Corp. Methods and systems for generating an inspection process for a wafer
US8627264B1 (en) * 2009-05-29 2014-01-07 Altera Corporation Automated verification of transformational operations on a photomask representation
US8759762B2 (en) * 2009-06-11 2014-06-24 Hermes Microvision, Inc. Method and apparatus for identifying plug-to-plug short from a charged particle microscopic image
US8296695B1 (en) 2010-06-11 2012-10-23 Altera Corporation Method and apparatus for performing fast incremental resynthesis
US8781781B2 (en) 2010-07-30 2014-07-15 Kla-Tencor Corp. Dynamic care areas
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US9780004B2 (en) 2011-03-25 2017-10-03 Kla-Tencor Corporation Methods and apparatus for optimization of inspection speed by generation of stage speed profile and selection of care areas for automated wafer inspection
US9141730B2 (en) 2011-09-12 2015-09-22 Applied Materials Israel, Ltd. Method of generating a recipe for a manufacturing tool and system thereof
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US9147102B2 (en) * 2012-01-02 2015-09-29 Camtek Ltd. Method and system for measuring bumps based on phase and amplitude information
US8831334B2 (en) 2012-01-20 2014-09-09 Kla-Tencor Corp. Segmentation for wafer inspection
US9401013B2 (en) * 2012-02-03 2016-07-26 Applied Materials Israel, Ltd. Method of design-based defect classification and system thereof
US8855399B2 (en) * 2012-02-07 2014-10-07 Applied Materials Israel, Ltd. System, a method and a computer program product for CAD-based registration
US20130252350A1 (en) * 2012-03-26 2013-09-26 Globalfoundries Singapore Pte. Ltd. System and method for generating care areas for defect inspection
US8826200B2 (en) 2012-05-25 2014-09-02 Kla-Tencor Corp. Alteration for wafer inspection
US9367911B2 (en) * 2012-06-13 2016-06-14 Applied Materials Israel, Ltd. Apparatus and method for defect detection including patch-to-patch comparisons
US9129715B2 (en) 2012-09-05 2015-09-08 SVXR, Inc. High speed x-ray inspection microscope
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
US9235885B2 (en) * 2013-01-31 2016-01-12 Applied Materials Israel Ltd System, a method and a computer program product for patch-based defect detection
US9092846B2 (en) 2013-02-01 2015-07-28 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific and multi-channel information
US9222895B2 (en) 2013-02-25 2015-12-29 Kla-Tencor Corp. Generalized virtual inspector
US9865512B2 (en) * 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) * 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
KR20140125488A (ko) * 2013-04-19 2014-10-29 한국전자통신연구원 스마트 유비쿼터스 네트워크에서 상황 인지 기반 네트워크 장치 및 시스템
US9430824B2 (en) 2013-05-14 2016-08-30 Kla-Tencor Corporation Machine learning method and apparatus for inspecting reticles
US9183624B2 (en) 2013-06-19 2015-11-10 Kla-Tencor Corp. Detecting defects on a wafer with run time use of design data
TWI483216B (zh) * 2013-08-16 2015-05-01 Nat Univ Tsing Hua 晶圓圖之分析系統及其分析方法
US9553033B2 (en) * 2014-01-15 2017-01-24 Kla-Tencor Corporation Semiconductor device models including re-usable sub-structures
US10185799B2 (en) * 2014-04-22 2019-01-22 Mentor Graphics Corporation Verification of photonic integrated circuits
US9262821B2 (en) 2014-05-12 2016-02-16 Kla-Tencor Corp. Inspection recipe setup from reference image variation
US10514685B2 (en) * 2014-06-13 2019-12-24 KLA—Tencor Corp. Automatic recipe stability monitoring and reporting
US9816939B2 (en) 2014-07-22 2017-11-14 Kla-Tencor Corp. Virtual inspection systems with multiple modes
US9286675B1 (en) 2014-10-23 2016-03-15 Applied Materials Israel Ltd. Iterative defect filtering process
CN104503202B (zh) * 2014-12-25 2018-10-16 上海华虹宏力半导体制造有限公司 重复设计单元的区分方法
US9891538B2 (en) 2015-03-16 2018-02-13 Kla-Tencor Corp. Adaptive sampling for process window determination
US10012689B2 (en) 2015-03-25 2018-07-03 Applied Materials Israel Ltd. Method of inspecting a specimen and system thereof
WO2016177548A1 (en) * 2015-05-07 2016-11-10 Asml Netherlands B.V. Metrology method and apparatus, computer program and lithographic system
US9934351B2 (en) * 2015-11-09 2018-04-03 Applied Materials, Inc. Wafer point by point analysis and data presentation
US10387601B2 (en) * 2015-11-26 2019-08-20 Kla-Tencor Corporation Methods to store dynamic layer content inside a design file
US9965848B2 (en) 2015-12-23 2018-05-08 Kla-Tencor Corporation Shape based grouping
US10365639B2 (en) * 2016-01-06 2019-07-30 Kla-Tencor Corporation Feature selection and automated process window monitoring through outlier detection
US10127651B2 (en) * 2016-01-15 2018-11-13 Kla-Tencor Corporation Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data
JP2017134596A (ja) * 2016-01-27 2017-08-03 株式会社東芝 画像処理方法及びプロセスシミュレーション装置
US10339262B2 (en) * 2016-03-29 2019-07-02 Kla-Tencor Corporation System and method for defining care areas in repeating structures of design data
JP6537992B2 (ja) * 2016-03-30 2019-07-03 東京エレクトロン株式会社 基板処理装置、基板処理装置の制御方法、及び基板処理システム
US10146036B2 (en) 2016-06-07 2018-12-04 Globalfoundries Inc. Semiconductor wafer inspection using care area group-specific threshold settings for detecting defects
US10304177B2 (en) 2016-06-29 2019-05-28 Kla-Tencor Corporation Systems and methods of using z-layer context in logic and hot spot inspection for sensitivity improvement and nuisance suppression
US10902576B2 (en) * 2016-08-12 2021-01-26 Texas Instruments Incorporated System and method for electronic die inking after automatic visual defect inspection
KR102293144B1 (ko) * 2016-09-01 2021-08-26 에이에스엠엘 네델란즈 비.브이. 계측 타겟 측정 레시피의 자동 선택
US10190991B2 (en) 2016-11-03 2019-01-29 Applied Materials Israel Ltd. Method for adaptive sampling in examining an object and system thereof
US10706522B2 (en) 2016-11-08 2020-07-07 Kla-Tencor Corporation System and method for generation of wafer inspection critical areas
US10496781B2 (en) 2016-12-19 2019-12-03 Kla Tencor Corporation Metrology recipe generation using predicted metrology images
US11237119B2 (en) * 2017-01-10 2022-02-01 Kla-Tencor Corporation Diagnostic methods for the classifiers and the defects captured by optical tools
US10692690B2 (en) 2017-03-27 2020-06-23 Kla-Tencor Corporation Care areas for improved electron beam defect detection
JP2018180875A (ja) * 2017-04-12 2018-11-15 富士通株式会社 判定装置、判定方法および判定プログラム
US20180300872A1 (en) * 2017-04-12 2018-10-18 Ngr Inc. Method And Apparatus For Integrated Circuit Pattern Inspection With Automatically Set Inspection Areas
JP6819451B2 (ja) * 2017-05-08 2021-01-27 信越化学工業株式会社 大型合成石英ガラス基板並びにその評価方法及び製造方法
US11295432B2 (en) * 2017-06-29 2022-04-05 Kla-Tencor Corporation Broad band plasma inspection based on a nuisance map
US10551827B2 (en) 2017-07-25 2020-02-04 Kla-Tencor Corporation Hybrid inspection system for efficient process window discovery
US10713769B2 (en) 2018-06-05 2020-07-14 Kla-Tencor Corp. Active learning for defect classifier training
WO2020011648A1 (en) * 2018-07-13 2020-01-16 Asml Netherlands B.V. Pattern grouping method based on machine learning
US10867108B2 (en) * 2018-09-18 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Optical mode optimization for wafer inspection
CN109543216B (zh) * 2018-10-16 2023-02-10 华南理工大学 一种基于短线匹配法的节段梁预制线形控制方法
US10832396B2 (en) 2018-10-19 2020-11-10 Kla-Tencor Corp. And noise based care areas
US10853932B2 (en) * 2019-01-16 2020-12-01 Applied Material Israel, Ltd. Method of defect detection on a specimen and system thereof
US10957034B2 (en) * 2019-01-17 2021-03-23 Applied Materials Israel Ltd. Method of examination of a specimen and system thereof
US11122680B2 (en) 2019-03-18 2021-09-14 International Business Machines Corporation Passive methods of loose die identification
CN110110849B (zh) * 2019-04-29 2023-04-07 西安电子科技大学 基于图分割的行固定数据流映射方法
US11557031B2 (en) * 2019-11-21 2023-01-17 Kla Corporation Integrated multi-tool reticle inspection
US11022566B1 (en) * 2020-03-31 2021-06-01 Applied Materials Israel Ltd. Examination of a semiconductor specimen
US11763446B2 (en) * 2020-05-01 2023-09-19 Pdf Solutions, Inc. Wafer bin map based root cause analysis
US11769242B2 (en) 2020-05-21 2023-09-26 Kla Corporation Mode selection and defect detection training
US20220230314A1 (en) * 2021-01-15 2022-07-21 Kulicke And Soffa Industries, Inc. Intelligent pattern recognition systems for wire bonding and other electronic component packaging equipment, and related methods
US11922619B2 (en) 2022-03-31 2024-03-05 Kla Corporation Context-based defect inspection
US11921052B2 (en) 2022-03-31 2024-03-05 Kla Corporation Inspection with previous step subtraction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006017744A (ja) * 2005-09-14 2006-01-19 Toshiba Corp 欠陥検査レシピ作成方法
WO2006039584A1 (en) * 2004-09-30 2006-04-13 Kla-Tencor Technologies Corp. Flexible hybrid defect classification for semiconductor manufacturing

Family Cites Families (283)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495269A (en) 1966-12-19 1970-02-10 Xerox Corp Electrographic recording method and apparatus with inert gaseous discharge ionization and acceleration gaps
US3496352A (en) 1967-06-05 1970-02-17 Xerox Corp Self-cleaning corona generating apparatus
US3909602A (en) 1973-09-27 1975-09-30 California Inst Of Techn Automatic visual inspection system for microelectronics
US4015203A (en) 1975-12-31 1977-03-29 International Business Machines Corporation Contactless LSI junction leakage testing method
US4247203A (en) 1978-04-03 1981-01-27 Kla Instrument Corporation Automatic photomask inspection system and apparatus
US4347001A (en) 1978-04-03 1982-08-31 Kla Instruments Corporation Automatic photomask inspection system and apparatus
FR2473789A1 (fr) 1980-01-09 1981-07-17 Ibm France Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques.
US4378159A (en) 1981-03-30 1983-03-29 Tencor Instruments Scanning contaminant and defect detector
US4448532A (en) 1981-03-31 1984-05-15 Kla Instruments Corporation Automatic photomask inspection method and system
US4926489A (en) 1983-03-11 1990-05-15 Kla Instruments Corporation Reticle inspection system
US4579455A (en) 1983-05-09 1986-04-01 Kla Instruments Corporation Photomask inspection apparatus and method with improved defect detection
US4532650A (en) 1983-05-12 1985-07-30 Kla Instruments Corporation Photomask inspection apparatus and method using corner comparator defect detection algorithm
US4555798A (en) 1983-06-20 1985-11-26 Kla Instruments Corporation Automatic system and method for inspecting hole quality
US4578810A (en) 1983-08-08 1986-03-25 Itek Corporation System for printed circuit board defect detection
JPS6062122A (ja) 1983-09-16 1985-04-10 Fujitsu Ltd マスクパターンの露光方法
US4599558A (en) 1983-12-14 1986-07-08 Ibm Photovoltaic imaging for large area semiconductors
US4595289A (en) 1984-01-25 1986-06-17 At&T Bell Laboratories Inspection system utilizing dark-field illumination
JPS60263807A (ja) 1984-06-12 1985-12-27 Dainippon Screen Mfg Co Ltd プリント配線板のパタ−ン欠陥検査装置
US4633504A (en) 1984-06-28 1986-12-30 Kla Instruments Corporation Automatic photomask inspection system having image enhancement means
US4817123A (en) 1984-09-21 1989-03-28 Picker International Digital radiography detector resolution improvement
US4734721A (en) 1985-10-04 1988-03-29 Markem Corporation Electrostatic printer utilizing dehumidified air
US4641967A (en) 1985-10-11 1987-02-10 Tencor Instruments Particle position correlator and correlation method for a surface scanner
US4928313A (en) 1985-10-25 1990-05-22 Synthetic Vision Systems, Inc. Method and system for automatically visually inspecting an article
US5046109A (en) 1986-03-12 1991-09-03 Nikon Corporation Pattern inspection apparatus
US4814829A (en) 1986-06-12 1989-03-21 Canon Kabushiki Kaisha Projection exposure apparatus
US4805123B1 (en) 1986-07-14 1998-10-13 Kla Instr Corp Automatic photomask and reticle inspection method and apparatus including improved defect detector and alignment sub-systems
US4758094A (en) 1987-05-15 1988-07-19 Kla Instruments Corp. Process and apparatus for in-situ qualification of master patterns used in patterning systems
US4766324A (en) 1987-08-07 1988-08-23 Tencor Instruments Particle detection method including comparison between sequential scans
US4812756A (en) 1987-08-26 1989-03-14 International Business Machines Corporation Contactless technique for semicondutor wafer testing
US4845558A (en) 1987-12-03 1989-07-04 Kla Instruments Corporation Method and apparatus for detecting defects in repeated microminiature patterns
US4877326A (en) 1988-02-19 1989-10-31 Kla Instruments Corporation Method and apparatus for optical inspection of substrates
US5054097A (en) 1988-11-23 1991-10-01 Schlumberger Technologies, Inc. Methods and apparatus for alignment of images
US5155336A (en) 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
JP3707172B2 (ja) 1996-01-24 2005-10-19 富士ゼロックス株式会社 画像読取装置
US5189481A (en) 1991-07-26 1993-02-23 Tencor Instruments Particle detector for rough surfaces
US5563702A (en) 1991-08-22 1996-10-08 Kla Instruments Corporation Automated photomask inspection apparatus and method
DE69208413T2 (de) 1991-08-22 1996-11-14 Kla Instr Corp Gerät zur automatischen Prüfung von Photomaske
DE69333348T2 (de) 1992-03-09 2004-09-16 San Diego Regional Cancer Center, San Diego Anti-idiotypischer Antikörper und seine Verwendung zur Diagnose und Therapie bei HIV-bezogenen Krankheiten
US6205259B1 (en) 1992-04-09 2001-03-20 Olympus Optical Co., Ltd. Image processing apparatus
JP2667940B2 (ja) 1992-04-27 1997-10-27 三菱電機株式会社 マスク検査方法およびマスク検出装置
JP3730263B2 (ja) 1992-05-27 2005-12-21 ケーエルエー・インストルメンツ・コーポレーション 荷電粒子ビームを用いた自動基板検査の装置及び方法
JP3212389B2 (ja) 1992-10-26 2001-09-25 株式会社キリンテクノシステム 固体上の異物検査方法
JPH06177706A (ja) 1992-12-08 1994-06-24 Sony Corp 信号処理装置
KR100300618B1 (ko) 1992-12-25 2001-11-22 오노 시게오 노광방법,노광장치,및그장치를사용하는디바이스제조방법
US5448053A (en) 1993-03-01 1995-09-05 Rhoads; Geoffrey B. Method and apparatus for wide field distortion-compensated imaging
US5453844A (en) 1993-07-21 1995-09-26 The University Of Rochester Image data coding and compression system utilizing controlled blurring
US5544256A (en) 1993-10-22 1996-08-06 International Business Machines Corporation Automated defect classification system
US5500607A (en) 1993-12-22 1996-03-19 International Business Machines Corporation Probe-oxide-semiconductor method and apparatus for measuring oxide charge on a semiconductor wafer
US5553168A (en) 1994-01-21 1996-09-03 Texas Instruments Incorporated System and method for recognizing visual indicia
US5696835A (en) 1994-01-21 1997-12-09 Texas Instruments Incorporated Apparatus and method for aligning and measuring misregistration
US5572608A (en) 1994-08-24 1996-11-05 International Business Machines Corporation Sinc filter in linear lumen space for scanner
US5608538A (en) 1994-08-24 1997-03-04 International Business Machines Corporation Scan line queuing for high performance image correction
US5528153A (en) 1994-11-07 1996-06-18 Texas Instruments Incorporated Method for non-destructive, non-contact measurement of dielectric constant of thin films
US6014461A (en) * 1994-11-30 2000-01-11 Texas Instruments Incorporated Apparatus and method for automatic knowlege-based object identification
US5694478A (en) 1994-12-15 1997-12-02 Minnesota Mining And Manufacturing Company Method and apparatus for detecting and identifying microbial colonies
US5948972A (en) 1994-12-22 1999-09-07 Kla-Tencor Corporation Dual stage instrument for scanning a specimen
CA2139182A1 (en) 1994-12-28 1996-06-29 Paul Chevrette Method and system for fast microscanning
US5661408A (en) 1995-03-01 1997-08-26 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
US5991699A (en) 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
US5644223A (en) 1995-05-12 1997-07-01 International Business Machines Corporation Uniform density charge deposit source
TW341664B (en) 1995-05-12 1998-10-01 Ibm Photovoltaic oxide charge measurement probe technique
US5485091A (en) 1995-05-12 1996-01-16 International Business Machines Corporation Contactless electrical thin oxide measurements
US6288780B1 (en) 1995-06-06 2001-09-11 Kla-Tencor Technologies Corp. High throughput brightfield/darkfield wafer inspection system using advanced optical techniques
US5594247A (en) 1995-07-07 1997-01-14 Keithley Instruments, Inc. Apparatus and method for depositing charge on a semiconductor wafer
US5773989A (en) 1995-07-14 1998-06-30 University Of South Florida Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer
US5621519A (en) 1995-07-31 1997-04-15 Neopath, Inc. Imaging system transfer function control method and apparatus
US5619548A (en) 1995-08-11 1997-04-08 Oryx Instruments And Materials Corp. X-ray thickness gauge
WO1997013370A1 (en) 1995-10-02 1997-04-10 Kla Instruments Corporation Alignment correction prior to image sampling in inspection systems
US5754678A (en) 1996-01-17 1998-05-19 Photon Dynamics, Inc. Substrate inspection apparatus and method
JPH09320505A (ja) 1996-03-29 1997-12-12 Hitachi Ltd 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン
US5673208A (en) * 1996-04-11 1997-09-30 Micron Technology, Inc. Focus spot detection method and system
US5742658A (en) 1996-05-23 1998-04-21 Advanced Micro Devices, Inc. Apparatus and method for determining the elemental compositions and relative locations of particles on the surface of a semiconductor wafer
US6205239B1 (en) * 1996-05-31 2001-03-20 Texas Instruments Incorporated System and method for circuit repair
US6091846A (en) * 1996-05-31 2000-07-18 Texas Instruments Incorporated Method and system for anomaly detection
US6292582B1 (en) * 1996-05-31 2001-09-18 Lin Youling Method and system for identifying defects in a semiconductor
US6246787B1 (en) 1996-05-31 2001-06-12 Texas Instruments Incorporated System and method for knowledgebase generation and management
US5767693A (en) 1996-09-04 1998-06-16 Smithley Instruments, Inc. Method and apparatus for measurement of mobile charges with a corona screen gun
US6076465A (en) 1996-09-20 2000-06-20 Kla-Tencor Corporation System and method for determining reticle defect printability
KR100200734B1 (ko) 1996-10-10 1999-06-15 윤종용 에어리얼 이미지 측정 장치 및 방법
US5866806A (en) 1996-10-11 1999-02-02 Kla-Tencor Corporation System for locating a feature of a surface
US5928389A (en) 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
US6259960B1 (en) * 1996-11-01 2001-07-10 Joel Ltd. Part-inspecting system
US5852232A (en) 1997-01-02 1998-12-22 Kla-Tencor Corporation Acoustic sensor as proximity detector
US5955661A (en) 1997-01-06 1999-09-21 Kla-Tencor Corporation Optical profilometer combined with stylus probe measurement device
US5795685A (en) 1997-01-14 1998-08-18 International Business Machines Corporation Simple repair method for phase shifting masks
US5889593A (en) 1997-02-26 1999-03-30 Kla Instruments Corporation Optical system and method for angle-dependent reflection or transmission measurement
US5980187A (en) 1997-04-16 1999-11-09 Kla-Tencor Corporation Mechanism for transporting semiconductor-process masks
US6121783A (en) 1997-04-22 2000-09-19 Horner; Gregory S. Method and apparatus for establishing electrical contact between a wafer and a chuck
US6097196A (en) 1997-04-23 2000-08-01 Verkuil; Roger L. Non-contact tunnelling field measurement for a semiconductor oxide layer
US6078738A (en) 1997-05-08 2000-06-20 Lsi Logic Corporation Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization
KR100308811B1 (ko) * 1997-05-10 2001-12-15 박종섭 Gps를이용한시간및주파수발생장치의시간오차개선방법
US6201999B1 (en) 1997-06-09 2001-03-13 Applied Materials, Inc. Method and apparatus for automatically generating schedules for wafer processing within a multichamber semiconductor wafer processing tool
US6011404A (en) 1997-07-03 2000-01-04 Lucent Technologies Inc. System and method for determining near--surface lifetimes and the tunneling field of a dielectric in a semiconductor
US6072320A (en) 1997-07-30 2000-06-06 Verkuil; Roger L. Product wafer junction leakage measurement using light and eddy current
US6104206A (en) 1997-08-05 2000-08-15 Verkuil; Roger L. Product wafer junction leakage measurement using corona and a kelvin probe
US5834941A (en) 1997-08-11 1998-11-10 Keithley Instruments, Inc. Mobile charge measurement using corona charge and ultraviolet light
US6191605B1 (en) 1997-08-18 2001-02-20 Tom G. Miller Contactless method for measuring total charge of an insulating layer on a substrate using corona charge
US6578188B1 (en) * 1997-09-17 2003-06-10 Numerical Technologies, Inc. Method and apparatus for a network-based mask defect printability analysis system
US6470489B1 (en) * 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
US6757645B2 (en) 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US7107571B2 (en) * 1997-09-17 2006-09-12 Synopsys, Inc. Visual analysis and verification system using advanced tools
US5965306A (en) * 1997-10-15 1999-10-12 International Business Machines Corporation Method of determining the printability of photomask defects
US5874733A (en) 1997-10-16 1999-02-23 Raytheon Company Convergent beam scanner linearizing method and apparatus
US6233719B1 (en) 1997-10-27 2001-05-15 Kla-Tencor Corporation System and method for analyzing semiconductor production data
US6097887A (en) 1997-10-27 2000-08-01 Kla-Tencor Corporation Software system and method for graphically building customized recipe flowcharts
US6104835A (en) 1997-11-14 2000-08-15 Kla-Tencor Corporation Automatic knowledge database generation for classifying objects and systems therefor
US6614520B1 (en) 1997-12-18 2003-09-02 Kla-Tencor Corporation Method for inspecting a reticle
US6060709A (en) 1997-12-31 2000-05-09 Verkuil; Roger L. Apparatus and method for depositing uniform charge on a thin oxide semiconductor wafer
US6122017A (en) 1998-01-22 2000-09-19 Hewlett-Packard Company Method for providing motion-compensated multi-field enhancement of still images from video
US6175645B1 (en) 1998-01-22 2001-01-16 Applied Materials, Inc. Optical inspection method and apparatus
US6171737B1 (en) 1998-02-03 2001-01-09 Advanced Micro Devices, Inc. Low cost application of oxide test wafer for defect monitor in photolithography process
US6091845A (en) 1998-02-24 2000-07-18 Micron Technology, Inc. Inspection technique of photomask
US5932377A (en) 1998-02-24 1999-08-03 International Business Machines Corporation Exact transmission balanced alternating phase-shifting mask for photolithography
US6091257A (en) 1998-02-26 2000-07-18 Verkuil; Roger L. Vacuum activated backside contact
US6282309B1 (en) 1998-05-29 2001-08-28 Kla-Tencor Corporation Enhanced sensitivity automated photomask inspection system
US6137570A (en) 1998-06-30 2000-10-24 Kla-Tencor Corporation System and method for analyzing topological features on a surface
US6324298B1 (en) 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
US6266437B1 (en) 1998-09-04 2001-07-24 Sandia Corporation Sequential detection of web defects
US6466314B1 (en) 1998-09-17 2002-10-15 Applied Materials, Inc. Reticle design inspection system
US6122046A (en) 1998-10-02 2000-09-19 Applied Materials, Inc. Dual resolution combined laser spot scanning and area imaging inspection
US6535628B2 (en) 1998-10-15 2003-03-18 Applied Materials, Inc. Detection of wafer fragments in a wafer processing apparatus
JP3860347B2 (ja) * 1998-10-30 2006-12-20 富士通株式会社 リンク処理装置
US6248486B1 (en) * 1998-11-23 2001-06-19 U.S. Philips Corporation Method of detecting aberrations of an optical imaging system
US6476913B1 (en) * 1998-11-30 2002-11-05 Hitachi, Ltd. Inspection method, apparatus and system for circuit pattern
US6529621B1 (en) * 1998-12-17 2003-03-04 Kla-Tencor Mechanisms for making and inspecting reticles
US6539106B1 (en) * 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
US6373975B1 (en) * 1999-01-25 2002-04-16 International Business Machines Corporation Error checking of simulated printed images with process window effects included
US7106895B1 (en) * 1999-05-05 2006-09-12 Kla-Tencor Method and apparatus for inspecting reticles implementing parallel processing
AU3676500A (en) 1999-05-07 2000-11-21 Nikon Corporation Aligner, microdevice, photomask, exposure method, and method of manufacturing device
KR20020011416A (ko) 1999-05-18 2002-02-08 조셉 제이. 스위니 마스트와 비교함으로써 물체의 검사를 수행하는 방법 및장치
US6526164B1 (en) * 1999-05-27 2003-02-25 International Business Machines Corporation Intelligent photomask disposition
US6407373B1 (en) 1999-06-15 2002-06-18 Applied Materials, Inc. Apparatus and method for reviewing defects on an object
US6922482B1 (en) 1999-06-15 2005-07-26 Applied Materials, Inc. Hybrid invariant adaptive automatic defect classification
KR100702741B1 (ko) 1999-06-29 2007-04-03 어플라이드 머티어리얼스, 인코포레이티드 반도체 장치 제조를 위한 집적식 임계치수 제어
JP3816390B2 (ja) * 1999-07-02 2006-08-30 富士通株式会社 サービス割り当て装置
US6776692B1 (en) 1999-07-09 2004-08-17 Applied Materials Inc. Closed-loop control of wafer polishing in a chemical mechanical polishing system
US6466895B1 (en) 1999-07-16 2002-10-15 Applied Materials, Inc. Defect reference system automatic pattern classification
US6248485B1 (en) * 1999-07-19 2001-06-19 Lucent Technologies Inc. Method for controlling a process for patterning a feature in a photoresist
US6466315B1 (en) 1999-09-03 2002-10-15 Applied Materials, Inc. Method and system for reticle inspection by photolithography simulation
US20020144230A1 (en) * 1999-09-22 2002-10-03 Dupont Photomasks, Inc. System and method for correcting design rule violations in a mask layout file
US6268093B1 (en) 1999-10-13 2001-07-31 Applied Materials, Inc. Method for reticle inspection using aerial imaging
FR2801673B1 (fr) 1999-11-26 2001-12-28 Pechiney Aluminium Procede de mesure du degre et de l'homogeneite de calcination des alumines
US7190292B2 (en) 1999-11-29 2007-03-13 Bizjak Karl M Input level adjust system and method
US6445199B1 (en) * 1999-12-14 2002-09-03 Kla-Tencor Corporation Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures
US6771806B1 (en) 1999-12-14 2004-08-03 Kla-Tencor Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices
US6701004B1 (en) 1999-12-22 2004-03-02 Intel Corporation Detecting defects on photomasks
US6778695B1 (en) * 1999-12-23 2004-08-17 Franklin M. Schellenberg Design-based reticle defect prioritization
US7120285B1 (en) 2000-02-29 2006-10-10 Advanced Micro Devices, Inc. Method for evaluation of reticle image using aerial image simulator
US6451690B1 (en) * 2000-03-13 2002-09-17 Matsushita Electronics Corporation Method of forming electrode structure and method of fabricating semiconductor device
US6482557B1 (en) * 2000-03-24 2002-11-19 Dupont Photomasks, Inc. Method and apparatus for evaluating the runability of a photomask inspection tool
US6569691B1 (en) 2000-03-29 2003-05-27 Semiconductor Diagnostics, Inc. Measurement of different mobile ion concentrations in the oxide layer of a semiconductor wafer
WO2001086698A2 (en) 2000-05-10 2001-11-15 Kla-Tencor, Inc. Method and system for detecting metal contamination on a semiconductor wafer
US6425113B1 (en) * 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
EP1296351A4 (en) 2000-06-27 2009-09-23 Ebara Corp INVESTIGATION DEVICE FOR LOADED PARTICLE RAYS AND METHOD FOR PRODUCING A COMPONENT ELEVATED WITH THIS INSPECTION DEVICE
US6636301B1 (en) 2000-08-10 2003-10-21 Kla-Tencor Corporation Multiple beam inspection apparatus and method
US6634018B2 (en) * 2000-08-24 2003-10-14 Texas Instruments Incorporated Optical proximity correction
JP2002071575A (ja) 2000-09-04 2002-03-08 Matsushita Electric Ind Co Ltd 欠陥検査解析方法および欠陥検査解析システム
DE10044257A1 (de) * 2000-09-07 2002-04-11 Infineon Technologies Ag Verfahren zum Erzeugen von Masken-Layout-Daten für die Lithografiesimulation und von optimierten Masken-Layout-Daten sowie zugehörige Vorrichtung und Programme
US6513151B1 (en) 2000-09-14 2003-01-28 Advanced Micro Devices, Inc. Full flow focus exposure matrix analysis and electrical testing for new product mask evaluation
US6593152B2 (en) 2000-11-02 2003-07-15 Ebara Corporation Electron beam apparatus and method of manufacturing semiconductor device using the apparatus
US6753954B2 (en) * 2000-12-06 2004-06-22 Asml Masktools B.V. Method and apparatus for detecting aberrations in a projection lens utilized for projection optics
US6602728B1 (en) 2001-01-05 2003-08-05 International Business Machines Corporation Method for generating a proximity model based on proximity rules
US6680621B2 (en) 2001-01-26 2004-01-20 Semiconductor Diagnostics, Inc. Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current
US6597193B2 (en) 2001-01-26 2003-07-22 Semiconductor Diagnostics, Inc. Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current
US6873720B2 (en) 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
JP3973372B2 (ja) 2001-03-23 2007-09-12 株式会社日立製作所 荷電粒子線を用いた基板検査装置および基板検査方法
US6665065B1 (en) 2001-04-09 2003-12-16 Advanced Micro Devices, Inc. Defect detection in pellicized reticles via exposure at short wavelengths
JP4038356B2 (ja) 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP4266082B2 (ja) 2001-04-26 2009-05-20 株式会社東芝 露光用マスクパターンの検査方法
JP4199939B2 (ja) 2001-04-27 2008-12-24 株式会社日立製作所 半導体検査システム
US20020186878A1 (en) 2001-06-07 2002-12-12 Hoon Tan Seow System and method for multiple image analysis
US6779159B2 (en) 2001-06-08 2004-08-17 Sumitomo Mitsubishi Silicon Corporation Defect inspection method and defect inspection apparatus
US6581193B1 (en) * 2001-06-13 2003-06-17 Kla-Tencor Apparatus and methods for modeling process effects and imaging effects in scanning electron microscopy
US7382447B2 (en) * 2001-06-26 2008-06-03 Kla-Tencor Technologies Corporation Method for determining lithographic focus and exposure
US20030014146A1 (en) * 2001-07-12 2003-01-16 Kabushiki Kaisha Toshiba Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method
US6593748B1 (en) 2001-07-12 2003-07-15 Advanced Micro Devices, Inc. Process integration of electrical thickness measurement of gate oxide and tunnel oxides by corona discharge technique
JP2003031477A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd 半導体装置の製造方法およびシステム
JP4122735B2 (ja) * 2001-07-24 2008-07-23 株式会社日立製作所 半導体デバイスの検査方法および検査条件設定方法
US7030997B2 (en) * 2001-09-11 2006-04-18 The Regents Of The University Of California Characterizing aberrations in an imaging lens and applications to visual testing and integrated circuit mask analysis
EP1515567B1 (en) 2001-09-12 2006-08-23 Matsushita Electric Industrial Co., Ltd. Image coding method and image decoding method
JP3870052B2 (ja) 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
JP3955450B2 (ja) 2001-09-27 2007-08-08 株式会社ルネサステクノロジ 試料検査方法
US6670082B2 (en) 2001-10-09 2003-12-30 Numerical Technologies, Inc. System and method for correcting 3D effects in an alternating phase-shifting mask
US6751519B1 (en) * 2001-10-25 2004-06-15 Kla-Tencor Technologies Corporation Methods and systems for predicting IC chip yield
US6813572B2 (en) 2001-10-25 2004-11-02 Kla-Tencor Technologies Corporation Apparatus and methods for managing reliability of semiconductor devices
US6918101B1 (en) * 2001-10-25 2005-07-12 Kla -Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
US6948141B1 (en) * 2001-10-25 2005-09-20 Kla-Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
US6734696B2 (en) 2001-11-01 2004-05-11 Kla-Tencor Technologies Corp. Non-contact hysteresis measurements of insulating films
US6886153B1 (en) * 2001-12-21 2005-04-26 Kla-Tencor Corporation Design driven inspection or measurement for semiconductor using recipe
US6789032B2 (en) 2001-12-26 2004-09-07 International Business Machines Corporation Method of statistical binning for reliability selection
US6658640B2 (en) 2001-12-26 2003-12-02 Numerical Technologies, Inc. Simulation-based feed forward process control
US6906305B2 (en) * 2002-01-08 2005-06-14 Brion Technologies, Inc. System and method for aerial image sensing
US7236847B2 (en) * 2002-01-16 2007-06-26 Kla-Tencor Technologies Corp. Systems and methods for closed loop defect reduction
US6691052B1 (en) * 2002-01-30 2004-02-10 Kla-Tencor Corporation Apparatus and methods for generating an inspection reference pattern
JP3629244B2 (ja) 2002-02-19 2005-03-16 本多エレクトロン株式会社 ウエーハ用検査装置
US7257247B2 (en) 2002-02-21 2007-08-14 International Business Machines Corporation Mask defect analysis system
US20030223639A1 (en) 2002-03-05 2003-12-04 Vladimir Shlain Calibration and recognition of materials in technical images using specific and non-specific features
US20030192015A1 (en) 2002-04-04 2003-10-09 Numerical Technologies, Inc. Method and apparatus to facilitate test pattern design for model calibration and proximity correction
US6966047B1 (en) 2002-04-09 2005-11-15 Kla-Tencor Technologies Corporation Capturing designer intent in reticle inspection
US6642066B1 (en) 2002-05-15 2003-11-04 Advanced Micro Devices, Inc. Integrated process for depositing layer of high-K dielectric with in-situ control of K value and thickness of high-K dielectric layer
US7363099B2 (en) 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US20030229875A1 (en) 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
US7152215B2 (en) 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
US7124386B2 (en) * 2002-06-07 2006-10-17 Praesagus, Inc. Dummy fill for integrated circuits
WO2003104921A2 (en) * 2002-06-07 2003-12-18 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US7393755B2 (en) 2002-06-07 2008-07-01 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US6828542B2 (en) 2002-06-07 2004-12-07 Brion Technologies, Inc. System and method for lithography process monitoring and control
JP2004031709A (ja) 2002-06-27 2004-01-29 Seiko Instruments Inc ウエハレス測長レシピ生成装置
US6777676B1 (en) * 2002-07-05 2004-08-17 Kla-Tencor Technologies Corporation Non-destructive root cause analysis on blocked contact or via
JP4073265B2 (ja) 2002-07-09 2008-04-09 富士通株式会社 検査装置及び検査方法
US7012438B1 (en) 2002-07-10 2006-03-14 Kla-Tencor Technologies Corp. Methods and systems for determining a property of an insulating film
WO2004008245A2 (en) * 2002-07-12 2004-01-22 Cadence Design Systems, Inc. Method and system for context-specific mask inspection
US7249342B2 (en) * 2002-07-12 2007-07-24 Cadence Design Systems, Inc. Method and system for context-specific mask writing
WO2004008244A2 (en) 2002-07-15 2004-01-22 Kla-Tencor Technologies Corp. Defect inspection methods that include acquiring aerial images of a reticle for different lithographic process variables
US6902855B2 (en) * 2002-07-15 2005-06-07 Kla-Tencor Technologies Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
US6775818B2 (en) * 2002-08-20 2004-08-10 Lsi Logic Corporation Device parameter and gate performance simulation based on wafer image prediction
US6784446B1 (en) 2002-08-29 2004-08-31 Advanced Micro Devices, Inc. Reticle defect printability verification by resist latent image comparison
US7043071B2 (en) 2002-09-13 2006-05-09 Synopsys, Inc. Soft defect printability simulation and analysis for masks
KR100474571B1 (ko) 2002-09-23 2005-03-10 삼성전자주식회사 웨이퍼의 패턴 검사용 기준 이미지 설정 방법과 이 설정방법을 이용한 패턴 검사 방법 및 장치
US7061625B1 (en) * 2002-09-27 2006-06-13 Kla-Tencor Technologies Corporation Method and apparatus using interferometric metrology for high aspect ratio inspection
US7379175B1 (en) 2002-10-15 2008-05-27 Kla-Tencor Technologies Corp. Methods and systems for reticle inspection and defect review using aerial imaging
US7123356B1 (en) * 2002-10-15 2006-10-17 Kla-Tencor Technologies Corp. Methods and systems for inspecting reticles using aerial imaging and die-to-database detection
US7027143B1 (en) 2002-10-15 2006-04-11 Kla-Tencor Technologies Corp. Methods and systems for inspecting reticles using aerial imaging at off-stepper wavelengths
US6807503B2 (en) * 2002-11-04 2004-10-19 Brion Technologies, Inc. Method and apparatus for monitoring integrated circuit fabrication
US7386839B1 (en) 2002-11-06 2008-06-10 Valery Golender System and method for troubleshooting software configuration problems using application tracing
US7457736B2 (en) 2002-11-21 2008-11-25 Synopsys, Inc. Automated creation of metrology recipes
US7136143B2 (en) * 2002-12-13 2006-11-14 Smith Bruce W Method for aberration detection and measurement
US6882745B2 (en) * 2002-12-19 2005-04-19 Freescale Semiconductor, Inc. Method and apparatus for translating detected wafer defect coordinates to reticle coordinates using CAD data
US7162071B2 (en) * 2002-12-20 2007-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Progressive self-learning defect review and classification method
US6718526B1 (en) * 2003-02-07 2004-04-06 Kla-Tencor Corporation Spatial signature analysis
US7030966B2 (en) * 2003-02-11 2006-04-18 Asml Netherlands B.V. Lithographic apparatus and method for optimizing an illumination source using photolithographic simulations
JP3699960B2 (ja) * 2003-03-14 2005-09-28 株式会社東芝 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法
US7053355B2 (en) * 2003-03-18 2006-05-30 Brion Technologies, Inc. System and method for lithography process monitoring and control
JP4230838B2 (ja) * 2003-06-27 2009-02-25 株式会社日立ハイテクノロジーズ 欠陥検査装置における検査レシピ設定方法および欠陥検査方法
US7508973B2 (en) 2003-03-28 2009-03-24 Hitachi High-Technologies Corporation Method of inspecting defects
US6859746B1 (en) 2003-05-01 2005-02-22 Advanced Micro Devices, Inc. Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same
JP2004340652A (ja) 2003-05-14 2004-12-02 Hitachi Ltd 欠陥検査装置および陽電子線応用装置
JP2004340773A (ja) * 2003-05-16 2004-12-02 Renesas Technology Corp 検査レシピ作成装置
US6777147B1 (en) 2003-05-21 2004-08-17 International Business Machines Corporation Method for evaluating the effects of multiple exposure processes in lithography
US9002497B2 (en) * 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
US7135344B2 (en) 2003-07-11 2006-11-14 Applied Materials, Israel, Ltd. Design-based monitoring
US6988045B2 (en) 2003-08-04 2006-01-17 Advanced Micro Devices, Inc. Dynamic metrology sampling methods, and system for performing same
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
US7103484B1 (en) 2003-10-31 2006-09-05 Kla-Tencor Technologies Corp. Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films
JP2005183907A (ja) * 2003-11-26 2005-07-07 Matsushita Electric Ind Co Ltd パターン解析方法及びパターン解析装置
JP4351522B2 (ja) 2003-11-28 2009-10-28 株式会社日立ハイテクノロジーズ パターン欠陥検査装置およびパターン欠陥検査方法
US8151220B2 (en) * 2003-12-04 2012-04-03 Kla-Tencor Technologies Corp. Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data
JP4758358B2 (ja) * 2004-01-29 2011-08-24 ケーエルエー−テンカー コーポレイション レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法
JP4426871B2 (ja) * 2004-02-25 2010-03-03 エスアイアイ・ナノテクノロジー株式会社 Fib/sem複合装置の画像ノイズ除去
US7194709B2 (en) * 2004-03-05 2007-03-20 Keith John Brankner Automatic alignment of integrated circuit and design layout of integrated circuit to more accurately assess the impact of anomalies
US7171334B2 (en) * 2004-06-01 2007-01-30 Brion Technologies, Inc. Method and apparatus for synchronizing data acquisition of a monitored IC fabrication process
US7207017B1 (en) * 2004-06-10 2007-04-17 Advanced Micro Devices, Inc. Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results
ATE512425T1 (de) 2004-08-09 2011-06-15 Bracco Suisse Sa Verfahren und anordnung zur bildregistrierung in der medizinischen bildgebung basierend auf mehreren masken
US7310796B2 (en) 2004-08-27 2007-12-18 Applied Materials, Israel, Ltd. System and method for simulating an aerial image
JP4904034B2 (ja) * 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
KR20070104331A (ko) * 2004-10-12 2007-10-25 케이엘에이-텐코 테크놀로지스 코퍼레이션 표본 상의 결함들을 분류하기 위한 컴퓨터-구현 방법 및시스템
US7729529B2 (en) 2004-12-07 2010-06-01 Kla-Tencor Technologies Corp. Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle
JP2006200972A (ja) 2005-01-19 2006-08-03 Tokyo Seimitsu Co Ltd 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置
US7475382B2 (en) 2005-02-24 2009-01-06 Synopsys, Inc. Method and apparatus for determining an improved assist feature configuration in a mask layout
US7813541B2 (en) 2005-02-28 2010-10-12 Applied Materials South East Asia Pte. Ltd. Method and apparatus for detecting defects in wafers
US7804993B2 (en) 2005-02-28 2010-09-28 Applied Materials South East Asia Pte. Ltd. Method and apparatus for detecting defects in wafers including alignment of the wafer images so as to induce the same smear in all images
US7496880B2 (en) 2005-03-17 2009-02-24 Synopsys, Inc. Method and apparatus for assessing the quality of a process model
US7760929B2 (en) * 2005-05-13 2010-07-20 Applied Materials, Inc. Grouping systematic defects with feedback from electrical inspection
US7760347B2 (en) 2005-05-13 2010-07-20 Applied Materials, Inc. Design-based method for grouping systematic defects in lithography pattern writing system
US7444615B2 (en) * 2005-05-31 2008-10-28 Invarium, Inc. Calibration on wafer sweet spots
US7853920B2 (en) 2005-06-03 2010-12-14 Asml Netherlands B.V. Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing
US7564017B2 (en) 2005-06-03 2009-07-21 Brion Technologies, Inc. System and method for characterizing aerial image quality in a lithography system
US7501215B2 (en) 2005-06-28 2009-03-10 Asml Netherlands B.V. Device manufacturing method and a calibration substrate
US20070002322A1 (en) 2005-06-30 2007-01-04 Yan Borodovsky Image inspection method
US7769225B2 (en) * 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
US7488933B2 (en) * 2005-08-05 2009-02-10 Brion Technologies, Inc. Method for lithography model calibration
KR100958714B1 (ko) * 2005-08-08 2010-05-18 브라이언 테크놀로지스, 인코포레이티드 리소그래피 공정의 포커스-노광 모델을 생성하는 시스템 및방법
US7749666B2 (en) * 2005-08-09 2010-07-06 Asml Netherlands B.V. System and method for measuring and analyzing lithographic parameters and determining optimal process corrections
KR100909474B1 (ko) * 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
JP4203498B2 (ja) * 2005-09-22 2009-01-07 アドバンスド・マスク・インスペクション・テクノロジー株式会社 画像補正装置、パターン検査装置、画像補正方法、及び、パターン欠陥検査方法
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7962863B2 (en) 2007-05-07 2011-06-14 Kla-Tencor Corp. Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer
US7738093B2 (en) 2007-05-07 2010-06-15 Kla-Tencor Corp. Methods for detecting and classifying defects on a reticle
US8213704B2 (en) 2007-05-09 2012-07-03 Kla-Tencor Corp. Methods and systems for detecting defects in a reticle design pattern
US7796804B2 (en) 2007-07-20 2010-09-14 Kla-Tencor Corp. Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer
TWI469235B (zh) 2007-08-20 2015-01-11 Kla Tencor Corp 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006039584A1 (en) * 2004-09-30 2006-04-13 Kla-Tencor Technologies Corp. Flexible hybrid defect classification for semiconductor manufacturing
JP2006017744A (ja) * 2005-09-14 2006-01-19 Toshiba Corp 欠陥検査レシピ作成方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012247409A (ja) * 2010-07-27 2012-12-13 Applied Materials Israel Ltd 最適化された純度による欠陥分類
US9715723B2 (en) 2012-04-19 2017-07-25 Applied Materials Israel Ltd Optimization of unknown defect rejection for automatic defect classification
US10043264B2 (en) 2012-04-19 2018-08-07 Applied Materials Israel Ltd. Integration of automatic and manual defect classification
US10114368B2 (en) 2013-07-22 2018-10-30 Applied Materials Israel Ltd. Closed-loop automatic defect inspection and classification
US10901402B2 (en) 2013-07-22 2021-01-26 Applied Materials Israel, Ltd. Closed-loop automatic defect inspection and classification
WO2016117103A1 (ja) * 2015-01-23 2016-07-28 株式会社 日立ハイテクノロジーズ 半導体測定装置、或いは半導体検査装置に用いられるレシピ作成装置
US10984143B2 (en) 2015-01-23 2021-04-20 Hitachi High-Tech Corporation Recipe creation device for use in semiconductor measurement device or semiconductor inspection device
JP2019535123A (ja) * 2016-08-15 2019-12-05 エーエスエムエル ネザーランズ ビー.ブイ. 半導体製造歩留まりを向上させるための方法
JP7022111B2 (ja) 2016-08-15 2022-02-17 エーエスエムエル ネザーランズ ビー.ブイ. 半導体製造歩留まりを向上させるための方法
US11681279B2 (en) 2016-08-15 2023-06-20 Asml Netherlands B.V. Method for enhancing the semiconductor manufacturing yield
JP2019050376A (ja) * 2017-09-11 2019-03-28 アプライド マテリアルズ イスラエル リミテッド 試験方策を生成する方法およびそのシステム

Also Published As

Publication number Publication date
JP2014003327A (ja) 2014-01-09
WO2008077100A2 (en) 2008-06-26
US7877722B2 (en) 2011-01-25
IL198416A0 (en) 2010-02-17
JP5624660B2 (ja) 2014-11-12
US20080250384A1 (en) 2008-10-09
JP5427609B2 (ja) 2014-02-26
WO2008077100A3 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
JP5624660B2 (ja) 検査レシピ作成システムおよびその方法
US11761904B2 (en) Smart defect calibration system in semiconductor wafer manufacturing
JP5974037B2 (ja) ウエハ用永続的データの作成と、永続的データを検査関連機能に使用するためのシステムと方法
US8194968B2 (en) Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
JP5405453B2 (ja) 設計データ領域での検査データの位置を決める方法と装置
JP5599387B2 (ja) ウェハー上の欠陥を検出して検査結果を生成するシステム及び方法
JP5465880B2 (ja) 検査データと組み合わせて設計データを使用するための方法及びシステム
KR102386536B1 (ko) 시편 상의 관심 패턴의 하나 이상의 특성의 결정
CN108291878A (zh) 单一图像检测
US8312401B2 (en) Method for smart defect screen and sample
US10628935B2 (en) Method and system for identifying defects of integrated circuits
TW201935590A (zh) 半導體樣品的基於深度學習的檢查的方法及其系統
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
US9733640B2 (en) Method and apparatus for database-assisted requalification reticle inspection
TW202044067A (zh) 基於機器學習之半導體樣本中的缺陷分類
CN102683165A (zh) 智能缺陷筛选及取样方法
US7441226B2 (en) Method, system, apparatus and program for programming defect data for evaluation of reticle inspection apparatus
US20240062356A1 (en) Data-driven prediction and identification of failure modes based on wafer-level analysis and root cause analysis for semiconductor processing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130604

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5427609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250