JP2010502148A - 偽周期性論理信号発生器 - Google Patents

Abstract

平均周期Ｔ_ｍｅａｎの偽周期性論理信号の発生器であって、周期Ｔ_ｒｅｆの参照クロック（５）と、パルスの受信により状態を変化させる論理記憶手段（６）と、基本時間間隔Ｔ_ｓｅｃ＝Ｋ×Ｔ_ｒｅｆ（Ｋは整数）の終わりに基準パルスを発生させる第１生成手段（７）と、修正された時間間隔Ｔ’_ｓｅｃ＝（Ｋ±１）×Ｔ_ｒｅｆの終わりにシフトされたパルスを発生させる第２生成手段（８）と、平均周期を修正するようにシフトされたパルスを定期的に含めるようなパルスを発生させて偽周期性信号を発生させる手段を選択することができる選択手段（１０、１２）とを備える。無線周波数点火のプラズマスパークを発生させるための共鳴装置の駆動に適用される。

Description

本発明は、多くの用途、特に、マルチスパークプラグの共鳴装置を無線周波数駆動する自動車のプラズマ点火装置に使用可能な偽周期性論理信号発生器に関する。

近年、自動車の点火装置の分野では、マルチスパークプラグＭＳＰが大きな革新を示し、従来のスパークプラグとは構造的に異なるものとなった。このようなＭＳＰの詳細は、ＦＲ０３−１０７６６、ＦＲ０３−１０７６７、ＦＲ０３−１０７６８、ＦＲ０４−１２１５３及びＦＲ０５−００７７７に記載されている。

ＭＳＰは、一般的に４〜６ＭＨｚという高い共鳴周波数Ｆ_ｃの共鳴装置を備えている。このようなＭＳＰの制御には、可能な限り周波数Ｆ_ｃに近い周波数Ｆ_ｐの周期的な制御信号が要求される。本出願人による特許出願ＦＲ０５−１２７６９には、このタイプの無線周波数点火装置の最適な周波数制御のための実用的な詳細及び制限が開示されている。ＭＳＰのＱ要素Ｑ及びそれに関連した共鳴装置は、Ｑ＝９０〜１００と高い。これは、Δω＝１／Ｑという関係に従ってＱ要素に反比例するバンド幅Δωが相対的に狭いということでもある。そのため、ＭＳＰの制御には、共鳴周波数Ｆ_ｃに等しい制御周波数Ｆ_ｐについて１０ｋＨｚ以上の精度、又は上記の周波数について±０．２％の精度が要求される。

周期的な制御信号をこのような精度で発生させるために、電圧制御発振器（ＶＣＯ）から成るアナログ解法を用いることが知られている。このような解法には、干渉に対する高い感度、周波数のパラメータ化の困難性、及び一般的な複雑性といった欠点がある。

また、参照クロックの整数除算によるデジタル解法を用いることも知られている。期待される周波数の精度を考慮すると、このような解法には、２．５ＧＨｚ以上の参照周波数の装置のクロックレートが要求される。このタイプのプロセッサのコストは、自動車の分野での利用を妨げている。

本発明は、最大で数百ＭＨｚに等しい参照周波数Ｆ_ｒｅｆで動作するクロックに基づいた偽周期性論理信号発生器を提案することにより、これら様々な欠点を解消する。このような発生器は、そのサイクルの１つに適用される補正値Ｃによって定期的に修正される参照周波数の、整数除算によって得られる周波数Ｆ_ｆｉｘの周期信号を発生させることにより、平均周波数Ｆ_ｍｅａｎ＝Ｆ_ｆｉｘ±Ｃの偽周期信号を発生させる。

本発明の主題は、周期Ｔ_ｒｅｆの参照信号を発生させることができる参照クロックと、出力として蓄積論理状態を供給しパルスの受信により状態を変化させるように制御可能な論理記憶手段と、基本時間間隔Ｔ_ｓｅｃ＝Ｋ×Ｔ_ｒｅｆ（Ｋは整数）の終わりに基準パルスを発生させることができる第１生成手段と、修正された時間間隔Ｔ’_ｓｅｃ＝（Ｋ±１）×Ｔ_ｒｅｆの終わりにオフセットパルスを発生させることができる第２生成手段と、平均周期

（Ｋは整数であり、Ｌは０〜１の実数修正因数である）の偽周期性信号が生成されるように平均周期を修正するオフセットパルスを含むように、前記論理記憶手段を制御するパルスを発生させる手段を、第１生成手段と第２生成手段から選択することができる選択手段とを備える偽周期性論理信号発生器である。

本発明に係る装置の利点は、比較的低い参照周波数のクロックに期待される周波数に近い平均周波数精度でＭＳＰの共鳴装置を制御できることである。

本発明に係る装置の他の利点は、それぞれ比

の整数部分及び小数部分の関数であるＫ及びＬを容易に決定できることである。

本発明に係る装置の他の特徴によれば、本発生器は、短縮された時間間隔

の終わりにアドバンス・パルスを発生させることができる第３生成手段と、最初のＭ個のパルスがアドバンス・パルスであるように第３生成手段を選択することができる選択手段とをさらに備えている。

このように、本発明に係る装置の他の利点は、偽周期性信号トレーンの発生の開始時において、制御されたトランジスタのターミナルに過電圧が生じることを回避することである。

本装置の他の利点は、トランジスタのターミナルでの電圧及び電流が共鳴周波数においてπだけ位相がずれることにより、トランジスタのターミナルでのスイッチングロスが抑制されることである。

本発明はまた、プラズマ発生用の共鳴装置回路の周波数を制御するような発生器を備える無線周波数点火装置回路に関する。

本発明の、さらなる特徴、詳細及び利点について、添付図面に関連して例示を目的として提供される以下の記述によりさらに説明する。
周期的参照信号及び本発明に係る発生器によって発生する偽周期性信号の相対的タイムチャートを示す。 本発明に係る発生器の一実施形態を示す、 偽周期性信号の開始のタイムチャートを示す、 無線周波数点火装置の概略図である。

図１は、比較した時間の経過に伴う変化を示すグラフに、周期Ｔ_ｒｅｆの周期参照信号１及び本発明に係る発生器から発生した偽周期性信号２を示す信号を示している。

デジタルでの応用についの例示的説明の全体に亘り、参照クロックが周期Ｔ_ｒｅｆ＝８ｎｓ（Ｆ_ｒｅｆ＝１２５ＭＨｚ）であること、及び平均周波数Ｔ_ｍｅａｎ＝１７０ｎｓの標的信号を発生させることが望ましいことを前提とする。参照クロックの整数除算により、参照周期Ｔ_ｒｅｆの倍数、又は１６０ｎｓ（×１０）又は１７６ｎｓ（×１１）である周期を得ることのみが可能である。

本発明の原理は、参照周期の倍数に相当する長さの信号周期を発生すること、及び補正周期の長さを定期的に修正することにより信号の平均周期を修正することから成る。前記修正は、参照周期Ｔ_ｒｅｆの加算又は縮小により、前記補正周期をそれぞれ延長又は短縮することから成る。図１に示すように、信号２は、長さＴ_ｓｅｃ＝Ｋ×Ｔ_ｒｅｆ（ここではＫ＝１０）の半周期を含む。補正因数Ｌに応じて、半周期Ｔ_ｓｅｃは定期的に補正半周期に置き換えられ、本実施例の場合長さＴ’_ｓｅｃ＝（Ｋ＋１）×Ｔ_ｒｅｆに引き伸ばされている。或いは、この補正周期は長さＴ’_ｓｅｃ＝（Ｋ−１）×Ｔ_ｒｅｆに短縮されてもよい。

デジタルでの応用の実施例に戻ると、周期を延長することで、パラメータＫ＝１０及びＬ＝０．６２５でＴ_ｍｅａｎ＝１７０の平均周期を得ることができる。同様に、周期を短縮することにより、パラメータＫ＝１１及びＬ＝０．３７５で同じ平均周期を得ることができる。

このような信号を発生させるため、図２にその一実施形態を示す本発生器は、周期Ｔ_ｒｅｆの参照信号１を送信することができる参照クロック５を備えている。論理記憶手段６は、発生した信号２を形状記憶するために用いられる。この記憶手段６は、出力６２に、維持された論理状態（０又は１）を供給する。この記憶手段６は、記憶手段６の入力６１が一のパルスを受信する度に出力状態６２が変化するという点で、入力６１により制御される。装置の残りの部分では、パルスはパルス信号又は状態の変化を示す信号、例えば前縁を示す信号として理解される。このようなパルスは、フォーマットに関係なく、受信側の記憶手段６及び送信側のパルス生成手段の両方により定義される。発生器はまた、前記参照信号１から、基本時間間隔Ｔ_ｓｅｃ＝Ｋ×Ｔ_ｒｅｆ（Ｋは整数）の終わりに基準パルスを発生させることができる第１生成手段７と、前記参照信号１から、修正された時間間隔Ｔ’_ｓｅｃ＝（Ｋ±１）×Ｔ_ｒｅｆの終わりにオフセットパルスを発生させることができる第２生成手段８とを備えている。

仮にＴ_ｒｅｆが参照信号の周期である場合、Ｔ_ｓｅｃ及びＴ’_ｓｅｃ（及び以下に記載するＴ”_ｓｅｃ）は、偽周期性信号２の半周期を有する均一の時間である。偽周期性信号２は、半周期ずつ構成される。

発生器は、前記論理記憶手段６を制御するパルスを発生させる生成手段を、第１生成手段７及び第２生成手段８から選択することができる選択手段１０、１２も備えている。前記セレクター１０、１２は、第１生成手段７から発生する基準パルスを連続して送信し、平均周期を修正するように配置された定期的なオフセットパルスを前記連続送信に含める。このように、論理記憶手段６ａは、一連の基準パルスに続いてオフセットパルスを受信する。これは、それぞれ長さＴ_ｓｅｃの半周期及び修正された長さＴ’_ｓｅｃの周期の半周期の連続を含む偽周期性信号２を発生させることができる。このように、発生した偽周期性信号２は、少なくともＮ個の半周期の平均、又は

（Ｋは整数及びＬは０〜１の実数修正因数）
により計算することができる平均的周期Ｔ_ｍｅａｎを有する。

Ｆ_ｍｅａｎを偽周期性信号２の平均周波数とすると、以下の関係が得られる。

識別により、発生器の設定パラメータＫとＬとのこの単純な関係に基づいて、周期の比の半分又は周波数の比の半分である整数部分

及び小数部分

を演繹することができる。時間間隔が引き伸ばされた場合と短縮された場合を区別することが必要である。時間間隔が引き伸ばされた場合には、Ｔ’_ｓｅｃ＝（Ｋ＋１）×Ｔ_ｒｅｆ（Ｋ＝Ｅ及びＬ＝Ｆ）が得られ、時間間隔が短縮された場合には、Ｔ’_ｓｅｃ＝（Ｋ−１）×Ｔ_ｒｅｆ（Ｋ＝Ｅ＋１及びＬ＝１−Ｆ）が得られる。

数百ＭＨｚまで自発的に制限される、参照クロックとして選ばれた周波数と、４．１７ＭＨｚと６．２５ＭＨｚの間の偽周期性信号に望ましい標的平均周波数とを考慮すれば、有利には、整数Ｋは１０〜１５である。

有利には、偽周期性信号２はＭＳＰを制御するために用いられる。図４は、そのようなスパークプラグの電気回路を示している。この回路は、レジスターＲｓ、インダクターＬｓ及びキャパシターＣｓを有する直列のＲＬＣの周囲に構築された、共鳴装置として動作するサブ回路２０を備えている。共鳴装置２０は、入力２６において、その固有周波数Ｆ_ｃに近い周波数信号Ｆ_ｐにより励起されると、スパークプラグの電極２４、２５の間にスパークを発生させる。並列のＬＣを含むもう一つのサブ回路２１は、キャパシターＣｐと並列のインダクターＬｐを備えている。この回路は、電圧Ｖ２を、共鳴装置２０の入力２６に接続されたＭＯＳトランジスタ２２のターミナルに供給される増幅された電圧Ｖａに変換する。偽周期性信号２はトランジスタ２２のゲート２３に注入される。前記トランジスタ２２はスイッチのように動作し、信号２が高い（又は低い）論理状態のとき、送信（又はブロック）する。

マルチスパークプラグは、偽周期性信号２によってその共鳴装置２０が励起された時、電極２４、２５との間にスパークを発生させる。スパークの発生を制御するために、信号２は永続的なものではなく、トレーンの形態で存在する。トレーンの開始時、共鳴装置２０の発動により、トランジスタ・ターミナル２２での過電圧を引き起こす一時的なレジームが発生する。この過電圧は、永続的レジームの定格電圧を超過するかもしれず、電機部品の大型化を要するという点で有害である。この過電圧を除去するか、又は少なくとも減少させる１つの手段は、信号２の最初の半周期の継続期間を減少させることである。

このために、発生器は有利には、前記参照信号１から、短縮された時間間隔

の終わりにアドバンス・パルスを発生させることにより、基準の半周期を規定する基本時間間隔の少なくとも半分の時間間隔を発生させることができる第３生成手段９を備えている。有利には、因数Ｋ／２は整数である。有利には、ここでは分割演算子はユークリッド除算器である。選択手段１０、１１、１２は、前記論理記憶手段６を制御する最初のＭ個のパルスがアドバンス・パルスとなるように、第３生成手段９を選択できるように設計される。Ｍは、１からトレーンを構成する半周期の総数の間にある。このように、トレーンの最初のＭ個の半周期において、論理記憶手段６は短い半周期を発生させる。

構成部品のコストを減らすため、有利には、参照クロックの周期Ｔ_ｒｅｆは、１ｎｓ〜２００ｎｓであるか、又は５ＭＨｚ〜１ＧＨｚのクロックレート周波数である。好ましい一実施形態によれば、参照クロックの周期Ｔ_ｒｅｆは、１２５ＭＨｚの周波数に相当する８ｎｓに等しい。

有利には、論理記憶手段６は、好ましくはループ６３の手段により自立した逆数論理トリガーＤＱ６を備えている。

一実施形態によれば、生成手段７、８、９は、パラメータ化することが可能な、参照周期Ｔ_ｒｅｆの整数Ｐを計数して計数の終わりにパルスを発生させることができるカウンター７、８、９を備えている。前記カウンターは参照クロック５に接続されて計数パラメータＰを受信する。

第１生成手段７は、基準の半周期を発生させるために、Ｐ＝Ｋによりパラメータ化される。第２生成手段８は、延長又は短縮された半周期を発生させるために、それぞれＰ＝Ｋ＋１又はＰ＝Ｋ−１によりパラメータ化される。第３生成手段９は、各トレーンの開始時に短縮された半周期を発生させるために、Ｐ＝Ｋ／２以下の整数によりパラメータ化される。

有利には、第１生成手段７、第２生成手段８及び第３生成手段９は、単一の生成手段７、８、９に併合されて、Ｐ＝Ｋ、Ｐ＝Ｋ±１及びＰ＝Ｋ／２により交互にパラメータ化される。パラメータ化の選択は、選択手段１０、１１、１２によって実行されてもよい．

本発明の有利な特徴によれば、セレクター１０、１１、１２は、所望の周波数補正に応じて決定される増加Ｉｎｃだけ、生成手段７、８、９からパルスが発生する毎に増加されるアキュムレータ１２と、パラメータＫ、Ｋ±１及びＫ／２から選択されるマルチプレクサ１０、１１とを備える。アキュムレータ１２は、ブランチ１３を経由して生成手段７、８、９のうちの１つによるパルスの生成を通知される。マルチプレクサは単一であるか、又は図２に示されるように２つの構成部品１０、１１に別れていてもよい。トレーンの最初のＭ個のパルスでは、ブランチ１９を経由して、トレーンの開始時にパラメータＫ／２が選択される。このとき、安定状態なら、Ｋ又はＫ±１が選択される。初期状態では、セレクター１０は、基準パルスを発生させるために、パラメータＫを生成手段７、８、９に送信する。飽和に達したとき、アキュムレータ１２は、修正されたパルスを発生させるために、ブランチ１４経由でパラメータＫ±１を選択する。

アキュムレータ１２の機能は、基本パルスの間にいつオフセットパルスが挿入されるべきかを決定することである。このため、アキュムレータ１２は、ｎビットのメモリーレジスタを備え、よって２^ｎ値をとることができる。所望の平均周波数Ｆ_ｍｅａｎを得るために必要な周波数補正を考慮するために、この場合の増加Ｉｎｃは

に等しい。

これにより、パルスに遅れが生じたとき（即ち、時間の間隔が増加したとき）、

となるか、又はパルスが進んだとき（即ち、時間の間隔が短縮したとき）、

となる。ここでは、ラウンド関数は最も近い整数を意味する。レジスタはパルスが発生する度に増加される。前記レジスタが値２^ｎに達するか値２^ｎを超過すると飽和に達し、このときブランチ１４経由でパラメータＫ±１がパルスに選択される。有利には、永続的に増加される周期的なレジスタが利用可能である。この実施形態では、信号の平均周波数Ｆ_ｍｅａｎが、半周期を直接計数することなく得られることに注目されたい。このように、この周波数は、実行される四捨五入の範囲内で対象の周波数に非常に近い。このように、アキュムレータ１２のレジスタの次元ｎにより精度が増大する。

アキュムレータ１２の８ビットのメモリーレジスタは、利用分野の精度要件を満たす。

デジタルでの利用例に戻ると、８ビットのレジスタを備えるアキュムレータ１２に参照周期Ｔ_ｒｅｆ＝８ｎｓを伴う平均周期Ｔ_ｍｅａｎ＝１７０ｎｓを得るためには、補正半周期が延長されて、本実施例の場合Ｋ＝１０に相当する場合、

に等しい増加Ｉｎｃを使用しなければならず、補正半周期が短縮されて、本実施例の場合Ｋ＝１１に相当する場合、

に等しい増加Ｉｎｃを使用しなければならない。

一実施形態によれば、発生器は、パラメータＫ、Ｋ±１、Ｋ／２及び平均周波数Ｆ_ｍｅａｎの設定を可能にする増加Ｉｎｃを有するストレージレジスタ１６、１７、１８、１５を備えている。想定される値を考慮すると、有利には、これらのレジスタは、Ｋ、Ｋ±１及びＫ／２のための４ビットのレジスタ１６、１７、１８と、増加Ｉｎｃのための８ビットのレジスタ１５である。

偽周期信号２のトレーンを決定するために、発生器は前記偽周期性論理信号２の発生期間を制限できる調整可能なタイマー手段（図示せず）も備えている。

ＭＳＰを正確に制御するために、前記期間は５０μｓ〜５００μｓの間で有利に調整可能である。

上記本発明に係る発生器の機能的説明は、使用されるテクノロジーを前提としない。上記の原則が複数の実施形態により実施できることは、当業者には明白である。

発生器は、論理ゲート、カウンター、アキュムレータ等の離散論理部品により製造することができる。

発生器はまた、特殊用途集積回路又はＡＳＩＣタイプの専用論理部品により製造することができる。

発生器はまた、少なくとも１つのファイルプログラムゲートアレイ又はＦＰＧＡタイプのプログラム可能な部品、マイクロコントローラー又はマイクロプロセッサにより製造することができる。

Claims (12)

1. −周期Ｔ_ｒｅｆの参照信号（１）を発生させることができる参照クロック（５）と、
   −蓄積された論理状態を出力（６２）として供給し、パルスの受信により状態を変化させるように制御可能な論理記憶手段（６）と、
   −前記参照信号（１）から、基本時間間隔Ｔ_ｓｅｃ＝Ｋ×Ｔ_ｒｅｆ（Ｋは整数）の終わりに、基準パルスを発生させることができる第１生成手段（７）と、
   −前記参照信号（１）から、修正された時間間隔Ｔ’_ｓｅｃ＝（Ｋ±１）×Ｔ_ｒｅｆの終わりにオフセットパルスを発生させることができる第２生成手段（８）と、
   −平均周期
   

   

   
   （Ｋは整数及びＬは０〜１の実数修正因数）の偽周期性信号（２）を発生させるように平均周期を修正するオフセットパルスを定期的に含むように、前記論理手段（６）を制御するパルスを発生させる手段を、第１生成手段（７）及び第２生成手段（８）から選択することができる選択手段（１０、１２）と
   を備える偽周期性論理信号発生器（２）。
2. 前記参照信号（１）から、短縮された時間間隔
   

   

   
   の終わりにアドバンス・パルスを発生させることができる第３生成手段（９）と、前記論理記憶手段（６）を制御する最初のＭ個のパルスがアドバンス・パルスとなるように第３生成手段（９）を選択することができる選択手段（１０、１１、１２）とをさらに備える請求項１に記載の発生器。
3. 参照クロック（５）の周期Ｔ_ｒｅｆが１ｎｓ〜２００ｎｓの間にある請求項１又は２に記載の発生器。
4. 論理記憶手段（６）が、自立逆数論理トリガー（６）を備える請求項１ないし３のいずれか一項に記載の発生器。
5. 生成手段（７、８、９）が、パラメータ化することができ、且つ参照周期Ｔ_ｒｅｆの整数Ｐを計数すること、及び計数の終わりにパルスを発生させることが可能なカウンター（７）を備えている請求項１ないし４のいずれか一項に記載の発生器。
6. 第１生成手段（７）がＰ＝Ｋによりパラメータ化され、第２生成手段（８）がＰ＝Ｋ±１によりパラメータ化され、且つ第３生成手段（９）がＰ＝Ｋ／２によりパラメータ化される請求項５に記載の発生器。
7. 第１生成手段（７）、第２生成手段（８）及び第３生成手段（９）が、Ｐ＝Ｋ、Ｐ＝Ｋ±１及びＰ＝Ｋ／２により交互にパラメータ化される単一の信号生成手段（７、８、９）に併合される請求項６に記載の発生器。
8. 選択手段（１０、１１、１２）が、
   −所望の周波数補正に応じて決定される増加Ｉｎｃだけ、生成手段（７、８、９）からパルスが発生する度に増加されるアキュムレータ（１２）、及び
   −パラメータＫ、Ｋ±１及びＫ／２から選択されて、
   −最初のＭ個のパルスにパラメータＫ／２が選択され、
   −次いで初期設定によりパラメータＫが選択され、
   −アキュムレータ（１２）が飽和に達するとパラメータＫ±１が選択される
   ように生成手段（７、８、９）をパラメータ化するマルチプレクサ（１０、１１）
   を備える請求項１ないし７のいずれか一項に記載の発生器。
9. アキュムレータ（１２）がｎビットのメモリーレジスタを備え、増加Ｉｎｃが、パルスに遅延が生じた場合、
   

   

   
   と等しく、パルスが進んだ場合、
   

   

   
   と等しくなる請求項８に記載の発生器。
10. パラメータＫ、Ｋ±１及びＫ／２を蓄積するための４ビットのストレージレジスタ（１６、１７、１８）及び増加Ｉｎｃを蓄積するための８ビットのストレージレジスタ（１５）をさらに備える請求項８又は９に記載の発生器。
11. 前記偽周期論理信号（２）の発生期間を制限するための調整可能なタイマー手段をさらに備える請求項１ないし１０のいずれか一項に記載の発生器。
12. 請求項１ないし１１のいずれか一項に記載の発生器（２）、トランジスタ（２２）及び共鳴装置回路（２０）を備えており、発生器（２）が、前記偽周期性論理信号に従い、トランジスタ（２２）を経由して共鳴装置回路（２０）の動力スイッチを制御することにより、前記共鳴装置回路（２０）の周波数を制御してプラズマスパークを発生させることを特徴とする無線周波数点火装置回路。

Images