JP2010272812A - 化合物半導体エピタキシャルウェハの製造方法 - Google Patents

Abstract

【課題】ウェハの面内温度分布があることを前提にし、しかもスリップの発生を抑制できる化合物半導体エピタキシャルウェハの製造方法を提供する。
【解決手段】基板１１上に、ドーパント原料、ＩＩＩ族原料、Ｖ族原料及び希釈用ガスを供給してエピタキシャル層を順次形成する化合物半導体エピタキシャルウェハの製造方法において、基板１１上に形成する最下層のエピタキシャル層の成長時のウェハ中心部とウェハエッジ部の温度分布の差を５０℃未満にして最下層をエピタキシャル成長させるものである。
【選択図】図１

Description

本発明は、ＨＢＴ等の化合物半導体エピタキシャルウェハの製造方法に係り、特に、成長後のウェハのスリップ発生を抑止できる化合物半導体エピタキシャルウェハの製造方法に関するものである。

ＧａＡｓやＩｎＧａＡｓなどの化合物半導体は、Ｓｉ（シリコン）半導体に比べて、電子移動度が高いという特長がある。この特長をいかして、ＧａＡｓやＩｎＧａＡｓは高速動作や高効率動作を要求されるデバイスに多く用いられている。代表例としてＨＢＴが挙げられる。

ＨＢＴ（Ｈｅｔｅｒｏ Ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、ヘテロ接合バイポーラトランジスタ；以下ＨＢＴという）は、携帯電話送信用等マイクロ波通信の増幅器として広く用いられている。

このＨＢＴエピタキシャルウェハのおおまかな構造を図４に示す。

ＨＢＴエピタキシャルウェハ１０は、基板１１上に、サブコレクタ層１２、コレクタ層１３、ベース層１４、エミッタ層１５、エミッタコンタクト層１６、ノンアロイコンタクト層１７を順次結晶成長して形成される。

ノンアロイコンタクト層１７およびエミッタコンタクト層１６はエミッタ電極を形成するための層である。エミッタ層１５、ベース層１４、コレクタ層１３は、それぞれトランジスタにおいてのエミッタ、ベース、コレクタ電流の流れる層である。サブコレクタ層１２はコレクタ電極を形成する層である。基板１１は単結晶成長するための下地である。

ところで、特許文献１には、ウェハ面に温度差があるとスリップが発生すること、すなわち、エピタキシャル成長後に、エピタキシャルウェハのエッジ部にスリップが発生することが説明されている。このスリップとは、基板の残留歪またエピタキシャル成長中の熱歪を起因としてエピタキシャル層が結晶面方向にずれ、断差状のラインとなる欠陥である。

また、特許文献２では、ウェハの面内温度分布を１５〜３０℃にすることが開示され、さらに特許文献３には、加熱温度の均一化を図ることでスリップの発生を抑制することが開示されている。

特開２００８−６６６５２号公報 特開１１−２９７７１１号公報 特開１１−２４３０６１号公報

しかしながら、ウェハの面内温度分布をなくすことは、実質的に不可能であり、また、温度分布の均一化を図ると生産性が落ちる問題がある。

そこで、本発明の目的は、上記課題を解決し、ウェハの面内温度分布があることを前提にし、しかもスリップの発生を抑制できる化合物半導体エピタキシャルウェハの製造方法を提供することにある。

上記目的を達成するために請求項１の発明は、基板上に、ドーパント原料、ＩＩＩ族原料、Ｖ族原料及び希釈用ガスを供給してエピタキシャル層を順次形成する化合物半導体エピタキシャルウェハの製造方法において、基板上に形成する最下層のエピタキシャル層の成長時のウェハ中心部とウェハエッジ部の温度分布の差を５０℃未満にして最下層をエピタキシャル成長させることを特徴とする化合物半導体エピタキシャルウェハの製造方法である。

請求項２の発明は、上記最下層のエピタキシャル層の成長時のウェハ中心部の成長温度を、６１０℃以上、６６０℃以下とした請求項１記載の化合物半導体エピタキシャルウェハの製造方法である。

請求項３の発明は、上記最下層のエピタキシャル層より上層のエピタキシャル層の成長時の上記ウェハ中心部と上記ウェハエッジ部の温度分布の差が５０℃以上６５℃未満とした請求項１又は２記載の化合物半導体エピタキシャルウェハの製造方法である。

請求項４の発明は、基板上に形成するエピタキシャル層は、ＨＢＴ用のエピタキシャル層であり、基板上に形成する最下層のエピタキシャル層がサブコレクタ層からなる請求項１〜３いずれかに記載の化合物半導体エピタキシャルウェハの製造方法である。

本発明は、基板上に形成する最下層のエピタキシャル層の成長時のウェハ中心部とウェハエッジ部の温度分布の差を５０℃未満にして最下層をエピタキシャル成長させることで、その後のエピタキシャル成長の温度分布の差を５０℃以上６５℃未満としても、スリップの発生原因の一つである熱歪の影響が抑制され、スリップの発生を抑えることができる。

本発明の化合物半導体エピタキシャルウェハの製造方法に用いる半導体製造装置の模式図である。 図１のＡ−Ａ線断面図である。 本発明において、基板上の最下層のサブコレクタ層を成長させた際の温度差毎の化合物半導体エピタキシャルウェハのスリップの発生状況を示す図である。 ＨＢＴのエピタキシャルウェハの構造を示す縦断面図である。

以下、本発明の好適な一実施の形態を添付図面に基づいて詳述する。

先ず、図４で説明したＨＢＴエピタキシャルウェハ１０の構造例を表１に示す。

結晶成長のことをエピタキシャルと言う。

表１において、エピタキシャル層名称のｎ−，ｐ−，ｉ−はエピタキシャル層がそれぞれｎ型，ｐ型，半絶縁性であることを表している。厚さの単位はｎｍ（１０^-9ｍ）である。キャリア濃度の単位はｃｍ^-3である。

表１に示したＨＢＴエピタキシャルウェハの成長する方法を以下に説明する。

原料としてｉ−ＧａＡｓを成長する場合には、Ｇａ原料のＧａ（ＣＨ₃）₃（トリメチルガリウム）とＡｓ原料のＡｓＨ₃（アルシン）を基板に供給する。なお、Ｇａ原料として他にＧａ（ＣＨ₃ＣＨ₂）₃（トリエチルガリウム）がある。Ａｓ原料として他にＡｓ（ＣＨ₃）₃（トリメチル砥素）、ＴＢＡ（ターシャリーブチルアルシン）がある。

ｐ−ＧａＡｓ（ベース層）を成長する場合には、Ｇａ（ＣＨ₃）₃、ＡｓＨ₃、及びｐ型ドーパントを基板に供給する。ｐ型ドーパントの元素としてはＣがある。Ｃ原料としてはＣＢｒ₄、ＣＣｌ₃Ｂｒがある。

ｎ＋ＧａＡｓ（サブコレクタ層、エミッタコンタクト層）やｎ−ＧａＡｓ（コンタクト層）を成長する場合には、Ｇａ（ＣＨ₃）₃、ＡｓＨ₃及びｎ型ドーパントを基板に供給する。ｎ型ドーパントの元素としてはＳｉやＳｅ（セレン）がある。Ｓｉ原料としてＳｉＨ₄（モノシラン）、Ｓｉ₂Ｈ₆（ジシラン）がある。Ｓｅ原料としてはＨ₂Ｓｅ（セレン化水素）がある。

ｎ−ＩｎＧａＰ（エミッタ層）を成長する場合には、Ｉｎ（ＣＨ₃）₃（トリメチルインジウム）、Ｇａ（ＣＨ₃）₃、ＰＨ₃、及びｎ型ドーパントを基板に供給する。Ｐ原料としては他にＴＢＰ（ターシャリーブチルホスフィン）がある。

さて、図１、図２により、エピタキシャル成長させる半導体製造装置を説明する。

原料ガスが供給される成長炉２１内には、複数枚の基板１１を保持する基板保持具としてのサセプタ２２が回転自在に設けられ、また図には示していないが、サセプタ２２に保持された基板１１もサセプタ２２の回転で公転しながら自転するようにされる。

基板１１は、サセプタ２２により成長炉２１の反応室２３に面するように保持され、反応室２３の中心から供給され、図示の矢印２４のように径方向外方に流れる原料ガスと接し、基板１１にエピタキシャル層が成長される。

反応室２３と反対側のサセプタ２２上には、サセプタ２２の回転中心に対して同心円上のリングヒータ２５−１〜２５−ｎが設けられ、サセプタ２２にセットされた基板１１を加熱する。サセプタ２２には、基板１１をセットする際に、均熱板２６が基板１１上に載せられる。この均熱板２６は基板１１面内の温度分布を均一にする働きがある。

成長炉２１の反応室２３内に原料ガスを矢印２４のように供給すると、原料ガスが熱により分解し、基板１１上にエピタキシャル層を成長する。

ここで、スリップは、基板１１上にエピタキシャル層が成長される際に、各ヒータ２５の温度バランスや昇降温時に発生する熱歪を起因としてエピタキシャルウェハ１０のエッジ部に応力が掛かり、エピタキシャル層が断層状にずれる現象である。

加熱用のリングヒータ２５−１〜２５−ｎは、リングゾーン毎の温度制御によりウェハ面内のエピタキシャル層の厚さ・キャリア濃度等の均一性を調整している。ただし各ゾーンの実温度の差が大きいと成長中のウェハ内温度分布も大きくなり熱歪が大きくなる。

そこで、本発明者が種々検討した結果、基板１１の最下層となるサブコレクタ層１２（図４）を成長する際に、特に温度分布を厳密に制御することで、その後のコレクタ層１３以下、ノンアロイコンタクト層１７まで、エピタキシャル成長させる際の温度分布を従来と同様な温度制御を行っても、成長後のエピタキシャルウェハ１０にスリップ３０が発生しないことを見出した。

より具体的には、基板１１の最下層となるサブコレクタ層１２（図４）を成長する際の温度分布を、ウェハ中心部とエッジ部の温度差が５０℃未満となるようにし、その後のエピタキシャル成長層は、５０℃以上６５℃未満であってもスリップが発生しないことを確かめて本発明を成すに至った。

以下にこの理由について説明する。

エピタキシャル成長時の熱は、リングヒータ２５から均熱板２６を介して基板１１に伝わる他に、サセプタ２２から基板１１の外周（エッジ部）、或いは基板１１の外周（エッジ部）からサセプタ２２に伝わる熱がある。

エピタキシャル成長時のウェハの温度分布は、リングヒータ２５−１〜２５−ｎを制御することで、調節することができるが、基板１１に対してサセプタ２２の熱容量が大きいため、サセプタ２２から基板１１に伝熱する熱量が大きくなり、このため基板の温度分布は、ウェハ外周（エッジ部）が高く、ウェハ中心部が低い温度分布となる。

そこで、ウェハ中心部の温度を高くするには、図１，２に示したように基板１１の中央に位置する中央部のリングヒータ２５−４，２５−５の加熱温度を高くすればよいが、中央部のリングヒータ２５−４，２５−５の加熱温度を高くしても、エピタキシャル成長につれて、基板１１から、形成したエピタキシャル層を介しての伝熱となるため、応答性が悪く、主に熱容量のあるサセプタ２２を加熱してしまう。

そこで、基板１１の最下層のサブコレクタ層１２のエピタキシャル成長時の温度に着目し、このサブコレクタ層１２の温度分布を制御することで、スリップが発生しないことが分かった。このサブコレクタ層１２は基板１１に直接形成される厚さ８００ｎｍの層であり、中央部のリングヒータ２５−４，２５−５の加熱温度を制御することで、比較的応答性の良い温度制御が行え、ウェハ中心部とエッジ部の温度差を５０℃未満とすることができる。

より具体的には、ウェハの中心部の温度を、６１０℃以上、６６０℃以下、例えば中心部の温度を６３０℃とし、エッジ部を６７０℃に温度調整することが可能であり、これにより、その後のエピタキシャル成長時の温度差を５０℃以上で行っても、スリップが発生しないことが分かった。

以上、従来技術ではスリップ状欠陥の発生を抑えることはできなかったが、本発明によりエピタキシャル成長中のリングヒータ２５−１〜２５−ｎの温度バランスを制御することによりエピタキシャルウェハの熱歪を抑え、スリップの発生を抑えることができる。

次に表１に示したＨＢＴエピタキシャルウェハ１０に適用した実施例１と比較例１，２とを説明する。

実施例１
成長時の成長炉内圧力は７０Ｔｏｒｒ、希釈用ガスは水素である。基板には、ＧａＡｓ基板を用いた。

先ず基板１１の最下層のサブコレクタ層１２の成長には、Ｇａ（ＣＨ₃）₃、及びＡｓＨ₃、Ｓｉ₂Ｈ₆を用いた。それらの流量はそれぞれ９０ｃｍ³／分、１９ｃｍ³／分及び３４００ｃｍ³／分である。

この際、リングヒータ２５−１〜２５−ｎを制御して、ウェハの中心部の温度が６３０℃、エッジ部の温度を６７０℃となるよう調製した。中心部とエッジ部の温度差は４０℃である。

次に、このリングヒータ２５−１〜２５−ｎの各制御温度を保ちながらコレクタ層以下の成長を行った。

コレクタ層の成長には、ｎ＋ＧａＡｓの成長に使用したＧａ（ＣＨ₃）₃、ＡｓＨ₃及びＳｉ₂Ｈ₆を用いた。それらの流量はそれぞれ２００ｃｍ³／分、６４０ｃｍ³／分及び１０ｃｍ³／分である。

ベース層の成長には、Ｇａ（ＣＨ₃ＣＨ₂）₃、ＡｓＨ₃に加えてドーパントとしてＣＢｒ₄を用いた。Ｇａ（ＣＨ₃ＣＨ₂）₃、ＡｓＨ₃の流量はそれぞれ５００ｃｍ³／分、１０ｃｍ³／分、ＣＢｒ₄の流量は１７ｃｍ³／分である。

エミッタ層（ｎ−Ｉｎ_0.56ＧａＰ）の成長には、Ｉｎ（ＣＨ₃）₃、Ｇａ（ＣＨ₃ＣＨ₂）₃、ＰＨ₃及びＳｉ₂Ｈ₆を用いた。それらの流量は、それぞれ２６０ｃｍ³／分、１３０ｃｍ³／分及び１．０ｃｍ³／分で、５０ｃｍ³／分である。

エミッタコンタクト層の成長には、Ｇａ（ＣＨ₃）₃、及びＡｓＨ₃、Ｓｉ₂Ｈ₆を用いた。それらの流量はそれぞれ９０ｃｍ³／分、１９ｃｍ³／分及び３４００ｃｍ³／分である。

ｎ＋ＩｎＧａＡｓ層（ノンアロイコンタクト層）の成長には、Ｇａ（ＣＨ₃ＣＨ₂）₃、Ｉｎ（ＣＨ₃）₃、ＡｓＨ₃に加えてＨ₂Ｓｅを使用した。それらの流量はそれぞれ２００ｃｍ³／分、４００ｃｍ³／分及び１２０ｃｍ³／分で、３００ｃｍ³／分である。

上記の条件においてエピタキシャル成長したエピタキシャルウェハ１０は、図３（ａ）のようにウェハエッジ部にスリップは発生していない。

比較例１，２
上記実施例１の条件において、
温度差がウェハの中心部の温度が６２０℃、エッジ部の温度を６７０℃として、温度差５０℃とした場合（比較例１）、中心部の温度が６２０℃、エッジ部の温度を６８０℃として、温度差６０℃とした場合（比較例２）、図３（ｂ）、図３（ｃ）のようにスリップ３０が発生した。

すなわち温度差５０℃の比較例１では、エピタキシャルウェハ１０に、２箇所のスリップ３０が発生し、そのスリップ長さは３〜５ｍｍ程度であった。温度差６０℃の比較例２では、エピタキシャルウェハ１０に、１１箇所のスリップ３０が発生し、そのスリップ長さは５〜８ｍ程度であった。

比較例１，２より、温度差が大きいほどスリップの発生が多くなることが分かった。

以上より、本発明においては、基板の最下層のエピタキシャル層の温度分布（中心部とエッジ部）の温度差を５０℃未満とすることで、スリップの発生を防止することができ、これによりエピタキシャルウェハのエッジ部のチップ取得率（歩留）を高くすることができる。

なお、上述の実施例では、ＨＢＴについて説明したが、本発明は、同じ電子デバイス用途のＨＥＭＴ、ＦＥＴおよびすべてのエピタキシャル製品に適用できる。

１０ エピタキシャルウェハ
１１ 基板
２１ 成長炉
２２ サセプタ
２３ 反応室
２５−１〜２５−ｎ リングヒータ

Claims (4)

1. 基板上に、ドーパント原料、ＩＩＩ族原料、Ｖ族原料及び希釈用ガスを供給してエピタキシャル層を順次形成する化合物半導体エピタキシャルウェハの製造方法において、基板上に形成する最下層のエピタキシャル層の成長時のウェハ中心部とウェハエッジ部の温度分布の差を５０℃未満にして最下層をエピタキシャル成長させることを特徴とする化合物半導体エピタキシャルウェハの製造方法。
2. 上記最下層のエピタキシャル層の成長時のウェハ中心部の成長温度を、６１０℃以上、６６０℃以下とした請求項１記載の化合物半導体エピタキシャルウェハの製造方法。
3. 上記最下層のエピタキシャル層より上層のエピタキシャル層の成長時の上記ウェハ中心部と上記ウェハエッジ部の温度分布の差が５０℃以上６５℃未満とした請求項１又は２記載の化合物半導体エピタキシャルウェハの製造方法。
4. 基板上に形成するエピタキシャル層は、ＨＢＴ用のエピタキシャル層であり、基板上に形成する最下層のエピタキシャル層がサブコレクタ層からなる請求項１〜３いずれかに記載の化合物半導体エピタキシャルウェハの製造方法。

Images