JP2011003677A - トランジスタ用エピタキシャルウェハの製造方法 - Google Patents

トランジスタ用エピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP2011003677A
JP2011003677A JP2009144806A JP2009144806A JP2011003677A JP 2011003677 A JP2011003677 A JP 2011003677A JP 2009144806 A JP2009144806 A JP 2009144806A JP 2009144806 A JP2009144806 A JP 2009144806A JP 2011003677 A JP2011003677 A JP 2011003677A
Authority
JP
Japan
Prior art keywords
epitaxial wafer
manufacturing
temperature
growth chamber
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009144806A
Other languages
English (en)
Inventor
Masaharu Higashitani
雅春 東谷
Ryota Isono
僚多 磯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2009144806A priority Critical patent/JP2011003677A/ja
Publication of JP2011003677A publication Critical patent/JP2011003677A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

【課題】エピタキシャルウェハ上への異物パーティクルの付着を抑制し、それによって表面欠陥の少ない高品質な化合物半導体エピタキシャルウェハを製造する方法を提供する。
【解決手段】トランジスタ用エピタキシャルウェハの製造方法は、化学気相成長法によるIII-V族化合物半導体エピタキシャルウェハの製造方法であって、複数枚の基板1を設置する成長室内において、同心円状に分割された加熱用ゾーンヒータ11によって基板サセプタの内周側から外周側にかけて温度が高くなるような温度勾配を設け、前記成長室内で加熱された前記基板上にIII族原料、V族原料、ドーパント原料および希釈用ガスを供給してIII-V族化合物半導体層を成長させる。
【選択図】図2

Description

本発明は、化合物半導体エピタキシャルウェハの製造方法に関し、特にトランジスタ用エピタキシャルウェハの製造方法に関する。
ガリウム砒素(GaAs)やインジウムガリウム砒素(InGaAs)などの化合物半導体は、シリコン(Si)半導体に比べて電子移動度が高いという特長がある。この特長を活かすべく、GaAsやInGaAsは高速動作や高効率動作を要求されるデバイスに多く用いられている。代表例として、ヘテロ接合バイポーラトランジスタ(Hetero-junction Bipolar Transistor: HBT)や高電子移動度トランジスタ(High Electron Mobility Transistor: HEMT)への利用が挙げられる。HBTはマイクロ波通信の増幅器(例えば、携帯電話の送信等)として広く用いられている。
エピタキシャルウェハの従来の製造方法として、例えば、特許文献1に次のような気相成長装置および気相成長方法が記載されている。ウェハの成長室内には、ウェハの表面温度を測定する放射温度計と、ウェハの回転を検出する磁性体と、磁気センサと、磁気センサからのパルスを検出しウェハの回転位置を測定するパルスカウンタと、温度情報と回転位置情報からウェハの温度分布を分析し、加熱・放熱する箇所を決定するシーケンス制御装置が備えられている。さらに、ウェハの加熱・放熱をするための熱反射体が設けられており、該熱反射体は複数に分割可能であって、それぞれが独立して上下動可能でかつ水平方向に回転可能な機能を有している。特許文献1によると、この熱反射体によりウェハの周方向の温度分布が調整され、気相成長を行うウェハの表面温度を均一にすることができ、その結果、成膜される膜の面内均一性を高めることができるとされている。
特開2008−66652号公報
化合物半導体エピタキシャルウェハにおいては、従来の製造方法によるエピタキシャル成長中、ウェハ表面にGaAsパーティクルが付着し、その上の成長で欠陥が発生するという問題があった。具体的には、膜の成長に利用されなかった原料ガスが微小なGaAs結晶として成長室内の壁面に付着・堆積する。成長室内が一定以上の温度となるとGaAs結晶の付着堆積物が壁面から剥離する現象が生じる。剥離したGaAsパーティクルがウェハ表面に付着し、成膜を続ける過程で表面欠陥となるという問題があった。
従って、本発明の目的は、上記の問題を解決し、表面欠陥の少ないトランジスタ用エピタキシャルウェハを製造可能な方法を提供することにある。
本発明は、上記目的を達成するため、化学気相成長法によるIII-V族化合物半導体エピタキシャルウェハの製造方法であって、複数枚の基板を設置する成長室内において内周側から外周側にかけて温度が高くなるような温度勾配を設け、前記成長室内で加熱された前記基板上にIII族原料、V族原料、ドーパント原料および希釈用ガスを供給してIII-V族化合物半導体層を成長させることを特徴とするトランジスタ用エピタキシャルウェハの製造方法を提供する。
また、本発明は、上記目的を達成するため、上記の本発明に係るトランジスタ用エピタキシャルウェハの製造方法において、以下のような改良や変更を加えることができる。
(1)前記温度勾配は前記成長室内における同心円の半径方向に形成されており、設置された前記基板よりも内周側の温度が450℃以下で、設置された前記基板のそれぞれの中心を通る同心円領域の温度が690℃以下であり、設置された前記基板のそれぞれの外周側を通る同心円領域の温度が710℃以下である。
(2)前記III族原料としてトリメチルアルミニウム(Al(CH3)3)、トリメチルガリウム(Ga(CH3)3)、トリメチルインジウム(In(CH3)3)、トリエチルアルミニウム(Al(CH3CH2)3)、トリエチルガリウム(Ga(CH3CH2)3)、またはトリエチルインジウム(In(CH3CH2)3)を用い、前記V族原料としてアルシン(AsH3)、トリメチル砒素(As(CH3)3)、ターシャリーブチルアルシン(TBA)、ホスフィン(PH3)、またはターシャリーブチルホスフィン(TBP)を用い、前記希釈用ガスとして水素(H2)、窒素(N2)、またはアルゴン(Ar)を用いる。
(3)p型の前記ドーパント原料として四臭化炭素(CBr4)、またはブロモトリクロロメタン(CCl3Br)を用い、n型の前記ドーパント原料としてモノシラン(SiH4)、ジシラン(Si2H6)、またはセレン化水素(H2Se)を用いる。
本発明によれば、エピタキシャルウェハ上へのGaAsパーティクルの付着を抑制することができ、それによって表面欠陥の少ない高品質なトランジスタ用エピタキシャルウェハを製造することができる。
HBT用エピタキシャルウェハの構造例を示す縦断面模式図である。 本発明に係る製造方法を実現するためのサセプタと基板と加熱ヒータの位置関係の1例を示す模式図であり、(a)は平面模式図、(b)は部分拡大断面模式図である。
本発明者らは、トランジスタ用エピタキシャルウェハ製造方法において、成長室内の温度を制御して成膜するエピタキシャルウェハの近傍に温度勾配を意図的に設けることにより、成長室壁面のGaAs付着堆積物の剥離を抑制できることを見出し、本発明を完成した。以下、本発明に係る実施の形態について、図面を参照しながら詳細に説明する。
(トランジスタ用エピタキシャルウェハの構造)
図1は、HBT用エピタキシャルウェハの構造例を示す縦断面模式図である。HBTエピタキシャルウェハ10は、基板1上に結晶成長(成膜)したサブコレクタ層2、コレクタ層3、ベース層4、エミッタ層5、エミッタコンタクト層6およびノンアロイコンタクト層7からなる。基板1は単結晶成長するための下地である。サブコレクタ層2はコレクタ電極を形成するための層である。コレクタ層3、ベース層4、エミッタ層5はそれぞれトランジスタにおけるコレクタ電流、ベース電流、エミッタ電流の流れる層である。エミッタコンタクト層6およびノンアロイコンタクト層7はエミッタ電極を形成するための層である。
(トランジスタ用エピタキシャルウェハの製造方法)
HBTエピタキシャルウェハの成長方法を例として以下に述べる。エピタキシャル層を成長させる基板をサセプタと呼ばれる基板保持具にセットする。基板をセットしたサセプタを成長室内に設置し加熱する。
図2は、本発明に係る製造方法を実現するためのサセプタと基板と加熱ヒータの位置関係の1例を示す模式図であり、(a)は平面模式図、(b)は部分拡大断面模式図である。ここで、図2に示す加熱用のゾーンヒータ11は、ゾーン毎の制御(例えば、PID制御)により温度を調節することができる構成になっている。図2のA、B、Cの位置(Aは設置された基板1よりも成長室内で内周側の領域、Bは設置された基板1のそれぞれの中心を通る同心円領域、Cは設置された基板1のそれぞれの外周側を通る同心円領域)に熱電対12を配置し、ゾーンヒータ11をPID制御することによりAが450℃以下、Bが690℃以下、Cが710℃以下となるように温度を調節する。
上記のような温度勾配下で加熱された基板1上にIII族原料、V族原料、ドーパント原料および希釈用ガスを供給することで図1に示したようなHBT用エピタキシャルウェハを製造することができる。本発明者らは、成長室内における同心円の半径方向に温度勾配を設けた環境で成膜することにより、原料ガスが微小なGaAs結晶として炉壁への堆積するのを抑制し、その結果、GaAs付着堆積物の剥離・ウェハ表面へのGaAsパーティクルの付着を抑制できることを見出した。
表1に、本実施例で製造したHBTエピタキシャルウェハの構造と原料ガスおよびその流量を示す。エピタキシャル層名称の「n-」、「p-」は、エピタキシャル層の電気伝導性がそれぞれn型、p型であることを示している。本実施例において、サブコレクタ層成長時における図2のA、B、Cの位置の温度は、それぞれ450℃、690℃、710℃とした。成長時の成長室内圧力は70 Torr、希釈用ガスはH2とした。
Figure 2011003677
p−GaAsを成長する場合には、Ga(CH3)3またはGa(CH3CH2)3のGa源と、AsH3のAs源と、p型ドーパントとを基板に供給する。p型ドーパントの元素としては、例えば炭素(C)がある。C原料としてはCBr、CCl3Brがある。
n−GaAsを成長する場合には、Ga(CH3)3のGa源と、AsH3のAs源と、n型ドーパントとを基板に供給する。n型ドーパントの元素としては、SiやSeがある。Si原料としてSiH4、Si2H6がある。Se原料としてはH2Seがある。
n−InGaPを成長する場合には、In(CH3)3のIn源と、Ga(CH3)3またはGa(CH3CH2)3のGa源と、PH3のP源と、n型ドーパントとを基板に供給する。P原料としては他にTBP(ターシャリーブチルホスフィン)がある。
上記条件で成長したエピタキシャルウェハの表面に関し、表面検査装置を用いて0.5〜100μmの付着異物数を測定した。ここで従来技術の例として、成長室内の温度(A、B、Cの位置の温度)を690℃均一に保持して製造したHBTエピタキシャルウェハを比較のために用意した(比較例)。
その結果、比較例における付着異物数は直径6インチウェハ1枚当たり486個であるのに対し、実施例における付着異物数は147個と大きく減少した。また、歩留まり(ウェハ良品率)においては、比較例が75%であったのに対し、実施例では83%となった。なお、サンプル数(ウェハ数)は150枚である。
以上説明したように、本発明に係る製造方法により、HBTエピタキシャルウェハ上の付着異物数は1/3以下に減少し、また歩留まりも向上させることができた。なお、本発明は、同じ電子デバイス用途のHEMT、FETおよび他のすべてのエピタキシャル製品に展開することができる。
1…基板、2…サブコレクタ層、3…コレクタ層、4…ベース層、5…エミッタ層、
6…エミッタコンタクト層、7…ノンアロイコンタクト層、
10…HBTエピタキシャルウェハ、11…加熱用ゾーンヒータ、12…熱電対。

Claims (4)

  1. 化学気相成長法によるIII-V族化合物半導体エピタキシャルウェハの製造方法であって、
    複数枚の基板を設置する成長室内において内周側から外周側にかけて温度が高くなるような温度勾配を設け、前記成長室内で加熱された前記基板上にIII族原料、V族原料、ドーパント原料および希釈用ガスを供給してIII-V族化合物半導体層を成長させることを特徴とするトランジスタ用エピタキシャルウェハの製造方法。
  2. 請求項1に記載のトランジスタ用エピタキシャルウェハの製造方法において、
    前記温度勾配は前記成長室内における同心円の半径方向に形成されており、設置された前記基板よりも内周側の温度が450℃以下で、設置された前記基板のそれぞれの中心を通る同心円領域の温度が690℃以下であり、設置された前記基板のそれぞれの外周側を通る同心円領域の温度が710℃以下であることを特徴とするトランジスタ用エピタキシャルウェハの製造方法。
  3. 請求項1または請求項2に記載のトランジスタ用エピタキシャルウェハの製造方法において、
    前記III族原料としてトリメチルアルミニウム、トリメチルガリウム、トリメチルインジウム、トリエチルアルミニウム、トリエチルガリウム、またはトリエチルインジウムを用い、
    前記V族原料としてアルシン、トリメチル砒素、ターシャリーブチルアルシン、ホスフィン、またはターシャリーブチルホスフィンを用い、
    前記希釈用ガスとして水素、窒素、またはアルゴンを用いることを特徴とするトランジスタ用エピタキシャルウェハの製造方法。
  4. 請求項1乃至請求項3のいずれかに記載のトランジスタ用エピタキシャルウェハの製造方法において、
    p型の前記ドーパント原料として四臭化炭素、またはブロモトリクロロメタンを用い、
    n型の前記ドーパント原料としてモノシラン、ジシラン、またはセレン化水素を用いることを特徴とするトランジスタ用エピタキシャルウェハの製造方法。
JP2009144806A 2009-06-18 2009-06-18 トランジスタ用エピタキシャルウェハの製造方法 Pending JP2011003677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009144806A JP2011003677A (ja) 2009-06-18 2009-06-18 トランジスタ用エピタキシャルウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009144806A JP2011003677A (ja) 2009-06-18 2009-06-18 トランジスタ用エピタキシャルウェハの製造方法

Publications (1)

Publication Number Publication Date
JP2011003677A true JP2011003677A (ja) 2011-01-06

Family

ID=43561418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009144806A Pending JP2011003677A (ja) 2009-06-18 2009-06-18 トランジスタ用エピタキシャルウェハの製造方法

Country Status (1)

Country Link
JP (1) JP2011003677A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016534561A (ja) * 2013-08-23 2016-11-04 アイクストロン、エスイー 基板処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016534561A (ja) * 2013-08-23 2016-11-04 アイクストロン、エスイー 基板処理装置

Similar Documents

Publication Publication Date Title
JP2011003677A (ja) トランジスタ用エピタキシャルウェハの製造方法
JP2006216864A (ja) 化合物半導体製造装置
JP2020102533A (ja) SiC化学気相成長装置
TWI312534B (ja)
JP2007184423A (ja) Iii−v族化合物半導体の製造方法
JP2008277435A (ja) 化合物半導体製造装置
JP2006093275A (ja) 気相成長方法
JP2010272812A (ja) 化合物半導体エピタキシャルウェハの製造方法
JP5543302B2 (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子
JP2005085850A (ja) 気相エピタキシャル成長装置
JP2003257867A (ja) 気相成長装置及び気相成長方法
JP2004241463A (ja) 化合物半導体の気相成長方法
JP2003318185A (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子
JP5507975B2 (ja) 半導体基板、電子デバイスおよび半導体基板の製造方法
JP2011096722A (ja) 化合物半導体エピタキシャルウェハ及びその製造方法、並びにhemt素子
JP2002367918A (ja) Iii−v族化合物半導体の製造方法
JP2004134548A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH11251329A (ja) 半導体ウェハ及びその製造方法
JP2007103807A (ja) Iii−v族化合物半導体結晶構造及びその製造方法
JP2003243318A (ja) 気相エピタキシャル成長装置
JP2012054405A (ja) 化合物半導体エピタキシャルウェハ及びその製造方法
JP2009044011A (ja) 気相成長方法及び気相成長装置
JP2004079679A (ja) 化合物半導体及びそれを用いたバイポーラトランジスタ
JP2009081213A (ja) 高電子移動度トランジスタ及びその製造方法
JP2003022976A (ja) 有機金属気相成長装置