JP2007184423A - Iii−v族化合物半導体の製造方法 - Google Patents
Iii−v族化合物半導体の製造方法 Download PDFInfo
- Publication number
- JP2007184423A JP2007184423A JP2006001737A JP2006001737A JP2007184423A JP 2007184423 A JP2007184423 A JP 2007184423A JP 2006001737 A JP2006001737 A JP 2006001737A JP 2006001737 A JP2006001737 A JP 2006001737A JP 2007184423 A JP2007184423 A JP 2007184423A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- raw material
- substrate
- group iii
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】III−V族化合物半導体の製造に際し、導入配管に吸着している残留ドーパント原料の残留量を低減する。
【解決手段】反応炉1内のガス流路6に臨ませて配置された基板10を加熱し、導入配管12から原料ガス、ドーパント原料をガス流路6内に供給して基板10の表面に流すことにより、基板10上に半導体結晶をエピタキシャル成長させるIII−V族化合物半導体の製造方法において、前記エピタキシャル成長を行う前に、又は前記エピタキシャル成長を終了した後に、導入配管12にクリーニングガスを流すことにより、導入配管12の壁面に付着しているドーパント原料を離脱させて、反応炉1の外部へ排気する。
【選択図】図1
【解決手段】反応炉1内のガス流路6に臨ませて配置された基板10を加熱し、導入配管12から原料ガス、ドーパント原料をガス流路6内に供給して基板10の表面に流すことにより、基板10上に半導体結晶をエピタキシャル成長させるIII−V族化合物半導体の製造方法において、前記エピタキシャル成長を行う前に、又は前記エピタキシャル成長を終了した後に、導入配管12にクリーニングガスを流すことにより、導入配管12の壁面に付着しているドーパント原料を離脱させて、反応炉1の外部へ排気する。
【選択図】図1
Description
本発明は、III−V族化合物半導体の製造方法、特に、残留ドーパント原料の影響(メモリー効果)を低減でき、FET・HEMT・HBTなどの電子デバイス構造の多層エピタキシャル層を成長するのに好適なIII−V族化合物半導体の製造方法に関する。
トランジスタの性能を向上させるためには、より多くのキャリアをより高速に伝達できる材質を用いることが重要である。GaAs(ガリウム砒素)やInGaAs(インジウムガリウム砒素)などの化合物半導体はSi(シリコン)半導体に比べて、電子移動度が高いという特長がある。この特長を生かして、GaAsやInGaAsは高速動作や高効率動作を要求されるデバイスに多く用いられている。代表例としてHEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)が挙げられ、携帯電話の送信用マイクロ波増幅器や衛星放送用受信アンテナの高周波増幅器に用いられている。
HEMT用エピタキシャルウェハの概略的な構造を図3に示す。このHEMT用エピタキシャルウェハは、半絶縁性の基板20上に結晶成長したバッファ層21、チャネル層22、スペーサ層23、キャリア供給層24及びコンタクト層25を具備する。
基板20は単結晶成長するための下地である。バッファ層21は、基板20表面の残留物の影響によるデバイス特性劣化を防ぐ働きや、チャネル層22からのリーク電流を防ぐ働きをもつ半絶縁性のGaAs層またはAlGaAs(アルミニウムガリウム砒素)層である。チャネル層22は自由電子が流れる半絶縁性のInGaAs層であり、高純度である必要がある。スペーサ層23は、チャネル層22の自由電子がキャリア供給層24のn型不純物によってイオン散乱されるのを抑止する働きを持つ半絶縁性のGaAs層またはAlGaAs層である。キャリア供給層24はn型不純物がドーピングされており、発生した自由電子をチャネル層22へ供給する働きをもつn型のAlGaAs層である。コンタクト層25は金属電極とのオーミックコンタクトを形成するキャリア濃度の大きなn型のInGaAs層である。
コンタクト層25は電極を形成するための層であり、低抵抗であることが重要である。コンタクト層25の抵抗を下げるためには、n型ドーパントのSiやSe(セレン)を添加して、キャリア濃度を高くしなければならない。
このため、反応炉内でHEMT構造のエピタキシャル成長を連続して成長すると、n型ドーパントが反応炉内に残留し、この反応炉内に残留した不純物がドーパントとして混入するというメモリー効果が顕著となり、HEMTの電気的特性に影響を及ぼすという問題がある。
従来、n型層を成長しないときは、水素や窒素などの不活性ガスをn型ドーパント供給ラインに供給するが、n型ドーパントは配管でのメモリー効果が非常に大きいため、通常用いられる水素や窒素などの不活性ガスによる配管パージだけでは配管内の残留しているn型ドーパントを完全に除去することはできない。そこで、気相成長前及び気相成長中断中に、V族元素を含む原料化合物をn型ドーパント供給ラインに流すことによって、n型ドーパント供給ラインの清浄化を行うことが提案されている(例えば、特許文献1参照)。
また、p型ドーパントのMgのメモリー効果を抑制する技術として、原料噴射ノズル出口まで分離した独立配管及び経路の構造とし、Mg原料の原料噴射ノズルを反応炉内において40〜60℃の温度になるように保温管理することも提案されている(例えば、特許文献2参照)。
特開平10−97996号公報
特開2005−197326号公報
しかし、III族、V族原料ガス及びn型ドーパント原料を導入配管に合流させて反応炉内のガス流路に供給する構造の反応炉においては、この導入配管の内壁にn型ドーパント原料が付着・吸着して残留し、この残留物の影響により、n型ドーパントの供給を停止しているにも拘わらず、n型ドーパントがエピタキシャル成長層にドープされることが分かった。
例えば、従来技術のエピタキシャル結晶成長方法で作製されたエピタキシャルウエハでは、反応炉内の導入配管に残留しているSeが、エピタキシャル結晶成長中にキャリア供給層に取り込まれることにより、n型が強くなり、HEMTの重要な特性であるシートキャリア濃度が高くなってしまう。このため、HEMT構造のエピタキシャル成長を連続して行うことが出来ず、成長の合間に残留Seを取り除く作業が必要となり、生産性が低下するという問題がある。
本発明は、上述した課題を解決するためになされたもので、導入配管に付着しているドーパント原料の残留量を低減できるIII−V族化合物半導体の製造方法を提供することにある。
第1の発明は、反応炉内のガス流路に臨ませて配置された基板を加熱し、導入配管から原料ガス、ドーパント原料を前記ガス流路内に供給して前記基板の表面に流すことにより、前記基板上に半導体結晶をエピタキシャル成長させるIII−V族化合物半導体の製造方法において、前記エピタキシャル成長を行う前に、又は前記エピタキシャル成長を終了した後に、前記導入配管にクリーニングガスを流すことにより、前記導入配管の壁面に付着しているドーパント原料を離脱させて、前記反応炉の外部へ排気するIII−V族化合物半導体の製造方法である。
第2の発明は、反応炉内のガス流路に臨ませて配置された基板を加熱し、導入配管から原料ガス、ドーパント原料を前記ガス流路内に供給して前記基板の表面に流すことにより、前記基板上に半導体結晶をエピタキシャル成長させるIII−V族化合物半導体の製造方法において、前記エピタキシャル成長を行う前に、前記導入配管にクリーニングガスを流すことにより、前記導入配管の壁面に付着しているドーパント原料を離脱させて、前記反応炉の外部へ排気した後、前記反応炉内に前記基板を設置してエピタキシャル成長を行うIII−V族化合物半導体の製造方法である。
第3の発明は、第1又は2の発明において、前記クリーニングガスの温度を、20〜300℃に設定したIII−V族化合物半導体の製造方法である。
第4の発明は、第1〜3のいずれかの発明において、前記クリーニングガスの流量を、10〜150L/分に設定したIII−V族化合物半導体の製造方法である。
第5の発明は、第1〜4のいずれかの発明において、前記クリーニングガスを流す時間を、30〜1800秒間に設定したIII−V族化合物半導体の製造方法である。
第6の発明は、第1〜5のいずれかの発明において、前記クリーニングガスとして、H2(水素)、N2(窒素)、又はAr(アルゴン)を用いるIII−V族化合物半導体の製造方法である。
第7の発明は、第1〜6のいずれかの発明において、前記反応炉近傍の前記導入配管から上記クリーニングガスを供給して、前記反応炉内の前記導入配管の壁面に付着しているドーパント原料を離脱させるようにしたIII−V族化合物半導体の製造方法である。
第8の発明は、第1〜7のいずれかの発明において、前記離脱させるドーパント原料が、Se原料又はSi原料であるIII−V族化合物半導体の製造方法である。
本発明によれば、エピタキシャル成長を行う前又はエピタキシャル成長を終了した後に、導入配管にクリーニングガスを流すことにより、導入配管の壁面に付着して残留しているドーパント原料を離脱させて、反応炉の外部へ排気して追い出している。従って、導入配管のドーパント原料の残留量を低減でき、いわゆるメモリー効果による電子デバイスの電気的特性の低下を抑えることができる。
以下、図面を参照して、本発明に係る実施形態を説明する。
図2に本発明のIII−V族化合物半導体の製造方法に使用する有機金属気相成長(MOVPE)装置の反応炉の構成を示す。
反応炉1は、その円筒状の筐体2内の中央には、原料ガスを流す円柱形状のガス流路6が形成されている。このガス流路6の底部を形成するカーボン製の底板9の中央には、原料ガス供給口4が設けられている。また、ガス流路6の上壁の主要部は、カーボン製の円板状のサセプタ7により形成されている。原料ガス供給口4から導入された原料ガスは、ガス流路6を半径方向外側へと水平に放射状に流れ、筐体2の側壁部のガス排気口5から排気されるようになっている。サセプタ7の中心部には回転軸8が取り付けられ、回転軸8は筐体2上壁部を貫通してモータ(図示せず)に連結されており、このモータの駆動によりサセプタ7が水平状態を保持して回転する構造となっている。
円板状のサセプタ7には、その中心から少し離れた位置に周方向に沿って等間隔に複数(例えば6つ)の基板収容部3が設けられ、各基板収容部3に半導体ウェハから成る基板10が、その成長面(表面)を下側にしてガス流路6に臨ませて収納保持される。サセプタ7の上方には基板加熱用のヒータ11が設けられ、このヒータ11によりサセプタ7を通して基板10が裏面側から加熱される。ヒータ11の温度は、所定の温度範囲に、例えば、400〜1200℃に温度制御される。
また、導入配管12が、筐体2の底壁中央を貫通して底板9の原料ガス供給口4に接続されている。反応炉1の外部から供給される原料ガス13及び必要なドーパント原料は、導入配管12を通って上方へと導かれ、導入配管12の上端の原料ガス供給口4からガス流路6内へと入る。そして、原料ガス13は、サセプタ7の下面に沿って、サセプタ7中心部分からその半径方向外側に向けて、放射状に層流状態で流れ、ヒータ11により加熱された基板10上で半導体結晶をエピタキシャル成長させる。
本実施形態では、SiまたはSeをドープしたn型のコンタクト層を有する、表1に示したHEMT構造の多層エピタキシャル層を成長させる製造方法を説明する。
エピタキシャル層を成長させる基板10を、反応炉1内のサセプタ7の基板収容部3にセットし、ヒータ11により加熱する。反応炉1内に原料ガス13を供給すると、原料ガス13が熱により分解し、基板10上にエピタキシャル層が成長する。
i−GaAs層(バッファ層)を成長する場合には、原料として、Ga原料のGa(CH3)3(トリメチルガリウム)とAs原料のAsH3(アルシン)を基板10に供給する。なお、Ga原料として他にGa(CH3CH2)3(トリエチルガリウム)がある。As原料として他にAs(CH3)3(トリメチル砒素)、TBA(ターシャリーブチルアルシン)がある。
i−In0.20Ga0.80As層(チャネル層)を成長する場合には、Ga(CH3)3、AsH3、及びIn原料のIn(CH3)3(トリメチルインジウム)を基板10に供給する。
i−Al0.25Ga0.75As層(スペーサ層)を成長する場合には、Ga(CH3)3、AsH3、及びAl原料のAl(CH3)3(トリメチルアルミニウム)を基板10に供給する。なお、Al原料として他にAl(CH3CH2)3(トリエチルアルミニウム)がある。
n−Al0.25Ga0.75As層(キャリア供給層)を成長する場合には、上記i−Al0.25Ga0.75As層(スペーサ層)で使用した材料に加えて、Si2H6(ジシラン)を基板10に供給する。
i−Al0.25Ga0.75As層(ショットキー層)を成長する場合には、上記i−Al0.25Ga0.75As層(スペーサ層)で使用した材料を基板10に供給する。
n−GaAs層(コンタクト層)を成長する場合には、Ga(CH3)3、AsH3及びn型ドーパントを基板10に供給する。n型ドーパントの元素としてはSiやSe(セレン)がある。Si原料としてSiH4(モノシラン)、Si2H6(ジシラン)がある。Se原料としてはH2Se(セレン化水素)がある。
ところで、反応炉1内でエピタキシャル層の成長を連続して繰り返すと、n型ドーパントであるSiやSeを含む原料(或いはSiやSeを含む反応生成物)が、図2中に残留物14として示すように、反応炉1の導入配管12の内壁に吸着ないし付着して残留する。残留物14のメモリー効果により、次の成長においてn型ドーパントが成長結晶に取り込まれて、キャリア供給層を強くn型化させ、HEMTの重要な特性であるシートキャリア濃度を高くする結果となる。なお、シートキャリア濃度とは1cm2あたりの電子数であり、van der Pauw法を用いて測定される。
このメモリー効果を抑制するため、本実施形態の製造方法では、基板10をサセプタ7にセットする前に、図1(a)に示すように、導入配管12に、H2(水素)、N2(窒素)又はAr(アルゴン)から成るクリーニングガス15を所定の温度(20℃〜300℃)及び流量(10〜150L/分)の下で所定の時間(30〜1800秒)だけ流し、導入配管12の壁面に吸着しているSi又はSeを含むドーパント原料を離脱させる。離脱されたドーパント原料は、クリーニングガス15と共に、導入配管12よりガス流路6を通ってガス排気口5へと流れて反応炉1外に排気される。
次に、図1(b)に示すように、基板10をサセプタ7にセットし、導入配管12を通してガス流路6に原料ガス13及び必要なドーパント原料を流し、エピタキシャル成長を開始する。そして、所定のHEMT構造の多層エピタキシャル成長を終了した後、基板10を反応炉1外に取り出す。
このように、本実施形態の製造方法では、HEMT構造の多層エピタキシャル成長に関し、基板10のセットから多層エピタキシャル成長を経て基板10を取り出すまでの成長を1回又は複数回実行した後、次の成長を行う前に、導入配管12に、所定の温度・流量・時間でクリーニングガス15を流す。このように、クリーニングガス15を導入配管12に流すことにより、導入配管12壁面に吸着しているSi又はSeを脱離させて、ガス排気口5から反応炉1外へ追い出すことができ、これにより次の成長以降でキャリア供給層にSi又はSeが取り込まれるメモリ効果を抑制することができる。よって、シートキャリア濃度の上昇を抑え、高抵抗で高耐圧なHEMT用のIII−V族化合物半導体のエピタキシャル基板が得られる。
上記実施形態では、エピタキシャル成長を行う前に、クリーニングガス15を流したが、エピタキシャル成長を終了した後に、クリーニングガス15を導入配管12に流して、導入配管12に付着している残留SiまたはSeを離脱させて排気すようにしてもよい。
また、上記実施形態において、反応炉1内の導入配管12の壁面に僅かに付着しているドーパント原料にターゲットを絞り、反応炉1近傍の導入配管12からクリーニングガス15を供給して、主に反応炉1ないし筐体2内の導入配管12の壁面に付着しているドーパント原料を離脱させるようにしてもよい。
上記実施形態では、HEMTを例にしたが、本発明はFET(Field-effect Transistor)やHBT(Heterobipolar Transistor)においても適用することができ、例えばHBTのエピタキシャル層を成長する前に、つまり基板10をサセプタ7にセットする前に、クリーニングガス15を反応炉1内に流すことで、HBTの電気的特性を向上させるクリーニング効果を得ることができる。
また上記実施形態では、導入配管12に流すクリーニングガスとして、H2又はN2、Arを用いたが、He(ヘリウム)、Ne(ネオン)、Kr(クリプトン)、Xe(キセノン)、Rn(ラドン)などの不活性ガスを用いることもできる。
また上記実施形態では、反応炉として、下から上に向かう原料ガス13がサセプタ7中央から半径方向外側に流れ且つ基板10がフェイスダウンで保持されるタイプについて説明したが、本発明は、反応炉に導入配管を通じて原料ガス及びドーパント原料を供給する構造の反応炉であれば適用することができ、上から下に向かう原料ガスがサセプタ7中央から半径方向外側に流れ且つ基板10がフェイスアップで設けられるタイプ、あるいは原料ガスがサセプタ7の直径方向に水平に流れる横型タイプにも適用することができる。
また、本発明のIII−V族化合物半導体の製造方法は、反応炉1内の導入配管12の内壁に吸着しているn型ドーパントを離脱させる場合のみでなく、p型ドーパントを離脱させる場合にも有効である。
本発明の効果を具体的に調べるために、多層エピタキシャル成長の1回目の成長が終了した後、2回目の成長を開始する前にクリーニングガス15を流すという条件下で、基板10に上記表1に示すHEMT構造のエピタキシャル層を成長させる成長を2回連続で行った。そして、この1回目の成長を終えた後のエピタキシャル基板のシートキャリア濃度に対して、2回目の成長を終えた後のエピタキシャル基板のシートキャリア濃度が上昇するかどうか、その上昇度合いを調べた。結果を表2〜表4に示す。上記実施形態の反応炉1を用い、またクリーニングガスとしては、水素を使用した。
なお、1回目の成長と2回目の成長の間にクリーニングガス15を流さないという従来の条件下で、エピタキシャル成長を2回連続で行った基板10では、1回目の基板10のシートキャリア濃度2.68×1012cm−2に対し、2回目の成長の基板10のシートキャリア濃度は2.75×1012cm−2に上昇した。
表2〜表4の1回目と2回目の成長におけるHEMTのエピタキシャル層の成長条件は以下の通りである。
成長時の基板10の温度は700℃、反応炉1の炉内圧力は10132.32Pa(76Torr)、希釈用ガスは水素である。サセプタ7の回転数は10回転/分である。基板10には、GaAs基板を用いた。
i−GaAs層(バッファ層)の成長にはGa(CH3)3とAsH3を用いた。Ga(CH3)3の流量は10.5cm3/分である。AsH3の流量は315cm3/分である。
i−In0.20Ga0.80As層(チャネル層)の成長にはGa(CH3)3、In(CH3)3及びAsH3を用い、それらの流量はそれぞれ5.3cm3/分、2.09cm3/分及び500cm3/分とした。
i−Al0.25Ga0.75As層(スペーサ層、ショットキー層)の成長にはGa(CH3)3、Al(CH3)3及びAsH3を用い、それらの流量はそれぞれ5.3cm3/分、1.43cm3/分及び630cm3/分とした。
n−Al0.25Ga0.75As層(キャリア供給層)の成長には、i−Al0.25Ga0.75Asの成長に使用したGa(CH3)3、Al(CH3)3、AsH3に加えてSi2H6を使用した。Si2H6の流量は7.78×10-3cm3/分である。Si2H6以外の流量はi−Al0.25Ga0.75As層の場合と同じである。
n−GaAs層(コンタクト層)の成長には、i−GaAsの成長に使用したGa(CH3)3、AsH3に加えてSi2H6を用いた。Si2H6の流量は1.47×10-4cm3/分である。Si2H6以外の流量はi−GaAs層の場合と同じである。
表2は、クリーニングガス15のガス温度を50℃、ガスを流す時間(ガスFLOW時間)を60秒と一定にし、クリーニングガス15のガス流量を1〜150L/分と変化させたとき、エピタキシャル基板のシートキャリア濃度が、成長サイクルの1回目後と2回目後とでどのように変化するかを示したものである。
表3は、クリーニングガス15のガス温度を50℃、ガス流量を50L/分と一定にして、クリーニングガス15のガスFLOW時間を5秒〜1800秒と変化させたとき、エピタキシャル層のシートキャリア濃度が成長の1回目後と2回目後とでどのように変化するかを示したものである。
表4は、クリーニングガス15のガス流量を50L/分、ガスFLOW時間を60秒と一定にして、クリーニングガス15のガス温度を5℃〜300℃と変化させたとき、エピタキシャル基板のシートキャリア濃度が成長の1回目後と2回目後とでどのように変化するかを示したものである。
表2に示すように、クリーニングガス15のガス流量を増やすことにより、シートキャリア濃度の上昇を抑えることができる。概ね10L/分以上であれば、1回目と2回目の成長を終えた後のシートキャリア濃度の上昇度合いが小さく、メモリ効果が問題のない程度に抑制されることが判る。シートキャリア濃度の上昇を抑えるのに、より好ましいのは、クリーニングガス15のガス流量を100L/分〜150L/分とした場合である。
また、表3に示すように、ガス流量を増やした時と同様に、クリーニングガス15のガスを流す時間を増やすことにより、シートキャリア濃度の上昇を抑えることができる。概ね30秒以上であれば、1回目と2回目の成長を終えた後のシートキャリア濃度の上昇度合いが小さく、メモリ効果が問題のない程度に抑制されることが判る。但し、高温のガスを流す時間が長くなると、生産性が低下するので、クリーニングガス15を流す時間は1800秒以下とするのが好ましい。シートキャリア濃度の上昇を抑えるのに、より好ましいのは、クリーニングガス15を流す時間を600秒〜1800秒とした場合である。
また、表4に示すように、クリーニングガス15のガス温度を上げることにより、シートキャリア濃度の上昇を抑えることができる。20℃以上であれば、1回目と2回目の成長を終えた後のシートキャリア濃度の上昇度合いが小さく、メモリ効果が問題のない程度に抑制されることが判る。シートキャリア濃度の上昇を抑えるのに、より好ましいのは、クリーニングガス15を200℃〜300℃のガスとした場合である。しかし、取り扱いやすい50℃前後の高温ガスを流すことでも十分に有効なクリーニング効果がある。
1 反応炉
2 筐体
3 基板収容部
4 原料ガス供給口
5 ガス排気口
6 ガス流路
7 サセプタ
8 回転軸
9 底板
10 基板
11 ヒータ
12 導入配管
13 原料ガス
14 残留物
15 クリーニングガス
2 筐体
3 基板収容部
4 原料ガス供給口
5 ガス排気口
6 ガス流路
7 サセプタ
8 回転軸
9 底板
10 基板
11 ヒータ
12 導入配管
13 原料ガス
14 残留物
15 クリーニングガス
Claims (8)
- 反応炉内のガス流路に臨ませて配置された基板を加熱し、導入配管から原料ガス、ドーパント原料を前記ガス流路内に供給して前記基板の表面に流すことにより、前記基板上に半導体結晶をエピタキシャル成長させるIII−V族化合物半導体の製造方法において、
前記エピタキシャル成長を行う前に、又は前記エピタキシャル成長を終了した後に、前記導入配管にクリーニングガスを流すことにより、前記導入配管の壁面に付着しているドーパント原料を離脱させて、前記反応炉の外部へ排気することを特徴とするIII−V族化合物半導体の製造方法。 - 反応炉内のガス流路に臨ませて配置された基板を加熱し、導入配管から原料ガス、ドーパント原料を前記ガス流路内に供給して前記基板の表面に流すことにより、前記基板上に半導体結晶をエピタキシャル成長させるIII−V族化合物半導体の製造方法において、
前記エピタキシャル成長を行う前に、前記導入配管にクリーニングガスを流すことにより、前記導入配管の壁面に付着しているドーパント原料を離脱させて、前記反応炉の外部へ排気した後、前記反応炉内に前記基板を設置してエピタキシャル成長を行うことを特徴とするIII−V族化合物半導体の製造方法。 - 前記クリーニングガスの温度を、20〜300℃に設定したことを特徴とする請求項1又は2に記載のIII−V族化合物半導体の製造方法。
- 前記クリーニングガスの流量を、10〜150L/分に設定したことを特徴とする請求項1〜3のいずれかに記載のIII−V族化合物半導体の製造方法。
- 前記クリーニングガスを流す時間を、30〜1800秒間に設定したことを特徴とする請求項1〜4のいずれかに記載のIII−V族化合物半導体の製造方法。
- 前記クリーニングガスとして、H2、N2、又はArを用いることを特徴とする請求項1〜5のいずれかに記載のIII−V族化合物半導体の製造方法。
- 前記反応炉近傍の前記導入配管から上記クリーニングガスを供給して、前記反応炉内の前記導入配管の壁面に付着しているドーパント原料を離脱させるようにしたことを特徴とする請求項1〜6のいずれかに記載のIII−V族化合物半導体の製造方法。
- 前記離脱させるドーパント原料が、Se原料又はSi原料であることを特徴とする請求項1〜7のいずれかに記載のIII−V族化合物半導体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006001737A JP2007184423A (ja) | 2006-01-06 | 2006-01-06 | Iii−v族化合物半導体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006001737A JP2007184423A (ja) | 2006-01-06 | 2006-01-06 | Iii−v族化合物半導体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007184423A true JP2007184423A (ja) | 2007-07-19 |
Family
ID=38340250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006001737A Pending JP2007184423A (ja) | 2006-01-06 | 2006-01-06 | Iii−v族化合物半導体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007184423A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101102329B1 (ko) * | 2009-10-26 | 2012-01-03 | 주식회사 케이씨텍 | 가스분사유닛 및 이를 구비하는 유기금속 화학기상증착장치 |
KR101504138B1 (ko) * | 2008-11-19 | 2015-03-19 | 주식회사 원익아이피에스 | 박막 증착장치 및 이 장치의 세정방법 |
WO2021095608A1 (ja) * | 2019-11-12 | 2021-05-20 | 昭和電工株式会社 | 付着物除去方法及び成膜方法 |
-
2006
- 2006-01-06 JP JP2006001737A patent/JP2007184423A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101504138B1 (ko) * | 2008-11-19 | 2015-03-19 | 주식회사 원익아이피에스 | 박막 증착장치 및 이 장치의 세정방법 |
KR101102329B1 (ko) * | 2009-10-26 | 2012-01-03 | 주식회사 케이씨텍 | 가스분사유닛 및 이를 구비하는 유기금속 화학기상증착장치 |
WO2021095608A1 (ja) * | 2019-11-12 | 2021-05-20 | 昭和電工株式会社 | 付着物除去方法及び成膜方法 |
CN113874547A (zh) * | 2019-11-12 | 2021-12-31 | 昭和电工株式会社 | 附着物除去方法及成膜方法 |
EP4060076A4 (en) * | 2019-11-12 | 2023-01-25 | Showa Denko K.K. | METHODS FOR REMOVAL OF ADHESIVE SUBSTANCES AND FILM FORMING METHODS |
CN113874547B (zh) * | 2019-11-12 | 2024-06-18 | 株式会社力森诺科 | 附着物除去方法及成膜方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011023677A (ja) | 化合物半導体エピタキシャルウェハおよびその製造方法 | |
JP2019532500A (ja) | Iii族窒化物構造の成長のための核生成層 | |
JP2007184423A (ja) | Iii−v族化合物半導体の製造方法 | |
JP2005035869A (ja) | 高比抵抗GaN層を含む窒化物膜の製造方法、およびそれによって得られたエピタキシャル基板 | |
JP2006216864A (ja) | 化合物半導体製造装置 | |
JP3987360B2 (ja) | エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス | |
US9373502B2 (en) | Structure for III-V devices on silicon | |
JP5744784B2 (ja) | 窒化物半導体エピタキシャルウェハの製造方法 | |
JP2007042936A (ja) | Iii−v族化合物半導体エピタキシャルウェハ | |
JP2008103546A (ja) | Iii−v族化合物半導体素子及びiii−v族化合物半導体エピタキシャルウェハ | |
JP2004241463A (ja) | 化合物半導体の気相成長方法 | |
JP2013093489A (ja) | 半導体装置の製造方法 | |
JP4635444B2 (ja) | 電界効果トランジスタ用エピタキシャルウエハ | |
JP2006012915A (ja) | Iii−v族化合物半導体装置及びその製造方法 | |
JP2010263198A (ja) | 半導体基板の製造方法および半導体基板 | |
JP2010021233A (ja) | 半導体装置およびその製造方法 | |
KR100295022B1 (ko) | 질화물 반도체 제조방법 | |
JP2008071794A (ja) | Iii−v族化合物半導体の製造方法 | |
JP2006005076A (ja) | Iii−v族化合物半導体の製造方法 | |
JP2007103807A (ja) | Iii−v族化合物半導体結晶構造及びその製造方法 | |
JP2011096722A (ja) | 化合物半導体エピタキシャルウェハ及びその製造方法、並びにhemt素子 | |
JP2004158735A (ja) | 気相エピタキシャル成長装置 | |
JP2008277435A (ja) | 化合物半導体製造装置 | |
JP2006004972A (ja) | 半導体装置の製造方法 | |
JP5543302B2 (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 |