JP2013093489A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013093489A
JP2013093489A JP2011235691A JP2011235691A JP2013093489A JP 2013093489 A JP2013093489 A JP 2013093489A JP 2011235691 A JP2011235691 A JP 2011235691A JP 2011235691 A JP2011235691 A JP 2011235691A JP 2013093489 A JP2013093489 A JP 2013093489A
Authority
JP
Japan
Prior art keywords
layer
substrate
growth furnace
semiconductor device
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011235691A
Other languages
English (en)
Inventor
Sho Hatanaka
奨 畠中
Yoshihei Kawatsu
善平 川津
Hiroyuki Kawahara
弘幸 河原
Takashi Nagira
崇 柳楽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011235691A priority Critical patent/JP2013093489A/ja
Priority to US13/535,434 priority patent/US20130109134A1/en
Publication of JP2013093489A publication Critical patent/JP2013093489A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】本発明は、基板に元々付着していた不純物及び成長炉内の不純物を低減することができる半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、基板を成長炉内に搬入する搬入工程と、該基板の上と該成長炉の内壁に、該基板表面と該成長炉内の不純物を吸収する不純物吸収層を形成する吸収層形成工程と、該不純物吸収層と、該基板の一部とをエッチングすることで該基板を薄化基板にするエッチング工程と、該薄化基板の上にバッファ層を形成するバッファ層形成工程と、該バッファ層の上に半導体層を形成する半導体層形成工程と、を備えたことを特徴とする。
【選択図】図１

Description

本発明は、例えば、ＩＩＩ−Ｖ族化合物半導体を用いた電界効果トランジスタ（ＦＥＴ）や高電子移動度トランジスタ（ＨＥＭＴ）などの半導体装置の製造方法に関する。
特許文献１には、多層構造の上にダミー層を形成する技術が開示されている。ダミー層は成長炉内に残留した不要な元素を取り込むために形成される。不要な元素を取り込んだダミー層は、エッチングにより除去される。
特開２００３−２４３３０８号公報
引用文献１に開示の半導体装置の製造方法では、基板上に多層構造を形成した後に多層構造の上にダミー層を形成するので、結晶成長前に基板に元々付着していた不純物は除去できない。
本発明は、上述のような課題を解決するためになされたもので、基板に元々付着していた不純物及び成長炉内の不純物を低減することができる半導体装置の製造方法を提供することを目的とする。
本願の発明に係る半導体装置の製造方法は、基板を成長炉内に搬入する搬入工程と、該基板の上と該成長炉の内壁に、該基板表面と該成長炉内の不純物を吸収する不純物吸収層を形成する吸収層形成工程と、該不純物吸収層と、該基板の一部とをエッチングすることで該基板を薄化基板にするエッチング工程と、該薄化基板の上にバッファ層を形成するバッファ層形成工程と、該バッファ層の上に半導体層を形成する半導体層形成工程と、を備えたことを特徴とする。
本発明によれば、基板の上に不純物吸収層を形成して基板に付着している不純物及び成長炉内の不純物を吸収するので、不純物の影響を排除して所望の性能を有する半導体装置を製造できる。
本発明の実施の形態１に係る半導体装置の製造方法を示すフローチャートである。 成長炉、及び成長炉に搬入された基板を示す図である。 不純物吸収層を形成したことを示す図である。 エッチング工程で成長炉内にＨＣｌガスを供給することを示す図である。 エッチング工程終了後の成長炉内を示す図である。 バッファ層を形成したことを示す図である。 バッファ層の上にＨＥＭＴ構造とＨＢＴ構造を形成したことを示す図である。 本発明の実施の形態２において基板の周辺に配置するゲッター材を示す図である。 成長炉、成長炉に搬入された基板、及びゲッター材を示す図である。 本発明の実施の形態２に係る吸収層形成工程を示す図である。 成長炉内にＨＣｌガスを供給することを示す図である。 エッチング工程後の成長炉内を示す図である。 バッファ層を形成したことを示す図である。 バッファ層の上にＨＥＭＴ構造とＨＢＴ構造を形成したことを示す図である。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の製造方法を示すフローチャートである。本発明の実施の形態１に係る半導体装置の製造方法は、このフローチャートに沿って、適宜他の図を参照して説明する。まず、基板を成長炉内に搬入する（ステップ１０）。この工程を搬入工程と称する。図２は、成長炉、及び成長炉に搬入された基板を示す図である。成長炉３０はＭＯＣＶＤ装置で形成されている。成長炉３０には、成長炉内３２の排気を行うための接続管３４が接続されている。基板３６はＧａＡｓで形成され、半絶縁性となっている。
基板３６を成長炉３０に搬入する前に成長炉内３２で行われた処理に起因して、成長炉３０にはＴｅが付着している。また、基板３６の表面にはＳｉが付着している。Ｔｅなどの不要物とＳｉなどの不要物をまとめて「不純物」という。
次いで、成長炉内３２の温度を６００℃〜７００℃まで昇温する（ステップ１２）。次いで、成長炉内３２を高温（６００℃〜７００℃）に維持しつつ、基板３６の上と成長炉３０の内壁に不純物吸収層を形成する（ステップ１４）。この工程を吸収層形成工程と称する。図３は、不純物吸収層を形成したことを示す図である。不純物吸収層４０、４２は成長炉内３２及び基板３６表面の不純物を吸収するものである。図３に示すように、基板３６の上には不純物吸収層４０を形成し、成長炉３０の内壁には不純物吸収層４２を形成する。不純物吸収層４０、４２は、成長炉内３２にＴＭＧａ、ＴＭＡｌ、及びＡｓＨ３を供給して成長したアンドープＡｌ０．５０Ｇａ０．５０Ａｓ層で形成する。成長温度は６００℃〜７００℃程度である。成長圧力は６０ｍｂａｒである。キャリアガスには水素を用いることができる。不純物吸収層４０、４２は５００ｎｍ程度の膜厚とする。
不純物吸収層４０、４２の成長中に、成長炉内３２のＴｅや基板３６表面のＳｉなどの不純物が不純物吸収層４０、４２内に取り込まれる。吸収層形成工程を終えると、成長炉内３２へのＴＭＧａ、ＴＭＡｌ、及びＡｓＨ３の供給を停止する。
次いで、不純物吸収層４０、４２と、基板３６の一部とをエッチングする（ステップ１６）。この工程をエッチング工程と称する。エッチング工程では、成長炉内３２にＨＣｌガスを供給する。図４は、エッチング工程で成長炉内にＨＣｌガスを供給することを示す図である。成長炉内３２に供給されたＨＣｌガス５０により不純物吸収層４０、４２と、基板３６の一部をエッチングする。基板３６は１〜２μｍ程度エッチングする。図５は、エッチング工程終了後の成長炉内を示す図である。エッチング工程前の基板３６の厚さはａで表されるが（図４参照）、エッチング工程後はこれがｂ（＜ａ）となる。エッチング工程により基板３６は薄化基板６０となる。なおエッチング工程終了まで成長炉内３２は高温（６００℃〜７００℃まで）に維持する。
次いで、エッチング工程の後速やかに、薄化基板６０の上にバッファ層を形成する（ステップ１８）。この工程をバッファ層形成工程と称する。図６は、バッファ層を形成したことを示す図である。バッファ層６２は、１００ｎｍ程度の層厚のアンドープＧａＡｓ層で形成する。
次いで、バッファ層６２の上にＨＥＭＴ構造を形成する（ステップ２０）。ＨＥＭＴ構造はソースドレイン間の電流が流れるチャネル層、及びチャネル層に電子を供給する電子供給層をバッファ層６２の上に備える。次いで、ＨＥＭＴ構造の上にＨＢＴ構造を形成する（ステップ２２）。ステップ２０とステップ２２ではエピタキシャル半導体層を形成する。図７は、バッファ層の上にＨＥＭＴ構造とＨＢＴ構造を形成したことを示す図である。このように、バッファ層６２の上にはＨＥＭＴとＨＢＴ６４を形成する。バッファ層、ＨＥＭＴ構造、及びＨＢＴ構造は、ＢｉＦＥＴ（Ｂｉｐｏｌａｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構造と呼ばれる。
ところで、ステップ２２で形成するＨＢＴ構造の最終層はコンタクト層として用いられるＴｅドープＩｎ０．５０Ｇａ０．５０Ａｓ層である。この最終層の形成により成長炉３０には不純物であるＴｅやＴｅドープＩｎ０．５０Ｇａ０．５０Ａｓが残留する。
次いで、上述の処理が終了して完成品となった半導体装置を、成長炉３０の外へ搬出する（ステップ２４）。次いで、上述の処理が所定回数実施されたか否かをチェックする（ステップ２６）。上述の処理が所定回数実施された場合は、処理を終了する。上述の処理が所定回数実施されていない場合は、新たな基板を成長炉内３２に搬入する（ステップ２８）。そして、当該新たな基板について、ステップ１２以降の工程を実施する。
ところで、ＨＥＭＴ構造のリーク電流を抑制し、かつＨＥＭＴ構造の電気特性を保つためには、バッファ層を高抵抗化してＨＥＭＴ構造のチャネル層の電流が外に漏れずチャネル層だけに流れるようにする必要がある。しかし、不純物がバッファ層に混入するとバッファ層を高抵抗化できないことがある。ところが、本発明の実施の形態１に係る半導体装置の製造方法では、不純物吸収層４０、４２により成長炉内３２の不純物を吸収することができる。また、不純物吸収層４０を基板３６の上に形成するので、基板３６の不純物を吸収することができる。よって、成長炉内３２の不純物、及び基板３６に元々付着していた不純物がバッファ層６２に混入することを防止できる。また、エッチング工程後速やかにバッファ層６２を形成することで、バッファ層６２と薄化基板６０の界面近傍への不純物混入が抑制された高抵抗なバッファ層６２を得ることができる。
エッチング工程で基板３６をエッチングすることで、表面が清浄な薄化基板６０を形成することができる。よって、薄化基板６０の上に形成するバッファ層６２に不純物が混入することを防止できる。ここで、エッチング工程を実施すると、薄化基板６０の表面平坦性を低下させてしまう。しかしながら、薄化基板６０の上にバッファ層６２を形成したことでエッチングにより悪化した表面平坦性を回復させることができる。
本発明の実施の形態１に係る半導体装置の製造方法では、不純物の少ない状態でバッファ層を形成できるので、基板の前処理や、不純物低減のためのダミー成長が必要なくなる。よって半導体装置の生産性向上、及びコスト削減ができる。
不純物吸収層４０、４２はＡｌを含んでいるため、効果的に不純物を取り込むことが可能となっている。しかしながら、不純物吸収層４０、４２の組成はアンドープＡｌ０．５０Ｇａ０．５０Ａｓ層に限定されない。不純物吸収層は、ＩＩＩ族元素であるＡｌ、Ｇａ、Ｉｎのうち少なくとも１種とＶ族元素であるＮ、Ｐ、Ａｓのうち少なくとも一種からなるＩＩＩ−Ｖ族化合物半導体で形成されればよい。ＩＩＩ族原料としてトリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、及びトリメチルインジウム（ＴＭＩｎ）、Ｖ族原料としてアルシン（ＡｓＨ３）、及びホスフィン（ＰＨ３）、ドーパントとしてシラン（ＳｉＨ４）、及びジイソプロピルテルル（ＤＩＰＴｅ）を用いることができる。なお、不純物吸収層は必ずしも基板と格子整合させる必要はない。
また、エッチング工程で用いたＨＣｌガスを、他のハロゲン化合物ガスで代用してもよい。さらに、バッファ層の上には、ＨＥＭＴ構造とＨＢＴ構造を形成したが、半導体層を形成する半導体層形成工程でバッファ層の上に素子を形成する限りにおいて特に限定されない。不純物としては、ＴｅとＳｉだけでなく、例えばＳｅなどがある。エッチング工程における基板３６のエッチング量は不純物量を考慮して適宜定めることができる。
実施の形態２．
本発明の実施の形態２に係る半導体装置の製造方法は、前述の実施の形態１に係る半導体装置の製造方法と基本的な処理は共通するが、実施の形態１の場合よりも更に成長炉内の不純物を低減できるものである。以後、本発明の実施の形態２に係る半導体装置の製造方法を、実施の形態１と同じ部分は省略しつつ説明する。
図８は、本発明の実施の形態２において基板の周辺に配置するゲッター材を示す図である。基板３６の周辺にはゲッター材７０を配置する。ゲッター材７０とは、不純物を吸収するために基板の周辺に配置するものである。図９は、成長炉、成長炉に搬入された基板、及びゲッター材を示す図である。ゲッター材７０は、ダミー基板７０ａを備えている。ダミー基板７０ａはＧａＡｓで形成されている。ダミー基板７０ａの上にはゲッター層７０ｂが形成されている。ゲッター層７０ｂは、吸収層形成工程で形成される不純物吸収層と同じ材料、すなわちアンドープＡｌ０．５０Ｇａ０．５０Ａｓ層で形成されている。ゲッター層７０ｂの上にはコーティング膜７０ｃが形成されている。コーティング膜７０ｃは、不純物を吸収しない膜であるアンドープＧａＡｓ膜で形成されている。
次いで、成長炉内３２の温度を６００℃〜７００℃まで昇温し、不純物吸収層を形成する。図１０は、本発明の実施の形態２に係る吸収層形成工程を示す図である。吸収層形成工程では、ゲッター材７０の上に不純物吸収層と同じ材料の追加不純物吸収層７２を形成する。追加不純物吸収層７２は不純物吸収層４０と同時に形成する。
次いでエッチング工程に処理を進める。エッチング工程では、成長炉内３２にＨＣｌガスを供給する。図１１は、成長炉内にＨＣｌガスを供給することを示す図である。エッチング工程では、追加不純物吸収層７２、コーティング膜７０ｃ、及びゲッター層７０ｂの一部をエッチングする。このエッチングは、不純物吸収層４０と、基板３６の一部とのエッチングと同時に行う。図１２は、エッチング工程後の成長炉内を示す図である。ゲッター材７０の表面には、ゲッター層がエッチングされた薄化ゲッター層７０ｂ´が露出している。エッチング終了直後の成長炉内３２は６００℃〜７００℃の高温となっており、少量の不純物が残存している。この少量の不純物は薄化ゲッター層７０ｂ´に吸収される。
次いで、薄化基板６０の上にバッファ層を形成する。図１３は、バッファ層を形成したことを示す図である。次いで、ＨＥＭＴ構造、及びＨＢＴ構造をこの順に形成する。図１４は、バッファ層の上にＨＥＭＴ構造とＨＢＴ構造を形成したことを示す図である。次いで、完成品を成長炉外に搬出し、必要に応じて新たな基板を成長炉内３２へ搬入する。
本発明の実施の形態２に係る半導体装置の製造方法によれば、不純物吸収層４０，４２に加えて、追加不純物吸収層７２を形成するので吸収層成長工程において効率的に不純物を除去できる。エッチング工程後は炉内が高温を維持しているので、エッチング工程終了後からバッファ層成長前に薄化基板６０に不純物が付着するおそれがある。しかしながら、本発明の実施の形態２に係る半導体装置の製造方法によれば、エッチング工程終了後に炉内に残る少量の不純物を薄化ゲッター層７０ｂ´により吸収できるので、薄化基板６０を清浄に保つことができる。
ところで、不純物を吸収しない膜であるコーティング膜７０ｃは以下のような意義を有する。ゲッター層７０ｂは、エッチング工程終了までコーティング膜７０ｃに覆われているため、エッチング工程終了までは不純物を吸収しない。そして、エッチング工程によりエッチングされた薄化ゲッター層７０ｂ´は、エッチング工程終了後にはじめて外部に露出する。従って、薄化ゲッター層７０ｂ´は、エッチング工程終了後からバッファ層６２の形成前に不純物を吸収する能力が高い。そのため、薄化ゲッター層７０ｂ´により図１２で説明した少量の不純物を十分に吸収し、薄化基板６０に不純物が付着することを防止できる。このようにコーティング膜７０ｃはゲッター層７０ｂの機能をエッチング終了時まで温存しておくために形成するものである。
コーティング膜７０ｃの材料は、不純物を吸収しない材料であれば特に限定されない。また、コーティング膜７０ｃを省略したゲッター材を用いても良い。ゲッター材７０は、ダミー基板上に成長炉内の不純物を吸収するゲッター層が形成されれば特に限定されない。なお、本発明の実施の形態２に係る半導体装置の製造方法は、少なくとも実施の形態１に係る発明と同程度の変形が可能である。
３０ 成長炉、 ３２ 成長炉内、 ３４ 接続管、 ３６ 基板、 ４０,４２ 不純物吸収層、 ５０ ＨＣｌガス、 ６０ 薄化基板、 ６２ バッファ層、 ６４ ＨＥＭＴとＨＢＴ、 ７０ ゲッター材、 ７０ａ ダミー基板、 ７０ｂ ゲッター層、 ７０ｂ´ 薄化ゲッター層、 ７０ｃ コーティング膜、 ７２ 追加不純物吸収層

Claims (8)

  1. 基板を成長炉内に搬入する搬入工程と、
    前記基板の上と前記成長炉の内壁に、前記基板表面と前記成長炉内の不純物を吸収する不純物吸収層を形成する吸収層形成工程と、
    前記不純物吸収層と、前記基板の一部とをエッチングすることで前記基板を薄化基板にするエッチング工程と、
    前記薄化基板の上にバッファ層を形成するバッファ層形成工程と、
    前記バッファ層の上に半導体層を形成する半導体層形成工程と、を備えたことを特徴とする半導体装置の製造方法。
  2. 前記不純物吸収層は、ＩＩＩ族元素であるＡｌ、Ｇａ、Ｉｎのうち少なくとも１種とＶ族元素であるＮ、Ｐ、Ａｓのうち少なくとも１種からなるＩＩＩ−Ｖ族化合物半導体で形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記エッチングにはハロゲン化合物ガスを用いることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記吸収層形成工程では、ダミー基板上に前記成長炉内の不純物を吸収するゲッター層が形成されたゲッター材の上に、前記不純物吸収層と同じ材料の追加不純物吸収層を形成し、
    前記エッチング工程では、前記追加不純物吸収層と、前記ゲッター層の一部とをエッチングすることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記ゲッター層は前記不純物吸収層と同じ材料で形成されたことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記ゲッター材の表面には、前記不純物を吸収しないコーティング膜が形成され、
    前記コーティング膜は前記エッチング工程で除去されることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  7. 前記半導体層形成工程で最後に形成される層はＴｅを含む層であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記半導体層形成工程ではＨＥＭＴとＨＢＴを形成することを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
JP2011235691A 2011-10-27 2011-10-27 半導体装置の製造方法 Pending JP2013093489A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011235691A JP2013093489A (ja) 2011-10-27 2011-10-27 半導体装置の製造方法
US13/535,434 US20130109134A1 (en) 2011-10-27 2012-06-28 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011235691A JP2013093489A (ja) 2011-10-27 2011-10-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013093489A true JP2013093489A (ja) 2013-05-16

Family

ID=48172823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011235691A Pending JP2013093489A (ja) 2011-10-27 2011-10-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20130109134A1 (ja)
JP (1) JP2013093489A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017511975A (ja) * 2014-02-25 2017-04-27 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． ゲッター層を有する発光半導体デバイス

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116235302A (zh) * 2020-08-24 2023-06-06 苏州晶湛半导体有限公司 半导体结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436498A (en) * 1994-02-04 1995-07-25 Motorola, Inc. Gettering of impurities by forming a stable chemical compound
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US8008166B2 (en) * 2007-07-26 2011-08-30 Applied Materials, Inc. Method and apparatus for cleaning a substrate surface
US20110260210A1 (en) * 2010-04-23 2011-10-27 Applied Materials, Inc. Gan-based leds on silicon substrates with monolithically integrated zener diodes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017511975A (ja) * 2014-02-25 2017-04-27 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． ゲッター層を有する発光半導体デバイス
JP2020150275A (ja) * 2014-02-25 2020-09-17 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． ゲッター層を有する発光半導体デバイス
JP7069248B2 (ja) 2014-02-25 2022-05-17 トルンプフ フォトニック コンポーネンツ ゲー・エム・ベー・ハー ゲッター層を有する発光半導体デバイスを製造する方法

Also Published As

Publication number Publication date
US20130109134A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
KR101672213B1 (ko) 반도체장치의 제조방법
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
US20130302972A1 (en) High quality gan high-voltage hfets on silicon
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2010239066A (ja) 半導体装置の製造方法
JP2013093489A (ja) 半導体装置の製造方法
TWI529782B (zh) 雙階半導體基板及其製造方法
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
US10304678B1 (en) Method for fabricating InGaP epitaxial layer by metal organic chemical vapor deposition (MOCVD)
JP5331978B2 (ja) 電界効果トランジスタの製造方法及びその電界効果トランジスタ
JP5744784B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
JP2007184423A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法
JP2011054685A (ja) 半導体基板
JP2014216356A (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
KR100295022B1 (ko) 질화물 반도체 제조방법
JP2004241463A (ja) 化合物半導体の気相成長方法
WO2023132191A1 (ja) 窒化物半導体基板及びその製造方法
WO2011105066A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2009081213A (ja) 高電子移動度トランジスタ及びその製造方法
JP2012054405A (ja) 化合物半導体エピタキシャルウェハ及びその製造方法
JP5925848B2 (ja) リン化インジウム基板及び半導体エピタキシャルウェハ
JP2007103807A (ja) Ｉｉｉ−ｖ族化合物半導体結晶構造及びその製造方法
JP2005216967A (ja) 電界効果トランジスタ用エピタキシャルウエハ
JP2006005075A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法
JP2006005076A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法