JP2006004972A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006004972A JP2006004972A JP2004176607A JP2004176607A JP2006004972A JP 2006004972 A JP2006004972 A JP 2006004972A JP 2004176607 A JP2004176607 A JP 2004176607A JP 2004176607 A JP2004176607 A JP 2004176607A JP 2006004972 A JP2006004972 A JP 2006004972A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact layer
- grown
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】 メモリー効果の抑制できる半導体装置の製造方法を提供する。
【解決手段】 基板10上にバッファ層11、チャネル層12、スペーサ層13、電子供給層14、コンタクト層15を順次成長させた後、その基板10を気相成長装置から取り出し、他の気相成長装置でコンタクト層15上にノンアロイコンタクト層16を別途成長させてメモリー効果の影響を排除するようにしたものでる。
【選択図】 図1
【解決手段】 基板10上にバッファ層11、チャネル層12、スペーサ層13、電子供給層14、コンタクト層15を順次成長させた後、その基板10を気相成長装置から取り出し、他の気相成長装置でコンタクト層15上にノンアロイコンタクト層16を別途成長させてメモリー効果の影響を排除するようにしたものでる。
【選択図】 図1
Description
本発明は、ノンアロイコンタクト層を有する半導体装置(高電子移動度トランジスタ(HEMT)等)の製造方法に関するものである。
ガリウム砒素(GaAs)やインジウムガリウム砒素(InGaAs)などの化合物半導体はシリコン(Si)に比べて、電子移動度が高いという特長がある。この特長をいかして、GaAsやInGaAsは高速動作や高効率動作を要求されるデバイスに多く用いられている。代表例として、高電子移動度トランジスタ(HEMT)が挙げられる。HEMTは、携帯電話送信用等マイクロ波通信の増幅器およびスイッチ用素子として広く用いられている。
HEMTのおおまかな構造を図1に示す。
HEMTは、基板10上に、バッファ層11、チャネル層12、スペーサ層13、電子供給層14、コンタクト層15、ノンアロイコンタクト層16を順次結晶成長させて作製される。
ノンアロイコンタクト層16およびコンタクト層15は電極を形成するための層である。電子供給層14はn型不純物がドーピングされており自由電子を発生させる。チャネル層12は発生した自由電子が流れる層である。スペーサ層13はイオン散乱を防止する働きがある。バッファ層11は基板10表面の残留不純物によるデバイス特性劣化を防ぐ働きがあり、またチャネル層12のリーク電流を抑える役目を持つ。基板10は単結晶成長するための下地である。
HEMTエピタキシャルウェハの構造例を表1に示した。結晶成長のことをエピタキシャルと言う。エピタキシャル層名称のn−,i−はエピタキシャル層がそれぞれn型,半絶縁性であることを表している。n+−はエピタキシャル層がキャリア濃度の高いn型であることを表している。厚さの単位はnm(10-9m)である。キャリア濃度の単位はcm-3である。
表1に示したHEMTエピタキシャルウェハの成長方法を以下に述べる。
エピタキシャル層を成長させる基板をサセプタと呼ばれる基板保持具にセットし、成長炉内で加熱する。成長炉内に原料ガスを供給すると、原料ガスが熱により分解し、基板上にエピタキシャル層を成長する。
このHEMTエピタキシャルウェハは、有機金属気相成長(MOVPE)法により、GaAsからなる基板10上にバッファ層11として、i−GaAs(厚さ100nm、キャリア濃度1×1015cm-3以下)、i−Al0.28Ga0.72As(厚さ100nm、キャリア濃度1×1016cm-3以下)、i−GaAs(厚さ100nm、キャリア濃度1×1015cm-3以下)、i−Al0.28Ga0.72As(厚さ100nm、キャリア濃度1×1016cm-3以下)を順次形成し、チャネル層12として、i−In0.20Ga0.80As(厚さ20nm)を形成し、その上にスペーサ層13として、i−Al0.28Ga0.72As(厚さ2nm、キャリア濃度1×1015cm-3以下)、電子供給層14として、n+−Al0.28Ga0.72As(厚さ10nm、キャリア濃度3×1018cm-3)、さらにその上にコンタクト層15としてn+−GaAs(厚さ100nm、キャリア濃度3×1018cm-3)、ノンアロイコンタクト層16として、n+−InGaAs(厚さ50nm、キャリア濃度4×1019cm-3)を形成して作製する。
原料としてi−GaAsを成長する場合には、Ga原料のトリメチルガリウム(Ga(CH3)3)とAs原料のアルシン(AsH3 )を基板に供給する。なお、Ga原料として他にトリエチルガリウム(Ga(CH3CH2)3 )がある。As原料として他にトリメチル砒素(As(CH3)3 )、ターシャリーブチルアルシン(TBA)がある。
i−Al0.28Ga0.72Asを成長する場合には、Ga(CH3)3、AsH3 、及びAl原料のトリメチルアルミニウム(Al(CH3)3)を基板に供給する。なお、Al原料として他にトリエチルアルミニウム(Al(CH3CH2)3 )がある。
n+−GaAsを成長する場合には、Ga(CH3)3 、AsH3 及びn型ドーパントを基板に供給する。n型ドーパントの元素としてはSiやセレン(Se)、テルル(Te)がある。Si原料としてモノシラン(SiH4)、ジシラン(Si2H6)がある。Se原料としてはセレン化水素(H2 Se)がある。Teの原料としてジエチルテルル(DETe)がある。
n+−In0.50Ga0.50Asを成長する場合は、トリエチルガリウム(Ga(CH3CH2))、AsH3 、トリメチルインジウム(In(CH3)3)およびn型ドーパントを基板に供給する。n型ドーパントの元素としてはSiやSe、Teがある。Si原料としてモノシラン(SiH4 )、ジシラン(Si2 H6)がある。Se原料としてはセレン化水素(H2 Se)がある。Teの原料としてジエチルテルル(DETe)がある。
表1のような構造のHEMTを作製した場合、ノンアロイコンタクト層は、n型ドーパントのメモリー効果が問題となる。メモリー効果の発生により基板とエピタキシャル層との界面(以下、Epi/Sub界面という)に存在するn型ドーパントの影響でリーク電流が発生してしまう。
すなわち、ノンアロイコンタクト層のn型ドーパントは、高濃度にドーピングするためにH2 Seを用いており、これが配管や反応炉内に残留し、連続成長していくと、残留H2 Seにより、次成長時に、他のエピタキシャル層にn型ドーパントとして追加され電気的特性に影響を及ぼしてしまう。
本発明の目的は、メモリー効果を抑制できる半導体装置の製造方法を提供することにある。
上記の目的を達成するために、請求項1の発明は、加熱された基板上にドーパント原料、III 族原料、V族原料及び希釈用ガスを供給して半導体装置を製造する方法において、最上層に形成するノンアロイコンタクト層のみ別成長させて製造するようにした半導体装置の製造方法である。
ここで製造される半導体装置とは、ノンアロイコンタクト層を有する半導体装置であり、例えば、HEMT等がある。
請求項2の発明は、ノンアロイコンタクト層を成長させる際に、気相成長装置から基板を取り出し、他の気相成長装置で成長させる請求項1記載の半導体装置の製造方法である。
請求項3の発明は、ノンアロイコンタクト層を成長させる際に、ダミーデポを成長させた後、ノンアロイコンタクト層を成長させる請求項1記載の半導体装置の製造方法である。
請求項4の発明は、基板上にバッファ層、チャネル層、電子供給層、コンタクト層を順次成長させた後、その基板を気相成長装置から取り出し、他の気相成長装置でコンタクト層上にノンアロイコンタクト層を別途成長するようにした半導体装置の製造方法である。
本発明では、上述した表1のようなHEMT構造でコンタクト層まで連続成長し、その後に一旦、エピタキシャル層が成長された基板を取り出し、後でノンアロイコンタクト層のみエピタキシャル成長することによりn型ドーパントのメモリー効果を影響を排除し、リークを防止させるようにしたものであり、これによりリーク電流が低減される。
ノンロイコンタクト層付きのHEMTは、最表層に高濃度のn+−InGaAs層を成長する。ノンアロイコンタクト層成長後は、気相成長装置内にn型ドーパントが残留し、それが基板上に付着するとエピタキシャル層成長時に拡散する。これがメモリー効果となる。
そこでコンタクト層まで成長後、基板を別の気相成長装置に切り替えるか、または同じ気相成長装置においてダミーデポ後にノンアロイコンタクト層のみ成長することによりメモリー効果の低減が期待できる。
ノンアロイコンタクト層を別の気相成長装置で成長することにより、リーク電流を最小限にすることができる。また、高効率化により省エネルギーなどの効果が期待できる。
以下本発明の実施形態を添付図面により説明する。
先ず、本発明の半導体装置として、HEMTを例に、その構造例を図1と表1により説明する。
先ず、HEMTエピタキシャルウェハは、MOVPE法により、GaAsからなる基板10上にバッファ層11として、i−GaAs(厚さ100nm、キャリア濃度1×1015cm-3以下)、i−Al0.28Ga0.72As(厚さ100nm、キャリア濃度1×1016cm-3以下)、i−GaAs(厚さ100nm、キャリア濃度1×1015cm-3以下)、i−Al0.28Ga0.72As(厚さ100nm、キャリア濃度1×1016cm-3以下)を順次形成し、チャネル層12として、i−In0.20Ga0.80As(厚さ20nm)を形成し、その上にスペーサ層13として、i−Al0.28Ga0.72As(厚さ2nm、キャリア濃度1×1015cm-3以下)、電子供給層14として、n+−Al0.28Ga0.72As(厚さ10nm、キャリア濃度3×1018cm-3)、さらにその上にコンタクト層15としてn+−GaAs(厚さ100nm、キャリア濃度3×1018cm-3)、ノンアロイコンタクト層16として、n+−In0.50Ga0.50As(厚さ50nm、キャリア濃度4×1019cm-3)を形成して作製される。
本発明においては、コンタクト層15まで成長後、ノンアロイコンタクト層16を形成する際に、気相成長装置からウェハを取り出して別の気相成長装置で成長させるようにしたものである。
また、同一の気相成長装置を用いて成長する場合には、ダミーデポ後にノンアロイコンタクト層16のみを成長させるようにしたものである。
以下、本発明の実施例を説明する。
成長時の基板温度は700℃、成長炉内圧力は70Torr、希釈用ガスは水素である。
基板10には、GaAsからなる基板を用いた。i−GaAs層(バッファ層11)の成長にはGa(CH3)3とAsH3 を用いた。Ga(CH3)3の流量は12.64cm3 /分である。AsH3 の流量は255cm3 /分である。i−Al0.28Ga0.72As層(バッファ層11)の成長にはGa(CH3)3、Al(CH3)3及びAsH3 を使用した。それらの流量はそれぞれ5.23cm3 /分、0.81cm3 /分及び554cm3 /分である。
i−In0.20Ga0.80As層(チャネル層12)の成長にはGa(CH3)3とIn(CH3)3およびAsH3 を使用した。それらの流量はそれぞれ20.5cm3 /分、310cm3 /分及び1020cm3 /分である。
スペーサ層13を構成するi−Al0.28Ga0.72Asは、i−Al0.28Ga0.72As(バッファ層11)の成長に使用したGa(CH3)3、Al(CH3)3、AsH3 に加えて酸素を加えた。ドーピングする酸素の濃度は1×1014〜1016cm-3の範囲とした。
電流供給層14を構成するn+−Al0.28Ga0.72As層の成長には、i−Al0.28Ga0.72As(バッファ層11)の成長に使用したGa(CH3)3、Al(CH3)3、AsH3 に加えてSi2H6使用した。Si2H6の流量は230cm3 /分である。Si2H6以外の流量はi−GaAs層の場合と同じである。
コンタクト層15を構成するn+−GaAs層の成長には、i−GaAsの成長に使用したGa(CH3)3、AsH3 に加えてSi2H6を用いた。Si2H6の流量は4083cm3 /分である。Si2H6以外の流量はi−GaAs層の場合と同じである。
ノンアロイコンタクト層16を構成するn+−In0.50Ga0.50As層の成長には、Ga(CH3CH2)とIn(CH3)3およびAsH3、H2Seを使用した。それぞれの流量は150cm3 /分、300cm3 /分及び120cm3 /分、200cm3 /分である。
上記条件で成長したHEMTについてのキャリアプロファイルを図2および図3に示す。
図3はすべて同じ気相成長装置でエピタキシヤル成長したもの(比較例)、図2はノンアロイコンタクト層のみ別の気相成長装置でエピタキシャル成長したもの(本発明)である。
図3にはEpi/Sub界面にキャリアのピークが所々発生しているのに対し、図2においては発生していない。
ノンアロイコンタクト層16のみ別の気相成長装置で成長すれば、すべての条件において有効であり、また同じ気相成長装置を使用して成長する場合は300μm以上のダミーデポを成長後にノンアロイコンタクト層を成長すれば図2のように界面ピークが発生しない。
本発明ではノンアロイコンタクト層付きのHEMT構造であるがHBT、FETへも応用も期待できる。
以上、本発明は、Epi/Sub界面のn型ドーパントのメモリー効果を最小にすることによりリーク電流の低減ができ、このエピウェハを使用してプロセスしたデバイス製品は最小限の電力で駆動できるため省エネルギー化が期待できる。
10 基板
11 バッファ層
12 チャネル層
13 スペーサ層
14 電子供給層
15 コンタクト層
16 ノンアロイコンタクト層
11 バッファ層
12 チャネル層
13 スペーサ層
14 電子供給層
15 コンタクト層
16 ノンアロイコンタクト層
Claims (4)
- 加熱された基板上にドーパント原料、III 族原料、V族原料及び希釈用ガスを供給して半導体装置を製造する方法において、最上層に形成するノンアロイコンタクト層のみ別成長させて製造することを特徴とする半導体装置の製造方法。
- ノンアロイコンタクト層を成長させる際に、気相成長装置から基板を取り出し、他の気相成長装置で成長させる請求項1記載の半導体装置の製造方法。
- ノンアロイコンタクト層を成長させる際に、ダミーデポを成長させた後、ノンアロイコンタクト層を成長させる請求項1記載の半導体装置の製造方法。
- 基板上にバッファ層、チャネル層、電子供給層、コンタクト層を順次成長させた後、その基板を気相成長装置から取り出し、他の気相成長装置でコンタクト層上にノンアロイコンタクト層を別途成長することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004176607A JP2006004972A (ja) | 2004-06-15 | 2004-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004176607A JP2006004972A (ja) | 2004-06-15 | 2004-06-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006004972A true JP2006004972A (ja) | 2006-01-05 |
Family
ID=35773125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004176607A Pending JP2006004972A (ja) | 2004-06-15 | 2004-06-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006004972A (ja) |
-
2004
- 2004-06-15 JP JP2004176607A patent/JP2006004972A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5274245B2 (ja) | 化合物半導体構造とその製造方法 | |
JP2007324247A (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
JPH05175150A (ja) | 化合物半導体及びその製造方法 | |
JP5119644B2 (ja) | Iii−v族化合物半導体エピタキシャルウェハ | |
JP2006216864A (ja) | 化合物半導体製造装置 | |
JP2007042936A (ja) | Iii−v族化合物半導体エピタキシャルウェハ | |
JP2011054685A (ja) | 半導体基板 | |
JP2007184423A (ja) | Iii−v族化合物半導体の製造方法 | |
JP2006004972A (ja) | 半導体装置の製造方法 | |
JP2006012915A (ja) | Iii−v族化合物半導体装置及びその製造方法 | |
JP2004241463A (ja) | 化合物半導体の気相成長方法 | |
JP2005086135A (ja) | ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法 | |
JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
JP7120334B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013211363A (ja) | 窒化物半導体エピタキシャルウェハ及びその製造方法 | |
JP4635444B2 (ja) | 電界効果トランジスタ用エピタキシャルウエハ | |
JP2002373905A (ja) | Iii−v族化合物半導体装置の製造方法 | |
US10665752B2 (en) | Air void structures for semiconductor fabrication | |
JP2006261344A (ja) | InGaP‐HEMTの製造方法 | |
JP2002025922A (ja) | Iii−v族化合物半導体の製造方法 | |
JP2002367918A (ja) | Iii−v族化合物半導体の製造方法 | |
JP2008192830A (ja) | Iii−v族化合物半導体装置及びその製造方法 | |
WO2021044443A1 (en) | In-situ etching process | |
JP2021520643A (ja) | 核生成層の堆積方法 | |
JP2005142296A (ja) | 化合物半導体製造方法 |