JP2010238991A - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2010238991A
JP2010238991A JP2009086588A JP2009086588A JP2010238991A JP 2010238991 A JP2010238991 A JP 2010238991A JP 2009086588 A JP2009086588 A JP 2009086588A JP 2009086588 A JP2009086588 A JP 2009086588A JP 2010238991 A JP2010238991 A JP 2010238991A
Authority
JP
Japan
Prior art keywords
rod
laminate
groove
forming
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009086588A
Other languages
English (en)
Other versions
JP5218219B2 (ja
Inventor
Akira Onodera
晃 小野寺
Hiroshi Kamimura
上村  博
Satoshi Matsui
敏 松井
Satoru Kurimoto
哲 栗本
Takashi Sakurai
隆司 櫻井
Hiroshi Shindo
宏史 進藤
Akihiro Hotta
哲広 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009086588A priority Critical patent/JP5218219B2/ja
Publication of JP2010238991A publication Critical patent/JP2010238991A/ja
Application granted granted Critical
Publication of JP5218219B2 publication Critical patent/JP5218219B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】生産効率を改善した積層セラミック電子部品の製造方法を提供する。
【解決手段】シート積層体4aを準備する工程と、シート積層体を焼成および切断することによって、内部電極層12,13が露出する切断面30bと、前記シート積層体の積層方向に略垂直な側面30cとを有しており、長手方向に細長い複数の棒状積層体4dを形成する工程と、複数の棒状積層体を再配列し、複数の棒状積層体の側面が互いに密着しており、複数の棒状積層体の切断面が略同一の平面に沿って配置された積層体集合体4eを形成する工程と、積層体集合体を構成する棒状積層体の一部を切除し、棒状積層体の切断面に溝部52を形成する工程と、積層体集合体における複数の棒状積層体の前記切断面に外部電極6,8を薄膜形成する工程と、棒状積層体を個片状に切断する工程と、を有する。
【選択図】図11

Description

本発明は、たとえば積層セラミックコンデンサなどの積層セラミック電子部品の製造方法に関する。
たとえば積層セラミックコンデンサなどの積層セラミック電子部品の製造方法としては、たとえば、グリーンシートと内部パターンを積層してシート積層体を形成し、これを焼成し、焼成された積層体を切断することによって棒状の積層体を形成し、棒状の積層体に外部電極を導電ペースト塗布等によって形成し、棒状の積層体をさらに切断して個片にする製造方法が知られている(特許文献1および特許文献2等を参照)。
しかし、従来技術に係る製造方法では、一つの棒状の積層体ごとに導電ペーストを塗布等することによって外部電極を形成しているため、外部電極の形成に手間がかかり、生産効率に問題がある。
特開平6−96990号公報 特開平10−4024号公報
本発明は、このような実状に鑑みてなされ、その目的は、生産効率を改善した積層セラミック電子部品の製造方法を提供することである。
上記目的を達成するために、本発明の積層セラミック電子部品の製造方法は、
焼成後に内部電極層となる内部電極パターンと、焼成後にセラミック層となるグリーンシートとが積層してあるシート積層体を準備する工程と、
前記シート積層体を焼成および切断することによって、前記内部電極層が露出する切断面と、前記シート積層体の積層方向に略垂直な側面とを有しており、長手方向に細長い複数の棒状積層体を形成する工程と、
前記複数の棒状積層体を再配列し、前記複数の棒状積層体の前記側面が互いに密着しており、前記複数の棒状積層体の前記切断面が略同一の平面に沿って配置された積層体集合体を形成する工程と、
前記積層体集合体を構成する前記棒状積層体の一部を切除し、前記棒状積層体の前記切断面に溝部を形成する工程と、
前記積層体集合体における前記複数の棒状積層体の前記切断面に外部電極を薄膜形成する工程と、
前記棒状積層体を個片状に切断する工程と、を有する。
本発明に係る積層セラミック電子部品の製造方法では、複数の棒状積層体を再配列した積層体集合体を形成することによって、複数の棒状積層体に対して同時に外部電極を薄膜形成することができる。複数の棒状積層体に対して一度に外部電極の形成ができるため、本発明に係る製造方法は生産効率が良い。また、側面を密着させることによって、外部電極を構成する材料が棒状積層体の側面に回り込むことを防止できる。また、棒状積層体の切断面に溝部を形成することによって、形成される外部電極の面積を増加させることができる。本発明に係る積層セラミック電子部品の製造方法によって得られた電子部品は、外部電極の面積が広いため、高い実装強度を有する。
また、本発明に係る積層電子部品の製造方法では、前記溝部の形状を制御する工程をさらに有していてもよく、これによって製造される電子部品の実装強度等を調整または制御することができる。
また、例えば、前記溝部を形成する工程において、前記溝部は、前記積層体集合体における前記複数の棒状積層体の長手方向に略直交する方向に延在するように形成されてもよい。また、前記溝部を形成する工程において、略V字状の前記溝部を形成してもよい。
また、例えば、本発明に係る積層電子部品の製造方法では、前記棒状積層体を個片状に切断する工程において、前記積層体集合体を構成する前記複数の棒状積層体を、前記溝部に沿って切断してもよい。これによって、切断時または切断後における電子部品の角部欠けおよび割れ等を防止することができる。また、前記溝部に沿って切断することにより、切断時の位置精度を向上させることができる。
また、本発明に係る積層電子部品の製造方法では、前記シート積層体の表面を平滑化する工程をさらに有してもよい。これにより、棒状積層体の側面が平滑化されるため、外部電極を薄膜形成する際に、外部電極を構成する材料が棒状積層体の側面に回り込むことを効果的に防止できる。
本発明の第2の観点に係る積層電子部品の製造方法では、
焼成後に内部電極層となる内部電極パターンと、焼成後にセラミック層となるグリーンシートとが積層してあるシート積層体を準備する工程と、
前記シート積層体の一部を切除し、前記シート積層体の表面に溝部を形成する工程と、
前記シート積層体を焼成および前記溝部に沿って切断することによって、前記内部電極層が露出する切断面と、前記シート積層体の積層方向に略垂直な側面とを有しており、長手方向に細長い複数の棒状積層体を形成する工程と、
前記複数の棒状積層体を再配列し、前記複数の棒状積層体の前記側面が互いに密着しており、前記複数の棒状積層体の前記切断面が略同一の平面に沿って配置された積層体集合体を形成する工程と、
前記積層体集合体における前記複数の棒状積層体の前記切断面に外部電極を薄膜形成する工程と、
前記棒状積層体を個片状に切断する工程と、を有する。
本発明の第2の観点に係る積層セラミック電子部品の製造方法は、第1の観点に係る製造方法と同様に、複数の棒状積層体に対して一括で外部電極の形成を行うため、生産効率が良い。また、棒状積層体の切断面に溝部を形成することによって、外部電極が形成される面積を増加させ、製造される電子部品の実装強度を向上させることができる。さらに、本発明に係る積層セラミック電子部品の製造方法は、切断時または切断後における電子部品の角部欠けおよび割れ等を防止することができる。
図1は、本発明の一実施形態に係る方法により製造される積層セラミックコンデンサの斜視図と概略断面図である。 図2は、図1に示す積層セラミックコンデンサを製造する過程で得られるシート積層体の斜視図である。 図3は、図2に示すシート積層体の要部断面図である。 図4は、シート積層体における切断位置マークの検出工程を示す斜視図である。 図5は、シート積層体への切断線マーキングを行う工程を示す斜視図である。 図6は、焼成後のシート積層体に形成された切断線の位置を検出している工程を示す斜視図である。 図7は、シート切断工程を示す斜視図である。 図8は、切断されたシート積層体の部分斜視図である。 図9は、積層体集合体を形成する工程において、棒状積層体の向きを変える様子を説明した斜視図である。 図10は、積層体集合体を形成する工程を示す斜視図である。 図11は、溝部を形成する工程を示す斜視図である。 図12は、外部電極を薄膜形成する工程および最終切断工程を示す斜視図である。 図13は、最終切断後の積層セラミックコンデンサの斜視図である。 図14は、本実施形態に係る積層セラミックコンデンサの実装例を説明する斜視図である。
第1実施形態
まず、本発明の実施形態に係る方法により製造される積層型電子部品の一実施形態として、セラミック層としての誘電体層を有する積層セラミックコンデンサの全体構成について説明する。
図1(A)に示すように、本実施形態に係る積層セラミックコンデンサ2は、素子本体4と、第1外部電極6と第2外部電極8とを有する。素子本体4は、図1(B)に示すように、第1内部電極層12および第2内部電極層13を有し、第1内側誘電体層10および第2内側誘電体層11の間に、これらの内部電極層12,13が交互に積層してある。
素子本体4は、その積層方向の両端面に、外側誘電体層14を有する。交互に積層される一方の第1内部電極層12は、素子本体4の第1端部の外側に形成してある第1外部電極6の内側に対して電気的に接続してある。また、交互に積層される他方の第2内部電極層13は、素子本体4の第2端部の外側に形成してある第2外部電極8の内側に対して電気的に接続してある。
第1および第2内側誘電体層10,11および外側誘電体層14の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび/またはチタン酸バリウムなどの誘電体材料で構成される。各内側誘電体層10,11の厚みは、特に限定されないが、数μm〜数十μmのものが一般的である。また、外側誘電体層14からなる外層部の厚みは、特に限定されないが、好ましくは10〜200μmの範囲である。
第1および第2外部電極6,8の材質も特に限定されないが、通常、Ni,Pd,Ag,Au,Cu,Pt,Rh,Ru,Ir,Sn,Ti等の少なくとも1種、又はそれらの合金を用いることができる。通常は、Cu,Cu合金、Ni又はNi合金等や、Ag,Ag−Pd合金、In−Ga合金等が使用される。外部電極6,8の厚みも特に限定されないが、例えば、5〜30μm程度とすることができる。
積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ2は、通常、縦0.2〜5.7mm×横0.1〜5.0mm×厚み0.1〜3.2mm程度である。
次に、本発明の一実施形態としての積層セラミックコンデンサ2の製造方法について説明する。
まず、図2〜図5に示すシート積層体4aを形成する。このシート積層体4aを形成するために、図3に示すように、第1内部電極パターン12aが形成される第1グリーンシート10aと、第2内部電極パターン13aが形成される第2グリーンシート11aを交互に積層し、シート積層体4aを形成する。
グリーンシート10a,11aを形成するための誘電体用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。本実施形態では、これらのペーストは、有機溶剤系ペーストであることが好ましい。
なお、有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。
内部電極パターン12a,13aは、グリーンシート10a,11aの表面に形成される。内部電極パターン12a,13aを形成するための内部電極用ペーストは、各種導電性金属や合金からなる導電材、あるいは焼成後に導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。なお、内部電極用ペーストには、必要に応じて、共材としてセラミック粉末が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。
グリーンシート10a,11aは、上記の誘電体用ペーストを用いたドクターブレード法などで形成される。また、グリーンシート10a,11aの各表面に内部電極パターン12a,13aを形成するには、上記の内部電極用ペーストを用いてスクリーン印刷などを行えばよい。
シート積層体4aにおける第1グリーンシート10aは、最終的には図1に示す第1内側誘電体層10となる部分であり、第2グリーンシート11aは、最終的には図1に示す第2内側誘電体層11となる部分である。また、第1内部電極パターン12aは、最終的には図1に示す第1内部電極層12となる部分であり、第2内部電極パターン13aは、最終的には図1に示す第2内部電極層13となる部分である。
図3では、図示の容易化のために、シート積層体4aにおける内部電極パターン12aおよび13aの積層数を少なく図示してあるが、数層から数百層と自由に設定することができる。
なお、図2および図3に示すように、シート積層体4aにおける積層方向Zの両端部には、外側誘電体層14となるべきグリーンシート14aが積層してある。シート積層体4aにおける積層方向Zの厚みは、焼成後において、図1に示す素子本体4の厚みに対応する。
図2および図3に示すように、シート積層体4aにおいて、第1内部電極パターン12aと第2内部電極パターン13aとは、パターン12a,13aの電極長手方向X(以下、X軸とも言う)に沿って、半パターンずらしてある長方形の繰り返しパターンである。
また、パターン12a,13aの電極長手方向Xと積層方向Z(以下、Z軸とも言う)との双方に垂直であるシート積層体4aの電極切断方向Y(以下、Y軸または積層体長手方向Yとも言う)に沿って見れば、第1内部電極パターン12aと第2内部電極パターン13aとは、同じピッチ長さの分離した長方形パターン(図2参照)である。
なお、図2に示すように、これらの第1内部電極パターン12aおよび第2内部電極パターン13aは、シート積層体4aのY軸に沿って両端位置には形成されない領域が存在し、その領域が端部切り捨て部分26となる。
図2および図3では、シート積層体4aと素子本体要素4bとの関係を分かりやすくするために、最終的な切断予定線30x,30yを図示してある。なお、素子本体要素4bは、図1に示す素子本体4となる部分である。図2および図3に示す切断予定線30x,30yの通りに最終的に切断するために、この実施形態では、図4に示すように、シート積層体4aの最外表面4f(積層方向Zに直交する表面)に、電極ペーストによる印刷法で、切断位置マーク30aを形成してある。
それらの切断位置マーク30aを複数のカメラ32で読み取ることにより、シート積層体4aの位置合わせを行い、図5に示すように、マーキング用押切刃34で、シート積層体4aの表面に、マーキング用切り溝30xa,30yaを形成する。
この実施形態では、図5に示すマーキング用切り溝30xa,30yaは、図2および図3に示す切断予定線30x,30yに対応し、マトリックス状に形成される。マーキング用切り溝30xa,30yaの溝深さは、特に限定されず、シート積層体4aを焼成後にも、それらのマーキング用切り溝30xa,30yaをカメラにより認識できる程度であればよい。
次に、この実施形態では、マーキング用切り溝30xa,30yaが形成されたシート積層体4aに対して、脱バインダ処理および焼成処理を施し、図6に示す焼結後のシート積層体4cを得る。脱バインダ処理および焼成処理の諸条件は特に限定されないが、焼成温度としては、たとえば1000〜1400°Cである。
その後に、図6に示すように、焼結後のシート積層体4cの表面に形成してある切断位置マーク30aを、複数のカメラ32で読み取り、シート積層体4cの位置決めを行う。その後に、図7に示すように、スライサーの回転切断刃36を用いて、焼結後のシート積層体4cを、マーキング用切り溝30yaに沿って切断分離し、図8および図9に示す複数の棒状積層体4dを得る。
図8は、焼結後のシート積層体4cを、マーキング用切り溝30yaに沿って切断した直後の状態を示す斜視図である。棒状積層体4dは、電極切断方向Yと一致する積層体長手方向Yに細長い棒状の形状を有している。切断された直後のマーキング用切り溝30yaは、図2および図3に示す切断予定線30yに対応し、棒状積層体4dの第1切断面30bには、内部電極層12または13が露出する。すなわち、棒状積層体4dの一方の第1切断面30bには、第2内部電極層13が露出しており、他方の第1切断面30bには、第1内部電極層12が露出している。
また、棒状積層体4dは、内部電極層12,13に略平行であって、積層方向Zに略垂直な側面30cを有する。側面30cは、切断前のシート積層体4cにおいて、積層方向Zに垂直な最外表面4fであった面である。
なお、本実施形態では、シート積層体4aを焼結した後に、焼結後のシート積層体4cを、マーキング用切り溝30yaに沿って切断したが、焼結および切断は、これと逆の順番であってもよい。すなわち、シート積層体4aを、マーキング用切り溝30yaに沿って切断した後に焼結することによって、棒状積層体4dを作製してもよい。
次に、本実施形態に係る製造方法では、複数の棒状積層体4dを、再配列して、図10に示す積層体集合体4eを作製する。積層体集合体4eを作製するために、まず、図8に示す棒状積層体4dを、図9に示すように回転させて、棒状積層体4dの側面30cおよび第1切断面30bの向きを変更する。
図8に示すように、棒状積層体4dの姿勢を変更する前において、棒状積層体4dの側面30cは、棒状積層体4dの設置面に対して略平行であり、第1切断面30bは、設置面に対して略垂直である。図9に示すように、棒状積層体4dの姿勢を変更させた後において、棒状積層体4dの側面30cは、棒状積層体4dの設置面に対して略垂直であり、第1切断面30bは、設置面に対して略平行である。
さらに、姿勢を変更させた棒状積層体4dを、互いに側面30cが密着するように配列して、積層体集合体4eを作製する。各棒状積層体4dの寸法は略同一であるため、棒状積層体4dの第1切断面30bは、図10に示すように、略同一の平面に沿って配列される。したがって、積層体集合体4eの一方の面は、第2内部電極層13が露出する第1切断面30bによって構成され、積層体集合体4eの他方の面は、第1内部電極層12が露出する第1切断面30bによって構成される。
積層体集合体4eには、図11に示すように、溝部52が形成される。溝部52は、積層体集合体4eを構成する棒状積層体4dの第1切断面30bに形成される。溝部52は、例えばV字状のカッター、ブラスト、レーザー等によって、積層体集合体4eの一部を切除することによって形成する。
溝部52は、棒状積層体4dの電極長手方向X(X軸方向)および積層体長手方向切Y(Y軸方向)に直交する積層方向Z(Z軸方向)に沿って形成される。また、溝部52は、図2に示す切断予定線30xに沿って形成される。したがって、溝部52は、図11に示すように、各棒状積層体4dのマーキング用切り溝30xaを通過する。
本実施形態に係る製造方法において、溝部52は、棒状積層体4dの第1切断面30bのうち、第1内部電極層12が露出している第1切断面30bと、第2内部電極層13が露出している第1切断面30bの両方に形成される。第1切断面30bに形成される溝部52の形状としては、特に限定されないが、溝部52の側部52bが、切断予定線30xの近傍から切断予定線30xへ向かって傾斜する略V字状の形状を有することが好ましい。また、溝部52は、最終切断工程で使用する回転切断刃36の刃幅や、溝部52の表面に形成される外部電極6,8の厚さ等を考慮して、平坦な底部52aを有していても良い。
溝部52の形状は、溝部52を形成する前に、溝部52を形成するためのブレードの形状等を変更したり、ブラストまたはレーザー等の出力を調整することによって、変更・制御してもよい。溝部52の形状を制御することによって、最終的に得られるセラミックコンデンサ2における外部電極6,8の形状が変わるため、セラミックコンデンサ2の実装強度を最適化することができる。例えば、溝部52の形状を制御し、外部電極6,8の面積を拡大することによって、実装時におけるセラミックコンデンサ2の固着強度(セラミックコンデンサ2が実装基板から剥がれないでくっついている耐性)を高めることができる。また、溝部52の形状を制御し、外部電極6,8の面積拡大を抑制することによって、実装時におけるセラミックコンデンサ2の撓み強度(セラミックコンデンサ2が実装された基板が外力で撓む場合に、セラミックコンデンサ2と実装基板の電気的接続が維持される耐性。固着強度とトレードオフとなる場合がある。)を高めることができる。
本実施形態に係る製造方法では、図12に示すように、棒状積層体4dの第1切断面30bに溝部52を形成した後、積層体集合体4eを構成する棒状積層体4dの第1切断面30bに、外部電極6,8を薄膜形成する。外部電極6,8を薄膜形成する方法としては、特に限定されないが、例えばスパッタ法や、蒸着法等を用いることができる。なお、積層方向Zに沿って溝部52を形成した後に、外部電極6,8の形成を行うことによって、例えば焼成時において内部電極12,13の引き込みが発生した場合にでも、内部電極12,13と、外部電極6,8を導通させることができる。第1切断面30bを切除して溝部52を形成することによって、焼成時に引き込まれた内部電極12,13を露出させることができるからである。
外部電極6,8を形成した後に、最終切断工程を行う。最終切断工程では、図12に示すように、外部電極6,8が形成された棒状積層体4dを、スライサーの回転切断刃36によって、図2に示す切断予定線30xに沿って切断し、図13に示す個片状のセラミックコンデンサ2を得る。
本実施形態に係る製造方法では、棒状積層体4dによって積層体集合体4eを構成した状態で、最終切断工程を行う。溝部52は、切断予定線30x(図2参照)に沿って形成されているので、最終切断工程では、図12に示すように、棒状積層体4dを、溝部52に沿って切断する。
本実施形態に係る最終切断工程では、溝部52に沿って棒状積層体4dを切断するため、個片状に切断する際にセラミックコンデンサ2の角部が欠けたり、角部付近に割れが発生したりすることを効果的に防止することができる。また、本実施形態に係る製造方法によって得られるセラミックコンデンサ2は、図13に示すように、セラミックコンデンサ2の角部が面取りされた形状を有しているため、輸送時等における割れ・欠け等の発生を抑制できる。
なお、本実施形態に係る製造方法では、外部電極6,8を形成した後に、最終切断工程を行ったが、外部電極6,8の形成は、最終切断工程の後に行っても良い。すなわち、図11に示す積層体集合体4eを、溝部52に沿って切断した後、個片に分離する前に、外部電極6,8を薄膜形成しても良い。
図14(A)および図14(B)は、セラミックコンデンサ2をランド54に対して配置する配置例を示した図である。セラミックコンデンサ2は、図14(A)に示すように、棒状積層体4dの側面30cであった面がランド54の実装面と略垂直となり、最終切断工程によって発生した面である第2切断面30eが実施面と略平行となるように配置することができる。また、セラミックコンデンサ2は、図14(B)に示すように、棒状積層体4dの側面30cであった面がランド54の実装面と略平行となり、第2切断面30eが実装面と略垂直になるように配置することもできる。
本実施形態に係る積層セラミックコンデンサ2の製造方法では、複数の棒状積層体4dを再配列した積層体集合体4eを形成することによって、複数の棒状積層体4dに対して同時に外部電極6,8を薄膜形成することができる。複数の棒状積層体4dに対して一括で外部電極6,8の形成ができるため、本発明に係る製造方法は生産効率が良い。また、棒状積層体4dの側面30cを密着させることによって、外部電極6,8を構成する材料が、棒状積層体4dの側面30cに回り込むことを防止できる。そのため、回り込み防止のためにマスキング等の対策を行う工程を省略することができ、効率的な生産が可能である。
本実施形態に係る製造方法によって得られるセラミックコンデンサ2は、直方体形状の対向面にのみ外部電極が形成されている従来技術に係るセラミックコンデンサに比べて、外部電極6,8の面積が広い。したがって、図12に示すセラミックコンデンサ2は、従来技術に係るセラミックコンデンサに比べて実装強度が高い。
また、本発明に係る積層電子部品の製造方法では、最終切断工程において、積層体集合体4eを構成する複数の棒状積層体4dを、溝部52に沿って切断する。これによって、切断時または切断後におけるセラミックコンデンサ2の角部欠けおよび割れ等を防止することができる。また、溝部52に沿って切断することにより、切断時の位置精度を向上させることができる。
その他の実施形態
第1実施形態に係る製造方法では、図11に示すように、棒状積層体4dの切断面に溝部52を形成したが、溝部52と同様の溝部を、焼成後のシート積層体4cに形成してもよい。この場合、図7に示す焼成後のシート積層体4cにおける最外表面4fに、切断予定線30yに沿って、溝部を形成することができる。
焼成後のシート積層体4cを、最外表面4fに形成された溝部に沿って切断し、棒状積層体4dを得ることによって、切断時の割れ、欠けを防止することができる。または、その後、第1実施形態と同様にして、セラミックコンデンサを作製することができる。このように作製されたセラミックコンデンサは、第1実施形態に係るセラミックコンデンサ2と同様に、外部電極の面積が広く、従来技術に係るセラミックコンデンサに比べて実装強度が高い。
また、セラミックコンデンサ2の製造方法は、第1実施形態に係る製造方法に含まれる工程に加えて、棒状積層体4dの側面30cまたは焼成後のシート積層体4cの最外表面4fを平滑化する工程を有していても良い。図10に示す積層体集合体を形成する前に、棒状積層体4dの側面30cまたは焼成後のシート積層体4cの最外表面4fを平滑化することによって、隣接する棒状積層体4dの側面30c同士の密着性を高めることができる。隣接する棒状積層体4dの側面30c同士の密着性を高めることによって、外部電極6,8を形成する工程において、側面30cに外部電極6,8の材料が付着することを防止することができる。
棒状積層体4dの側面30cまたは焼成後のシート積層体4cの最外表面4fを平滑化する工程は、棒状積層体4dの側面30cまたは焼成後のシート積層体4cの最外表面4fを、機械的または化学的に研磨等することによって実施される。
また、第1実施形態に係る製造方法では、図7に示す溝部52を形成する工程において、隣接する2つの溝部52は、棒状積層体4dの積層体長手方向Yに1つの素子本体要素4bを挟むように形成される。しかし、他の実施形態に係る製造方法では、溝部52を形成する工程において、隣接する2つの溝部52は、棒状積層体4dの積層体長手方向Yに2つの素子本体要素4bを挟むように形成されてもよい。このようにして得られたセラミックコンデンサは、図11に示すセラミックコンデンサ2とは異なり、片側の2つの辺のみが面取りされた形状を有しているが、セラミックコンデンサ2と同様の効果を有する。
2… 積層セラミックコンデンサ
4… 素子本体
4a… シート積層体
4b… 素子本体要素
4d… 棒状積層体
6… 第1外部電極
8… 第2外部電極
10… 第1内側誘電体層
10a… 第1グリーンシート
11… 第2内側誘電体層
11a… 第2グリーンシート
12… 第1内部電極層
12a… 第1内部電極パターン
13… 第2内部電極層
13a… 第2内部電極パターン
30b… 第1切断面
30c… 側面
30x,30y… 切断予定線
30xa,30ya… マーキング用切り溝
52… 溝部

Claims (7)

  1. 焼成後に内部電極層となる内部電極パターンと、焼成後にセラミック層となるグリーンシートとが積層してあるシート積層体を準備する工程と、
    前記シート積層体を焼成および切断することによって、前記内部電極層が露出する切断面と、前記シート積層体の積層方向に略垂直な側面とを有しており、長手方向に細長い複数の棒状積層体を形成する工程と、
    前記複数の棒状積層体を再配列し、前記複数の棒状積層体の前記側面が互いに密着しており、前記複数の棒状積層体の前記切断面が略同一の平面に沿って配置された積層体集合体を形成する工程と、
    前記積層体集合体を構成する前記棒状積層体の一部を切除し、前記棒状積層体の前記切断面に溝部を形成する工程と、
    前記積層体集合体における前記複数の棒状積層体の前記切断面に外部電極を薄膜形成する工程と、
    前記棒状積層体を個片状に切断する工程と、を有する
    積層セラミック電子部品の製造方法。
  2. 前記溝部を形成する工程において、前記溝部は、前記積層体集合体における前記複数の棒状積層体の長手方向に略直交する方向に延在するように形成されることを特徴とする請求項1に記載された積層セラミック電子部品の製造方法。
  3. 前記溝部を形成する工程において、略V字状の前記溝部を形成することを特徴とする請求項2または請求項3に記載された積層セラミック電子部品の製造方法。
  4. 前記溝部の形状を制御する工程をさらに有する
    請求項1から請求項3までのいずれか1項に記載された積層セラミック電子部品の製造方法。
  5. 前記棒状積層体を個片状に切断する工程において、前記積層体集合体を構成する前記複数の棒状積層体を、前記溝部に沿って切断することを特徴とする請求項1から請求項4までのいずれか1項に記載された積層セラミック電子部品の製造方法。
  6. 焼成された前記シート積層体の表面を平滑化する工程をさらに有する
    請求項1から請求項5までのいずれか1項に記載された積層セラミック電子部品の製造方法。
  7. 焼成後に内部電極層となる内部電極パターンと、焼成後にセラミック層となるグリーンシートとが積層してあるシート積層体を準備する工程と、
    前記シート積層体の一部を切除し、前記シート積層体の表面に溝部を形成する工程と、
    前記シート積層体を焼成および前記溝部に沿って切断することによって、前記内部電極層が露出する切断面と、前記シート積層体の積層方向に略垂直な側面とを有しており、長手方向に細長い複数の棒状積層体を形成する工程と、
    前記複数の棒状積層体を再配列し、前記複数の棒状積層体の前記側面が互いに密着しており、前記複数の棒状積層体の前記切断面が略同一の平面に沿って配置された積層体集合体を形成する工程と、
    前記積層体集合体における前記複数の棒状積層体の前記切断面に外部電極を薄膜形成する工程と、
    前記棒状積層体を個片状に切断する工程と、を有する
    積層セラミック電子部品の製造方法。
JP2009086588A 2009-03-31 2009-03-31 積層セラミック電子部品の製造方法 Active JP5218219B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009086588A JP5218219B2 (ja) 2009-03-31 2009-03-31 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009086588A JP5218219B2 (ja) 2009-03-31 2009-03-31 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2010238991A true JP2010238991A (ja) 2010-10-21
JP5218219B2 JP5218219B2 (ja) 2013-06-26

Family

ID=43093050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009086588A Active JP5218219B2 (ja) 2009-03-31 2009-03-31 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP5218219B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209539A (ja) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2013162037A (ja) * 2012-02-07 2013-08-19 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
KR20150032786A (ko) * 2013-09-20 2015-03-30 가부시키가이샤 무라타 세이사쿠쇼 콘덴서 소자의 제조방법 및 제조장치
JP2018107411A (ja) * 2016-12-28 2018-07-05 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品
CN108281274A (zh) * 2016-12-28 2018-07-13 株式会社村田制作所 层叠型电子部件的制造方法以及层叠型电子部件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57155717A (en) * 1981-03-20 1982-09-25 Matsushita Electric Ind Co Ltd Method of producing chip part
JPH0696990A (ja) * 1992-09-16 1994-04-08 Matsushita Electric Ind Co Ltd チップ形セラミック積層電子部品の製造方法
JPH06132182A (ja) * 1992-10-19 1994-05-13 Tdk Corp 微小電子部品の製造方法
JPH07115008A (ja) * 1993-10-15 1995-05-02 Matsushita Electric Ind Co Ltd チップ抵抗器の製造方法
JPH11176694A (ja) * 1997-12-16 1999-07-02 Matsushita Electric Ind Co Ltd 多連型電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57155717A (en) * 1981-03-20 1982-09-25 Matsushita Electric Ind Co Ltd Method of producing chip part
JPH0696990A (ja) * 1992-09-16 1994-04-08 Matsushita Electric Ind Co Ltd チップ形セラミック積層電子部品の製造方法
JPH06132182A (ja) * 1992-10-19 1994-05-13 Tdk Corp 微小電子部品の製造方法
JPH07115008A (ja) * 1993-10-15 1995-05-02 Matsushita Electric Ind Co Ltd チップ抵抗器の製造方法
JPH11176694A (ja) * 1997-12-16 1999-07-02 Matsushita Electric Ind Co Ltd 多連型電子部品の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209539A (ja) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2013162037A (ja) * 2012-02-07 2013-08-19 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
KR20150032786A (ko) * 2013-09-20 2015-03-30 가부시키가이샤 무라타 세이사쿠쇼 콘덴서 소자의 제조방법 및 제조장치
KR101598936B1 (ko) 2013-09-20 2016-03-02 가부시키가이샤 무라타 세이사쿠쇼 콘덴서 소자의 제조방법 및 제조장치
JP2018107411A (ja) * 2016-12-28 2018-07-05 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品
CN108281274A (zh) * 2016-12-28 2018-07-13 株式会社村田制作所 层叠型电子部件的制造方法以及层叠型电子部件
CN108305760A (zh) * 2016-12-28 2018-07-20 株式会社村田制作所 层叠型电子部件的制造方法以及层叠型电子部件
US10886060B2 (en) 2016-12-28 2021-01-05 Murata Manufacturing Co., Ltd. Multilayer electronic component manufacturing method and multilayer electronic component
US10886061B2 (en) 2016-12-28 2021-01-05 Murata Manufacturing Co., Ltd. Multilayer electronic component manufacturing method and multilayer electronic component

Also Published As

Publication number Publication date
JP5218219B2 (ja) 2013-06-26

Similar Documents

Publication Publication Date Title
JP4358220B2 (ja) 積層型圧電素子
CN103247442B (zh) 层叠陶瓷电子部件的制造方法
JP6470228B2 (ja) 積層セラミックコンデンサ
JP5218219B2 (ja) 積層セラミック電子部品の製造方法
KR102166591B1 (ko) 적층 세라믹 전자 부품의 제조 방법
JP2011035145A (ja) 積層電子部品
JP4502130B2 (ja) 積層電子部品の製造方法
TWI482185B (zh) Laminated ceramic capacitors
JP7283221B2 (ja) 電子部品の製造方法
US9922765B2 (en) Manufacturing method for laminated electronic component
JPH09260187A (ja) セラミック電子部品の製造方法
JP2007019420A (ja) 積層型圧電素子
JP4692539B2 (ja) 積層型電子部品の製造方法
JP2009164190A (ja) 積層型電子部品の製造方法
WO2014125930A1 (ja) セラミック電子部品およびその製造方法
JP4525733B2 (ja) 積層型電子部品の製造方法
JP2009164189A (ja) 積層セラミック電子部品の製造方法
KR101538594B1 (ko) 세라믹 전자 부품 및 그 실장 구조체
JP2010238989A (ja) 積層セラミック電子部品の製造方法
JP2013008820A (ja) 積層圧電素子の製造方法
JP5444593B2 (ja) 積層型圧電素子
JP2011003847A (ja) セラミック電子部品の製造方法
JP6035773B2 (ja) 積層型圧電アクチュエータおよびその製造方法
JP3203493B2 (ja) 複合多連型積層セラミックアクチュエータ及びその製造方法
JP3298575B2 (ja) セラミック電子部品とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5218219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150