JP2010232881A - オーディオ信号変換回路 - Google Patents
オーディオ信号変換回路 Download PDFInfo
- Publication number
- JP2010232881A JP2010232881A JP2009077350A JP2009077350A JP2010232881A JP 2010232881 A JP2010232881 A JP 2010232881A JP 2009077350 A JP2009077350 A JP 2009077350A JP 2009077350 A JP2009077350 A JP 2009077350A JP 2010232881 A JP2010232881 A JP 2010232881A
- Authority
- JP
- Japan
- Prior art keywords
- sample data
- area
- line
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
【解決手段】1本の信号線に時分割でNチャンネル(ch)のオーディオデータが流れるNch/line(ただし、aとMを2以上の自然数としてN=a×Mと表せるものとする)の信号を、a本の各信号線のそれぞれに時分割でMchのオーディオデータが流れるMch/line×a系統の信号に、変換するオーディオ信号変換回路において、サンプルデータを同時に読み書き可能な第1〜第N領域を備えた記憶手段を設け、入力側は1サンプリング周期でNchの各サンプルデータを該記憶手段に書き込み、出力側はその次のサンプリング周期で該記憶手段からサンプルデータを読み出して、Mch/line×a系統の信号を出力する。
【選択図】 図4
Description
Claims (7)
- 1本の信号線に時分割でNチャンネル(ch)のオーディオデータが流れるNch/line(ただし、aとMを2以上の自然数としてN=a×Mと表せるものとする)の信号を、a本の各信号線のそれぞれに時分割でMchのオーディオデータが流れるMch/line×a系統の信号に、変換するオーディオ信号変換回路であって、
サンプルデータを同時に読み書き可能な第1〜第N領域を備えた記憶手段と、
1サンプリング周期で、入力したNch/lineの信号から、順次、各chのサンプルデータを取り出し、第1番目に入力したサンプルデータを前記記憶手段の第1領域に、第2番目に入力したサンプルデータを前記記憶手段の第2領域に、…、第N番目に入力したサンプルデータを前記記憶手段の第N領域に、それぞれ格納するN→M変換入力側手段と、
次のサンプリング周期で、並列に、
(1)前記記憶手段の第1領域、第a+1領域、第2a+1領域、…、および、第(M−1)a+1領域のサンプルデータを順次出力することにより、第1系統のMch/lineの信号を出力し、
(2)前記記憶手段の第2領域、第a+2領域、第2a+2領域、…、および、第(M−1)a+2領域のサンプルデータを順次出力することにより、第2系統のMch/lineの信号を出力し、
:
(3)前記記憶手段の第a領域、第2a領域、第3a領域、…、および、第Ma(=N)領域のサンプルデータを順次出力することにより、第a系統のMch/lineの信号を出力する
N→M変換出力側手段と
を備えることを特徴とするオーディオ信号変換回路。 - a本の各信号線のそれぞれに時分割でMチャンネル(ch)のオーディオデータが流れるMch/line×a系統の信号を、1本の信号線に時分割でNchのオーディオデータが流れるNch/line(ただし、N=a×Mとする)の信号に、変換するオーディオ信号変換回路であって、
サンプルデータを同時に読み書き可能な第1〜第N領域を備えた記憶手段と、
1サンプリング周期で、入力したMch/line×a系統の信号に対して、並列に、
(1)第1系統のMch/lineの信号から、順次、サンプルデータを取り出し、第1番目に入力したサンプルデータを前記記憶手段の第1領域に、第2番目に入力したサンプルデータを前記記憶手段の第a+1領域に、第3番目に入力したサンプルデータを前記記憶手段の第2a+1領域に、…、第M番目に入力したサンプルデータを前記記憶手段の第(M−1)a+1領域に、それぞれ格納し、
(2)第2系統のMch/lineの信号から、順次、サンプルデータを取り出し、第1番目に入力したサンプルデータを前記記憶手段の第2領域に、第2番目に入力したサンプルデータを前記記憶手段の第a+2領域に、第3番目に入力したサンプルデータを前記記憶手段の第2a+2領域に、…、第M番目に入力したサンプルデータを前記記憶手段の第(M−1)a+2領域に、それぞれ格納し、
:
(3)第a系統のMch/lineの信号から、順次、サンプルデータを取り出し、第1番目に入力したサンプルデータを前記記憶手段の第a領域に、第2番目に入力したサンプルデータを前記記憶手段の第2a領域に、第3番目に入力したサンプルデータを前記記憶手段の第3a領域に、…、第M番目に入力したサンプルデータを前記記憶手段の第Ma(=N)領域に、それぞれ格納する
M→N変換入力側手段と、
次のサンプリング周期で、前記記憶手段の第1領域、第2領域、…、および、第N領域のサンプルデータを順次出力することにより、Nch側/lineの信号を出力するM→N変換出力側手段と
を備えることを特徴とするオーディオ信号変換回路。 - 請求項1に係るNch/lineの信号をMch/line×a系統の信号に変換する回路と、
請求項2に係るMch/line×a系統の信号をNch/lineの信号に変換する回路と
を備えることを特徴とするオーディオ信号変換回路。 - 請求項1または3に記載のオーディオ信号変換回路において、
前記N→M変換出力側手段は、
サンプルデータを格納するa個の第1〜第a出力側バッファと、
(1)前記記憶手段の第1領域のサンプルデータを読み出して前記第1出力側バッファに書き込み、前記記憶手段の第2領域のサンプルデータを読み出して前記第2出力側バッファに書き込み、…、前記記憶手段の第a領域のサンプルデータを読み出して前記第a出力側バッファに書き込み、
(2)前記第1〜第a出力側バッファにサンプルデータが書き込まれたら、第1出力側バッファのサンプルデータを第1系統のMch/lineの信号として、第2出力側バッファのサンプルデータを第2系統のMch/lineの信号として、…、第a出力側バッファのサンプルデータを第a系統のMch/lineの信号として、それぞれ出力することにより、並行してa本のMch/lineの信号出力を開始し、
(3)引き続き、前記記憶手段の第a+1〜第2a領域のサンプルデータを前記第1〜第a出力側バッファ経由で第1〜第a系統のMch/lineの信号として出力し、前記記憶手段の第2a+1〜第3a領域のサンプルデータを前記第1〜第a出力側バッファ経由で第1〜第a系統のMch/lineの信号として出力し、…、最後に前記記憶手段の第(M−1)a+1〜第Ma(=N)領域のサンプルデータを前記第1〜第a出力側バッファ経由で第1〜第a系統のMch/lineの信号として出力することにより、
(4)前記Nch/lineの信号の各chのサンプルデータを入力したサンプリング周期の次のサンプリング周期で、当該入力したNchのサンプルデータを含む前記第1〜第a系統のMch/lineの信号を出力する
手段と
を備えることを特徴とするオーディオ信号変換回路。 - 請求項2または3に記載のオーディオ信号変換回路において、
前記M→N変換入力側手段は、
サンプルデータを格納するa個の第1〜第a入力側レジスタと、
1サンプリング周期で、
(1)前記第1系統のMch/lineの信号から第1番目に入力したサンプルデータを前記第1入力側レジスタに格納し、前記第2系統のMch/lineの信号から第1番目に入力したサンプルデータを前記第2入力側レジスタに格納し、…、前記第a系統のMch/lineの信号から第1番目に入力したサンプルデータを前記第a入力側レジスタに格納し、前記第1〜第a入力側レジスタにサンプルデータが格納されたら、前記第1入力側レジスタのサンプルデータを前記記憶手段の第1領域に、前記第2入力側レジスタのサンプルデータを前記記憶手段の第2領域に、…、前記第a入力側レジスタのサンプルデータを前記記憶手段の第a領域に、それぞれ格納し、
(2)前記第1系統のMch/lineの信号から第2番目に入力したサンプルデータを前記第1入力側レジスタに格納し、前記第2系統のMch/lineの信号から第2番目に入力したサンプルデータを前記第2入力側レジスタに格納し、…、前記第a系統のMch/lineの信号から第2番目に入力したサンプルデータを前記第a入力側レジスタに格納し、前記第1〜第a入力側レジスタにサンプルデータが格納されたら、前記第1入力側レジスタのサンプルデータを前記記憶手段の第a+1領域に、前記第2入力側レジスタのサンプルデータを前記記憶手段の第a+2領域に、…、前記第a入力側レジスタのサンプルデータを前記記憶手段の第2a領域に、それぞれ格納し、
:
(3)前記第1系統のMch/lineの信号から第M番目に入力したサンプルデータを前記第1入力側レジスタに格納し、前記第2系統のMch/lineの信号から第M番目に入力したサンプルデータを前記第2入力側レジスタに格納し、…、前記第a系統のMch/lineの信号から第M番目に入力したサンプルデータを前記第a入力側レジスタに格納し、前記第1〜第a入力側レジスタにサンプルデータが格納されたら、前記第1入力側レジスタのサンプルデータを前記記憶手段の第(M−1)a+1領域に、前記第2入力側レジスタのサンプルデータを前記記憶手段の第(M−1)a+2領域に、…、前記第a入力側レジスタのサンプルデータを前記記憶手段の第Ma(=N)領域に、それぞれ格納する
手段と
を備えることを特徴とするオーディオ信号変換回路。 - 1本の信号線に時分割でNチャンネル(ch)のオーディオデータが流れるNch/line(ただし、aとMを2以上の自然数としてN=a×Mと表せるものとする)の信号と、a本の各信号線のそれぞれに時分割でMchのオーディオデータが流れるMch/line×a系統の信号とを、相互に変換するオーディオ信号変換回路であって、
サンプルデータを同時に読み書き可能な第1〜第N領域を備えた記憶手段と、
Nch/lineの信号をMch/line×a系統の信号に変換するか、Mch/line×a系統の信号をNch/lineの信号に変換するかを、指示するための選択信号を入力する手段と、
Nch/lineの信号を入力して各chのサンプルデータを順次取り出す機能と、順次与えられるN個の各chのサンプルデータをNch/lineの信号として出力する機能とを切替え可能な第1の回路と、
Mch/line×a系統の信号を並列に入力してそれぞれ各chのサンプルデータを順次取り出す機能と、a系統のそれぞれに対して並列に、順次与えられるM個の各chのサンプルデータをMch/lineの信号として出力する機能とを切替え可能な第2の回路と、
前記選択信号として、Nch/lineの信号をMch/line×a系統の信号に変換する指示が入力された場合は、前記第1の回路を、Nch/lineの信号を入力して各chのサンプルデータを取り出す機能に切替え、前記第2の回路を、a系統のそれぞれに対して並列に、順次与えられるM個の各chのサンプルデータをMch/lineの信号として出力する機能に切替えることにより、1サンプリング周期で、前記第1の回路により順次取り出したNch分のサンプルデータを順に前記記憶手段の第1〜第N領域に格納し、次のサンプリング周期で、前記第2の回路により、第1系統では前記記憶手段の第1領域、第a+1領域、第2a+1領域、…、および、第(M−1)a+1領域のサンプルデータを順次出力することによりMch/lineの信号を出力し、第2系統では前記記憶手段の第2領域、第a+2領域、第2a+2領域、…、および、第(M−1)a+2領域のサンプルデータを順次出力することによりMch/lineの信号を出力し、…、第a系統では前記記憶手段の第a領域、第2a領域、第3a領域、および、第Ma(=N)領域のサンプルデータを順次出力することによりMch/lineの信号を出力するように制御する手段と、
前記選択信号として、Mch/line×a系統の信号をNch/lineの信号に変換する指示が入力された場合は、前記第1の回路を、順次与えられるN個の各chのサンプルデータをNch/lineの信号として出力する機能に切替え、前記第2の回路を、Mch/line×a系統の信号を並列に入力してそれぞれ各chのサンプルデータを順次取り出す機能に切替えることにより、1サンプリング周期で、前記第2の回路により、並列に、入力した第1系統のMch/lineの信号から順次取り出したサンプルデータを前記記憶手段の第1領域、第a+1領域、第2a+1領域、…、および、第(M−1)a+1領域に順に格納し、入力した第2系統のMch/lineの信号から順次取り出したサンプルデータを前記記憶手段の第2領域、第a+2領域、第2a+2領域、…、および、第(M−1)a+2領域に順に格納し、…、入力した第a系統のMch/lineの信号から順次取り出したサンプルデータを前記記憶手段の第a領域、第2a領域、第3a領域、…、および、第Ma(=N)領域に順に格納し、次のサンプリング周期で、前記第1の回路により、前記記憶手段の第1領域、第2領域、…、および、第N領域のサンプルデータを順次出力することによりNch/lineの信号を出力するように制御する手段と
を備えることを特徴とするオーディオ信号変換回路。 - 請求項1から6の何れか1つに記載のオーディオ信号変換回路において、
1サンプリング周期における、前記記憶手段の第1〜第N領域へのサンプルデータの書き込みの順序、および/または、前記記憶手段の第1〜第N領域からのサンプルデータの読み出しの順序を、テーブルで特定することを特徴とするオーディオ信号変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009077350A JP5354354B2 (ja) | 2009-03-26 | 2009-03-26 | オーディオ信号変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009077350A JP5354354B2 (ja) | 2009-03-26 | 2009-03-26 | オーディオ信号変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010232881A true JP2010232881A (ja) | 2010-10-14 |
JP5354354B2 JP5354354B2 (ja) | 2013-11-27 |
Family
ID=43048291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009077350A Expired - Fee Related JP5354354B2 (ja) | 2009-03-26 | 2009-03-26 | オーディオ信号変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5354354B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63181537A (ja) * | 1987-01-22 | 1988-07-26 | Nec Corp | フレ−ム変換器 |
JPH0294795A (ja) * | 1988-09-30 | 1990-04-05 | Hitachi Ltd | 時分割スイッチ回路 |
JPH02158234A (ja) * | 1988-12-12 | 1990-06-18 | Fujitsu Ltd | バースト信号同期多重化装置 |
JPH03253199A (ja) * | 1990-03-02 | 1991-11-12 | Oki Electric Ind Co Ltd | タイムスロット変換回路 |
JPH0897792A (ja) * | 1994-07-25 | 1996-04-12 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル多重化伝送方式 |
JP2001054180A (ja) * | 1999-08-09 | 2001-02-23 | Toshiba Corp | 多重化処理装置 |
-
2009
- 2009-03-26 JP JP2009077350A patent/JP5354354B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63181537A (ja) * | 1987-01-22 | 1988-07-26 | Nec Corp | フレ−ム変換器 |
JPH0294795A (ja) * | 1988-09-30 | 1990-04-05 | Hitachi Ltd | 時分割スイッチ回路 |
JPH02158234A (ja) * | 1988-12-12 | 1990-06-18 | Fujitsu Ltd | バースト信号同期多重化装置 |
JPH03253199A (ja) * | 1990-03-02 | 1991-11-12 | Oki Electric Ind Co Ltd | タイムスロット変換回路 |
JPH0897792A (ja) * | 1994-07-25 | 1996-04-12 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル多重化伝送方式 |
JP2001054180A (ja) * | 1999-08-09 | 2001-02-23 | Toshiba Corp | 多重化処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5354354B2 (ja) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2009108263A (ru) | Последовательный кодер с двойной скоростью передачи данных и малой расфазировкой выхода | |
CN114756197A (zh) | 用于在不同时钟域的分块间实现异步fifo的系统及方法 | |
JPH0738166B2 (ja) | 多相メモリ配列の読出回路 | |
JP4336860B2 (ja) | シリアルインタフェース回路、及びシリアル受信器 | |
JP5354354B2 (ja) | オーディオ信号変換回路 | |
JP2012039267A (ja) | 判定帰還等化回路、受信回路、及び判定帰還等化処理方法 | |
CN113806277B (zh) | 基于srio协议的fpga与dsp的数据传输系统 | |
US20130002315A1 (en) | Asynchronous clock adapter | |
JP4594930B2 (ja) | データを再フォーマットするためのシステムおよび方法 | |
CN100480985C (zh) | 一种实现多路输入双路输出的数字信号选择合成电路 | |
JP4925737B2 (ja) | デスタッフ装置 | |
WO2011054273A1 (zh) | 多路信元时隙复用的装置和方法 | |
US8412874B2 (en) | Data transfer circuit | |
JP4330146B2 (ja) | スキュー調整回路 | |
CN109445748B (zh) | 一种快速求取中值方法及系统 | |
JP7390340B2 (ja) | 測定器及び測定方法 | |
CN110225211B (zh) | 多通道脉冲编码调制语音交换系统及方法 | |
US8139615B2 (en) | Data processing apparatus | |
JP2019149070A (ja) | シリアルインタフェース回路、半導体装置、及びシリアルパラレル変換方法 | |
JP2012088996A (ja) | メモリ制御方法、メモリ制御装置、および画像形成装置 | |
CN110689657A (zh) | 一种纸币信号的采集转换方法及系统 | |
JP3882300B2 (ja) | シリアルデータ保持回路 | |
JP4991587B2 (ja) | データ遅延回路およびフェージングシミュレータ | |
WO2014056362A1 (zh) | 一种支持多路变长信元时隙复用的装置和方法 | |
JPH08288862A (ja) | Iインタフェースにおけるデータの配置変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130815 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |