JP4925737B2 - デスタッフ装置 - Google Patents
デスタッフ装置 Download PDFInfo
- Publication number
- JP4925737B2 JP4925737B2 JP2006163271A JP2006163271A JP4925737B2 JP 4925737 B2 JP4925737 B2 JP 4925737B2 JP 2006163271 A JP2006163271 A JP 2006163271A JP 2006163271 A JP2006163271 A JP 2006163271A JP 4925737 B2 JP4925737 B2 JP 4925737B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- parallel data
- output
- stuff
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013500 data storage Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 20
- 101150061527 SUB7 gene Proteins 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 11
- 102100034004 Gamma-adducin Human genes 0.000 description 6
- 101000799011 Homo sapiens Gamma-adducin Proteins 0.000 description 6
- 101150080287 SUB3 gene Proteins 0.000 description 6
- 101150023658 SUB4 gene Proteins 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 4
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 4
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 4
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 102100034033 Alpha-adducin Human genes 0.000 description 2
- 101000799076 Homo sapiens Alpha-adducin Proteins 0.000 description 2
- 101000629598 Rattus norvegicus Sterol regulatory element-binding protein 1 Proteins 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 101100107642 Arabidopsis thaliana ABI4 gene Proteins 0.000 description 1
- 229910004438 SUB2 Inorganic materials 0.000 description 1
- 101150029328 SUB6 gene Proteins 0.000 description 1
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 1
- 101100322582 Streptomyces coelicolor (strain ATCC BAA-471 / A3(2) / M145) add1 gene Proteins 0.000 description 1
- 101150018444 sub2 gene Proteins 0.000 description 1
Images
Description
図24はかかる光伝送装置の要部構成図であり、光電変換部1は光信号を電気信号に変換し、シリアル/パラレル変換部2はビット系列の主信号データを1系列nビット(例えば8ビット)のm系列分(例えば8系列分)の並列データdata-0〜data-7に変換し、イネーブル信号付加部3は各系列におけるスタッフ位置を示すイネーブル信号enable-0〜enable-nを各系列の並列データdata-0〜data-7に付加し、デスタッフ部4はスタッフを削除し、装置内クロックに乗り換えて主信号データを出力する。かかる並列処理において、各系列のスタッフ位置が同じであればデスタッフ処理は容易であるが。しかし、図23(B)に示すようにスタッフ(図中の「−」部分)が各系列において異なった位置に存在する場合、クロック単位での処理ができない問題があった。
従来技術としてデスタッフ制御回路を用いてスタッフの有無によりメモリへの書き込みクロックを制御するものがある(特許文献1)。しかし、この従来技術はパラレルにデスタッフ処理するものであるが、上記の問題点を解決するものではない。
本発明の別の目的は系列数が多い場合にも対応できるようにすることである。
本発明の一つの態様によるデスタッフ装置は、(1)m系列の入力ポートとm系列の出力ポートを備え、該m系列の入力ポートに入力されたmビットの並列データをm系列の出力ポートにスイッチングするスイッチ部、(2) 前記m系列の各スタッフ位置信号を用いて、m系列の入力ポートに順次入力されたmビットの並列データが、スタッフが存在しないとした場合の正規の系列に対応する出力ポートからそれぞれ出力されるようにスイッチ部にスイッチ信号を入力するスイッチ信号発生部、(3) mビットの並列データを記憶する第1、第2の記憶部を備えたデータ記憶部、(4) 前記m系列の各スタッフ位置信号を用いて、前記スイッチ部の出力ポートから順次出力されるmビットの各並列データを分けて前記第1、第2の記憶部に書き込むと共に、該書き込みにより第1、第2の記憶部に交互に有効なmビットの並列データが記憶されるように制御する書き込み制御部、(5) 前記スイッチ部の出力ポートから出力される前記各並列データの所定ビットを前記第1、第2の記憶部のいずれに書き込むかを示すアドレス信号に基づいて、次のタイミングにおいて前記第1、第2の記憶部のいずれの記憶部からmビットの並列データを読み出すか決定し、該決定した記憶部よりmビットの並列データを読み出して出力する読み出し制御部、(6) 該第1または第2の記憶部の一方の記憶部から連続してmビットの並列データの読み出しを行うとき該並列データが無効の並列データであることを示す信号を出力する無効並列データ指示部を有している。
第1のスイッチ信号発生部は、(1)m系列のそれぞれに対応してカスケード接続された加算部を備えると共に、各加算部はスタッフ位置信号がスタッフ位置を示していないときに該スタッフ位置信号は数値1であり、スタッフ位置を示しているときは数値0であるとみなし、(2)第1番目の加算部は前回の第m番目の加算部の出力に第1系列のスタッフ信号値を加算し、加算結果を第1入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力し、(3)他の加算部は前段の加算部の出力と該加算部に対応する系列のスタッフ信号値を加算し、加算結果を該系列の入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力する。
第2のスイッチ信号発生部は、(1)m系列のそれぞれに対応して加算部を備えると共に該加算部を2つのグループに分け、各加算部はスタッフ位置信号がスタッフ位置を示していないときに該スタッフ位置信号は数値1であり、スタッフ位置を示しているときは数値0であるとみなし、(2)各グループのカスケード接続された第1番目の加算部は、該グループの最後の加算部の前回出力に他グループに属する全加算部に対応する全系列のスタッフ信号値と該第1番目の加算部に対応する系列のスタッフ信号値を加算し、加算結果を該第1番目の加算部に応じた系列の入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力し、(3)他の加算部はそれぞれ前段の加算部の出力と該加算部に対応する系列のスタッフ信号値を加算し、加算結果を該系列の入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力する。
第3のスイッチ信号発生部は、(1)m系列のそれぞれに対応してカスケード接続された減算部を備えると共に、各減算部はスタッフ位置信号がスタッフ位置を示していないときに該スタッフ位置信号は数値1であり、スタッフ位置を示しているときは数値0であるとみなし、(2)カスケード接続された第1番目の減算部は前回の第m番目の減算部の出力にから第1系列のスタッフ信号値を減算し、減算結果を第1入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力し、(3)他の減算部は前段の減算部の出力から該減算部に対応する系列のスタッフ信号値を減算し、減算結果を該系列の入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力する。
第4のスイッチ信号発生部は、(1)m系列のそれぞれに対応して減算部を備えると共に該減算部を2つのグループに分け、各減算部はスタッフ位置信号がスタッフ位置を示していないときに該スタッフ位置信号は数値1であり、スタッフ位置を示しているときは数値0であるとみなし、(2)各グループのカスケード接続された第1番目の減算部は、該グループの最後の加算部の前回出力から他グループに属する全減算部に対応する全系列のスタッフ信号値と該第1番目の減算部に対応する系列のスタッフ信号値を減算し、減算結果を該第1番目の減算部に応じた系列の入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力し、(3)他の減算部はそれぞれ前段の減算部の出力から該減算部に対応する系列のスタッフ信号値を減算し、減算結果を該系列の入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力する。
又、本発明によれば、スイッチ信号発生部を2つのグループに分け、それぞれが並行して各系列の入力ポートに入力された並列データのスイッチ信号を発生するように制御しているため、系列数が多くなってもスイッチ信号を規定時間内に出力することができる。
スイッチ信号発生部12は8系列のスタッフ位置信号EN0〜EN7を用いて、8系列の入力ポートIP0〜IP7に入力された主信号並列データが正規の系列に対応する出力ポートからそれぞれ出力されるようにマトリックススイッチ11にスイッチ信号を入力する。すなわち、主信号並列データの存在する系列(0〜7)はスタッフが挿入される毎に1系列づつ正規な系列よりずれてゆく。このため、スイッチ信号発生部12はスタッフが存在しないとした場合の正規の系列に対応する出力ポートから各主信号並列データが出力されるようにマトリックススイッチ11にスイッチ信号を入力する。
たとえば、図2においてスイッチ信号発生部12は、(1)タイミングT0において主信号並列データA0〜H0がそれぞれ出力ポートOP0〜OP7(o-port-0〜o-port-7)から出力されるようにスイッチ信号を発生する。又、(2)タイミングT1では主信号並列データA1〜G1がそれぞれ出力ポートOP0〜OP6(o-port-0〜o-port-6)から出力され、かつ、スタッフが出力ポートOP7(o-port-7)から出力するようにスイッチ信号を発生する。更に、(3)タイミングT2では主信号並列データA2〜F2がそれぞれ出力ポートOP0〜OP5(o-port-0〜o-port-5)から出力され、主信号並列データH1が出力ポートOP7(o-port-7)から出力され、かつ、スタッフが出力ポートOP7(o-port-7)から出力されるようにスイッチ信号を発生し、以下同様に、すなわち、図2の最下段に示すようにスイッチ信号を発生してマトリックススイッチ11に入力する。なお、マトリックススイッチ11は2つの入力ポートに入力された2つの並列データを同一の出力ポートにスイッチングするようにスイッチ信号により指示された場合には、入力ポート番号の小さいほうの指示を採用する。
スイッチ信号発生部12は、8系列のそれぞれに対応してカスケード接続された加算部ADD0〜ADD7と初期値7がセットされるレジスタRGを備える。各加算部は入力信号であるスタッフ位置信号EN0〜EN7がスタッフ位置を示していないとき(ハイレベル)、該スタッフ位置信号は数値1であるとみなし、スタッフ位置を示しているとき(ローレベル)、数値0であるとみなして演算を行なう。
図4はスイッチ信号発生部12の動作説明図であり、初期時(タイミングT0)においてレジスタRGに7がセットされており、全スタッフ位置信号EN0〜EN7がハイレベルであるため(図2参照)、加算部ADD0〜ADD7の出力は0〜7となり、スイッチ信号発生部12は入力ポートIP0〜IP7に入力される主信号並列データA0〜H0がそれぞれ出力ポートOP0〜OP7から出力されるようにスイッチ信号を発生する。また、レジスタRGには第8番目の加算部ADD7の出力7が書き込まれる。
時刻T1になると、レジスタRGに7がセットされており、スタッフ位置信号EN0のみがローレベルとなるため、加算部ADD0〜ADD7の出力は7、0〜6となり、スイッチ信号発生部12は入力ポートIP1〜IP7に入力される主信号並列データA1〜G1がそれぞれ出力ポートOP0〜OP6から出力され、かつ、スタッフが出力ポートOP7から出力するようにスイッチ信号を発生する。
バッファ部13は系列毎に1つのバッファメモリBFF0〜BFF7を備え、各バッファメモリは2つの並列データを記憶するアドレス0、1の2つの記憶部13a、13bを備えている。アドレス0の8個の記憶部13a により第1記憶部が形成され、アドレス1の8個の記憶部13bにより第2記憶部が形成されている。各第1、第2の記憶部13a、13bは入力するイネーブル信号がローレベルのときデータを書き込まないように動作する。
以上のように書き込みアドレスを発生することにより書き込み制御部14は、スイッチ部11の出力ポートOP0〜OP7から出力される8系列の並列データを2つに分けてバッファ部13のアドレス0及びアドレス1の第1、第2の記憶部に書き込み、該書き込みにより第1、第2の記憶部に交互に無効データを含まない8系列の並列データが記憶され、かつ、無効データ位置では任意の8系列の並列データ(無効データ)が記憶されように制御する。
読み出し制御部15は1クロック遅延するフリップフロップで構成され、バッファメモリBFF7への書き込みアドレスWA7を1クロック遅延して読出しアドレスRAを発生する。これにより、読み出し制御部15は第1、第2の記憶部13a,13bから交互に無効データを含まない8系列の並列データを読み出して出力すると共に、無効データ位置では直前に読み出した第1または第2の記憶部から再度8系列の並列データの読み出しを行う。
以上の制御により、タイミングT0〜T5において、バッファメモリ13の第1、第2記憶部13a,13bに図5に示すように無効データを含まない主信号並列データAi〜Hi(i=0,1,2,..)が記憶される。又、リードアドレスRAは001010となり、タイミングT0、T2〜T5において無効データを含まない主信号並列データA0〜H0、A1〜H1、A2〜H2、A3〜H3、A4〜H4…が交互に第1、第2の記憶部13a,13bから出力され、図3の出力データと一致する。又、無効データ位置であるタイミングT1において無効位置指示信号EN(ローレベル)が出力され、また、このタイミングT1では直前に読み出した記憶部13aから再度並列データ(無効データ)の読み出しを行なう。
第1実施例によれば、各系列におけるスタッフ位置が異なる場合であっても、出力されるm系列分の並列データに有効データと無効データが混在しないようにできる。
図10は第2実施例のデスタッフ装置におけるスイッチ信号発生部の構成図である。第2実施例は入力ポート数の増加により、カスケード接続された加算部による直列演算時間が、デバイスで動かすことのできる上限時間を超えてしまった場合を解決するものである。なお、説明を簡単にするために系列数を8として説明する。
スイッチ信号発生部12は、図10に示すように第1〜第8の系列0〜7のそれぞれに対応して加算部ADD0〜ADD7を備えると共に、該加算部を2つのグループG1,G2(ADD0〜ADD3、ADD4〜ADD7)に分ける。各加算部は、スタッフ位置信号EN0〜EN7がスタッフ位置を示していないとき(ハイレベル)、該スタッフ位置信号は数値1であるとみなし、スタッフ位置を示しているとき(ローレベル)、数値0であるとみなして演算を行なう。
グループG1のカウンタCNT1は他グループに属する全加算部ADD4〜ADD7に対応する全系列4~7のスタッフ位置信号がハイレベル(“1”)である数を計数し、FFは該カウント値を1クロック分遅延し、加算器ADD10はFFで遅延したウント値と第1系列0のスタッフ位置信号値を加算する。カスケード接続された加算部のうち第1番目の加算部ADD0は、レジスタRGに設定されている初期値7または該グループの最後の加算部ADD3の前回出力に加算器ADD10の加算結果を加算し、加算結果を第1系列0の入力ポートIP0に入力された並列データを出力する出力ポートの番号としてスイッチ部11に入力する。他の加算部ADD1〜ADD3は前段の加算部の出力と該加算部に対応する系列1〜3のスタッフ位置信号値を加算し、加算結果を該系列1〜3の入力ポートIP1〜IP3に入力された並列データを出力する出力ポートの番号としてスイッチ部11に入力する。
第1グループでは第2グループに属する全加算部ADD4〜ADD7に対応する系列4~7においてスタッフ位置信号がハイレベル(“1”)である数を計数し、その計数値が各加算器の加算結果に反映するようにした。これにより、カスケード4段の加算でカスケード8段の加算と同等の結果を得ることができ、スイッチ信号発生速度を半分に短縮できる。
第2グループでは第1グループに属する全加算部ADD0〜ADD3に対応する系列0~3においてスタッフ位置信号がハイレベル(“1”)である数を計数し、その計数値が各加算器の加算結果に反映するようにした。これにより、カスケード4段の加算でカスケード8段の加算と同等の結果を得ることができ、スイッチ信号発生速度を半分に短縮できる。
第1グループの加算部ADD10の出力は1となり、全加算部ADD0〜ADD3の出力は0〜3となり、スイッチ信号発生部12は入力ポートIP0〜IP3に入力される主信号並列データA0〜D0がそれぞれ出力ポートOP0〜OP3から出力されるようにスイッチ信号を発生する。また、第2グループの加算部ADD11の出力は5となり、全加算部ADD4〜ADD7の出力は4〜7となり、スイッチ信号発生部12は入力ポートIP4〜IP7に入力される主信号並列データE0〜H0がそれぞれ出力ポートOP4〜OP7から出力されるようにスイッチ信号を発生する。以後、同様のスイッチ信号発生動作が行なわれる。
第2実施例によれば、入力ポート数の増加により、カスケード接続された加算部による処理が、デバイスで動かすことのできる上限時間を超えてしまった場合、カスケード数を半分にしてでき、スイッチ信号発生速度を半分に短縮できる。
図12、図13は第2実施例のタイムチャートであり、図2、図3と同様に8個の並列データの後にスタッフが挿入されている場合であり、第1実施例と同様の出力データ及び無効位置指示信号ENが出力される。
スイッチ信号発生部12は、第1〜第8の8系列0〜7のそれぞれに対応して減算器SUB0〜SUB7と初期値0がセットされるレジスタRGを備える。なお、説明の都合でデータDT7〜データDT0が入力する系列番号を0〜7としている。各減算器はカスケード接続されており、入力信号であるスタッフ位置信号EN0〜EN7がスタッフ位置を示していないとき(ハイレベル)、該スタッフ位置信号は数値1であり、スタッフ位置を示しているとき(ローレベル)、数値0であるとみなして演算を行なう。
減算器SUB7は初期値あるいは前回の減算器SUB0の出力から系列7のスタッフ位置信号EN0の値を減算し、減算結果を入力ポートIP7に入力された並列データを出力する出力ポートの番号としてスイッチ部11に入力し、減算器SUN6〜SUB0はそれぞれ、前段の減算器の出力から系列6〜0のスタッフ位置信号EN1〜EN7の値を減算し、減算結果を入力ポートIP6〜IP0に入力された並列データを出力する出力ポートの番号としてスイッチ部11に入力する。なお、レジスタRGには最後の減算器SUB0の出力が書き込まれる。
時刻T1になると、レジスタRGに0がセットされており、スタッフ位置信号EN0のみがローレベルとなるため、減算部SUB7〜SUB0の出力は0、7〜1となり、スイッチ信号発生部12は入力ポートIP6〜IP0に入力される主信号並列データA1〜G1がそれぞれ出力ポートOP7〜OP1から出力され、かつ、スタッフが出力ポートOP0から出力するようにスイッチ信号を発生する。
第3実施例によれば、各系列におけるスタッフ位置が異なる場合であっても、出力されるm系列分の並列データに有効データと無効データが混在しないようにできる。
図19は第4実施例のデスタッフ装置におけるスイッチ信号発生部の構成図である。第4実施例は入力ポート数の増加により、カスケード接続された加算部による直列演算時間が、デバイスで規定する上限時間を超えてしまった場合を解決するものである。なお、説明を簡単にするために系列数を8として説明する。
スイッチ信号発生部12は、図19に示すように8系列のそれぞれに対応して減算部SUB7〜SUB0を備えると共に、該減算器を2つのグループG1,G2(SUB7〜SUB4、SUB3〜SUB0)に分ける。各減算器は入力信号であるスタッフ位置信号EN0〜EN7がスタッフ位置を示していないとき(ハイレベル)、該スタッフ位置信号は数値1であるとみなし、スタッフ位置を示しているとき(ローレベル)、数値0であるとみなして演算を行なう。
グループG1のカウンタCNT1は他グループに属する全減算器SUB3〜SUB0に対応する系列3~0のスタッフ位置信号がハイレベル(“1”)の数を計数し、FFは該カウント値を1クロック分遅延し、加算器ADD10はFFで遅延した“1”カウント値と減算器SUB7に対応する系列7のスタッフ位置信号値を加算する。カスケード接続された減算器のうち第1番目の減算器SUB7は、レジスタRGに設定されている初期値0または該グループの最後の減算器SUB4の前回出力から加算器ADD10の加算結果を減算し、減算結果を系列7の入力ポートIP7に入力された並列データを出力する出力ポートの番号としてスイッチ部11に入力する。他の減算器SUB6〜SUB4は前段の減算器の出力から該減算器に対応する系列6〜4のスタッフ位置信号値を減算し、減算結果を該系列6〜4の入力ポートIP6〜IP4に入力された並列データを出力する出力ポートの番号としてスイッチ部11に入力する。
グループG2の“1”カウンタCNT2は他グループに属する全減算器SUB7〜SUB4に対応する系列7〜4のスタッフ位置信号がハイレベル(“1”)の数を計数し、加算器ADD11は “1”カウント値と減算器SUB3に対応する系列3のスタッフ位置信号値を加算する。カスケード接続された減算器のうち第1番目の減算器SUB3は、レジスタRGに設定されている初期値0または該グループの最後の減算器SUB0の前回出力から加算器ADD11の加算結果を減算し、減算結果を系列3の入力ポートIP3に入力された並列データを出力する出力ポートの番号としてスイッチ部11に入力する。他の減算器SUB2〜SUB0は前段の減算器の出力から該他の減算器に対応する系列2〜0のスタッフ位置信号値を減算し、減算結果を該系列2〜0の入力ポートIP2〜IP0に入力された並列データを出力する出力ポートの番号としてスイッチ部11に入力する。
図20はスイッチ信号発生部12の動作説明図であり、初期時(タイミングT0)においてレジスタRGに0がセットされており、全スタッフ位置信号EN0〜EN7がハイレベルであるため、"1"カウンタCNT1,CNT2の計数値はそれぞれ4である。
第1グループの加算部ADD10の出力は1となり、全減算器SUB7〜SUB4の出力は7〜4となり、スイッチ信号発生部12は入力ポートIP7〜IP4に入力される主信号並列データA0〜D0がそれぞれ出力ポートOP7〜OP4から出力されるようにスイッチ信号を発生する。また、第2グループの加算部ADD11の出力は5となり、全減算器SUB3〜SUB0の出力は3〜0となり、スイッチ信号発生部12は入力ポートIP3〜IP0に入力される主信号並列データE0〜H0がそれぞれ出力ポートOP3〜OP0から出力されるようにスイッチ信号を発生する。以後、同様のスイッチ信号発生動作が行なわれる。
第4実施例によれば、入力ポート数の増加により、カスケード接続された減算器による処理が、デバイスで動かすことのできる上限を超えた場合、カスケード数を半分にしてでき、スイッチ信号発生速度を半分に短縮できる。
図21、図22は第4実施例のタイムチャートであり、図15、図16と同様に8個の並列データの後にスタッフが挿入されている場合であり、第3実施例と同様の出力データ及び無効位置指示信号ENが出力される。
12 スイッチ信号発生部
13 バッファ部
13a,13b 第1、第2の記憶部
14 書き込み制御部
15 読み出し制御部
16 無効位置指示部
Claims (5)
m系列の入力ポートとm系列の出力ポートを備え、該m系列の入力ポートに入力されたmビットの並列データをm系列の出力ポートにスイッチングするスイッチ部、
前記m系列の各スタッフ位置信号を用いて、m系列の入力ポートに順次入力されたmビットの並列データが、スタッフが存在しないとした場合の正規の系列に対応する出力ポートからそれぞれ出力されるようにスイッチ部にスイッチ信号を入力するスイッチ信号発生部、
mビットの並列データを記憶する第1、第2の記憶部を備えたデータ記憶部、
前記m系列の各スタッフ位置信号を用いて、前記スイッチ部の出力ポートから順次出力されるmビットの各並列データを2つに分けて前記第1、第2の記憶部に書き込むと共に、該書き込みにより第1、第2の記憶部に交互に有効なmビットの並列データが記憶されるように制御する書き込み制御部、
前記スイッチ部の出力ポートから出力される前記各並列データの所定ビットを前記第1、第2の記憶部のいずれに書き込むかを示すアドレス信号に基づいて、次のタイミングにおいて前記第1、第2の記憶部のいずれの記憶部からmビットの並列データを読み出すか決定し、該決定した記憶部よりmビットの並列データを読み出して出力する読み出し制御部、
該第1または第2の記憶部の一方の記憶部から連続してmビットの並列データの読み出しを行うとき該並列データが無効の並列データであることを示す信号を出力する無効並列データ指示部、
を有することを特徴とするデスタッフ装置。
m系列のそれぞれに対応してカスケード接続された加算部を備えると共に、各加算部はスタッフ位置信号がスタッフ位置を示していないときに該スタッフ位置信号は数値1であり、スタッフ位置を示しているときは数値0であるとみなし、
第1番目の加算部は前回の第m番目の加算部の出力に第1系列のスタッフ信号値を加算し、加算結果を第1入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力し、
他の加算部は前段の加算部の出力と該加算部に対応する系列のスタッフ信号値を加算し、加算結果を該系列の入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力する、
ことを特徴とする請求項1記載のデスタッフ装置。
m系列のそれぞれに対応して加算部を備えると共に該加算部を2つのグループに分け、各加算部はスタッフ位置信号がスタッフ位置を示していないときに該スタッフ位置信号は数値1であり、スタッフ位置を示しているときは数値0であるとみなし、
各グループのカスケード接続された第1番目の加算部は、該グループの最後の加算部の前回出力に他グループに属する全加算部に対応する全系列のスタッフ信号値と該第1番目の加算部に対応する系列のスタッフ信号値を加算し、加算結果を該第1番目の加算部に応じた系列の入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力し、
他の加算部はそれぞれ前段の加算部の出力と該加算部に対応する系列のスタッフ信号値を加算し、加算結果を該系列の入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力する、
ことを特徴とする請求項1記載のデスタッフ装置。
m系列のそれぞれに対応してカスケード接続された減算部を備えると共に、各減算部はスタッフ位置信号がスタッフ位置を示していないときに該スタッフ位置信号は数値1であり、スタッフ位置を示しているときは数値0であるとみなし、
カスケード接続された第1番目の減算部は前回の第m番目の減算部の出力から第1系列のスタッフ信号値を減算し、減算結果を第1入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力し、
他の減算部は前段の減算部の出力から該減算部に対応する系列のスタッフ信号値を減算し、減算結果を該系列の入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力する、
ことを特徴とする請求項1記載のデスタッフ装置。
m系列のそれぞれに対応して減算部を備えると共に該減算部を2つのグループに分け、各減算部はスタッフ位置信号がスタッフ位置を示していないときに該スタッフ位置信号は数値1であり、スタッフ位置を示しているときは数値0であるとみなし、
各グループのカスケード接続された第1番目の減算部は、該グループの最後の加算部の前回出力から他グループに属する全減算部に対応する全系列のスタッフ信号値と該第1番目の減算部に対応する系列のスタッフ信号値を減算し、減算結果を該第1番目の減算部に応じた系列の入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力し、
他の減算部はそれぞれ前段の減算部の出力から該減算部に対応する系列のスタッフ信号値を減算し、減算結果を該系列の入力ポートに入力された並列データを出力する出力ポートの番号としてスイッチ部に入力する、
ことを特徴とする請求項1記載のデスタッフ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006163271A JP4925737B2 (ja) | 2006-06-13 | 2006-06-13 | デスタッフ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006163271A JP4925737B2 (ja) | 2006-06-13 | 2006-06-13 | デスタッフ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007336042A JP2007336042A (ja) | 2007-12-27 |
JP4925737B2 true JP4925737B2 (ja) | 2012-05-09 |
Family
ID=38935121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006163271A Active JP4925737B2 (ja) | 2006-06-13 | 2006-06-13 | デスタッフ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4925737B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5531513B2 (ja) * | 2009-09-01 | 2014-06-25 | 富士通株式会社 | デスタッフ回路および伝送装置 |
CN103299562B (zh) * | 2010-12-10 | 2016-11-16 | 日本电信电话株式会社 | 客户端信号映射电路以及映射方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3073856B2 (ja) * | 1993-05-12 | 2000-08-07 | 三菱電機株式会社 | Atmセル処理装置 |
JP3636921B2 (ja) * | 1999-03-25 | 2005-04-06 | 日本電気エンジニアリング株式会社 | Atmセルフォーマット変換装置及び変換方法 |
JP3753016B2 (ja) * | 2001-06-01 | 2006-03-08 | 日本電気株式会社 | Stmマッピング装置、及び、stmマッピング方法 |
JP4453915B2 (ja) * | 2005-03-18 | 2010-04-21 | 富士通株式会社 | クロスバー装置、制御方法及びプログラム |
-
2006
- 2006-06-13 JP JP2006163271A patent/JP4925737B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007336042A (ja) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2149083B1 (en) | Fifo buffer | |
US5416749A (en) | Data retrieval from sequential-access memory device | |
US9330740B1 (en) | First-in first-out circuits and methods | |
JP4925737B2 (ja) | デスタッフ装置 | |
EP0484652A2 (en) | First-in-first-out buffer | |
US6604169B2 (en) | Modulo addressing based on absolute offset | |
KR100485545B1 (ko) | 블럭 인터리브 장치, 블럭 디인터리브 장치, 블럭인터리브 방법 및 블럭 디인터리브 방법 | |
KR20070038898A (ko) | 시리얼 데이터 입력 시스템 | |
US5357236A (en) | Parallelized difference flag logic | |
JP4019757B2 (ja) | 記憶装置 | |
EP3531560B1 (en) | A binary-to-gray conversion circuit, related fifo memory, integrated circuit and method | |
JP4886900B2 (ja) | 電気回路および信号処理方法 | |
JP5091911B2 (ja) | コード変換回路およびカウンタ | |
KR19990013315A (ko) | 반도체 기억 장치 | |
JP3471275B2 (ja) | 同期化回路 | |
KR100557561B1 (ko) | Fifo 저장 장치 | |
JP5233543B2 (ja) | データ処理回路、画像処理装置、及び、データ処理方法 | |
Li | Design and improvement of asynchronous FIFO Based on Verilog HDL | |
KR0162766B1 (ko) | 선입선출 구조에서의 유효깊이 계산장치 | |
JP2558245B2 (ja) | 音程制御装置 | |
JP2000011637A (ja) | Fifo型記憶装置 | |
JP2669073B2 (ja) | Pcm音源装置 | |
JP5354354B2 (ja) | オーディオ信号変換回路 | |
CN117393012A (zh) | 具有时钟门控机制的数据传输装置以及数据传输方法 | |
KR970049446A (ko) | 가산/감산기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4925737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |