CN110689657A - 一种纸币信号的采集转换方法及系统 - Google Patents

Abstract

本发明公开了一种纸币信号的采集转换方法及系统，从纸币的第一行至最后一行依次分组分时采集每行的n路磁信号和m路厚度信号进行AD转换；所述分组分时采集的过程为：配置厚度ADC参数，然后对第一路的厚度信号进行采集，完成后切换至下一路厚度信号进行采集，直至每路厚度信号采集完成；配置磁ADC参数，同样按照每组进行采集，直至每路磁信号采集完成。优点：本发明的采集转换方法能够使信号时延变短，提升采集效果；本发明的采集转换系统大大降低了采集系统的成本，走线简单。

Description

一种纸币信号的采集转换方法及系统

技术领域

本发明涉及一种纸币信号的采集转换方法及系统，属于纸币信息的采集和处理技术领域。

背景技术

在现金机芯处理模块中需要将纸币的信息进行采集和处理，其中纸币的全幅面磁信号和厚度信号需要采集，以判别是否是真币，是否有胶带钞或者有重钞等情况，综合考虑实际的处理速度和机器的经济性，一张钞票采集20路磁信号和12路厚度信号就可以很好地进行识别。一路模拟信号需要一路模数转换ADC，32路磁和厚度模拟信号需要32路ADC来实现转换。如果一个ADC芯片有4路，那么需要8颗ADC芯片来完成。目前通常采用的AD转换的硬件方案每路模拟信号直接输入各组ADC，每个ADC输出再连接到FPGA。由于ADC器件价格比较贵，这种传统的做法是非常不经济的，而且外部走线复杂，会增加走线之间的相互干扰，影响图像效果，图像上经常会出现有阴影、不规则条纹等现象。

发明内容

本发明所要解决的技术问题是克服现有技术使用的ADC器件多成本高以及走线复杂不够高效的缺陷，提供一种纸币信号的采集转换方法及系统。

为解决上述技术问题，本发明提供一种纸币信号的采集转换方法，从纸币的第一行至最后一行依次分组分时采集每行的n路磁信号和m路厚度信号进行AD转换；

所述分组分时采集的过程为：配置厚度ADC参数，然后对第一组的厚度信号进行采集，完成后切换至下一组厚度信号进行采集，直至每路厚度信号采集完成；配置磁ADC参数，同样按照每组进行采集，直至每路磁信号采集完成。

进一步的，每组的磁信号或者厚度信号的路数除了每种信号的最后一组小于等于AD转换中能同时接入的信号路数，其他组等于AD转换中能同时接入的信号路数。为了高效地利用AD转换中的ADC，有必要将每组的信号的路数和ADC能同时接入的信号路数保持一致。只有最后一组能小于的原因是可能不能正好分配，会有余下的几路信号。

进一步的，在每组磁信号或厚度信号采集完成后或每行所有磁信号和厚度信号采集完成后，进行延时等待再对下一组或者下一行信号进行采集，以此循环完成所有采集。在一组信号采集完成后进行延时等待的目的是为了消除模拟开关切换时的抖动，以保证获取稳定的采集数据。在一行采集完成后进行延时等待，等待的时间是根据计算的走钞速度和采集速度的匹配关系得到的。

进一步的，配置厚度ADC参数以及配置磁ADC参数是依据ADC的时序产生对应的控制信号以完成参数配置。

进一步的，还包括对采集的厚度和磁数据进行排序，为：在每一行的厚度和磁数据采集完成后，将这些数据以跳动地址的方式存入厚度缓存RAM和磁缓存RAM中，

所述跳动地址为wraddr＝2K*(channel-1)+ln_sort_count，

其中channel表示当前采集信号的路数，K表示一张钞票采集的总行数，2K*(channel-1)表示厚度和磁数据的段地址，ln_sort_count表示当前采集信号的路数对应第t行的偏移地址，ln_sort_count＝2*(t-1)，t∈K。

目的是顺序地把数据以跳动地址的方式来写入RAM实现排序。

一种纸币信号的采集转换系统，包括FPGA模块、ADC模块以及模拟开关矩阵模块；

所述模拟开关矩阵模块用于获取纸币每行的n路纸币磁信号和m路纸币厚度信号，并经FPGA模块将n路纸币磁信号和m路纸币厚度信号分组分时输出至ADC模块，所述ADC模块用于对输入的数据进行AD转换；

所述FPGA模块包括厚度信号配置模块和磁信号配置模块；所述厚度信号配置模块用于配置厚度ADC参数，然后对第一组的厚度信号进行采集，完成后切换至下一组厚度信号进行采集，直至每路厚度信号采集完成；所述磁信号配置模块用于配置磁ADC参数，同样按照每组进行采集，直至每路磁信号采集完成。

进一步的，所述FPGA模块还包括路数选择模块，用于将每组的磁信号或者厚度信号的路数除了每种信号的最后一组小于等于AD转换中能同时接入的信号路数，其他组等于AD转换中能同时接入的信号路数。

进一步的，所述FPGA模块还包括去抖处理模块，用于在每组磁信号或厚度信号采集完成后或每行所有磁信号和厚度信号采集完成后，进行延时等待再对下一组或者下一行信号进行采集，以此循环完成所有采集。

进一步的，所述厚度信号配置模块和磁信号配置模块还用于依据ADC的时序产生对应的控制信号以完成厚度ADC参数以及磁ADC参数的配置。

进一步的，还包括对数据排序模块，用于在每一行的厚度和磁数据采集完成后，将这些数据以跳动地址的方式存入厚度缓存RAM和磁缓存RAM中，

所述跳动地址为wraddr＝2K*(channel-1)+ln_sort_count，

其中channel表示当前采集信号的路数，K表示一张钞票采集的总行数，2K*(channel-1)表示数据的段地址，ln_sort_count表示该路对应第t行的偏移地址，ln_sort_count＝2*(t-1)，t∈K。

本发明所达到的有益效果：

本发明的采集转换方法能够使信号时延变短，提升采集效果；本发明的采集转换系统大大降低了采集系统的成本，走线简单。本申请的能够进行多行数据采集，提高判别的准确度。

附图说明

图1是本发明的模块实施框图；

图2是本发明的采集状态机流程图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

本发明针对的是磁和厚度的采集处理。在一张钞票进入到采集模块的时候，磁和厚度进行一行一行的采集，即第一行采集第一路到第N路的信号，在第M行的时候同样采集第一路到第N路的信号，直至采集完成。由于一行中既要采集厚度又要采集磁，所以N＝N_thk+N_mag。而后续对数据进行处理的时候需要某一路的数据是连续放在RAM中的，这样处理比较方便，所以采集的同时要对数据进行排序再存到相应位置的RAM，ADC每个点采集数据是2个字节，那么本发明按照如下顺序排列数据，以方便后续处理：第一行第一路数据的起始RAM地址是0，第二行第一路数据的起始RAM地址是2，第M行第一路数据的起始RAM地址是(M-1)*2，一张钞票采集的总行数是K，那么最后一行第一路在RAM中对应的地址是(K-1)*2；第一行第二路的起始RAM地址是K*2，第M行第二路的起始RAM地址是K*2+(M-1)*2…，第一行第N路即最后一路的起始RAM地址是(N-1)*2K，最后一行第N路的起始RAM地址是(2NK-2)，处理的时候RAM中地址0到(K-1)*2的数据就是第一路的完整数据，而(N-1)*2K到2NK-2是第N路的完整数据，这样后续算法就可以按照一路一路进行处理，得到期望的结果。

本发明的目的是根据纸币走的速度不同和要求的分辨率不同都要自适应地将信号完整地采集到。假设纸币的走速度是N张/秒，纸币采集区域为L(mm)，要求采集的分辨率为K即一张纸币需要采集K行，可以得出一行的最大采集时间为：如果一行采集的磁和厚度的总路数为M，那么每一路的采集时间为

根据这个要求可以确定用什么样的ADC合适，在实际使用中ADC的采样速度一定要高于最大纸币运动速度，在一行采集完成后延迟一段时间再开始第二行采集以完全符合采集分辨率的要求。

如图1所示，Tnk0～Tnk19表示20路磁信号，Mag0～Mag11表示12路厚度信号，共32路信号分8组，每组4路信号in0～in3进入ADC进行AD转换，20路纸币磁信号和12路厚度信号经模块开关MUX每4路一组分组分时进入ADC进行AD转换，分时切换控制由FPGA根据ADC时序要求完成，在一行信号采集完成后FPGA对信号进行排序并存于相应的RAM中，以满足算法的要求。可以看出本发明可以针对多路的、不同信号类型的模拟信号进行采集和转换。

根据硬件结构在FPGA内部建立采集控制状态机，采集状态机流程图如图2所示，先配置厚度ADC参数，然后切换到第一组即最前面的0～3路厚度信号采集，完成后切换第二组的四路采集，再进行第三组的四路信号采集，厚度采集完成后配置磁ADC参数，同样按照四路一组进行采集，在所有八组32路信号采集完成后，延迟等待走钞到下一行，以此循环完成所有采集。模拟开关在切换过程中有响应时间，增加了切换抖动处理，切换到另外一种状态必须延迟一定时间后再开始采集，以保证获取稳定的采集数据。

FPGA具体的采集控制步骤为：

1.IDLE表示起始等待，FPGA控制是从起始等待开始的，首先先配置厚度采集ADC参数SD_CFG、SD_CFG1、SD_CFG2

2.采集一行厚度或磁信号数据GET_ONE_LN

在一行数据采集过程中要完整采集一行的12路厚度和20路磁数据，用一个计数器进行判别采集到什么数据，由于ADC是同时可以接入四路的，把计算器输出分成0～3、4～7、8～11、12～15、16～19、20～23、24～27、28～31共8组，前面的3组是采集12路厚度数据，而后面的5路是采集磁数据，在每一路数据采集的时候计数器加1，模拟开关在计数器输出为0、4、8、12、16、20、24、28即切换的时候加入去抖处理。

2.1一行采集过程第一步先采集0～3路厚度数据即第一组数据采集，控制模拟开关输出switch切换到模拟信号的0～3路接到ADC的四路输入，在第一组采集完成后去采集下一组数据。

2.2去抖，计算器的值为0、4、8、12、16、20、24、28时，FPGA跳转到去抖动状态JITTER，去抖的作用是防止模拟开关切换过程中的不稳定，即FPGA切换到某种状态不是马上取数据而是等待一段时间后再去取数据。

2.3取厚度数据，对应的状态机是GET_ONE_DATA表示处于取一组数据状态，在这个状态机中等待ADC转换完成后把数据取到对应的寄存器中，计算器的0～11对应12路厚度数据，分三组采集。

FPGA需要根据ADC的时序产生对应的控制信号以完成参数配置和数据读取，下图是ADC转换一个数据的时序图。

由于取款和存款方向是不同的，为了算法处理的方便，本发明在FPGA内部判断走钞方向，不管什么方向放到寄存器的数据方向是一致的，即第一路永远是钞票的左边。

2.4在厚度数据采集完成即完成3组12路采集，此时计数器值为12，就去配置磁ADC参数SD_CFG20、SD_CFG21、SD_CFG22。

2.5和前面的厚度采集一样配置完成后按照一组(四路)进行采集，一组完成后切换到下一组，去抖动后再采集。

2.6当一行所有32路采集完成，此时计数器值为33的时候状态机跳到一行采集结束状态SD_RDY，在这个状态机中标注采集完成，一行采集数据储存到寄存器中，可以被读出，计数器回0，状态机再跳转到一行等待状态DELAY_LN。

2.7在DELAY_LN状态机中，根据计算的走钞速度和采集速度的匹配关系进行等待，等待结束后配置下一行的厚度ADC参数，一次循环直到完成一张纸币的采集。

3排序。在一行的厚度和磁数据采集完成并写到对应的寄存器后，本发明需要将这些数据读出写到相应的厚度缓存RAM和磁缓存RAM。无论是厚度还是磁数据都是一行一行采集的，但是算法要求是一路一路计算，所以需要把数据从寄存器搬到RAM的过程中进行排序。在实际的FPGA控制中是这样实现的：每路的厚度和磁信号都有偏移和段地址的概念，以厚度信号为例，每一路共需要2K的地址空间，所以第一路的段地址为0，而第二路的段地址为2K，第12路的段地址为22K，所以在把数据搬到RAM的时候用路数来判断段地址的起始地址，而每个点数据是2个字节，根据行数来得到此时该路的偏移地址，即地址wraddr＝2K*(channel-1)+ln_sort_count，这里的2K*(channel-1)就是每路数据的段地址，ln_sort_count就是该路对应行的偏移地址。FPAG顺序地把数据从寄存器中读出而以跳动地址的方式来写入RAM就达到了排序的目的。

在实际采集电路中考虑高效和实时的原则，数据采集的缓存寄存器、缓存RAM都是通过FPGA实例化得到的，一张纸币采集完成后FPGA会把缓存RAM中的数据搬家到FPGA控制的外部DDR中，DDR一般可以缓存几十张钞票所有图像、厚度、磁数据，DDR中的数据通过EMC、SRIO或者PCI等接口发送给DSP。

本发明主要有以下优点：

成本降低，一个四通道的模拟开关成本只有一个四输入ADC的1/10，改进的设计大大降低了采集系统的成本；走线简单，原方案中每个ADC输出的16位数据线都要连接到FPGA端口，8个ADC就有128位输出数据线，并且要考虑到每个ADC输出的数据线到FPGA的输入端口要尽可能等长，这样走线会非常复杂，而改进的方案数据到FPGA只有16位，走线很简单；信号时延变短，ADC到FPGA走线复杂会导致外部信号时延变大，也就是FPGA输入数据线的Input delay会增大，这样会要求FPGA内部相关数据走线要求很高，而改进方案只有16位数据线，可以走得很短，留给FPGA内部的走线延迟余量较高；提升采集效果，原方案外部走线复杂会导致相互间的干扰增加，这样图像效果很受影响，经常会出现图像上有阴影、不规则条纹等。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种纸币信号的采集转换方法，其特征在于，从纸币的第一行至最后一行依次分组分时采集每行的n路磁信号和m路厚度信号进行AD转换；

所述分组分时采集的过程为：配置厚度ADC参数，然后对第一组的厚度信号进行采集，完成后切换至下一组厚度信号进行采集，直至每路厚度信号采集完成；配置磁ADC参数，同样按照每组进行采集，直至每路磁信号采集完成。

2.根据权利要求1所述的纸币信号的采集转换方法，其特征在于，每组的磁信号或者厚度信号的路数除了每种信号的最后一组小于等于AD转换中能同时接入的信号路数，其他组等于AD转换中能同时接入的信号路数。

3.根据权利要求1所述的纸币信号的采集转换方法，其特征在于，在每组磁信号或厚度信号采集完成后或每行所有磁信号和厚度信号采集完成后，进行延时等待再对下一组或者下一行信号进行采集，以此循环完成所有采集。

4.根据权利要求1所述的纸币信号的采集转换方法，其特征在于，配置厚度ADC参数以及配置磁ADC参数是依据ADC的时序产生对应的控制信号以完成参数配置。

5.根据权利要求1所述的纸币信号的采集转换方法，其特征在于，还包括对采集的厚度和磁数据进行排序，为：在每一行的厚度和磁数据采集完成后，将这些数据以跳动地址的方式存入厚度缓存RAM和磁缓存RAM中，

所述跳动地址为wraddr＝2K*(channel-1)+ln_sort_count，

其中channel表示当前采集信号的路数，K表示一张钞票采集的总行数，2K*(channel-1)表示厚度和磁数据的段地址，ln_sort_count表示当前采集信号的路数对应第t行的偏移地址，ln_sort_count＝2*(t-1)，t∈K。

6.一种纸币信号的采集转换系统，其特征在于，包括FPGA模块、ADC模块以及模拟开关矩阵模块；

所述模拟开关矩阵模块用于获取纸币每行的n路纸币磁信号和m路纸币厚度信号，并经FPGA模块将n路纸币磁信号和m路纸币厚度信号分组分时输出至ADC模块，所述ADC模块用于对输入的磁信号和厚度信号进行AD转换；

所述FPGA模块包括厚度信号配置模块和磁信号配置模块；所述厚度信号配置模块用于配置厚度ADC参数，然后对第一组的厚度信号进行采集，完成后切换至下一组厚度信号进行采集，直至每路厚度信号采集完成；所述磁信号配置模块用于配置磁ADC参数，同样按照每组进行采集，直至每路磁信号采集完成。

7.根据权利要求6所述的纸币信号的采集转换系统，其特征在于，所述FPGA模块还包括路数选择模块，用于将每组的磁信号或者厚度信号的路数除了每种信号的最后一组小于等于AD转换中能同时接入的信号路数，其他组等于AD转换中能同时接入的信号路数。

8.根据权利要求6所述的纸币信号的采集转换系统，其特征在于，所述FPGA模块还包括去抖处理模块，用于在每组磁信号或厚度信号采集完成后或每行所有磁信号和厚度信号采集完成后，进行延时等待再对下一组或者下一行信号进行采集，以此循环完成所有采集。

9.根据权利要求6所述的纸币信号的采集转换系统，其特征在于，所述厚度信号配置模块和磁信号配置模块还用于依据ADC的时序产生对应的控制信号以完成厚度ADC参数以及磁ADC参数的配置。

10.根据权利要求6所述的纸币信号的采集转换系统，其特征在于，还包括对数据排序模块，用于在每一行的厚度和磁数据采集完成后，将这些数据以跳动地址的方式存入厚度缓存RAM和磁缓存RAM中，

所述跳动地址为wraddr＝2K*(channel-1)+ln_sort_count，

其中channel表示当前采集信号的路数，K表示一张钞票采集的总行数，2K*(channel-1)表示数据的段地址，ln_sort_count表示该路对应第t行的偏移地址，ln_sort_count＝2*(t-1)，t∈K。

Images