JP4594930B2 - データを再フォーマットするためのシステムおよび方法 - Google Patents

Description

本出願は一般にデータ処理に関し、より詳細には、デジタルデータを再フォーマットするためのシステムおよび技術に関する。

例えば時分割多重（ＴＤＭ）方式などのデジタル通信アプリケーションでは、音声データは、アナログ形式からデジタル形式に変換され、２進数（ビット）が通信ネットワークを介して送信される。デジタル化された音声データのビットは、通信ネットワークラインに結合された装置にとって理解できる編成済みの形式で、複数の物理通信ネットワークラインを介して連続的に流される。

図１は、デジタル音声データ１００のシリアルストリームがいくつかの通信ラインを介して運ばれるＴＤＭ通信データの例を示している。各ラインまたはストリーム１００は、一連のフレーム１１０に論理的に分割され、各フレーム１１０は、一連のチャネル１２０を含む。情報は、８ビット１０４のデータをそれぞれ含むバイト１０２を使用してソースから宛先に配信される。フレーム１１０は、１２８個のチャネル１２０を含む。チャネル１２０は、チャネル０、チャネル１、・・・チャネル１２６、チャネル１２７と表される。所与の電話での会話は、ストリームＮｏ．２のチャネル１など、チャネルのうちの１つを占める。各チャネルに、そのストリームの各フレーム１１０内の１バイトが割り当てられることに留意されたい。したがって、チャネル（チャネル１など）上で運ばれる会話は、そのストリーム内の他の１２７個のチャネルを占める１２７の他の会話と同じストリーム（ストリームＮｏ．２など）を共有するバイトサイズの部分にセグメント化される。２４個のデータストリームを運ぶシステムは、全部で（２４ストリーム×１２８の会話／ストリーム）＝３０７２の会話を、連続的にはなく一度に処理することができる。つまり、流れているデータのフレーム１１０ごとに、１２８の会話が（リアルタイムでその関係者に）運ばれているが、１２８の会話は、フレーム１１０を１２８個のチャネル１２０で物理的に共有している。一例では、データ送信周波数は、１周期１２２ｎｓｅｃの８．１９２ＭＨｚである。

ＴＤＭは、データ送信にはよくある形式であるが、上記のＴＤＭシリアルストリーム形式（serial streaming format）に従ってデジタル化された音声データを受信することが常に可能、または常に便利であるわけではない。一部の場合、データストリームを受信し、転送し、または処理するハードウェアは、ＴＤＭ形式に適合しないものもある。したがって、いくつかの理由のうちのいずれかのために、デジタル音声データストリームを別の有用な形式に再フォーマットすることが望ましい場合がある。

本開示の一態様は、少なくとも１つのデータストリームをデータセル形式に変換するシステムであって、第１のクロック速度で少なくとも１つのデータストリームからデータを受信し、第２のクロック速度で非同期キュー出力を提供する非同期キューと、非同期キューの出力を受信し、メモリアレイ出力を提供するメモリアレイと、メモリアレイ出力を取得し、データセル形式に対応する複数のビットを並列式で提供するレジスタとを含むシステムを対象とする。

本開示の別の態様は、少なくとも１つのデータストリームをデータセル形式に変換し、第１のクロック速度で少なくとも１つのデータストリームからデータを非同期キューに受信し、第２のクロック速度で非同期キューから非同期キュー出力を提供し、非同期キューの出力をメモリアレイに入れ、メモリアレイからメモリアレイ出力を提供し、メモリアレイ出力をレジスタで受信し、レジスタからデータセル形式に対応する複数のビットを並列式で提供する方法を対象とする。

本開示のさらに別の態様は、データを第１の形式から第２の形式に変換する変換器と、第１のデータフォーマットに対応する少なくとも１つのシリアルデータストリームを受信する要素と、シリアルデータストリームの複数のビットが並列式で格納される、少なくとも１つのシリアルデータストリームを格納する要素と、
格納要素に格納されているデータを第２のデータ形式に対応するパラレルバスに読み出す要素とを対象とする。

本開示の本質および目的をより完全に理解するために、以下の詳細な説明を、添付の図面とともに参照されたい。図中、同じ参照番号を使用して同じまたは類似の部分を示している。

上記で簡単に説明したように、ＴＤＭ音声データは、複数のライン上でシリアルストリームで送信される。ＴＤＭデータを別の有用な形式に再フォーマットするためのシステムおよび方法を、特に特定の実施形態例を参照して、以下で詳しく説明する。同じ発明の原理を使用した他の形式および実施形態も可能であり、当業者であればこうした変更および拡張を把握できることを理解されたい。

図２は、シリアルＴＤＭストリームをセルデータブロックに変換し、セルデータブロックをシリアルＴＤＭストリームに変換するシステムの実施形態例のブロック図である。各タイプの再フォーマットを達成するために、システム５００の別々の部分を使用することができる。この例では、回路５１０は、データを、シリアルＴＤＭストリームからパラレルセル形式に再フォーマットし、回路５２０は、データをパラレルセルフォーマットからシリアルＴＤＭフォーマットに再フォーマットする。システム５００の各部分５１０、５２０は、個々の回路基板または集積回路上に別々に実装したり、配置したりすることができる。システム５００は、ＴＤＭ形式を使用して他のシステムと対話する通信システムで使用するのに適しており、それによってＴＤＭストリームは、入口（ingress）５３０に到着し、セル形式に変換され、処理され、次いでＴＤＭストリームに戻されてＴＤＭ出口パス（egress path）５６０で送出される。

回路５１０は、ＴＤＭストリーム形式で入口５３０に到着したデータを、入口セルパスライン５４０でセル形式に変換する。図１を参照して上述したように、（２４の個別のシリアルストリームの）２４個のＴＤＭデータストリームがＴＤＭ入口５３０に提供される。これは、図２に、入口ライン上のスラッシュおよび数字「２４」で図示されている。５３０の受信データは、すなわち２４ビットが１２２ｎｓｅｃごとに到着する８．１９２ＭＨｚのクロック「ＣＬＫ８」周波数で提供される。デインターリーバ５０１は、２つの１２ビットのデータストリーム５０３を提供する。一方のストリームは奇数のストリーム、もう一方のストリームは偶数の入力ストリームである。奇数および偶数のストリームは、入口非同期キュー５０５に入れられる。

入口非同期キュー５０５の下流の操作は、より高い周波数１００ＭＨｚ（「ＣＬＫ１００」）で実行される。１２ビット幅の奇数および偶数のストリーム５０７は、現在１００ＭＨｚでクロックされており、多重化装置５１１によって多重化されて、パラレル入力５１５を介してＲＡＭアレイ５１７に配信される対応する１対の単一の出力ストリーム５１３を提供する。読み取られた第１の単語は、２４個の受信ＴＤＭストリームのそれぞれのチャネル０のビット７を含み、ＲＡＭアレイ５１７の順次アドレスのビット位置６に書き込まれる。読み取られた次の単語は、２４個の全ＴＤＭストリームのチャネル０のビット６を含み、ＲＡＭアレイ５１７の順次アドレスのビット位置６に書き込まれる。このプロセスは、ＴＤＭストリームのビット０がＲＡＭアレイ５１７の順次アドレスのビット位置０に書き込まれるまで繰り返される。したがって、８ＭＨｚで回路５１０によって取り込まれる５３０にあるＴＤＭシリアルデータは、１００ＭＨｚで連続的にＲＡＭアレイ５１７に配信される。ＲＡＭアレイ５１７について、以下でより詳しく説明する。ＲＡＭアレイ５１７は、一部の実施形態において、シリアル形式からパラレル形式にデータを変換する従来のフリップフロップ設計より優れた、スペース、コスト、および他の設計上の節約、およびフォーマットの利点を提供する。

ＲＡＭアレイ５１７の使用は、コストの削減、およびスペースの縮小をもたらす。これは、集積回路の用途では重要となり得る。本発明のＲＡＭアレイ５１７無しに上記の機能を実行するには、従来の設計方法によるＲＡＭアレイごとに９６のフリップフロップ（１２×８）が必要である。しかし、ＲＡＭアレイ５１７の設置面積は、かなり小さく、たった８つほどのフリップフロップの設置面積に等しく、これによって、この示した例に従ってかなりの面積が縮小される。ＲＡＭアレイは、連続的にロードされ（書き込まれ）、次いで並列式で読み取られる。当然、このプロセスは、この例で示したもの以外の配列および単語のサイズに適応し得る。

ＲＡＭアレイ５１７は、レジスタ５２５に奇数および偶数のバイト５２１を出力し、すべてのＲＡＭアレイ５１７の中身が並列式で読み取られ、奇数および偶数のセクションからのバイトが結合されて、１６ビットの単語を形成する。この単語は読み取られた次のＲＡＭの出力と結合されて３２ビットの単語が作成され、この３２ビットの単語は、レジスタ５２５を使用して入口同期キュー５３１に送信される。レジスタ５２５は、１００ＭＨｚでクロックされている３２ビット（８×４）レジスタであり、３２ビットを入口同期キュー５３１に並列式で提供する。次いで、入口同期キュー５３１は、入口セルパス５４０に３２ビット幅のパラレルセルデータを出力する。入口セルパス５４０を使用して、セルデータを、ＴＤＭ形式ではなくセル形式のデータを処理する通信システムの構成要素に提供することができる。こうした通信システムがセルデータを受信し、または処理するとき、並列−直列回路５２０を使用して、セル形式データを外部ネットワークにＴＤＭシリアル形式で戻すことができる。

回路５２０は、入力として出口セル５５０を受信する。これは、１００ＭＨｚで出口同期キュー５３６に書き込まれる３２ビット幅のパラレルセルである。バイト５３４の奇数および偶数のグループが多重化装置の対５２８に提供される。多重化装置５２８は、データ５２６のバイトを１対のＲＡＭアレイ５２４に出力する。奇数および偶数のストリームに関連付けられているバイトは、分離され、入口ＲＡＭアレイ５１７パスで使用されたように、同様のビットの配置でＲＡＭアレイ５２４に書き込まれる。次いで、アドレス０で始まりアドレス１１で終わる、ビット７に対応する２つの１６ｘ１ＲＡＭの単語のそれぞれが読み出され、したがって２４個のデータストリームのそれぞれについてチャネル０のビット７が提供される。このプロセスは、ＲＡＭアレイ５２４内の残りの７つのＲＡＭの対について繰り返される。

ＲＡＭアレイ５２４は、２バイトのデータ５２２を出力し、これらは、多重化装置５１８によって２つの対応する１ビットストリーム５１６に多重化される。１ビットストリーム５１６は、１２のライン対５１４を介して１２ビットレジスタ５１２に提供される。レジスタ５１２は、１００ＭＨｚでクロックされ、２つの１２ビット出力を出口非同期キュー５０６に提供する。各セルに埋め込まれたセル番号が、出力すべき次セルの番号を追跡するローカルカウンタと比較される。一致がない場合、または次セルがまだ到着していない場合、２４個の全ストリーム上の両方のチャネルについて０ｘＦＦが送出され、割り込みが生成される。次いで、出口非同期キュー５０６は、２組（奇数、偶数）の１２ビットデータを８ＭＨｚで出力ライン５０４に出力する。インタリーバ５０２は、２４ビットのデータ（奇数１２、偶数１２）を適切な順序で出口ＴＤＭシリアルストリームライン５６０に入れ、これは、２４個のフレームとしてＴＤＭシリアル通信システムから使用可能である。ＴＤＭシリアルストリームは、デジタルスイッチを介して音声処理システムに送信することができる。

システム５００全体は、ＦＰＧＡ（field programmable gate array）装置で構成する、またはそうでない場合は、１つまたは複数の回路基板または集積回路の電子部品からアセンブルすることができる。また、システムは、他の補助回路およびシステム（図示せず）、およびシステムを介してデータを操作し、制御し、処理するための付属のソフトウェアを使用して強化または増強することができる。

図３は、ＲＡＭアレイ５１７、５２４を示しており、その機能については上記に記載した。この例におけるＲＡＭアレイ５１７、５２４は、幅８ビット×奥行き１６ビットである。同等のフリップフロップと比較して、ＲＡＭ装置はスペースをあまりとらず、そのアドレス指定機能は、フリップフロップアレイのように装置の外部ではなく、ＲＡＭアレイに組み込まれている。８つのＲＡＭ装置６１０は、各ＲＡＭアレイ５１７、５２４に実装されている。「Ａ」とラベルされたラインは、アレイへの４ビットのアドレス指定入力であり、「ＷＥ」とラベルされたラインは書き込み可能を示し、「ＷＤ」とラベルされたラインはデータの書き込みを示し、「ＲＤ」とラベルされたラインはデータの読み込みを示す。ＲＡＭアレイは、（この例では１００ＭＨｚで）クロック「ＣＬＫ」入力も取得する。遅い（８．１９２ＭＨｚ）クロックの１２２ｎｓｅｃ周期内に速い（１００ＭＨｚ）クロックの１２１０ｎｓｅｃサイクルがあることによって、記載されたステップが２４組の受信ＴＤＭフレームに対してリアルタイムで実行されるようにすることができる。

図４は、本発明と互換性がある一実施形態によるデータセル形式の例を示している。各セル７００は、２４個の受信ＴＤＡデータストリームのそれぞれから２つのチャネル／バイトのデータ７２０、７３０を運ぶ。したがって、１つのＴＤＭフレームは、このセル形式の例に従って６４個のセルによって運ばれる。図では、「ＳＴ」はストリーム番号を、「ＣＨ」はストリーム内のチャネル番号を示しており、ｎは「０」で始まる偶数番号である。フレーム内のセルを識別する２ビットのフレーム番号および６ビットのセル番号が第１のバイト（バイト０）に提供される。

図５は、ＲＡＭアレイ５１７、５２４内のビットのビット配置テーブル例を示している。セルは、複数の３２ビットの単語として出口同期キュー５３６に書き込まれる。テーブル８００は、前の図に示したハードウェアに対応し、１２個の行８１０および８つの列８２０を含む。テーブルは、ストリーム「ＳＴ」およびビット番号によって示されるデータで埋められ、列ごとに上から下（１２ビット８３０）の順序で埋まる。逆に、ＲＡＭアレイは、行ごとに左から右に読み取られる（８ビット８４０）。

一実施形態例で上述したシステム、およびデータを読み取り、格納し、シリアルＴＤＭストリーム形式からセル形式に書き込み、シリアルＴＤＭ形式に戻す方法は、ＴＤＭ形式およびセル形式が使用されており、ある形式から他の形式に変換が達成される通信アプリケーションにおいて有用である。示した例は、限定的または包括的なものではなく、むしろ本発明は、頭記の特許請求の範囲によって提示されるように、その同じ範囲内の膨大な変更および増強を含むことを理解されたい。

従来技術によるシリアルＴＤＭデータのいくつかのフレームを示す図である。 本発明によるシリアル−セル／セル−シリアル変換器（serial-to-cell and cell-to-serial converter）の実施形態例を示す図である。 ＲＡＭアレイ装置の構成を示す図である。 データセル形式例を示す図である。 ＲＡＭアレイの読み取り−書き込み構成によるデータの構成例を示す図である。

Claims (9)

1. 少なくとも１つのデータストリームをデータセル形式に変換するシステムであって、
   第１のクロック速度で前記少なくとも１つのデータストリームからデータを受信し、第２のクロック速度で非同期キュー出力を提供する非同期キューと、
   前記非同期キューの前記出力を直列的に受信し、メモリアレイ出力を並列式で提供するメモリアレイと、
   前記メモリアレイ出力を取得し、前記データセル形式に対応する複数のビットを並列式で提供するレジスタと
   を含むシステム。
2. 前記第２のクロック速度が前記第１のクロック速度より速い請求項１に記載のシステム。
3. 前記非同期キューと前記メモリアレイとの間に配置された多重化装置をさらに含む請求項１に記載のシステム。
4. 前記メモリアレイが複数のビット位置を含む少なくとも１つのＲＡＭデバイスを含む請求項１に記載のシステム。
5. 前記レジスタから前記複数のビットを受け、出力ビットのデータセルを提供する同期キューをさらに含む請求項１に記載のシステム。
6. 前記少なくとも１つのデータストリームが時分割多重化されたシリアルＴＤＭデータを含む請求項１に記載のシステム。
7. 少なくとも１つのデータストリームをデータセル形式に変換する方法であって、
   第１のクロック速度で前記少なくとも１つのデータストリームからデータを非同期キューに受信し、第２のクロック速度で前記非同期キューから非同期キュー出力を提供するステップと、
   前記非同期キューの前記出力を直列的にメモリアレイに入れ、前記メモリアレイからメモリアレイ出力を並列式で提供するステップと、
   前記メモリアレイ出力をレジスタで受信し、前記レジスタから前記データセル形式に対応する複数のビットを並列式で提供するステップと
   を含む方法。
8. 第１のフォーマットから第２のフォーマットにデータを変換する変換器であって、
   前記第１フォーマットに対応する少なくとも１つのシリアルデータストリームを受信する手段と、
   前記シリアルデータストリームの複数のビットが並列式で格納される、前記少なくとも１つのシリアルデータストリームを格納する手段と、
   前記格納手段に格納されているデータを前記第２フォーマットに対応するパラレルバスに読み出す手段と
   を含む変換器。
9. デジタルデータをシリアル形式からセル形式に再フォーマットするシステムであって、
   第１のクロック速度で複数の入力シリアルデータストリームを受信し、前記第１のクロック速度より大きい第２のクロック速度で前記入力シリアルデータストリームに対応する複数のビットを出力する入力プロセッサと、
   前記入力プロセッサの前記出力から入力を取得し、連続した多重化装置の出力を提供する多重化装置と、
   前記多重化装置の前記出力から入力を連続的に取得するメモリアレイと、
   前記メモリアレイに結合され、前記メモリアレイからデータの中身の少なくとも１つの単語を並列式で読み取るように構成されているレジスタと、
   前記レジスタからデータの中身の少なくとも１つの単語を並列式で受信し、前記複数の入力シリアルデータストリームに対応するデータのセル形式の単語を生成する出力プロセッサと
   を含むシステム。

Images