CN109445748B - 一种快速求取中值方法及系统 - Google Patents

一种快速求取中值方法及系统 Download PDF

Info

Publication number
CN109445748B
CN109445748B CN201811141802.9A CN201811141802A CN109445748B CN 109445748 B CN109445748 B CN 109445748B CN 201811141802 A CN201811141802 A CN 201811141802A CN 109445748 B CN109445748 B CN 109445748B
Authority
CN
China
Prior art keywords
data
lookup table
displacement
median
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811141802.9A
Other languages
English (en)
Other versions
CN109445748A (zh
Inventor
李宗凌
汪路元
禹霁阳
郝梁
牛跃华
程博文
刘伟伟
韩璐
蒋帅
王翠莲
李欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Spacecraft System Engineering
Original Assignee
Beijing Institute of Spacecraft System Engineering
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Spacecraft System Engineering filed Critical Beijing Institute of Spacecraft System Engineering
Priority to CN201811141802.9A priority Critical patent/CN109445748B/zh
Publication of CN109445748A publication Critical patent/CN109445748A/zh
Application granted granted Critical
Publication of CN109445748B publication Critical patent/CN109445748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0261—Non linear filters
    • H03H17/0263—Rank order filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Image Processing (AREA)

Abstract

一种快速求取中值方法及系统，包括步骤如下：将长度为N的原始数据序列依次进行并行处理、位移和偏移处理，然后分别依次比较大小，将比较结果的布尔值位拼接处理作为索引地址；利用生成的查找表进行查表；确定等于(N‑1)/2的查找表输出值，获得该查找表输出值对应输入的索引地址对应的位移和偏移处理的数据，对其进行逆变换，获得原始数据序列的中值结果，向外输出。本发明基于并行运算，可快速求取原始数据序列的中值结果。

Description

一种快速求取中值方法及系统
技术领域
本发明涉及一种快速求取中值方法及系统，特别是基于并行运算思想利用可编程电路实现快速求取中值。
背景技术
中值求取是数字图像处理和雷达信号处理过程的基本方法，它在实际应用中能够实现诸如中值滤波等功能，是一种经典的平滑噪声的方法。
目前求取中值方法一般采用排序的思想，主要过程为：对一个数字信号序列x(n)(n＝0,1,…N-1)，对这N个数值按从小到大的顺序排列后，在(N-1)/2处的值即为该序列的中值。
上海微电子装备有限公司201110335148.7公开了一种中值滤波电路及方法，包括：控制处理单元，产生整个中值滤波电路的控制信号，完成对整个中值滤波电路的控制功能；时间戳处理单元，接收处理数据并在所述控制处理单元输出的控制信号下输出为加盖有效时间戳的数据。两个排队处理单元，在控制处理单元输出的控制信号下对所述加盖有时间戳的数据进行中值滤波算法处理，输出中值数据。通过时间戳处理单元确定了输出时间，通过两个排队处理单元实现了一位快速中值滤波。
美国阿纳洛格装置公司200680033392.5公开了一种基于指令的并行中值滤波处理器和方法，该方法将每一输入对组合进行并行排序为较大和较小值；从所述排序中确定输入的最小值、最大值和中值滤波器值；以及施加至少一个指令，使得能够指出最大值、最小值和中值滤波器值的其中之一为要求的结果。
但上述方法主要存在以下问题：
(1)基本或优化方法均是基于排序的思想，存在循环迭代结构和计算次数不确定的缺陷，耗时长；
(2)并行度低，硬件加速效率低。基于传统架构求取中值的方法，无法发挥FPGA等可编程逻辑电路的全并行优势，使得求取中值的流水延时间过长，无法实现快速获取中值。
发明内容
本发明解决的技术问题是：克服以上缺点，提供了一种快速求取中值方法及系统，充分利用FPGA等可编程逻辑电路全并行流水处理、硬件资源易扩展等特点，解决数据序列尤其小数据量序列低延时求取中值的问题。
本发明的技术方案是：
一种快速求取中值方法，包括步骤如下：
1)将由N个数据组成的原始数据序列的数据分别存储到N个寄存器；
2)对每个寄存器的数据分别进行位移和偏移处理；
3)将每个寄存器中经位移和偏移处理后的数据依次和其余N-1个寄存器中的数据比较大小，获得每个寄存器中的数据对应的N-1个大小比较结果的布尔值；同时，分别将每个寄存器中数据对应的N-1个大小比较结果的布尔值进行位拼接，将所述每个寄存器中数据对应的位拼接结果作为索引地址；
4)生成查找表
所述查找表位宽为m、深度为2N-1，m＝INT{log2(2N-1)}；所述查找表的每个地址对应的查找表的值等于该地址中比特位为1的数量；
5)中值比较
将所述步骤3)获得的每个数据的索引地址分别输入查找表，获得查找表的输出值，将所述输出值分别与(N-1)/2进行比较，确定等于(N-1)/2的查找表的输出值对应输入的索引地址；
6)根据步骤5)确定的索引地址，获得该索引地址对应的存储在寄存器中位移和偏移处理后的数据；
7)将步骤6)获得的位移和偏移处理后的数据进行位移和偏移的逆处理，获得原始数据序列的中值结果，向外输出。
所述步骤2)第n个寄存器的数据进行位移和偏移处理后的数据xb(n)，具体为：xb(n)＝x(n)·2m+n，其中，x(n)为原始数据，n＝0，1，2，...，N-1，m＝INT{log2(2N-1)}。
所述步骤3)比较结果的布尔值flag(p,q)具体为：当p＞q时，flag(p,q)＝1；当p≤q时，flag(p,q)＝0，其中p为任意一个寄存器的数据，q为其余N-1个寄存器的数据中的任意一个。
所述步骤7)进行位移和偏移的逆处理，获得原始数据序列的中值结果x(n)的具体方法为：
x(n)＝(xc(n)-n)/2m，其中，xc(n)为步骤6)所述等于(N-1)/2的查找表值的索引地址对应的存储在寄存器中位移和偏移处理后的数据。
一种快速求取中值系统，包括：数据变换模块、数据比较模块、查找表模块；
数据变换模块：接收外部传输的由N个数据组成的原始数据序列，将所述原始数据序列中的数据并行处理，然后进行位移和偏移处理，将所述经位移和偏移处理后的数据发送给数据比较模块；接收数据比较模块发送的所述经位移和偏移处理后的数据，将该数据进行位移和偏移处理的逆变换，获得原始数据序列的中值结果，向外输出；
数据比较模块：接收数据变换模块发送的所述经位移和偏移处理后的数据，分别将每个位移和偏移处理后的数据依次和其余N-1个的数据比较大小，获得每个数据的N-1个大小比较结果的布尔值，同时，将每个数据的N-1个大小比较结果的布尔值进行位拼接，将所述每个数据的位拼接结果作为索引地址输入查找表模块；获得查找表模块的输出值，将输出值分别与(N-1)/2进行比较，确定等于(N-1)/2的查找表的输出值对应输入的索引地址；将该索引地址对应的所述经位移和偏移处理后的数据发送给数据变换模块；
查找表模块：生成查找表，根据数据比较模块输入的索引地址，输出查找表的输出值。
所述数据变换模块将所述原始数据序列中的数据并行处理，具体为：将原始数据序列的N个数据分别存储到N个寄存器中。
所述查找表位宽为m、深度为2N-1，m＝INT{log2(2N-1)}；所述查找表的每个地址对应的查找表的值等于该地址中比特位为1的数量。
所述数数据变换模块第n个经位移和偏移处理后的数据xb(n)具体为：
xb(n)＝x(n)·2m+n，
其中，x(n)为原始数据序列的数据，n＝0，1，2，...，N-1，m＝INT{log2(2N-1)}。
所述数据变换模块进行位移和偏移处理的逆变换，获得原始数据序列的中值结果x(n)的方法，具体为：
x(n)＝(xc(n)-n)/2m，
其中，xc(n)为所述数据比较模块确定的等于(N-1)/2的查找表的输出值对应的索引地址对应的位移和偏移处理后的数据。
所述数据比较模块获得每个数据的N-1个大小比较结果的布尔值flag(p,q)的具体方法为：当p＞q时，flag(p,q)＝1；当p≤q时，flag(p,q)＝0，其中p为任意一个存储在寄存器的数据，q为其余存储在N-1个寄存器的数据。
所述数据变换模块进行位移和偏移处理采用移位器和加法器实现；所述数据比较模块采用比较器实现；所述查找表模块采用存储器实现，用于存储所述生成的查找表。
本发明与现有技术相比的有益效果是：
本法明利用FPGA等可编程逻辑电路全并行流水处理、易于硬件资源扩展和复用的特点，设计了一种快速求取数据序列中值的方法。该中值求取方法完全摒弃传统采用排序思想求中值的思路，创造性的采用可编程逻辑电路的逻辑和存储资源搭建处理架构。利用FPGA丰富的逻辑运算和存储单元，便于快速实现移位、截取、拼接等位操作运算，采用逻辑单元构建全并行比较器，快速得到序列中各数的相互比较结果布尔值，通过位拼接操作将其组合成数据结果，提升处理并行度，实现处理加速。采用存储单元构建比较结果查找表，通过判定查表结果得到序列中值在变换后的序列位置，避免了大量加法运算，提升处理效率，有效减少了流水延时。FPGA在上述处理过程采用全并行流水处理架构，极大增强了数据处理速率和效率，从而能够实现低延时求取数据序列的中值。在保证电路稳定性和可靠性的前提下，流水延时可控制在两个处理时钟。
附图说明
图1为本发明方法流程图；
图2为本发明数据变换处理数据流图；
图3为本发明数据比较处理数据流图；
图4为本发明比较结果统计和查表数据流图；
图5为本发明查表结果判断和中值结果输出数据流图。
具体实施方式
本法明利用FPGA等可编程逻辑电路全并行流水处理、易于硬件资源扩展和复用的特点，设计了一种快速求取数据序列中值的方法。利用FPGA丰富的逻辑运算和存储单元，便于快速实现移位、截取、拼接等位操作运算，采用逻辑单元构建全并行比较器，快速得到序列中各数的相互比较结果布尔值，通过位拼接操作将其组合成数据结果，提升处理并行度，实现处理加速。
下面结合附图对本发明做进一步说明。
一种快速求取中值方法，包括步骤如下：
1)并行处理
将长度为N的原始数据序列的数据分别存储到N个寄存器；
2)将N个寄存器的数据分别进行位移和偏移处理，获得N个存储在寄存器中的位移和偏移处理后的数据；第n个数据为xb(n)＝x(n)·2m+n，其中，x(n)为原始数据，n＝0，1，2，...，N-1，m＝INT{log2(2N-1)}。
3)比较大小
使用比较器将每个寄存器中位移和偏移处理后的数据依次和其余N-1个寄存器的数据比较大小，获得每个数据的N-1个大小比较结果的布尔值；同时，将每个数据的N-1个大小比较结果的布尔值进行位拼接，将所述每个数据的位拼接结果作为索引地址；比较结果的布尔值flag(p,q)具体为：当p＞q时，flag(p,q)＝1；当p≤q时，flag(p,q)＝0，其中p为任意一个寄存器的数据，q为其余N-1个寄存器的数据。
4)生成查找表
述查找表位宽为m、深度为2N-1，m＝INT{log2(2N-1)}；所述查找表的每个地址对应的查找表的值等于该地址中比特位为1的数量；
5)中值比较
分别将所述步骤3)获得的每个数据的索引地址输入查找表，获得查找表的输出值，将输出值分别与(N-1)/2进行比较，确定等于(N-1)/2的查找表的输出值对应的索引地址；
6)根据步骤5)确定的索引地址，获得该索引地址对应的存储在寄存器中位移和偏移处理后的数据；
7)将步骤6)获得的位移和偏移处理后的数据进行位移和偏移的逆处理，获得原始数据序列的中值结果，向外输出。位移和偏移的逆处理，获得原始数据序列的中值结果x(n)的具体方法为：x(n)＝(xc(n)-n)/2m，其中，xc(n)为步骤5)所述等于(N-1)/2的查找表值的索引地址对应的数据。
一种快速求取中值系统，包括：数据变换模块、数据比较模块、查找表模块；
数据变换模块：接收外部传输的长度为N的原始数据序列，将所述原始数据序列中的数据并行处理，即将原始数据序列的数据分别存储到N个寄存器中。然后进行位移和偏移处理，第n个位移和偏移处理后的数据xb(n)具体为：xb(n)＝x(n)·2m+n，其中，x(n)为原始数据序列的数据，n＝0，1，2，...，N-1，m＝INT{log2(2N-1)}。将所述位移和偏移处理后的数据发送给数据比较模块；接收数据比较模块发送的所述位移和偏移处理后的数据，将该数据进行位移和偏移处理的逆变换，获得原始数据序列的中值结果，向外输出；原始数据序列的中值结果x(n)具体为x(n)＝(xc(n)-n)/2m，其中，xc(n)为所述数据比较模块确定的等于(N-1)/2的查找表的输出值对应的索引地址对应的位移和偏移处理后的数据。
数据比较模块：接收数据变换模块发送的所述位移和偏移处理后的数据，分别将每个寄存器中位移和偏移处理后的数据依次和其余N-1个的数据比较大小，获得每个数据的N-1个大小比较结果的布尔值，每个数据的N-1个大小比较结果的布尔值flag(p,q)的具体方法为：当p＞q时，flag(p,q)＝1；当p≤q时，flag(p,q)＝0，其中p为任意一个存储在寄存器的数据，q为其余存储在N-1个寄存器的数据。同时，将每个数据的N-1个大小比较结果的布尔值进行位拼接，将所述每个数据的位拼接结果作为索引地址输入查找表模块；获得查找表的输出值，将输出值分别与(N-1)/2进行比较，确定等于(N-1)/2的查找表的输出值对应的索引地址；将该索引地址对应的所述位移和偏移处理后的数据发送给数据变换模块；
查找表模块：生成查找表，所述查找表位宽为m、深度为2N-1，m＝INT{log2(2N-1)}；所述查找表的每个地址对应的查找表的值等于该地址中比特位为1的数量；
所述数据变换模块进行位移和偏移处理采用移位器和加法器实现；所述数据比较模块采用比较器实现；所述查找表模块采用存储器实现，用于存储所述生成的查找表。
实施例1
本发明的实现步骤如下：
1、输入长度为N的原始数据序列，并变换处理。
将长度为N的原始数据序列的数据分别通过寄存器缓存，使数据完全同步，然后进行变换处理，使数据互为不相等。如图2所示：序列长度为N的原始数据序列的数据x(n)，经过N-1级寄存器寄存处理后，N个数据处理成完全并行同步，同时对寄存在寄存器中的每个数据进行变换处理，得到新的数据x1(n)＝{x(n),m’d0}+k,(n＝0,1,……,N-1；m＝fix(log2(2*N-1))；k＝0,1,……,N-1)，通过上述处理，保证了寄存在寄存器中的每个数据变量完全不相等。
2、变换数据比较处理。
变换处理完成后，让并行数据x1(n)中各个数据变量相互比较。如图3所示，以每个输入数据为比较基准，得到相应的布尔比较值。特别需要注意的，各个数据变量是同时进行相互比较，以自身为基准同时得到相应的布尔比较值flag(n,m)，其中，(n＝0,1……,N-1；m＝0,1,……,N-2)。
3、比较结果统计和查表。
将并行比较处理后所有的布尔比较值flag(n,m)进行位拼接，其中，(n＝0,1,……,N-1；m＝0,1,……,N-2)。拼接后得到N-2个位宽为N-1的数据sum_flag(n)＝{flag(0,n),flag(1,n),flag(2,n),……,flag(m,n)},其中，(n＝0,1……,N-1；m＝0……,N-2)。如图4所示，利用sum_flag(n)作为输入，分别进行查表得到数值table_value(n),其中，(n＝0,1,……,N-1)。查找表的位宽为m、深度为2N-1、查找表的值等于该地址中比特位为1的数量，m＝INT{log2(2N-1)}；
4、查表结果判断和中值结果输出。如图5所示，将所有查表结果table_value(n)同时与数值(N-1)/2进行比较，若table_value(n)＝(N-1)/2，则该值对应的n即为中值所在原数据序列所在的位置，其中，(n＝0,1,……,N-1)。通过中值所在位置可得到数据长度为N的数据序列的中值median_value＝x1(n)[N+m-1:m]-n,其中，(m＝fix(log2(2*N-1)，n为中值在序列的位置)，将其向外输出。
本发明说明书中未作详细描述的内容属本领域专业技术人员的公知技术。

Claims (11)

1.一种快速求取中值方法，其特征在于，包括步骤如下：
1)将由N个数据组成的原始数据序列的数据分别存储到N个寄存器；
2)对每个寄存器的数据分别进行位移和偏移处理；
3)将每个寄存器中经位移和偏移处理后的数据依次和其余N-1个寄存器中的数据比较大小，获得每个寄存器中的数据对应的N-1个大小比较结果的布尔值；同时，分别将每个寄存器中数据对应的N-1个大小比较结果的布尔值进行位拼接，将所述每个寄存器中数据对应的位拼接结果作为索引地址；
4)生成查找表
所述查找表位宽为m、深度为2N-1，m＝INT{log2(2N-1)}；所述查找表的每个地址对应的查找表的值等于该地址中比特位为1的数量；
5)中值比较
将所述步骤3)获得的每个数据的索引地址分别输入查找表，获得查找表的输出值，将所述输出值分别与(N-1)/2进行比较，确定等于(N-1)/2的查找表的输出值对应输入的索引地址；
6)根据步骤5)确定的索引地址，获得该索引地址对应的存储在寄存器中位移和偏移处理后的数据；
7)将步骤6)获得的位移和偏移处理后的数据进行位移和偏移的逆处理，获得原始数据序列的中值结果，向外输出。
2.根据权利要求1所述的一种快速求取中值方法，其特征在于，所述步骤2)第n个寄存器的数据进行位移和偏移处理后的数据xb(n)，具体为：
xb(n)＝x(n)·2m+n，
其中，x(n)为原始数据，n＝0，1，2，...，N-1，m＝INT{log2(2N-1)}。
3.根据权利要求2所述的一种快速求取中值方法，其特征在于，所述步骤3)比较结果的布尔值flag(p,q)具体为：当p＞q时，flag(p,q)＝1；当p≤q时，flag(p,q)＝0，其中p为任意一个寄存器的数据，q为其余N-1个寄存器的数据中的任意一个。
4.根据权利要求2所述的一种快速求取中值方法，其特征在于，所述步骤7)进行位移和偏移的逆处理，获得原始数据序列的中值结果x(n)的具体方法为：
x(n)＝(xc(n)-n)/2m，
其中，xc(n)为步骤6)所述等于(N-1)/2的查找表值的索引地址对应的存储在寄存器中位移和偏移处理后的数据。
5.一种快速求取中值系统，其特征在于，包括：数据变换模块、数据比较模块、查找表模块；
数据变换模块：接收外部传输的由N个数据组成的原始数据序列，将所述原始数据序列中的数据并行处理，然后进行位移和偏移处理，将经位移和偏移处理后的数据发送给数据比较模块；接收数据比较模块发送的所述经位移和偏移处理后的数据，将该数据进行位移和偏移处理的逆变换，获得原始数据序列的中值结果，向外输出；
数据比较模块：接收数据变换模块发送的所述经位移和偏移处理后的数据，分别将每个位移和偏移处理后的数据依次和其余N-1个的数据比较大小，获得每个数据的N-1个大小比较结果的布尔值，同时，将每个数据的N-1个大小比较结果的布尔值进行位拼接，将所述每个数据的位拼接结果作为索引地址输入查找表模块；获得查找表模块的输出值，将输出值分别与(N-1)/2进行比较，确定等于(N-1)/2的查找表的输出值对应输入的索引地址；将该索引地址对应的所述经位移和偏移处理后的数据发送给数据变换模块；
查找表模块：生成查找表，根据数据比较模块输入的索引地址，输出查找表的输出值。
6.根据权利要求5所述的一种快速求取中值系统，其特征在于，所述数据变换模块将所述原始数据序列中的数据并行处理，具体为：将原始数据序列的N个数据分别存储到N个寄存器中。
7.根据权利要求5所述的一种快速求取中值系统，其特征在于，所述查找表位宽为m、深度为2N-1，m＝INT{log2(2N-1)}；所述查找表的每个地址对应的查找表的值等于该地址中比特位为1的数量。
8.根据权利要求5或6所述的一种快速求取中值系统，其特征在于，所述数据变换模块第n个经位移和偏移处理后的数据xb(n)具体为：
xb(n)＝x(n)·2m+n，
其中，x(n)为原始数据序列的数据，n＝0，1，2，...，N-1，m＝INT{log2(2N-1)}，查找表位宽为m、深度为2N-1，所述查找表的每个地址对应的查找表的值等于该地址中比特位为1的数量。
9.根据权利要求8所述的一种快速求取中值系统，其特征在于，所述数据变换模块进行位移和偏移处理的逆变换，获得原始数据序列的中值结果x(n)的方法，具体为：
x(n)＝(xc(n)-n)/2m，
其中，xc(n)为所述数据比较模块确定的等于(N-1)/2的查找表的输出值对应的索引地址对应的位移和偏移处理后的数据。
10.根据权利要求6所述的一种快速求取中值系统，其特征在于，所述数据比较模块获得每个数据的N-1个大小比较结果的布尔值flag(p,q)的具体方法为：当p＞q时，flag(p,q)＝1；当p≤q时，flag(p,q)＝0，其中p为任意一个存储在寄存器的数据，q为其余存储在N-1个寄存器的数据。
11.根据权利要求10所述的一种快速求取中值系统，其特征在于，所述数据变换模块进行位移和偏移处理采用移位器和加法器实现；所述数据比较模块采用比较器实现；所述查找表模块采用存储器实现，用于存储所述生成的查找表。
CN201811141802.9A 2018-09-28 2018-09-28 一种快速求取中值方法及系统 Active CN109445748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811141802.9A CN109445748B (zh) 2018-09-28 2018-09-28 一种快速求取中值方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811141802.9A CN109445748B (zh) 2018-09-28 2018-09-28 一种快速求取中值方法及系统

Publications (2)

Publication Number Publication Date
CN109445748A CN109445748A (zh) 2019-03-08
CN109445748B true CN109445748B (zh) 2020-07-14

Family

ID=65544650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811141802.9A Active CN109445748B (zh) 2018-09-28 2018-09-28 一种快速求取中值方法及系统

Country Status (1)

Country Link
CN (1) CN109445748B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7609297B2 (en) * 2003-06-25 2009-10-27 Qst Holdings, Inc. Configurable hardware based digital imaging apparatus
US8738678B2 (en) * 2009-10-29 2014-05-27 Raytheon Company Methods and systems for determining an enhanced rank order value of a data set
CN106021185A (zh) * 2016-05-06 2016-10-12 深圳市安智车米汽车信息化有限公司 递推中值滤波计算方法及装置
CN106815801B (zh) * 2016-12-27 2020-05-15 上海集成电路研发中心有限公司 中值滤波器电路结构及中值获取方法
CN108228136B (zh) * 2017-12-08 2021-06-15 上海集成电路研发中心有限公司 基于优化查找表法的对数函数计算的方法及装置

Also Published As

Publication number Publication date
CN109445748A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN108133270B (zh) 卷积神经网络加速方法及装置
JP3228927B2 (ja) プロセッサエレメント、プロセッシングユニット、プロセッサ、及びその演算処理方法
CN108959168B (zh) 基于片上内存的sha512全流水电路及其实现方法
CN103559019A (zh) 一种通用浮点全流水fft运算ip核
US20100011043A1 (en) Fast fourier transform architecture
JPH0514936B2 (zh)
JP2013008270A (ja) 並列演算装置及びマイクロコンピュータ
CN113222129B (zh) 一种基于多级缓存循环利用的卷积运算处理单元及系统
CN109445748B (zh) 一种快速求取中值方法及系统
JP3003467B2 (ja) 演算装置
US20200412479A1 (en) Polar coding system and parallel computation method for polar coding system
RU2666303C1 (ru) Способ и устройство для вычисления хэш-функции
JPH09294054A (ja) 実数値及び複素数値信号サンプルを処理する等価器フィルタ構造
Hong et al. Implementation of FIR filter on FPGA using DAOBC algorithm
CN101452572B (zh) 基于三次平移算法的图像旋转vlsi结构
CN109558638B (zh) Fft处理器
CN107193784B (zh) 高精度低硬件复杂度的sinc插值实现方法及系统
CN102710280B (zh) 可分块而扩展的高速流水线移位解扩方法及装置
CN111221496A (zh) 一种使用fpga实现浮点数据累加的方法
CN112346703B (zh) 一种用于卷积神经网络计算的全局平均池化电路
TWI564735B (zh) 資料分配裝置、訊號處理裝置及其資料分配方法
CN113836481B (zh) 矩阵计算电路、方法、电子设备及计算机可读存储介质
Silviyasara et al. Efficient architecture reverse converter design using Han Carlson structure with carry look ahead adder
CN109743125B (zh) 针对超大带宽无线信道仿真实现精确延时处理的电路结构
WO2021036313A1 (zh) 一种基于乔列斯基分解的矩阵求逆装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant