JP2010182392A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2010182392A JP2010182392A JP2009027656A JP2009027656A JP2010182392A JP 2010182392 A JP2010182392 A JP 2010182392A JP 2009027656 A JP2009027656 A JP 2009027656A JP 2009027656 A JP2009027656 A JP 2009027656A JP 2010182392 A JP2010182392 A JP 2010182392A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- sense amplifier
- amplifier circuit
- memory cell
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dram (AREA)
Abstract
【課題】チップ面積を増やすことなく電源補償容量を確保する。
【解決手段】センスアンプ回路に電源を供給する電源ラインに、動作時の電源補強補償用として、メモリセル部の製造プロセス上必要なダミー配線であるダミーワード線を、電源供給配線として用いる半導体記憶装置。
【選択図】図3
【解決手段】センスアンプ回路に電源を供給する電源ラインに、動作時の電源補強補償用として、メモリセル部の製造プロセス上必要なダミー配線であるダミーワード線を、電源供給配線として用いる半導体記憶装置。
【選択図】図3
Description
本発明は半導体記憶装置に関する。
従来の半導体記憶装置は、センスアンプ回路に電源を供給する電源ラインに電源補償容量を付加しておく構成を有する。この構成では、センスアンプ回路の動作時に必要な電荷を電源補償容量に予め確保しておくことができる。これにより、高速なセンスアンプ回路の動作が可能になる。
特開2008−146771号公報(特許文献1)は、図5に、ダミーワード線WLDDには電圧VPDDを印加する(段落[0058])ことを記載している。
しかしながら、上述した従来の半導体記憶装置では、チップ面積を増やすことなく電源補償容量を確保することはできないという問題があることを本願発明者らは明らかにした。すなわち、上述した従来の半導体記憶装置は、センスアンプ回路に電源を供給する電源ラインに電源補償容量を付加しておく構成であるため、電源補償容量付加のためのチップ面積の増加を余儀なくされる。メモリセルアレイの外部での電源補償容量付加によって電源補償容量を確保する方法は、半導体集積回路における近年の急激な微細化に伴い困難となった。
本発明による半導体記憶装置は、センスアンプ回路に電源を供給する電源ラインに接続されたダミーワード線を備えることを特徴とする。
また、本発明による電源補償容量確保方法は、センスアンプ回路と、該センスアンプ回路に電源を供給する電源ラインと、ダミーワード線を含むメモリセルアレイとを備える半導体記憶装置に適用され、前記センスアンプ回路の電源補償容量を確保するための電源補償容量確保方法において、前記センスアンプ回路に前記電源を供給する前記電源ラインに前記ダミーワード線を接続し、前記ダミーワード線の配線容量を前記センスアンプ回路の電源補償容量として使用することを特徴とする。
本発明によれば、ダミーワード線の配線容量をセンスアンプ回路の電源補償容量として使用することができるので、チップ面積を増やすことなく電源補償容量を確保することができる。すなわち、メモリセルアレイ内のダミーワード線の配線容量をセンスアンプ回路の電源補償容量として使用することができるので、メモリセルアレイの外部での電源補償容量付加は不要となる。従って、電源補償容量付加のためのチップ面積の増加もなくなる。
次に本発明について図面を参照して説明する。
本発明の理解を助けるために、本発明の基となった技術を説明する。
図1を参照すると、本発明の基となった容量補償型センスアンプ回路が示されている。この容量補償型センスアンプ回路は、センスアンプ回路10と、センスアンプ回路10に電源を供給する電源ラインVODLとを有する。
電源ラインVODLには電源電圧発生回路としてのVOD発生回路20が接続されている。VOD発生回路20は、オーバードライブ電圧VODを発生する。VOD発生回路20は、センスアンプ回路10に電源ラインVODLを介してオーバードライブ電圧VODを電源として与える。
センスアンプ回路10は、ビット線BLに接続された増幅回路であるセンスアンプSAを含む。センスアンプSAはビット線BLのデータ(メモリセルのデータ)を増幅するための増幅回路である。図示のセンスアンプSAは、ビット線BLとビット線/BLとからなるビット線対に接続された差動アンプであり、ビット線対(BL及び/BL)の差分を増幅する。
センスアンプ回路10は、制御トランジスタSAP及びSANを更に有する。制御トランジスタSAPは、センスアンプSAと高電源側の電源ラインVODLとの間に接続され、制御トランジスタSANは、センスアンプSAと低電源側のライン(アース)との間に接続されている。制御トランジスタSAP及びSANは、センスアンプSAが活性化されるときのみに、電源をセンスアンプSAに供給するトランジスタである。
この容量補償型センスアンプ回路は、センスアンプ回路10に電源を供給する電源ラインVODLに電源補償容量11を付加しておく構成を有する。この構成では、センスアンプ回路10の動作時に必要な電荷を電源補償容量11に予め確保しておくことができる。これにより、高速なセンスアンプ回路10の動作が可能になる。
しかし、この電源補償容量確保方法では、電源補償容量11付加のための半導体チップ面積の増加を余儀なくされる。
図2を参照すると、本発明の基となった6F2構造のメモリセルアレイ30が示されている。このメモリセルアレイ30は、6F2タイプのメモリセル(後に詳述する)を含む。このメモリセルアレイ30においては、図示のとおり、ワード線WLとは別に形状ダミーワード線(単にダミーワード線とも呼ぶ)DWLが存在する。ワード線WL及びダミーワード線DWLのうち、3本に1本の割合でダミーワード線DWLが存在する。
プロセスは繰り返しのパターンに強く、繰り返しのパターンを崩さない為に、形状ダミーワード線DWLを設け、プロセス上のバラつきを抑えている。
一般に、ダミーワード線DWLは、図示のとおり、VKKにて表された電圧に常時保持されている。この電圧VKKは、ワード線WLのスタンバイレベルに相当する。
例えば、電圧VKKは−0.40[V]である。なお、VDDは、例えば、1.8[V]であるので、VKKは、約(VDD×(−0.2))である。
図3を参照すると、本発明の第1の実施例による半導体記憶装置が示されている。この半導体記憶装置は、例えばDRAM(Dynamic Random Access Memory)である。この半導体記憶装置は、図1及び図2と同様の参照符号で示された同様の部分を含む。
この半導体記憶装置は、センスアンプ回路10に電源を供給する電源ラインVODLに接続されたダミーワード線DWLを備えている。すなわち、センスアンプ回路10に電源を供給する電源ラインVODLには、メモリセルアレイ30のダミーワード線DWLも接続されている。電源ラインVODLには電源補償容量11(図1)は接続されていない。
この半導体記憶装置において、電源ラインVODLには電源電圧発生回路としてのVOD発生回路20が接続されている。VOD発生回路20は、VDDとVSとを電源電圧とし、オーバードライブ電圧VODを発生する。VOD発生回路20は、例えばカレントミラー回路を使用したタイプのものである。VOD発生回路20は、センスアンプ回路10に電源ラインVODLを介してオーバードライブ電圧VODを電源として与えると共に、形状ダミーワード線DWLに電源ラインVODLを介してオーバードライブ電圧VODを与える。
このオーバードライブ電圧VODは、例えば、1.40[V]である。なお、VDDは、例えば、1.8[V]であるので、VODは、約(VDD×0.8)である。
図4を参照すると、図3に示した半導体記憶装置の全体が示されている。ここで、図4を参照して、メモリセルアレイ30のメモリセルの基本構造について簡単に説明しておく。メモリセルアレイ30の各メモリセルは一つのトランジスタTrと一つの容量Cとから構成され、各メモリセルは容量Cに蓄えられた電荷をデータとする。各メモリセルのトランジスタTrのゲートGはワード線WLに接続されている。各メモリセルのトランジスタTrのソースSは容量Cに接続されている。各メモリセルのトランジスタTrのドレインDはビット線BLに接続されている。
図3に戻って、6F2構造のメモリセルアレイ30における6F2タイプのメモリセルについて説明する。ここで、Fは設計ルール(Design rule)を示している。6F2タイプのメモリセルは、セル面積6F2を有するものである。6F2タイプのメモリセルは、セルユニット(F×F=F2)の6倍の面積を有する。
メモリセルは、上述のとおり、一つのトランジスタTrと一つの容量Cとから構成される。各メモリセルのトランジスタTrのゲートGは、図3においては×印にて示され、ワード線WLに接続されている。ワード線WLはサブワードドライバSWDに接続されている。
各メモリセルのトランジスタTrのドレインDは、図3においては○印にて示され、ビット線BLに接続されている。ここで注意すべきは、互いにビット線方向において隣接する2つのメモリセルのトランジスタTrのドレインDは互いに接続されていること、及びその接続点が○印にて示されていることである。換言すれば、互いにビット線方向において隣接する2つのメモリセルのトランジスタTrのドレインDは、共通に、図中○印にて示され、ビット線BLに接続されている。
この6F2タイプのメモリセルを有するメモリセルアレイ30には、上述したように、繰り返しパターンを崩さないための形状ダミーワード線DWLが存在する。ワード線WL及びダミーワード線DWLのうち、3本に1本の割合でダミーワード線DWLが存在する。
形状ダミーワード線DWLには、電源ラインVODLを介してオーバードライブ電圧VODをVKK(図2)の代りに印加される(形状ダミーワード線DWLは、図2では、スタンバイレベルとしてVKKに常時固定されていた)。形状ダミーWLは、DRAM動作には影響を及ぼさないため、スタンバイレベルにはどの電圧を印加しても問題はない。そのため、形状ダミーワード線DWLを含むメモリセルアレイ構造のDRAMにおいて、形状ダミーワード線DWLにオーバードライブ電圧VODを印加することにより、形状ダミーワード線DWLの配線容量をセンスアンプ回路10の電源補償容量として使用することが可能となる。
上述した構成により、メモリセルアレイ30のダミーワード線DWLの配線容量をセンスアンプ回路10の電源補償容量として使用する。すなわち、6F2タイプのメモリセルを有するメモリセルアレイ30の形状ダミーワード線DWLの配線容量をセンスアンプ回路10の電源補償容量として使用する。繰り返しパターンを崩さないための形状ダミーワード線DWLの配線容量をセンスアンプ回路10の電源補償容量として使用する。
このようにして、チップ面積を増やすことなく電源補償容量を確保できる。
また、メモリセルアレイ30全域に均等に電源補償容量を確保できる。
次に、図4を参照して、本実施例による半導体記憶装置の全体構成を説明する。図4に図示の半導体記憶装置は、図1、図2、及び図3と同様の参照符号で示された同様の部分を含む。
すなわち、本半導体記憶装置は、メモリセルアレイ30と、センスアンプ回路10と、Xデコーダ40と、Yデコーダ50と、VOD発生回路20とを有する。センスアンプ10、Xデコーダ40、Yデコーダ50、及びVOD発生回路20は、メモリセルアレイ30の周辺に配置されている。更に、本半導体記憶装置は、制御信号用のアドレスバッファ60及びコマンドバッファ&デコーダ70と、データ回路80とを有する。
上述のとおり、メモリセルアレイ30の各メモリセルは一つのトランジスタTrと一つの容量Cとから構成され、各メモリセルは容量Cに蓄えられた電荷をデータとする。
メモリセルアレイ30のメモリセルからのデータの読み出し動作は以下のように行われる。Xデコーダ40によりメモリセルのワード線WLが活性化され、メモリセルのデータはビット線BLを介してセンスアンプ10に与えられる。メモリセルのデータはセンスアンプ回路10により増幅される。Yデコーダ50で選択されたセンスアンプ回路10のセンスアンプSA(図3)のデータがデータ回路80から読み出される。
メモリセルアレイ30のメモリセルへのデータの書き込み動作は以下のように行われる。Xデコーダ40によりメモリセルのワード線WLが活性化されると共に、外部からのデータがデータ回路80にラッチされる。データはYデコーダ50で選択されたセンスアンプ回路10のセンスアンプSA及びビット線BLを経由してメモリセルに書き込まれる。
ここで、図4を参照して、第1の実施例による半導体記憶装置の特徴をまとめておく。第1の実施例による半導体記憶装置は、図3を用いて説明した6F2構造のメモリセルアレイ30を備えている。メモリセルアレイ30は、センスアンプ回路10に電源を供給する電源ラインVODLに接続されたダミーワード線DWLを含む。
メモリセルアレイ30は、ワード線WLと、ビット線BLと、ワード線WL及びビット線BLに接続されたメモリセル(Tr及びCからなる)とを、更に含む。
6F2構造のメモリセルアレイ30においては、ワード線WL及びダミーワード線DWLのうち、3本に1本の割合でダミーワード線DWLを含む。
センスアンプ回路10は、ビット線BLに接続された増幅回路(図3のセンスアンプSA)を含む。
この構造において、電源ラインVODLに接続されたダミーワード線DWLの配線容量をセンスアンプ回路10の電源補償容量として使用する。
第1の実施例による半導体記憶装置は、電源電圧発生回路としてのVOD発生回路20を更に備える。電源電圧発生回路としてのVOD発生回路20は、電源ラインVODLに接続され、センスアンプ回路10に電源ラインVODLを介して前記電源を供給する。
VOD発生回路20は、センスアンプ回路10に電源ラインVODLを介してオーバードライブ電圧VODを前記電源として与える回路である。
ここで、図4を参照して、本発明の電源補償容量確保方法を説明する。本発明の電源補償容量確保方法は、センスアンプ回路10と、センスアンプ回路10に電源を供給する電源ラインVODLと、ダミーワード線DWLを含むメモリセルアレイ30とを備える半導体記憶装置に適用され、センスアンプ回路10の電源補償容量を確保するための電源補償容量確保方法である。本発明の電源補償容量確保方法は、センスアンプ回路10に前記電源を供給する電源ラインVODLにダミーワード線DWLを接続し、ダミーワード線DWLの配線容量をセンスアンプ回路10の電源補償容量として使用することを特徴とする。この際、センスアンプ回路10に電源ラインVODLを介してオーバードライブ電圧VODを前記電源として与える。
図5を参照すると、本発明の第2の実施例による半導体記憶装置が示されている。図6には、図5に示した半導体記憶装置の一部300が示されている。この半導体記憶装置は、例えば、DRAMであって、図1、図2、図3、及び図4と同様の参照符号で示された同様の部分を含む。
図5において、この半導体記憶装置では、図4の6F2構造のメモリセルアレイ30が2つに分割されて、第1及び第2のバンク30−1及び30−2となっている。更に、図5の半導体記憶装置では、図4のYデコーダ50が第1及び第2のYデコーダ(YDEC)50−1及び50−2に分割されている。第1及び第2のYデコーダ(YDEC)50−1及び50−2は、第1及び第2のバンク30−1及び30−2にそれぞれ接続され、第1及び第2のバンク30−1及び30−2によってそれぞれ使用される。Xデコーダ(XDEC)40は、第1及び第2のバンク30−1及び30−2に接続され、第1及び第2のバンク30−1及び30−2によって共通に使用される。この半導体記憶装置はVOD発生回路20を有する。
第1及び第2のバンク30−1及び30−2は、更に多数のメモリマット(互いに同一の内部構造を有する)に分割されている。第1のバンク30−1中における3つのメモリマットを含む部分300が図6に示されている。
図6において、前述の部分300は、メモリマットMAT0、MAT1、及びMAT2と、メモリマット間に配置されたセンスアンプ回路10を含んでいる。例えば、図中、メモリマットMAT0の左に位置するセンスアンプ回路(EVEN)10は、メモリマットMAT0の詳細図における偶数番ビット線BL0、BL2、BL4、BL6に接続されている。メモリマットMAT0の図中右に位置するセンスアンプ回路(ODD)10は、メモリマットMAT0の詳細図における奇数番ビット線/BL1、/BL3、/BL5、/BL7に接続されている。メモリマットMAT0の図中右に位置するセンスアンプ回路(ODD)は、また、メモリマットMAT1の奇数番ビット線にも接続されている。他のセンスアンプ回路(EVEN)10及び他のセンスアンプ回路(ODD)10も同様にメモリマットのビット線に接続される。
図6に示したメモリマットMAT0の詳細図から明らかなように、メモリマットMAT0において両端部(ダミーセル部分)を除いたメモリセル部分301には、メモリセルMCELL(のゲート)が接続されたワード線WLを2本、間に挟んで、ダミーワード線DWLが存在する。すなわち、6F2構造のメモリセルアレイ30においては、各メモリマットの両端部を除いたメモリセル部分301には、ワード線WL及びダミーワード線DWLのうち、3本に1本の割合でダミーワード線DWLが存在する。
図5において、VOD発生回路20は、第1及び第2のバンク30‐1及び30−2内の各センスアンプ回路10(図6)に電源ライン(図4に示したVODLと同様の電源ライン)を介してオーバードライブ電圧VODを電源として与える。同時に、VOD発生回路20は、第1及び第2のバンク30‐1及び30−2内の各メモリマットMATのメモリセル部分301のダミーワード線DWLに前記電源ライン(図4に示したVODLと同様の電源ライン)を介してオーバードライブ電圧VODを与える。
本発明は、メモリセルアレイが6F2構造のメモリセルアレイ以外のメモリセルアレイであっても、そのメモリセルアレイが形状ダミーワード線を有するものであれば、適用できる。
10 センスアンプ回路
11 電源補償容量
20 VOD発生回路
30 メモリセルアレイ
40 Xデコーダ
50 Yデコーダ
50−1及び50−2 第1及び第2のYデコーダ
60 アドレスバッファ
70 コマンドバッファ&デコーダ
80 データ回路
30−1及び30−2 第1及び第2のバンク
301 メモリセル部分
VODL 電源ライン
VOD オーバードライブ電圧
DWL ダミーワード線
WL ワード線
BL ビット線
/BL ビット線
SA センスアンプ
SAP及びSAN 制御トランジスタ
SWD サブワードドライバ
MAT0、MAT1、及びMAT2 メモリマット
11 電源補償容量
20 VOD発生回路
30 メモリセルアレイ
40 Xデコーダ
50 Yデコーダ
50−1及び50−2 第1及び第2のYデコーダ
60 アドレスバッファ
70 コマンドバッファ&デコーダ
80 データ回路
30−1及び30−2 第1及び第2のバンク
301 メモリセル部分
VODL 電源ライン
VOD オーバードライブ電圧
DWL ダミーワード線
WL ワード線
BL ビット線
/BL ビット線
SA センスアンプ
SAP及びSAN 制御トランジスタ
SWD サブワードドライバ
MAT0、MAT1、及びMAT2 メモリマット
Claims (12)
- センスアンプ回路に電源を供給する電源ラインに接続されたダミーワード線を備えることを特徴とする半導体記憶装置。
- 請求項1に記載の半導体記憶装置において、前記ダミーワード線の配線容量を前記センスアンプ回路の電源補償容量として使用することを特徴とする半導体記憶装置。
- 請求項2に記載の半導体記憶装置において、前記電源ラインに接続され、前記センスアンプ回路に該電源ラインを介して前記電源を供給する電源電圧発生回路を更に備えることを特徴とする半導体記憶装置。
- 請求項3に記載の半導体記憶装置において、前記電源電圧発生回路は、前記センスアンプ回路に前記電源ラインを介してオーバードライブ電圧を前記電源として与えるVOD発生回路であることを特徴とする半導体記憶装置。
- 請求項1に記載の半導体記憶装置において、メモリセルアレイを備え、該メモリセルアレイは前記ダミーワード線を含むことを特徴とする半導体記憶装置。
- 請求項5に記載の半導体記憶装置において、前記メモリセルアレイは、ワード線と、ビット線と、前記ワード線及び前記ビット線に接続されたメモリセルとを、更に含むことを特徴とする半導体記憶装置。
- 請求項6に記載の半導体記憶装置において、前記センスアンプ回路は、前記ビット線に接続された増幅回路を含むことを特徴とする半導体記憶装置。
- 請求項7に記載の半導体記憶装置において、前記ダミーワード線の配線容量を前記センスアンプ回路の電源補償容量として使用することを特徴とする半導体記憶装置。
- 請求項8に記載の半導体記憶装置において、前記電源ラインに接続され、前記センスアンプ回路に該電源ラインを介して前記電源を供給する電源電圧発生回路を更に備えることを特徴とする半導体記憶装置。
- 請求項9に記載の半導体記憶装置において、前記電源電圧発生回路は、前記センスアンプ回路に前記電源ラインを介してオーバードライブ電圧を前記電源として与えるVOD発生回路であることを特徴とする半導体記憶装置。
- センスアンプ回路と、該センスアンプ回路に電源を供給する電源ラインと、ダミーワード線を含むメモリセルアレイとを備える半導体記憶装置に適用され、前記センスアンプ回路の電源補償容量を確保するための電源補償容量確保方法において、
前記センスアンプ回路に前記電源を供給する前記電源ラインに前記ダミーワード線を接続し、前記ダミーワード線の配線容量を前記センスアンプ回路の電源補償容量として使用することを特徴とする電源補償容量確保方法。 - 請求項11に記載の電源補償容量確保方法において、前記センスアンプ回路に前記電源ラインを介してオーバードライブ電圧を前記電源として与えることを特徴とする電源補償容量確保方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009027656A JP2010182392A (ja) | 2009-02-09 | 2009-02-09 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009027656A JP2010182392A (ja) | 2009-02-09 | 2009-02-09 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010182392A true JP2010182392A (ja) | 2010-08-19 |
Family
ID=42763862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009027656A Withdrawn JP2010182392A (ja) | 2009-02-09 | 2009-02-09 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010182392A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8830773B2 (en) | 2011-03-15 | 2014-09-09 | Ps4 Luxco S.A.R.L. | Semiconductor device having compensation capacitance |
-
2009
- 2009-02-09 JP JP2009027656A patent/JP2010182392A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8830773B2 (en) | 2011-03-15 | 2014-09-09 | Ps4 Luxco S.A.R.L. | Semiconductor device having compensation capacitance |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5068035B2 (ja) | 半導体記憶装置 | |
US7251176B2 (en) | Semiconductor memory device | |
US6535451B2 (en) | Semiconductor memory | |
JP4574136B2 (ja) | 半導体集積回路装置 | |
JP2010009667A (ja) | 半導体記憶装置 | |
US6456521B1 (en) | Hierarchical bitline DRAM architecture system | |
JP2011014754A (ja) | 半導体集積回路装置 | |
KR20160069705A (ko) | 반도체 장치 | |
US8976563B2 (en) | Semiconductor memory device | |
WO2014080756A1 (ja) | 半導体装置 | |
JP5665266B2 (ja) | 半導体記憶装置 | |
KR102381341B1 (ko) | 반도체 메모리 장치에서의 비트라인 센스 앰프의 레이아웃 구조 | |
JP2012099195A (ja) | 半導体装置 | |
US9053760B2 (en) | Semiconductor device including a sense amplifier | |
JP2011118975A (ja) | 半導体記憶装置 | |
JP6029434B2 (ja) | 半導体記憶装置 | |
KR20040055142A (ko) | Dram 셀 어레이 구조 | |
KR100843706B1 (ko) | 반도체 메모리 장치 및 이 장치의 동작 방법 | |
JP2010182392A (ja) | 半導体記憶装置 | |
JP2010108549A (ja) | 半導体記憶装置 | |
US20100103758A1 (en) | Semiconductor memory device having sense amplifier | |
JP2008191444A (ja) | 表示ドライバic | |
JP2010153032A (ja) | 半導体記憶装置 | |
KR100395876B1 (ko) | 디램 장치의 접지 전압 공급 라인 구조 | |
JP2006216693A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120501 |