JP2010175746A - アレイ導波路格子チップおよび平面光波回路 - Google Patents

Abstract

【課題】中心波長の偏波依存性ＰＤλを大幅に抑制しかつ歩留まりを向上させたアレイ導波路格子チップおよび平面光波回路を提供する。
【解決手段】アレイ導波路格子チップ１０では、入力導波路３１_１〜３１_３と出力導波路３３_１〜３３_ｎとをそれぞれ有するＡＷＧ回路３０、４０が１チップに２回路形成されている。ＡＷＧ回路３０，４０それぞれの中心波長の偏波依存性ＰＤλが異なっている。ＡＷＧ回路３０におけるアレイ導波路３５の各導波路３５ａの幅とＡＷＧ回路４０におけるアレイ導波路４５の各導波路４５ａの幅とを異ならせることにより、１チップに、中心波長の偏波依存性ＰＤλの分布が２つできる。ＡＷＧ回路３０，４０のいずれか一方の中心波長の偏波依存性ＰＤλが許容値以下であれば、アレイ導波路格子チップ１０が合格品となる。合格品となる割合が高くなり、歩留まりが向上する。
【選択図】図１

Description

本発明は、アレイ導波路格子チップ、および、アレイ導波路格子チップに切断される前の平面光波回路に関する。

一般に、シリコン基板などの基板上に光導波路が形成された平面光波回路（ＰＬＣ: Planer Lightwave Circuit)であるアレイ導波路格子（ＡＷＧ: Arrayed Waveguide Grating）は、偏波依存性ＰＤλを有している。図１１は一般的なガウス型ＡＷＧ（ＡＷＧ: Arrayed Waveguide Grating）の透過スペクトルを、図１２は一般的なフラット型ＡＷＧの透過スペクトルをそれぞれ示している。図１１では、ガウス型ＡＷＧの中心波長の偏波依存性ＰＤλと偏波依存損失（ＰＤＬ：Polarization Dependent Loss）とが示されている。図１２では、フラット型ＡＷＧの中心波長の偏波依存性ＰＤλが示されている。ここで偏波依存性ＰＤλは、水平偏波であるＴＥ波（Transverse Electric Wave）の中心波長と垂直偏波であるＴＭ波（Transverse Magnetic Wave）の中心波長との差（乖離量）、つまり、偏波乖離量（ＰＤf：Polarization Dependent frequency）である。

従来、アレイ導波路格子（ＡＷＧ）の中心波長の偏波依存性ＰＤλを補償するために、次のような技術がある（例えば、特許文献１参照）。

（１）アレイ導波路の中心に１／２波長板を挿入する技術。
（２）オーバークラッド膜のドーパントを増加させ、ベース基板であるシリコン（Ｓｉ）基板との熱膨張率整合を取る方法。

（３）導波路複屈折が面内分布を有する場合においても、ＡＷＧの偏波依存性を解消することができるようにした技術（例えば、特許文献２参照）。この従来技術に開示されたＡＷＧでは、複数の長さの異なる光導波路（ＡＷＧのアレイ導波路）の各々の長手方向に平均したコア幅が互いに異なっており、且つコアの直下の下部クラッドがコア幅と同じ幅でリッジ形状を有していることで、偏波無依存性を得るようにしている。

２６１４３６５号公報 特開２００５-４９６３４号公報

しかしながら、上記従来技術（１）に関しては、どのような偏波依存性ＰＤλであろうが偏波依存性を補償できる反面、１／２波長板自体のコストアップや１／２波長板の挿入のための工程増加によるコストアップの問題がある。上記従来技術（２）では、コストアップの問題はないが、製造プロセスのバラツキにより偏波依存性ＰＤλの値がふらつき、歩留まりを低下させてしまう問題がある。また、上記従来技術（３）では、製造プロセスのバラツキにより偏波依存性ＰＤλの値がふらつき、中心波長の偏波依存性ＰＤλを大幅に抑制するのが難しく、歩留まりを低下させてしまう問題がある。
本発明は、このような従来の問題点に鑑みて為されたもので、その目的は、中心波長の偏波依存性ＰＤλを大幅に抑制しかつ歩留まりを向上させたアレイ導波路格子チップおよび平面光波回路を提供することにある。

上記課題を解決するために、請求項１に記載の発明に係るアレイ導波路格子チップは、少なくとも１本以上の入力導波路と、該入力導波路に接続された第１のスラブ導波路と、複数本の出力導波路と、該出力導波路が接続された第２のスラブ導波路と、前記第１のスラブ導波路と前記第２のスラブ導波路との間に接続されたアレイ導波路とをそれぞれ備えたアレイ導波路格子の回路であるＡＷＧ回路が１チップに２回路以上形成されており、複数の前記ＡＷＧ回路それぞれの中心波長の偏波依存性ＰＤλが異なっていることを特徴とする。

この構成によれば、１チップに、つまり、一つのアレイ導波路格子チップに中心波長の偏波依存性ＰＤλの分布が複数できる。複数のＡＷＧ回路の一つの中心波長の偏波依存性ＰＤλが許容値以下であれば、そのアレイ導波路格子チップが合格品となる。これにより、１チップに一つのＡＷＧ回路のみが形成される従来のアレイ導波路格子チップと比べて、ＡＷＧ回路の中心波長の偏波依存性ＰＤλを大幅に抑制することができると共に、アレイ導波路格子チップが合格品となる割合が高くなり、歩留まりが向上する。従って、中心波長の偏波依存性ＰＤλを大幅に抑制しかつ歩留まりを向上させたアレイ導波路格子チップを作製することができる。

請求項２に記載の発明に係るアレイ導波路格子チップは、前記複数のＡＷＧ回路それぞれの中心波長の偏波依存性ＰＤλの差が２０ｐｍ以下であることを特徴とする。
請求項３に記載の発明に係るアレイ導波路格子チップは、前記複数のＡＷＧ回路それぞれの前記アレイ導波路の幅が異なることを特徴とする。この構成によれば、複数のＡＷＧ回路それぞれのアレイ導波路の幅、つまり多数本の長さの異なる導波路をそれぞれ含むアレイ導波路の各導波路の幅を変えることにより、偏波依存性ＰＤλの値を変化させることが可能になる。

請求項４に記載の発明に係るアレイ導波路格子チップは、前記複数のＡＷＧ回路それぞれの前記アレイ導波路の深さが異なることを特徴とする。この構成によれば、複数のＡＷＧ回路それぞれのアレイ導波路の深さを変えることにより、偏波依存性ＰＤλの値を変化させることが可能になる。ここで、「アレイ導波路の深さ」は、アレイ導波路を構成する多数の導波路それぞれの深さ（各導波路を構成するコアのオーバーエッチング量）である。

請求項５に記載の発明に係るアレイ導波路格子チップは、前記複数のＡＷＧ回路は、該ＡＷＧ回路の一部が互いに重なるように形成されていることを特徴とする。この構成によれば、一つの平面光波回路から切断して作製することができるアレイ導波路格子チップのチップ数、つまり、１基板当たりのチップ数を増やすことができる。このように、一つの平面光波回路から、アレイ導波路格子チップの多数個取りが可能になり、製造コストを低減することができる。

請求項６に記載の発明に係るアレイ導波路格子チップは、前記複数のＡＷＧ回路は、各ＡＷＧ回路が同じ向きになりかつＶ字形ＡＷＧ回路の内側にできる空間を利用して互いに重ならないようにずらして形成されていることを特徴とする。この構成によれば、一つの平面光波回路から、アレイ導波路格子チップの多数個取りが可能になり、製造コストを低減することができる。

請求項７に記載の発明に係る平面光波回路は、基板上にコアとクラッドからなる光導波路が形成され、複数のアレイ導波路格子チップがチップ毎に切断される前の平面光波回路であって、前記基板上の複数の領域には、少なくとも１本以上の入力導波路と、該入力導波路に接続された第１のスラブ導波路と、複数本の出力導波路と、該出力導波路が接続された第２のスラブ導波路と、前記第１のスラブ導波路と前記第２のスラブ導波路との間に接続されたアレイ導波路とをそれぞれ備えた複数のＡＷＧ回路がそれぞれ形成されており、前記複数の領域にそれぞれ形成された前記複数のＡＷＧ回路それぞれの中心波長の偏波依存性ＰＤλが互いに異なっていることを特徴とする。この構成によれば、１チップに一つのＡＷＧ回路のみが形成される従来のアレイ導波路格子チップと比べて、ＡＷＧ回路の中心波長の偏波依存性ＰＤλを大幅に抑制することができると共に、アレイ導波路格子チップが合格品となる割合が高くなり、歩留まりが向上する。従って、中心波長の偏波依存性ＰＤλを大幅に抑制しかつ歩留まりを向上させた平面光波回路を作製することができる。

請求項８に記載の発明に係る平面光波回路は、前記複数の領域にそれぞれ形成された前記複数のＡＷＧ回路は、該ＡＷＧ回路の一部が互いに重なるように形成されていることを特徴とする。この構成によれば、一つの平面光波回路から切断して作製することができるアレイ導波路格子チップのチップ数、つまり、１基板当たりのチップ数を増やすことができる。このように、一つの平面光波回路から、アレイ導波路格子チップの多数個取りが可能になり、製造コストを低減することができる。

請求項９に記載の発明に係る平面光波回路は、前記複数の領域にそれぞれ形成された前記複数のＡＷＧ回路は、３つのＡＷＧ回路を一組とし、各組の前記３つのＡＷＧ回路は、各ＡＷＧ回路が同じ向きになりかつＶ字形ＡＷＧ回路の内側にできる空間を利用して互いに重ならないようにずらして形成されていることを特徴とする。この構成によれば、一つの平面光波回路から切断して作製することができるアレイ導波路格子チップのチップ数、つまり、１基板当たりのチップ数を増やすことができる。このように、一つの平面光波回路から、アレイ導波路格子チップの多数個取りが可能になり、製造コストを低減することができる。

本発明によれば、中心波長の偏波依存性ＰＤλを大幅に抑制しかつ歩留まりを向上させたアレイ導波路格子および平面光波回路チップを作製することができる。

本発明の第１実施形態に係るアレイ導波路格子チップの概略構成を示す平面図。 図１に示すアレイ導波路格子チップに切断される前の平面光波回路の一例を示す平面図。 偏波依存性ＰＤλのアレイ導波路幅依存性を示すグラフ。 一つのアレイ導波路格子チップで得られる２つの中心波長の偏波依存性ＰＤλの分布を模式的に示す図。 実施例１に係るアレイ導波路格子チップにおける中心波長の偏波依存性ＰＤλの分布を示すグラフ。 比較例に係るアレイ導波路格子チップにおける中心波長の偏波依存性ＰＤλの分布を示すグラフ。 本発明の第２実施形態に係るアレイ導波路格子チップの概略構成を示す平面図。 図７に示すアレイ導波路格子チップに切断される前の平面光波回路の一例を示す平面図。 本発明の第３実施形態に係るアレイ導波路格子チップの一部を示す断面図。 偏波依存性ＰＤλのアレイ導波路深さ依存性を示すグラフ。 一般的なガウス型ＡＷＧの透過スペクトルを示す説明図。 一般的なフラット型ＡＷＧの透過スペクトルを示す説明図。

次に、本発明を具体化した各実施形態を図面に基づいて説明する。なお、各実施形態の説明において、同様の部位には同一の符号を付して重複した説明を省略する。

（第１実施形態）
図１は本発明の第１実施形態に係るアレイ導波路格子チップ１０の概略構成を示す平面図である。図２は図１に示すアレイ導波路格子チップ１０に切断される前の平面光波回路２０の一例を示す平面図である。

図１に示すアレイ導波路格子チップ１０は、図２に示す平面光波回路２０を所定の位置で切断して得られた１チップのアレイ導波路格子チップである。このアレイ導波路格子チップ１０の特徴は次の構成にある。

（１）少なくとも１本以上（本例では３本）の入力導波路と複数本（ｎ本）の出力導波路とをそれぞれ有するアレイ導波路格子（ＡＷＧ）の回路であるＡＷＧ回路３０、４０が１チップ（一つのアレイ導波路格子チップ１０）に２回路形成されている。

（２）ＡＷＧ回路３０，４０それぞれの中心波長の偏波依存性ＰＤλが異なっている。
アレイ導波路格子チップ１０のＡＷＧ回路３０，４０は、石英基板或いはシリコン基板などの図示を省略した基板上に、光ファイバ製造技術と半導体微細加工技術を組み合わせてコアとクラッドからなる光導波路が形成された平面光波回路（ＰＬＣ)である。

ＡＷＧ回路３０は、図１に示すように、３本の入力導波路３１_１〜３１_３と、入力導波路３１_１〜３１_３に接続された第１のスラブ導波路３２と、複数本（ｎ本）の出力導波路３３_１〜３３_ｎと、出力導波路が接続された第２のスラブ導波路３４と、第１のスラブ導波路３２と第２のスラブ導波路３４との間に接続されたアレイ導波路３５と、を備えている。ＡＷＧ回路３０の入力導波路は、３本に限らず、少なくとも１本以上あれば良い。

ＡＷＧ回路４０は、図１に示すように、３本の入力導波路４１_１〜４１_３と、入力導波路４１_１〜４１_３に接続された第１のスラブ導波路４２と、複数本（ｎ本）の出力導波路４３_１〜４３_ｎと、出力導波路が接続された第２のスラブ導波路４４と、入力スラブ導波路４２と出力スラブ導波路４４との間に接続されたアレイ導波路４５と、を備えている。ＡＷＧ回路４０の入力導波路は、３本に限らず、少なくとも１本以上あれば良い。

このアレイ導波路格子チップ１０では、以下の特性を利用して、ＡＷＧ回路３０，４０それぞれの中心波長の偏波依存性ＰＤλを異ならせている。その特性は、ＡＷＧ回路におけるアレイ導波路の幅により、つまり多数本の長さの異なる導波路３５ａ，４５ａをそれぞれ含むアレイ導波路３５，４５の各導波路３５ａ，４５ａの幅を変えることにより、偏波依存性ＰＤλの値を変化させることが可能であるという特性（図３参照）である。

このように、第１実施形態に係るアレイ導波路格子チップ１０では、ＡＷＧ回路３０におけるアレイ導波路３５の各導波路３５ａの幅とＡＷＧ回路４０におけるアレイ導波路４５の各導波路４５ａの幅とを異ならせることにより、１チップに、つまり、一つのアレイ導波路格子チップ１０に中心波長の偏波依存性ＰＤλの分布が２つできるようにしている。なお、本実施形態では、ＡＷＧ回路３０におけるアレイ導波路３５の各導波路３５ａの幅は同じであり、かつ、ＡＷＧ回路４０におけるアレイ導波路４５の各導波路４５ａの幅も同じである。

図３は、偏波依存性ＰＤλのアレイ導波路幅依存性を示している。つまり、図３は、多数本の導波路をそれぞれ含むアレイ導波路３５，４５の各導波路３５ａ，４５ａの幅を変化させたときの偏波依存性ＰＤλの変化を示している。また、図４は、一つのアレイ導波路格子チップ１０で得られる２つの中心波長の偏波依存性ＰＤλの分布を模式的に示している。図４において、曲線５１はＡＷＧ回路３０の中心波長の偏波依存性ＰＤλの分布を、曲線５２はＡＷＧ回路４０の中心波長の偏波依存性ＰＤλの分布をそれぞれ示している。

図１に示すアレイ導波路格子チップ１０において、２つのＡＷＧ回路３０，４０それぞれの中心波長の偏波依存性ＰＤλの差が２０ｐｍ（０．０２０ｎｍ）以下であるのが望ましい。その理由は、中心波長の偏波依存性ＰＤλの差が２０ｐｍを越えると、各ＡＷＧ回路３０，４０の中心波長の偏波依存性ＰＤλ（図１３および図１４参照）を許容値（例えば２０ｐｍ）以下にするのが難しくなるからである。

図１に示すアレイ導波路格子チップ１０は、次のようにして作製される。
まず、図２に示すように、石英基板或いはシリコン基板などの基板２１上に、光ファイバ製造技術と半導体微細加工技術を組み合わせて、コアとクラッドからなる光導波路をそれぞれ含む２つのＡＷＧ回路３０，４０を１組とする４組の回路（４チップ分の回路）を有する平面光波回路２０を形成する。

次に、図２に示す平面光波回路２０を作製した後、この平面光波回路２０を所定の位置で、つまり切断線２２〜２７に沿って切断することにより、複数個の（本例では４つの）アレイ導波路格子チップ１０を作製する。

図２に示す平面光波回路２０では、４チップ分のアレイ導波路格子チップ１０を作製できるようになっている。つまり、基板２１上の複数の（４つの）領域には、２つのＡＷＧ回路３０，４０がそれぞれ形成されている。また、４つの領域それぞれには、２つのＡＷＧ回路３０，４０は、ＡＷＧ回路の一部が互いに重なるように形成されている。具体的には、図１に示すように、２つのＡＷＧ回路３０，４０は、その一方のＡＷＧ回路３０の第１のスラブ導波路３２の一部とその他方のＡＷＧ回路４０の第２のスラブ導波路４４の一部とが重なりかつＡＷＧ回路３０の第２のスラブ導波路３４の一部とＡＷＧ回路４０の第１のスラブ導波路４２の一部とが重なるように形成されている。

また、図２に示す平面光波回路２０では、２つのＡＷＧ回路３０，４０を一組とする４組の回路を含み、４組の回路のうちの２組（図２の左側にある２組）は、入力導波路の端部と出力導波路の端部とが連続するようにそれぞれ一列に形成されており、かつ、残りの２組（図２の右側にある２組）は、入力導波路の端部と出力導波路の端部とが連続するようにそれぞれ一列に形成されている。

このような構成を有する第１実施形態によれば、以下の作用効果を奏する。
（１）３本の入力導波路３１_１〜３１_３と複数本（ｎ本）の出力導波路３３_１〜３３_ｎとをそれぞれ有するＡＷＧ回路３０、４０が１チップに２回路形成されている。また、ＡＷＧ回路３０，４０それぞれの中心波長の偏波依存性ＰＤλが異なっている（図４参照）。このように、１チップに２回路形成された２つのＡＷＧ回路の一方であるＡＷＧ回路３０におけるアレイ導波路３５の各導波路３５ａの幅と、その他方であるＡＷＧ回路４０におけるアレイ導波路４５の各導波路４５ａの幅とを異ならせている。これにより、１チップに、つまり、一つのアレイ導波路格子チップ１０に中心波長の偏波依存性ＰＤλの分布が２つできる。

このため、平面光波回路２０を切断して得られる各アレイ導波路格子チップ１０において、２つのＡＷＧ回路３０，４０のいずれか一方の中心波長の偏波依存性ＰＤλが許容値以下であれば、そのアレイ導波路格子チップ１０が合格品となる。これにより、１チップに一つのＡＷＧ回路のみが形成される従来のアレイ導波路格子チップと比べて、ＡＷＧ回路の中心波長の偏波依存性ＰＤλを大幅に抑制することができると共に、アレイ導波路格子チップ１０が合格品となる割合が高くなり、歩留まりが向上する。従って、中心波長の偏波依存性ＰＤλを大幅に抑制しかつ歩留まりを向上させたアレイ導波路格子チップを作製することができる。

（２）図２に示す平面光波回路２０では、各１チップのアレイ導波路格子チップ１０における２つのＡＷＧ回路３０，４０は、ＡＷＧ回路の一部が互いに重なるように形成されているので、一つの平面光波回路２０から切断して作製することができるアレイ導波路格子チップ１０のチップ数、つまり、１基板当たりのチップ数を増やすことができる。このように、一つの平面光波回路２０から、アレイ導波路格子チップ１０の多数個取りが可能になり、製造コストを低減することができる。

（実施例１）
実施例１として、図１および図２に示すように、１チップ内にアレイ導波路格子（ＡＷＧ）の回路であるＡＷＧ回路を２回路（２つのＡＷＧ回路３０，４０）有するアレイ導波路格子チップ１０を作製した。図１に示すアレイ導波路格子チップ１０は、４チップ分のアレイ導波路格子チップ１０を作製できる平面光波回路２０（図２）から切断して得られる。平面光波回路２０を作製する際、比屈折率差Δ＝１・２％、膜厚＝６μｍとした。

ここで、中心波長の偏波依存性ＰＤλはアレイ導波路毎の幅によりその値を変化させることが可能である。ＰＤλのアレイ導波路幅依存性を図３に示す。一方で、製造プロセスのバラツキは、ＰＤλを±１０〜１５ｐｍ程度で制御できる。そこで、１チップ（一つのアレイ導波路格子チップ１０）内に配置したＡＷＧ回路３０，４０それぞれの回路でアレイ導波路３０，４０の各導波路３０ａ，４０ａの幅を０．８μｍ異ならせ、片方（ＡＷＧ３０のアレイ導波路３５の導波路３５ａの幅）を４μｍ、もう片方（ＡＷＧ４０のアレイ導波路４５の導波路４５ａの幅）を４．８μｍと設定した。

作製した実施例１に係るアレイ導波路格子チップ１０における中心波長の偏波依存性ＰＤλの分布を図５に示す。図６は比較例に係るアレイ導波路格子チップにおける中心波長の偏波依存性ＰＤλの分布を示す。図５および図６に示す偏波依存性ＰＤλの分布は正規分布になる傾向がある。この比較例では、実施例１と同様に、１チップ内に２つのＡＷＧ回路をそれぞれ有する４チップ分のアレイ導波路格子チップを作製できる平面光波回路を作製した。但し、この比較例では、各アレイ導波路格子チップにおける２つのＡＷＧ回路の導波路幅を全て４μｍに設定した。

なお、図５および図６は、製造プロセス１０ロット分のデータを同時にプロットして作製した。図５および図６に示す結果から明らかなように、２つのＡＷＧ回路の導波路幅を全て４μｍに設定した比較例の場合は、１０ロット製造を行うと、σ値（１σ）が１０ｐｍになっている。つまり、１０ロット分製造したアレイ導波路格子チップ全体の７０％において、中心波長の偏波依存性ＰＤλが１０ｐｍ（０．０１０ｎｍ）になっている。これに対し、両ＡＷＧ回路３０，４０のアレイ導波路３０，４０の各導波路３０ａ，４０ａの幅を０．８μｍ異ならせ、片方を４μｍ、もう片方を４．８μｍと設定した実施例１では、σ値（１σ）が５ｐｍと比較例の半分に抑えられていることがわかる。つまり、１０ロット分製造したアレイ導波路格子チップ全体の７０％において、中心波長の偏波依存性ＰＤλが５ｐｍ（０．００５ｎｍ）になっている。

このように、実施例１に係るアレイ導波路格子チップ１０によれば、中心波長の偏波依存性ＰＤλを大幅に抑制しかつ歩留まりを向上させたアレイ導波路格子チップおよび平面光波回路を作製することができる。

（第２実施形態）
図７は本発明の第２実施形態に係るアレイ導波路格子チップ１０Ａの概略構成を示す平面図である。図８は図７に示すアレイ導波路格子チップ１０Ａに切断される前の平面光波回路２０Ａの一例を示す平面図である。
図７に示すアレイ導波路格子チップ１０Ａは、図８に示す平面光波回路２０Ａを所定の位置で切断して得られた１チップのアレイ導波路格子チップである。このアレイ導波路格子チップ１０Ａは、１チップ（一つのアレイ導波路格子チップ２０Ａ）に２回路以上形成された複数のＡＷＧ回路８０が同じ向きになりかつＶ字形ＡＷＧ回路の内側にできる空間を利用して互いに重ならないようにずらして形成されている点で、図１に示す第１実施形態に係るアレイ導波路格子１０とは異なる。
つまり、このアレイ導波路格子チップ１０Ａの特徴は次の構成にある。

（１）少なくとも１本以上（本例では３本）の入力導波路と複数本（ｎ本）の出力導波路とをそれぞれ有するアレイ導波路格子（ＡＷＧ）の回路であるＡＷＧ回路８０が１チップに３回路形成されている。

（２）３つのＡＷＧ回路８０それぞれの中心波長の偏波依存性ＰＤλが異なっている。

（３）３つのＡＷＧ回路８０が同じ向きになりかつＶ字形ＡＷＧ回路の内側にできる空間を利用して互いに重ならないようにずらして形成されている。
アレイ導波路格子チップ１０Ａの３つのＡＷＧ回路８０は、石英基板或いはシリコン基板などの基板２１（図８参照）上に、光ファイバ製造技術と半導体微細加工技術を組み合わせてコアとクラッドからなる光導波路が形成された平面光波回路（ＰＬＣ)である。

３つのＡＷＧ回路８０はそれぞれ、図７に示すように、３本の入力導波路８１_１〜８１_３と、入力導波路８１_１〜８１_３に接続された第１のスラブ導波路８２と、複数本（ｎ本）の出力導波路８３_１〜８３_ｎと、出力導波路が接続された第２のスラブ導波路８４と、入力スラブ導波路８２と出力スラブ導波路８４との間に接続されたアレイ導波路８５と、を備えている。各ＡＷＧ回路８０の入力導波路は、３本に限らず、少なくとも１本以上あれば良い。

このアレイ導波路格子チップ１０Ａでは、以下の特性を利用して、３つのＡＷＧ回路８０それぞれの中心波長の偏波依存性ＰＤλを異ならせている。その特性は、各ＡＷＧ回路８０におけるアレイ導波路８５の幅により、つまり多数本の長さの異なる導波路８５ａをそれぞれ含むアレイ導波路８５の各導波路８５ａの幅を変えることにより、偏波依存性ＰＤλの値を変化させることが可能であるという特性（図３参照）ある。

このように、第２実施形態に係るアレイ導波路格子チップ１０Ａでは、３つのＡＷＧ回路８０における各アレイ導波路８５の導波路８５ａの幅を異ならせることにより、１チップに、つまり、一つのアレイ導波路格子チップ１０Ａに中心波長の偏波依存性ＰＤλの分布が３つできるようにしている。なお、本実施形態では、３つのＡＷＧ回路８０における各アレイ導波路８５の導波路８５ａの幅は同じである。

図７に示すアレイ導波路格子チップ１０Ａにおいて、３つのＡＷＧ回路８０それぞれの中心波長の偏波依存性ＰＤλの差が２０ｐｍ（０．０２０ｎｍ）以下であるのが望ましい。その理由は、中心波長の偏波依存性ＰＤλの差が２０ｐｍを越えると、３つのＡＷＧ回路８それぞれの中心波長の偏波依存性ＰＤλ（図１３および図１４参照）を許容値（例えば２０ｐｍ）以下にするのが難しくなるからである。

図７に示すアレイ導波路格子チップ１０Ａは、次のようにして作製される。
まず、図８に示すように、石英基板或いはシリコン基板などの基板２１上に、光ファイバ製造技術と半導体微細加工技術を組み合わせて、コアとクラッドからなる光導波路をそれぞれ含む２つのＡＷＧ回路３０，４０を１組とする４組の回路（４チップ分の回路）を有する平面光波回路２０Ａを形成する。

次に、図８に示す平面光波回路２０Ａを作製した後、この平面光波回路２０Ａを所定の位置で、つまり切断線２２〜２７に沿って切断することにより、複数個の（本例では４つの）アレイ導波路格子チップ１０Ａを作製する。

図８に示す平面光波回路２０Ａでは、４チップ分のアレイ導波路格子チップ１０Ａを作製できるようになっている。つまり、基板２１上の複数の（４つの）領域には、３つのＡＷＧ回路８０がそれぞれ形成されている。また、４つの領域それぞれには、３つのＡＷＧ回路８０が同じ向きになりかつＶ字形ＡＷＧ回路の内側にできる空間を利用して互いに重ならないようにずらして形成されている。

また、図８に示す平面光波回路２０Ａでは、３つのＡＷＧ回路８０を一組とする４組の回路を含み、４組の回路のうちの２組（図８の左側にある２組）は、入力導波路の端部と出力導波路の端部とが連続するようにそれぞれ一列に形成されており、かつ、残りの２組（図８の右側にある２組）は、入力導波路の端部と出力導波路の端部とが連続するようにそれぞれ一列に形成されている。

このような構成を有する第２実施形態によれば、以下の作用効果を奏する。
（１）１チップに、つまり、一つのアレイ導波路格子チップ１０Ａに中心波長の偏波依存性ＰＤλの分布が３つできる。このため、平面光波回路２０Ａを切断して得られる各アレイ導波路格子チップ１０Ａにおいて、３つのＡＷＧ回路８０のいずれか一つの中心波長の偏波依存性ＰＤλが許容値以下であれば、そのアレイ導波路格子チップ１０Ａが合格品となる。これにより、１チップに一つのＡＷＧ回路のみが形成される従来のアレイ導波路格子チップと比べて、ＡＷＧ回路の中心波長の偏波依存性ＰＤλを大幅に抑制することができると共に、アレイ導波路格子チップ１０Ａが合格品となる割合が上記第１実施形態よりも更に高くなり、歩留まりが更に向上する。従って、中心波長の偏波依存性ＰＤλを大幅に抑制しかつ歩留まりを向上させたアレイ導波路格子チップを作製することができる。

（２）図８に示す平面光波回路２０Ａでは、各１チップのアレイ導波路格子チップ１０Ａにおける３つのＡＷＧ回路８０が同じ向きになりかつＶ字形ＡＷＧ回路の内側にできる空間を利用して互いに重ならないようにずらして形成されているので、一つの平面光波回路２０Ａから切断して作製することができるアレイ導波路格子チップ１０Ａのチップ数、つまり、１基板当たりのチップ数を増やすことができる。このように、一つの平面光波回路２０Ａから、アレイ導波路格子チップ１０Ａの多数個取りが可能になり、製造コストを低減することができる。

（第３実施形態）
図９は本発明の第３実施形態に係るアレイ導波路格子チップ１０Ｂの一部を示す断面図である。

上記各実施形態では、設計値として１チップに２回路以上形成される複数のＡＷＧ回路それぞれのアレイ導波路の幅（アレイ導波路を構成する多数の導波路の幅）を変えることにより、各ＡＷＧ回路の偏波依存性ＰＤλの値を異ならせようにしている。これに対して、第３実施形態に係るアレイ導波路格子チップ１０Ｂでは、１チップに２回路以上形成される複数のＡＷＧ回路それぞれのアレイ導波路の深さＨを変えることにより、各ＡＷＧ回路の偏波依存性ＰＤλの値を異ならせるようにしている。ここで、「アレイ導波路の深さＨ」は、アレイ導波路を構成する多数の導波路それぞれの深さ（各導波路を構成するコアのオーバーエッチング量）であり、図９に示す下部クラッド層９１からの高さである（Ｈ＝Ｔ＋Ｄ）。

具体的には、図９に示すアレイ導波路格子チップ１０Ｂは、図１に示す第１実施形態に係るアレイ導波路格子チップ１０と同様の構成を有する。つまり、図９に示すアレイ導波路格子チップ１０Ｂは、図２に示す平面光波回路２０を所定の位置で切断して得られた１チップのアレイ導波路格子チップである。このアレイ導波路格子チップ１０Ｂの特徴は次の構成にある。

（１）少なくとも１本以上（３本）の入力導波路と複数本（ｎ本）の出力導波路とをそれぞれ有するアレイ導波路格子（ＡＷＧ）の回路であるＡＷＧ回路３０、４０が１チップ（一つのアレイ導波路格子チップ１０）に２回路形成されている。

（２）ＡＷＧ回路３０，４０それぞれの中心波長の偏波依存性ＰＤλが異なっている。
そして、このアレイ導波路格子チップ１０Ｂは、２つのＡＷＧ回路３０，４０のアレイ導波路の深さＨを変えることにより、偏波依存性ＰＤλの値を変化させることが可能であるという特性（図１０参照）を利用して、ＡＷＧ回路３０，４０それぞれの中心波長の偏波依存性ＰＤλを異ならせるようにしている点で、図１に示すアレイ導波路格子チップ１０と異なる。

図９は、図１に示すアレイ導波路格子チップ１０の一部（ＡＷＧ回路３０のアレイ導波路３５の一つの導波路３５ａ部分、或いは、ＡＷＧ回路４０のアレイ導波路４５の一つの導波路４５ａ部分）の横断面を示している。図９に示すように、アレイ導波路格子チップ１０Ｂは、基板２１と、基板２１上に形成された下部クラッド層９１と、下部クラッド層９１上に形成されたコア層９２と、下部クラッド層９１およびコア層９２の全体を埋める上部クラッド層９３とを有する。アレイ導波路３５の一つの導波路３５ａ部分或いはアレイ導波路４５の一つの導波路４５ａ部分が、下部クラッド層９１と、コア層９２と、上部クラッド層９３とによりそれぞれ構成されている。そして、各導波路３５ａ，４５ａ部分にあっては、下部クラッド層９１を深さＤだけエッチングして、リッジ形状の下部クラッドとしている。図９において、Ｗは各導波路３５ａ，４５ａ部分のコア幅（導波路の線幅）であり、Ｔは各導波路３５ａ，４５ａ部分のコア厚さである膜厚であり、Ｄは各導波路３５ａ，４５ａ部分の下部クラッドの高さである。２つのＡＷＧ回路３０，４０のアレイ導波路の深さＨはそれぞれ、膜厚Ｔと下部クラッドの高さＤの和（Ｈ＝Ｔ＋Ｄ）である。

このような構成を有する第３実施形態によれば、上記第１実施形態と同様に、中心波長の偏波依存性ＰＤλを大幅に抑制しかつ歩留まりを向上させたアレイ導波路格子チップを作製することができる。

（実施例２）
実施例２として、図１に示す上記第１実施形態と同様に、１チップ内にアレイ導波路格子（ＡＷＧ）の回路であるＡＷＧ回路を２回路（２つのＡＷＧ回路３０，４０）有するアレイ導波路格子チップ１０Ｂを作製した。図９に示すアレイ導波路格子チップ１０Ｂは、４チップ分のアレイ導波路格子チップを作製できる平面光波回路２０（図２）から切断して得られる。平面光波回路２０を作製する際、比屈折率差Δ＝１・２％、膜厚Ｔ＝６μｍとした。

ここで、各ＡＷＧ回路３０，４０の中心波長の偏波依存性ＰＤλはアレイ導波路の深さＨ（Ｈ＝Ｔ＋Ｄ）を変化させることが可能である。偏波依存性ＰＤλのアレイ導波路深さ依存性（下部クラッドの高さ依存性）を図１０に示す。一方で、製造プロセスのバラツキは、ＰＤλを±１０〜１５ｐｍ程度で制御できる。そこで、１チップ（一つのアレイ導波路格子チップ１０）内に配置したＡＷＧ回路３０，４０それぞれの回路でアレイ導波路３０，４０の各導波路３０ａ，４０ａのアレイ導波路の深さ（Ｔ＋Ｄ）を変えることにより、偏波依存性ＰＤλの値を変化させることが可能であるという特性（図１０参照）を利用して、ＡＷＧ回路３０，４０それぞれの中心波長の偏波依存性ＰＤλを異ならせるようにしている。

図１０は、下部クラッドの高さＤを１．２５μｍ、１．４５μｍ、１．６５μｍ、１．８５μｍ、２．０５μｍ、２．２５μｍ、２．４５μｍに変えて、アレイ導波路の深さＨ（Ｈ＝Ｔ＋Ｄ）を、７．２５μｍ、７．４５μｍ、７．６５μｍ、７．８５μｍ、８．０５μｍ、８．２５μｍ、８．４５μｍにしたときの、偏波依存性ＰＤλを示している。

このような実施例２に係るアレイ導波路格子チップ１０Ｂ（図９）によれば、中心波長の偏波依存性ＰＤλを大幅に抑制しかつ歩留まりを向上させたアレイ導波路格子チップを作製することができる。

なお、この発明は以下のように変更して具体化することもできる。
図１に示す第１実施形態に係るアレイ導波路格子チップ１０では、ＡＷＧ回路が１チップ（一つのアレイ導波路格子チップ１０）に２回路形成されているが、３回路以上のＡＷＧ回路を一つのアレイ導波路格子チップ１０に形成したアレイ導波路格子チップにも本発明は適用可能である。

また、図２に示す平面光波回路２０は、４チップ分のアレイ導波路格子チップ１０を作製できるようになっているが、４チップに限らず、複数チップ分のアレイ導波路格子チップ１０を作製できるように構成した平面光波回路にも本発明は適用可能である。

また、図７に示す第２実施形態に係るアレイ導波路格子チップ１０Ａでは、ＡＷＧ回路８０が１チップに３回路形成されているが、４回路以上のＡＷＧ回路を一つのアレイ導波路格子チップに形成したアレイ導波路格子チップにも本発明は適用可能である。この構成によれば、１チップに、つまり、一つのアレイ導波路格子チップ１０Ａに中心波長の偏波依存性ＰＤλの分布が４つ以上できるので、歩留まりが更に向上する。

また、図８に示す平面光波回路２０Ａは、４チップ分のアレイ導波路格子チップ１０Ａ（図７）を作製できるようになっているが、４チップに限らず、複数チップ分のアレイ導波路格子チップ１０Ａを作製できるように構成した平面光波回路にも本発明は適用可能である。

また、図１に示す第１実施形態に係るアレイ導波路格子チップ１０において、１チップに２回路形成されるＡＷＧ回路３０，４０それぞれのアレイ導波路の幅を変えると共に、ＡＷＧ回路３０，４０それぞれのアレイ導波路の深さＨを変えることにより、各ＡＷＧ回路３０，４０の偏波依存性ＰＤλの値を異ならせるようにしても良い。

また、図７に示す第１実施形態に係るアレイ導波路格子チップ１０Ａにおいて、１チップに３回路形成される３つのＡＷＧ回路８０それぞれのアレイ導波路の幅を変えると共に、３つのＡＷＧ回路８０それぞれのアレイ導波路の深さＨを変えることにより、各ＡＷＧ回路の偏波依存性ＰＤλの値を異ならせるようにしても良い。

１０，１０Ａ，１０Ｂ…アレイ導波路格子チップ
２０，２０Ａ…平面光波回路
２１…基板
３０，４０，８０…ＡＷＧ回路
３１_１〜３１_３，８１_１〜８１_３…入力導波路
３２，８２…第１のスラブ導波路
３３_１〜３３_ｎ，８３_１〜８３_ｎ…出力導波路
３４，８４…第２のスラブ導波路
３５，４５，８５…アレイ導波路
３５ａ，４５ａ，８５ａ…アレイ導波路の各導波路

Claims (9)

1. 少なくとも１本以上の入力導波路と、該入力導波路に接続された第１のスラブ導波路と、複数本の出力導波路と、該出力導波路が接続された第２のスラブ導波路と、前記第１のスラブ導波路と前記第２のスラブ導波路との間に接続されたアレイ導波路とをそれぞれ備えたアレイ導波路格子の回路であるＡＷＧ回路が１チップに２回路以上形成されており、複数の前記ＡＷＧ回路それぞれの中心波長の偏波依存性ＰＤλが異なっていることを特徴とするアレイ導波路格子チップ。
2. 前記複数のＡＷＧ回路それぞれの中心波長の偏波依存性ＰＤλの差が２０ｐｍ以下であることを特徴とする請求項１に記載のアレイ導波路格子チップ。
3. 前記複数のＡＷＧ回路それぞれの前記アレイ導波路の幅が異なることを特徴とする請求項１または２に記載のアレイ導波路格子チップ。
4. 前記複数のＡＷＧ回路それぞれの前記アレイ導波路の深さが異なることを特徴とする請求項１または２に記載のアレイ導波路格子チップ。
5. 前記複数のＡＷＧ回路は、該ＡＷＧ回路の一部が互いに重なるように形成されていることを特徴とする請求項１乃至４のいずれか一つに記載のアレイ導波路格子チップ。
6. 前記複数のＡＷＧ回路は、各ＡＷＧ回路が同じ向きになりかつＶ字形ＡＷＧ回路の内側にできる空間を利用して互いに重ならないようにずらして形成されていることを特徴とする請求項１乃至４のいずれか一つに記載のアレイ導波路格子チップ。
7. 基板上にコアとクラッドからなる光導波路が形成され、複数のアレイ導波路格子チップがチップ毎に切断される前の平面光波回路であって、
   前記基板上の複数の領域には、少なくとも１本以上の入力導波路と、該入力導波路に接続された第１のスラブ導波路と、複数本の出力導波路と、該出力導波路が接続された第２のスラブ導波路と、前記第１のスラブ導波路と前記第２のスラブ導波路との間に接続されたアレイ導波路とをそれぞれ備えた複数のＡＷＧ回路がそれぞれ形成されており、
   前記複数の領域にそれぞれ形成された前記複数のＡＷＧ回路それぞれの中心波長の偏波依存性ＰＤλが互いに異なることを特徴とする平面光波回路。
8. 前記複数の領域にそれぞれ形成された前記複数のＡＷＧ回路は、該ＡＷＧ回路の一部が互いに重なっているように形成されていることを特徴とする請求項７に記載の平面光波回路。
9. 前記複数の領域にそれぞれ形成された前記複数のＡＷＧ回路は、３つのＡＷＧ回路を一組とし、各組の前記３つのＡＷＧ回路は、各ＡＷＧ回路が同じ向きになりかつＶ字形ＡＷＧ回路の内側にできる空間を利用して互いに重ならないようにずらして形成されていることを特徴とする請求項７に記載の平面光波回路。

Images