JP4934687B2 - アレイ導波路格子チップおよび平面光波回路 - Google Patents
アレイ導波路格子チップおよび平面光波回路 Download PDFInfo
- Publication number
- JP4934687B2 JP4934687B2 JP2009017258A JP2009017258A JP4934687B2 JP 4934687 B2 JP4934687 B2 JP 4934687B2 JP 2009017258 A JP2009017258 A JP 2009017258A JP 2009017258 A JP2009017258 A JP 2009017258A JP 4934687 B2 JP4934687 B2 JP 4934687B2
- Authority
- JP
- Japan
- Prior art keywords
- awg
- arrayed waveguide
- circuit
- chip
- waveguides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Description
(2)オーバークラッド膜のドーパントを増加させ、ベース基板であるシリコン(Si)基板との熱膨張率整合を取る方法。
本発明は、このような従来の問題点に鑑みて為されたもので、その目的は、中心波長の偏波依存性PDλを大幅に抑制しかつ歩留まりを向上させたアレイ導波路格子チップおよび平面光波回路を提供することにある。
前記複数のAWG回路は、該AWG回路の透過スペクトルにおける、水平偏波であるTE波の中心波長と垂直偏波であるTM波の中心波長との差である偏波依存性PDλが、互いに異なり、かつ該偏波依存性PDλの差が20pm以下となるように、前記アレイ導波路を構成する前記複数の導波路の幅または深さの少なくとも一方が、前記AWG回路ごとに異なっていることを特徴とする。
ここで、「導波路の深さ」とは、導波路を構成するコアのオーバーエッチング量である。
図1は本発明の第1実施形態に係るアレイ導波路格子チップ10の概略構成を示す平面図である。図2は図1に示すアレイ導波路格子チップ10に切断される前の平面光波回路20の一例を示す平面図である。
アレイ導波路格子チップ10のAWG回路30,40は、石英基板或いはシリコン基板などの図示を省略した基板上に、光ファイバ製造技術と半導体微細加工技術を組み合わせてコアとクラッドからなる光導波路が形成された平面光波回路(PLC)である。
まず、図2に示すように、石英基板或いはシリコン基板などの基板21上に、光ファイバ製造技術と半導体微細加工技術を組み合わせて、コアとクラッドからなる光導波路をそれぞれ含む2つのAWG回路30,40を1組とする4組の回路(4チップ分の回路)を有する平面光波回路20を形成する。
(1)3本の入力導波路311〜313と複数本(n本)の出力導波路331〜33nとをそれぞれ有するAWG回路30、40が1チップに2回路形成されている。また、AWG回路30,40それぞれの中心波長の偏波依存性PDλが異なっている(図4参照)。このように、1チップに2回路形成された2つのAWG回路の一方であるAWG回路30におけるアレイ導波路35の各導波路35aの幅と、その他方であるAWG回路40におけるアレイ導波路45の各導波路45aの幅とを異ならせている。これにより、1チップに、つまり、一つのアレイ導波路格子チップ10に中心波長の偏波依存性PDλの分布が2つできる。
実施例1として、図1および図2に示すように、1チップ内にアレイ導波路格子(AWG)の回路であるAWG回路を2回路(2つのAWG回路30,40)有するアレイ導波路格子チップ10を作製した。図1に示すアレイ導波路格子チップ10は、4チップ分のアレイ導波路格子チップ10を作製できる平面光波回路20(図2)から切断して得られる。平面光波回路20を作製する際、比屈折率差Δ=1.2%、膜厚=6μmとした。
図7は本発明の第2実施形態に係るアレイ導波路格子チップ10Aの概略構成を示す平面図である。図8は図7に示すアレイ導波路格子チップ10Aに切断される前の平面光波回路20Aの一例を示す平面図である。
図7に示すアレイ導波路格子チップ10Aは、図8に示す平面光波回路20Aを所定の位置で切断して得られた1チップのアレイ導波路格子チップである。このアレイ導波路格子チップ10Aは、1チップ(一つのアレイ導波路格子チップ20A)に2回路以上形成された複数のAWG回路80が同じ向きになりかつV字形AWG回路の内側にできる空間を利用して互いに重ならないようにずらして形成されている点で、図1に示す第1実施形態に係るアレイ導波路格子10とは異なる。
つまり、このアレイ導波路格子チップ10Aの特徴は次の構成にある。
アレイ導波路格子チップ10Aの3つのAWG回路80は、石英基板或いはシリコン基板などの基板21(図8参照)上に、光ファイバ製造技術と半導体微細加工技術を組み合わせてコアとクラッドからなる光導波路が形成された平面光波回路(PLC)である。
まず、図8に示すように、石英基板或いはシリコン基板などの基板21上に、光ファイバ製造技術と半導体微細加工技術を組み合わせて、コアとクラッドからなる光導波路をそれぞれ含む2つのAWG回路30,40を1組とする4組の回路(4チップ分の回路)を有する平面光波回路20Aを形成する。
(1)1チップに、つまり、一つのアレイ導波路格子チップ10Aに中心波長の偏波依存性PDλの分布が3つできる。このため、平面光波回路20Aを切断して得られる各アレイ導波路格子チップ10Aにおいて、3つのAWG回路80のいずれか一つの中心波長の偏波依存性PDλが許容値以下であれば、そのアレイ導波路格子チップ10Aが合格品となる。これにより、1チップに一つのAWG回路のみが形成される従来のアレイ導波路格子チップと比べて、AWG回路の中心波長の偏波依存性PDλを大幅に抑制することができると共に、アレイ導波路格子チップ10Aが合格品となる割合が上記第1実施形態よりも更に高くなり、歩留まりが更に向上する。従って、中心波長の偏波依存性PDλを大幅に抑制しかつ歩留まりを向上させたアレイ導波路格子チップを作製することができる。
図9は本発明の第3実施形態に係るアレイ導波路格子チップ10Bの一部を示す断面図である。
実施例2として、図1に示す上記第1実施形態と同様に、1チップ内にアレイ導波路格子(AWG)の回路であるAWG回路を2回路(2つのAWG回路30,40)有するアレイ導波路格子チップ10Bを作製した。図9に示すアレイ導波路格子チップ10Bは、4チップ分のアレイ導波路格子チップを作製できる平面光波回路20(図2)から切断して得られる。平面光波回路20を作製する際、比屈折率差Δ=1.2%、膜厚T=6μmとした。
図1に示す第1実施形態に係るアレイ導波路格子チップ10では、AWG回路が1チップ(一つのアレイ導波路格子チップ10)に2回路形成されているが、3回路以上のAWG回路を一つのアレイ導波路格子チップ10に形成したアレイ導波路格子チップにも本発明は適用可能である。
20,20A…平面光波回路
21…基板
30,40,80…AWG回路
311〜313,811〜813…入力導波路
32,82…第1のスラブ導波路
331〜33n,831〜83n…出力導波路
34,84…第2のスラブ導波路
35,45,85…アレイ導波路
35a,45a,85a…アレイ導波路の各導波路
Claims (6)
- 少なくとも1本以上の入力導波路と、該入力導波路に接続された第1のスラブ導波路と、複数本の出力導波路と、該出力導波路が接続された第2のスラブ導波路と、前記第1のスラブ導波路と前記第2のスラブ導波路とを接続する複数の導波路からなるアレイ導波路と、をそれぞれ備えたアレイ導波路格子の回路であるAWG回路が1チップに複数形成されており、
前記複数のAWG回路は、該AWG回路の透過スペクトルにおける、水平偏波であるTE波の中心波長と垂直偏波であるTM波の中心波長との差である偏波依存性PDλが、互いに異なり、かつ該偏波依存性PDλの差が20pm以下となるように、前記アレイ導波路を構成する前記複数の導波路の幅または深さの少なくとも一方が、前記AWG回路ごとに異なっていることを特徴とするアレイ導波路格子チップ。 - 前記複数のAWG回路は、該AWG回路の一部が互いに重なるように形成されていることを特徴とする請求項1に記載のアレイ導波路格子チップ。
- 前記複数のAWG回路は、各AWG回路が同じ向きになりかつV字形AWG回路の内側にできる空間を利用して互いに重ならないようにずらして形成されていることを特徴とする請求項1に記載のアレイ導波路格子チップ。
- 基板上にコアとクラッドからなる光導波路が形成され、複数のアレイ導波路格子チップがチップ毎に切断される前の平面光波回路であって、
前記基板上の複数のチップ領域には、少なくとも1本以上の入力導波路と、該入力導波路に接続された第1のスラブ導波路と、複数本の出力導波路と、該出力導波路が接続された第2のスラブ導波路と、前記第1のスラブ導波路と前記第2のスラブ導波路とを接続する複数の導波路からなるアレイ導波路と、をそれぞれ備えた複数のAWG回路が、それぞれ形成されており、
前記複数のチップ領域にそれぞれ形成された前記複数のAWG回路は、該AWG回路の透過スペクトルにおける、水平偏波であるTE波の中心波長と垂直偏波であるTM波の中心波長との差である偏波依存性PDλが、互いに異なり、かつ該偏波依存性PDλの差が20pm以下となるように、前記アレイ導波路を構成する前記複数の導波路の幅または深さの少なくとも一方が、前記AWG回路ごとに異なっていることを特徴とする平面光波回路。 - 前記複数のチップ領域にそれぞれ形成された前記複数のAWG回路は、該AWG回路の一部が互いに重なっているように形成されていることを特徴とする請求項4に記載の平面光波回路。
- 前記複数のチップ領域にそれぞれ形成された前記複数のAWG回路は、該AWG回路が同じ向きになりかつV字形AWG回路の内側にできる空間を利用して互いに重ならないようにずらして形成されていることを特徴とする請求項4に記載の平面光波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009017258A JP4934687B2 (ja) | 2009-01-28 | 2009-01-28 | アレイ導波路格子チップおよび平面光波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009017258A JP4934687B2 (ja) | 2009-01-28 | 2009-01-28 | アレイ導波路格子チップおよび平面光波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010175746A JP2010175746A (ja) | 2010-08-12 |
JP4934687B2 true JP4934687B2 (ja) | 2012-05-16 |
Family
ID=42706800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009017258A Expired - Fee Related JP4934687B2 (ja) | 2009-01-28 | 2009-01-28 | アレイ導波路格子チップおよび平面光波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4934687B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3509649B2 (ja) * | 1999-08-06 | 2004-03-22 | 日立電線株式会社 | 光波長合分波器 |
JP3878013B2 (ja) * | 2001-12-21 | 2007-02-07 | 日本電信電話株式会社 | 光波長合分波モジュール |
JP3746776B2 (ja) * | 2003-07-29 | 2006-02-15 | 日本電信電話株式会社 | 導波路型光波長合分波器 |
JP2005292365A (ja) * | 2004-03-31 | 2005-10-20 | Hitachi Cable Ltd | 導波路型光合分波器 |
JP2007155777A (ja) * | 2005-11-30 | 2007-06-21 | Nippon Telegr & Teleph Corp <Ntt> | モニタ回路 |
-
2009
- 2009-01-28 JP JP2009017258A patent/JP4934687B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010175746A (ja) | 2010-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8718423B2 (en) | Optical branching element and optical branching circuit | |
JP4004794B2 (ja) | 平面型光学導波路素子 | |
JP3794327B2 (ja) | 光結合器及びその製造方法 | |
JPWO2008111447A1 (ja) | 光導波路及びその製造方法 | |
JP2010128109A (ja) | Sscチップ、ssc付きファイバアレイ、ssc付きplcモジュールおよびsscチップの製造方法 | |
US7335875B2 (en) | Optical branching unit, and method of manufacturing the same | |
US5724461A (en) | Polarization-insensitive demultiplexer and a method of manufacture | |
JP6397862B2 (ja) | 光導波路素子 | |
JP2004510196A (ja) | 光導波路及びアレイ導波路格子における複屈折の制御 | |
US20170160471A1 (en) | Optical waveguide and arrayed waveguide grating | |
JP2005301301A (ja) | 光結合器 | |
JP4934687B2 (ja) | アレイ導波路格子チップおよび平面光波回路 | |
US7257304B2 (en) | Integrated optical device with reduced waveguide birefringence | |
JP2003207665A (ja) | 光導波路 | |
JP4184931B2 (ja) | 光波長合分波回路 | |
JP5244085B2 (ja) | 平面光波回路及び平面光波回路の製造方法 | |
JP4884422B2 (ja) | 光波長合分波回路 | |
JP2006508383A (ja) | 偏光感度が低く、加工許容差を大きくした光分波構成部品 | |
JP4375256B2 (ja) | 導波路型温度無依存光合分波器 | |
JP4960202B2 (ja) | 光波長合分波回路 | |
JP3931835B2 (ja) | スターカプラ及び光波長合分波器 | |
JP2011128206A (ja) | アレイ導波路回折格子 | |
JP5145469B2 (ja) | 光導波路素子及びその作製方法 | |
JP2009122460A (ja) | 光波長合分波回路 | |
JP3746776B2 (ja) | 導波路型光波長合分波器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |