JP4004794B2 - 平面型光学導波路素子 - Google Patents
平面型光学導波路素子 Download PDFInfo
- Publication number
- JP4004794B2 JP4004794B2 JP2001400472A JP2001400472A JP4004794B2 JP 4004794 B2 JP4004794 B2 JP 4004794B2 JP 2001400472 A JP2001400472 A JP 2001400472A JP 2001400472 A JP2001400472 A JP 2001400472A JP 4004794 B2 JP4004794 B2 JP 4004794B2
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- core
- cladding layer
- height
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
- G02B6/12009—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12119—Bend
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12169—Annealing
Description
【０００１】
【発明の属する技術分野】
本発明は平面上の光学導波路に関し、特に大量生産に適した単一の基板上に、様々な種類の受動型光学要素を高性能の機能的集積を行うために、導波路の機能領域に応じて変化する均一のコア高さとコア幅を有する最適化された導波路構造体に関する。
【０００２】
【従来の技術】
光学回路は、通常例えばレーザあるいはフォトダイオードのような光学的活性素子と、相互接続と受動型光学要素を提供する光学導波路と、制御された包囲体と外部素子への通路を提供するパッケージとを有する。通常ドラゴンルータあるいはフーリエフィルタのような受動型光学要素は複数の導波路を有し、例えばカプラ領域あるいは位相制御されたアレイ領域のような１つあるいは複数の機能領域を構成している。市場においては、共通の大量生産技術でもって、単一の基板上に受動型光学素子と相互接続機能を集積することが望ましい。
【０００３】
現在最新のそして技術的に最も優れた平面型導波路は、シリコン光学ベンチ（silicon optical bench （ＳｉＯＢ））技術を用いて形成したドープしたシリカ製導波路である。このドープしたシリカ製導波路は、低コスト，低損失，低複屈折，安定性，光ファイバへの結合可能性等の様々な特徴を有しているために通常最も好ましいものである。さらにまたその製造処理技術は、シリコン製の集積回路（ＩＣ）技術と適合性があり、そして大量生産に適し公知のものである。
【０００４】
通常、このドープしたシリカ製導波路は、シリコン製あるいはシリカ製基板上に低屈折率のシリカ製のベース即ち下部クラッド層を先ず堆積することにより形成される。その後、高屈折率のドープしたシリカ層即ちコア層をこの下部クラッド層の上部表面に堆積する。その後このコア層をパターン化して、光リソグラフィ技術（集積回路の製造技術に用いられるものと類似のものである）を用いて光学回路に必要とされる構造体を形成する。最後に上部クラッド層をこのパターン化した導波路コアをカバーするよう堆積する。この技術は、米国特許第４，９０２，０８６号に開示されている。
【０００５】
平面上光学導波路の性能に取って重要な点は、導波路の寸法、即ち導波路コアの高さと幅および導波路のコアとクラッド層との間の屈折率差（Δ）である。コアの高さ（Ｈ）即ち厚みはコア層の厚みにより決定され、コアの幅（Ｗ）は、光リソグラフマスクと化学エッチングのアンダカットにより決定される。
【０００６】
先ず標準的なＰドープ導波路は、約５μｍ幅の対称正方形コア構造体と約１５μｍの下部クラッド層と約１５μｍの上部クラッド層媒体の０．６％の中間Δを有する。幅と高さの等しい正方形のコアが選択される主な理由は、環状光学ファイバを最もよくエミュレート（近似）し、モデル化とマスクレイアウトが容易となるためである。このコアの寸法は、光学閉じ込め効果を強化し、伝送損失を低下させるためにできるだけ大きい方が好ましいが、導波路がシングルモードを維持する程度充分小さくなければならない。しかし、この導波路は、約０．３％のΔと約８μｍのコア直径を有する標準のシングルモード光ファイバとは、モードフィールドがかなりミスマッチする。上記の導波路を用いたファイバ−導波路−ファイバの結合損失はλ＝１．３μｍの波長で約０．８ｄＢである。以下の説明においては、低Δとは０．２％と０．５％の間で、中間Δとは０．５％から０．８％の間で、高Δとは０．８％から２．５％の間を表すものとする。
【０００７】
低い挿入損失のアプリケーション用に、モードフィールドのミスマッチを減少するために、低△導波路が求められている。しかし、高度に複雑化した光学回路のチップサイズを低減するためには、高△導波路が望ましい。その理由は、より強い光閉じ込め作用がより小さな曲げ半径を可能にするからである。このため異なるアプリケーションに対する要件を満足するために、異なる導波路構造体用に異なるプロセスが用いられている。例えば、Δが約０．３％，０．７％，１．５％であり、四角のコアの寸法が８μｍ，６μｍ，４μｍである３種類の異なる導波路構造体を用いて、各機能領域で性能を最適化するために異なる機能領域を有する光学回路を実現する。しかしこのような多重導波路構造体は、単一の基板上に集積することは、極めて困難でさらにまた共通の製造プロセスを用いることは、ほとんど不可能である、その理由は、特にコアの高さ即ち厚さは、機能領域の間で変化しなければならないからである。
【０００８】
第２に制御不可能な製造上の誤差に起因する結合長さのロット毎、あるいはウェハ毎の結合長さの変動は、異なる長さのカプラを有する数個のグループに分けた素子を、単一の光リソグラフマスク上に配置する事により現在のところ解決している。しかし、このアプローチは、歩留まりが悪く、その理由は、通常グループの中の１つのみがウェハの各ロットに対し有効に作用する素子を形成するに過ぎないからである。さらにまたこのアプローチは、導波路の断面の変動あるいはウェハのスケールの非均一性に関連する素子の性能問題のいずれをも解決していない。
【０００９】
最後にドラゴンルータのクロストークは、位相グレーティング導波路のランダム位相エラーに対し感受性がある。このような導波路の幅の変動に起因するエラーを低減するためにΔが０．６％で、幅が８μｍ、高さが３．５μｍの導波路を用いている。しかし、５μｍの矩形の導波路に比較してこの導波路構造体は、標準の光ファイバとのモードフィールドミスマッチはさらに大きく、そしてカプラは導波路の高さと幅の制御不能の変動にさらにまた敏感である。さらにドラゴンルータ，フーリエフィルタ，他の光学素子等は、コアの厚さが異なる導波路構造体上に形成されるために、これらの素子を同一のウェハあるいは構造体上に複数の機能回路として組み込むことは不可能である。
【００１０】
【発明が解決しようとする課題】
したがって本発明の目的は、単一の基板上に複数の機能領域を集積できる導波路構造体を提供することであり、さらにまた高密度の集積光回路を実現するために大量生産に適した集積回路技術を用いて上記のような導波路構造体を提供することである。
【００１１】
【課題を解決するための手段】
本発明は、ドープしたシリカ製の平面状導波路用の最適化構造体を提供することである。このような本発明の最適化導波路は、効率的な導波路−ファイバの結合とカプラと遅延要素の製造誤差の低減と小さな曲げ半径が可能となる。さらにまた本発明によれば、共通の製造プロセスが、例えばドラゴンルータ，フーリエフィルタのような基本要素を高い歩留まりで集積することができる。本発明による最適化は、通常の矩形コア導波路よりもより厚いコア層と光学回路の異なる機能領域毎に変化するコアの幅を用いることにより（光リソグラフィ製造技術を用いて）達成できる。例えば、約０．６％のΔを有する最適化したシングルモードＰドープシリカ性導波路は、波長λが１．２から１．７μｍに対し、Ｈが６．７μｍで幅が４μｍのコア寸法を有する。光ファイバとの結合領域においては、この導波路は、その幅Ｗが９μｍに広がり、コアの高さは一定である。そして曲げ領域においては、導波路は幅Ｗが５．５μｍに広がり、コアの高さは一定である。さらにまたドラゴンルータの位相列領域においては、各導波路は幅Ｗが１０μｍに広がり、コアの高さは一定である。したがって、本発明によればコアの高さは、基板全体に亘って均一に維持しながら導波路性能を最適化するために、光リソグラフィ技術を用いてコアの幅を様々に変化させることができる。
【００１２】
本発明による最適化された導波路は、材料の堆積、化学プロセスをほとんど複雑にすることがないマスクデザインを用いることができるために極めて実用的である。さらにまた本発明の最適化方法は、同様に他の導波路システムにも適応可能である。
【００１３】
【発明の実施の形態】
１．導入
本発明は高い適合性と高い素子効率と高い歩留まりを有する集積光回路用の導波路構造体を開示する。本発明は、光ファイバ通信システム、特にポイントトゥマルチポイント構成を用いたローカル分散ネットワーク用にドラゴンルータ，フーリエフィルタ，Ｙ型ブランチ等の様々な種類の光学素子を機能受動型回路に集積するものである。本発明のプロセスは、コアの厚さは共通で異なる機能領域（例えば、ファイバ−導波路−ファイバの結合領域，カプラの結合領域，あるいは曲げ領域）毎にコアの幅が異なるものである。本発明は、波長が１．２から１．７μｍ用のＰドープのシリカ性導波路を例にして説明する。しかし当業者であれば、本発明は、他の導波路システム、例えばガラス系あるいは有機材料系あるいは半導体系のいずれにも適応可能であることが分かるであろう。
【００１４】
図１において、フーリエフィルタ１０は本発明の最適化導波路１２，１４を有する。特に同図は、それぞれ最適化導波路１２，１４のコア１６，１８の平面上のパターンを表し、これらは基板２０上のフーリエフィルタ１０の製造の際のフォトリソグラフマスクを用いて規定されたものである。このコア１６，１８はほぼ同一で、同一の高さ（Ｈ）を有するが、以下に説明するように最適化導波路１２，１４の性能を最適化するために、異なる領域で変化する幅（Ｗ）を有する。
【００１５】
２．最適化プロセス
Ａ．シングルモード動作
多くの光学素子は、シングルモード導波路上に形成されるか、あるいはシングルモード領域を有している。例えば、フーリエフィルタ１０の領域２２，２４，２６，２８は、この実施例ではシングルモードである。特に領域２２，２４，２６は、シングルモードの最適化導波路１２，１４のカプラであり、領域２８は光ファイバ３２に結合される導波路端部３０の高次モードを取り除くものである。フーリエフィルタ１０の他の導波路領域は、シングルモードではなく、マルチモードを用いることができる。ただし、モード変換は少ないかあるいは変換された高次モードは領域２８により除去されるものとする。
【００１６】
弱い導波機能の導波路に対しては、（基本モードの）光強度の空間分布はほぼ対称のガウス分布であり、シングルモードの条件は、最低次の近似までコアの断面積は最大値以下であることが必要である。Δが約０．６％のＰドープのシリカ製導波路は、導波路に対しては、最大コア面積は１．３ないし１．７μｍの波長に対しては約３０μｍ２ である。そのため様々なコア寸法を用いることができ、断面積が３０μｍ２ 以下となるような様々なコア寸法、例えば５×５μｍ２ ，３×８μｍ２，６．７×４μｍ２を用いることができる。しかし、導波路コアの高さは、製造時のコア層の厚さにより決定されるために、複数の高さを有する導波路コアを、単一の基板上に製造することは極めて困難である。したがって、コアの高さは一定で、基板全体に亘りコアの高さが一定の導波路構造を得ることは極めて望ましい。このコアの高さは、導波路の異なる機能領域でも同一であるので、コアの幅は、各領域で性能を最適化するために異なる機能領域で変化させなければならない。
【００１７】
Ｈ＝６．７μｍのコア高さが、Ｐドープのシリカ製導波路に対し最適なものと決定できる。シングルモード導波路に対応するコア幅は、Ｗ＝４μｍであるが、このコアの幅は、以下の設計事項を考慮することにより変化するものである。前述したようにここに開示した寸法は、単なる一実施例で本発明の範囲を制限するよう解釈されるべきものではない。しかし本明細書に開示した説明、例えばコアの高さと幅のアスペクト比は、他の導波路システムにも同様に適応できるものである。したがって、本発明による最適化導波路は、そのコア高さが約Ｈ＝６．７μｍで、その幅は約４μｍから１０μｍの間で、これは以下に述べる設計事項に基づいて決まるものである。
【００１８】
Ｂ．ファイバ結合損失
導波路が光ファイバに結合されると、導波路と光ファイバとの間のモードフィールドミスマッチとファイバと導波路との間の不整合のためにファイバ結合損失が発生する。前者のモードフィールドミスマッチは、導波路と光ファイバとのサイズとΔの差に起因する。例えば、１．３μｍと１．５５μｍの波長通信用の通常使用されるシングルモードファイバは、ＡＴ＆Ｔ社製の５Ｄファイバがあり、これはΔが０．３％でコアの直径が約８μｍである。しかし、大部分の平面上導波路のΔは、それ以上高く例えばＰドープのシリカ製導波路では０．６％である。このことは実際の導波路製造のサイズの制限のため、およびより高いΔは、基板上により高い集積密度が可能となるために好ましい。より高いΔの結果、コアサイズとガイドされた光学モードのサイズとは、通常のシングルモード導波路においては、例えばＡＴ＆Ｔ社製の５Ｄファイバのような通常使用されるファイバのそれよりも小さい。
【００１９】
λ＝１．３μｍでＰドープのシリカ製導波路と、ＡＴ＆Ｔ社製の５Ｄシングルモードファイバとを用いると、コアの高さ（Ｈ）と幅（Ｗ）に関連する計算上のファイバ−導波路−ファイバ（２つの接合面）のモードフィールドミスマッチ損失を図２に示す。例えば、Ｈ＝５μｍ，Ｗ＝５μｍの寸法のコアを有する導波路の結合損失は約０．８ｄＢで、Ｈ＝３μｍ，Ｗ＝４μｍの寸法のコアを有する導波路は１．０ｄＢである。
【００２０】
コアのサイズが大きくなると、光学モードも大きくなりファイバのそれにより適合する。正確な整合（マッチ）が発生するのは、導波路のΔが、光ファイバのそれに有効に拡散（diluted） する時にのみ発生し、このことを達成するのは現在の製造技術では困難である。しかし、図２に示すようにＨ＝６．７μｍ，Ｗ＝９μｍの寸法のコアを有する導波路に対しては、デルタΔを減少させずに、矩形のボックス３４に示すように結合損失は０．２５ｄＢ以下であることが分かる。この損失量は多くの応用例においては、満足すべきものであり、以前では低Δの導波路を用いた場合のみ達成可能であった。またコアの高さが９μｍまで増加すると、結合損失は０．１ｄＢまでさらに減少する。しかし、シングルモードを維持するためには、Ｈ＝９μｍの導波路は現在の製造技術で信頼性よく製造するためには、コアの幅が狭くなりすぎる。さらにまた従来の導波路と同様にコアの高さを５μｍにした場合には、コアの幅を大きくしたとしても結合損失は、０．５ｄＢ以上である。ファイバ−導波路−ファイバの結合損失が０．３ｄＢ以下で−５０ｄＢのクロストークの粗波長分割マルチプレクサ（ＷＤＭ）は、Ｈ＝６．７μｍで達成できる。
【００２１】
図１に示すように、ファイバ−導波路−ファイバの結合損失を減少するために導波路端部領域３２は、Ｗ＝９μｍまで広げられる。その結果、導波路はＨ＝６．７μｍでＷ＝９μｍの端部領域ではマルチモードであり、このため不整合がある状態では光は高次モードとなる。そのため領域２８が、高次モードを取り除くためにつけ加えられる。通常長さが５００μｍのモード不変換テーパが遷移領域として用いられ、その領域では、導波路の幅は徐々に拡張するかあるいは狭くなる。この遷移領域は、通常、図１の領域２８と導波路端部３０との間である。したがって、領域２８と導波路端部３０は、拡張モードテーパと称する。
【００２２】
ファイバ−導波路結合損失を減少するために、別個のモードテーパが提案されているが、これはその挿入損失により、０．３ｄＢ以下のファイバ−導波路−ファイバ結合損失を提供するには実際的ではない。この別個のモードテーパに比較して、本発明の拡張モードテーパ構成は、挿入損失がはるかに低く、アンダーカットとチップダイスの位置の製造誤差に対し、許容度があり不利な点はない。
【００２３】
ファイバと導波路との不整合に起因するファイバ結合損失に関しては、この結合損失は導波路とファイバのモードサイズに影響される。より大きなモードサイズにおいては、結合損失は、横方向の不整合に対しては小さくなり、角度的な不整合に対しては大きくなる。このため横方向の不整合がファイバの取付とウェハのテストでは支配的なために、導波路端部３０における性能を最適化するためには、導波路の寸法を拡大し、したがってモードサイズを増加させることは、全体の不整合損失を減少させることになる。
【００２４】
したがって、Ｐドープのシリカ製導波路の端部領域（導波路が光ファイバに結合される領域）においては、コアの幅と高さとのアスペクト比は１．２以上である。
【００２５】
Ｃ．結合効率
近接して配置されたシングルモード導波路（図１の領域２２，２４，２６）を含むカプラの結合効率は、光が導波路から他の導波路に結合するのに必要な最低カプラ長さである結合長さにより特徴づけられる。この結合長さは、２つの最適化導波路１２，１４のコアの幅とずれ（separation）に極めて敏感である。その理由は、結合は２つの導波路の光学フィールドのテールのオーバラップから得られるからである。製造に対しては、中心間のずれは、比較的一定であるが、コアの幅と端部間のずれは変化する、その理由は光リソグラフの条件とエッチングのアンダーカットの変化を制御できないからである。かくして高い歩留まりを得るためには、この結合長さは、製造誤差に対して安定していなければならない。
【００２６】
次に、図３においてＰドープのシリカ製導波路に対し、λ＝１．５５μｍに対し中心間のずれＣ＝９．０μｍとＣ＝９．５μｍのカプラに対し、計算された結合長をそれぞれＡ，Ｂとして示す。
【００２７】
図３Ａにおいては、コアの幅Ｗ＝４μｍの周辺でのＷ軸に対してカーブは平行になる。このことは結合長は、この寸法の幅における変動が最も敏感ではないことを意味する。隣接するカーブの間の結合長のステップと大きさは、図３のＡ，Ｂ両方とも１００μｍである。しかし、図３のＡの隣接するカーブ間の垂直方向のスペースは、図３Ｂのそれよりも約２倍以上大きく最適の導波路に対する結合長さは、矩形の導波路に対してよりもコアの高さ方向の変化に対し、より感受性が少ないことを意味する。図３Ａの点線の矩形３６に示すように、最適化された導波路のコア高さは６．７μｍで、コア幅は４μｍである。比較のために図３Ｂでは、導波路のコアの寸法は、５×５μｍ２ を中心にしてこれは、矩形の箱３８に示すとおりである。
【００２８】
このような安定した形状が存在することを次に説明する。一定の中心間のずれに対しては、両方の導波路の幅が減少した時には、２つの影響がある。その１つは光学フィールドの閉じ込めが少なくなり拡張して２つの導波路のギャップ内に拡張し、その結果より強い結合が得られる結果となる。他の影響は２つの導波路の間のギャップがさらに大きくなるとこれはより弱い結合となる。この２つの影響は上記の安定した構成においては、互いにバンランスしている。結合波長は、この形状ではコアの高さに敏感ではなくなるが、その理由はモード閉じ込めは、最低次の近似ではコアの領域に依存し、高さを変化させることは幅を変化させるのと同様な２つの相反する影響を有する。
【００２９】
この安定したコアの幅は、中心間のずれ（Ｃ）の関数であり、コアの高さと波長λには余り依存しない。この中心間のずれは、カプラの設計の便宜上λ＝１．５５μｍにおいて結合長が約２０００μｍであるように選択される。そしてコアの高さは、この安定した形状において導波路はシングルモードであるが、ほとんどダブルモードとなるように選択される。一般的にこのことはカプラ領域においては、コアの高さはコアの幅以上であり、これにより四角形の導波路よりもより厚いコアの層が必要であり、このことは同時に拡張したテーパ部を用いてファイバへのよりよい結合が可能となる。好ましくはＰドープのシリカ製導波路の結合領域においては、コアの高さ対幅のアスペクト比は１．２以上である。
【００３０】
Ｄ．安定な有効屈折率
ある種の素子においては、その素子に含まれる導波路の有効屈折率が製造上の誤差にも関わらず安定（一定）であることが必要である。例えば、図４において、ドラゴンルータ４０は２つの誘電体性のスラブ（スターカプラ）４４の間に配置された位相グレーティング列４２と１つあるいは複数の入力導波路４６と複数の出力導波路４８とを有する。ドラゴンルータ４０内のクロストークは、フォトリソグラフマスクのデジタルエラーとエッチングのアンダーカットの非規則性に起因する導波路コアの幅の変動により引き起こされる位相グレーティング列４２内のランダム位相エラーに敏感である。例えば、１６００Ｇｈｚ自由スペクトル領域の８×８ルータにおいては、各グレーティング導波路の全長は１ｃｍ以上であるが、パス長の０．０５μｍに等しい位相エラーがあれば、クロストークの性能を非常に劣化させるのに充分である。そのため各グレーティング導波路のパス長（実際の長さ×有効屈折率）は、極めて正確に制御しなければならない。したがって、導波路の有効屈折率の変動は、クロストークの性能を劣化させその結果低歩留まりとなる。
【００３１】
λ＝１．５５μｍのＰドープ導波路（クラッド層の屈折率ｎｃｌａｄ＝１．４４５）に対する有効屈折率ｎｅｆｆ をコアの幅とコアの高さの関数として計算し図５に示す。隣接するカーブの間の水平方向のスペースは、有効屈折率ｎｅｆｆを０．００１だけ変えるのに必要なコアの幅の変化を表す。本発明によれば、図５の矩形の囲み５０に示されるように、Ｈ＝６．７μｍ，Ｗ＝１０μｍの寸法を有するコアが、ここでいう安定なカプラと低損失ファイバ−導波路カプラ用に得られた高さのコアと一致する。好ましくはドラゴンルータ４０の位相グレーティング列４２を有する各導波路は、コアの幅対コアの高さに対するアスペクト比が１．１５以上である。
【００３２】
図５から明かなように、６．７×１０μｍ２の寸法のコアを有する導波路のｎｅｆｆは、ドラゴンルータの高さが３μｍで幅が８μｍの寸法のコアを有する従来の導波路よりも、コアの幅の変化に対し感受性が少ない。このためこのような導波路構造体は、低クロストークを生成するのに必要なコアの幅に関して、製造誤差に対しより安定性がある。しかし導波路は、コアの高さとコアの幅が増加するためにマルチモードとなるので、シングルモード領域５２が付加されて高次モードを取り除く。別の構成としては、各グレーティング導波路を小さな曲げ半径でもって湾曲させ、その結果全ての高次モードを有効に放射するようにしてシングルモード領域５２を取り除くこともできる。
【００３３】
図６は２００Ｇｈｚのチャネル間隔の３個の８×８ドラゴンルータから測定された伝送スペクトラムを表す図である。このスペクトラムは、５番目の入力から５番目の出力の間で測定され、その際ファイバ−導波路の結合損失はないものとする。この素子は、同一基板上でコアの高さＨ＝６．７μｍのＰドープのシリカ製導波路でもって形成された。この３個の素子は、グレーティング導波路のコアの幅が違うだけでそのコアの幅はそれぞれ８．５μｍ，６．５μｍ，５．５μｍである。この伝送スペクトラムは、ピークのクロストークは、それぞれＷ＝８．５，６．５，５．５μｍの導波路に対し、−２６ｄＢ，−２２ｄＢ，−１４ｄＢである。上記のことからコアの幅が広くなればランダム位相エラーが小さくなり、ここに開示したコア高さの最適化導波路でもって、高性能のドラゴンルータが形成できる可能性があることを示すことになる。
【００３４】
Ｅ．曲げ損失
曲げ領域は、多くの導波路素子にとって必要不可欠なものである。例えば、図１に示すフーリエフィルタ１０は、湾曲領域５４，５６を有し、図４のドラゴンルータ４０は、位相グレーティング列４２内に湾曲領域を有する複数の導波路を有する。これらの湾曲部の曲げ半径は、充分に大きくその結果挿入損失が許される程度のものである。多くの場合これらの湾曲領域が素子が組み込まれる光学回路の大きさを決定するので小さな曲げ半径程好ましい。
【００３５】
導波路にシングルモードが必要な場合には、より大きなコアの寸法を用いると、より小さな曲げ半径が可能となる。より大きなコア寸法は、光学フィールドの閉じ込めが強くなり、その結果光学パスはより簡単に曲げることができる。
【００３６】
従来の導波路素子においては、１５ｍｍの最低曲げ半径は、５×５μｍ２ の正方形コアを有するＰドープシリカ製導波路上で達成できた。しかしＨ＝６．７μｍで、Ｗ＝５μｍの寸法のコアを有する導波路を用いることによって、カプラのシングルモード動作には影響を及ぼすことなく、その曲げ半径は約１０ｍｍまで減少できた。さらに大きなコアの幅を用いることにより、曲げ半径をさらに減少することもできるが、湾曲部でのモード変換により図４のドラゴンルータ４０のシングルモード領域５２の高次モードの除去が必要となる。このためＰドープのシリカ製導波路の湾曲領域では、コアの幅対高さのアスペクト比は、０．８以上且つ１．１以下が好ましい。
【００３７】
３．製造
本発明のＰドープシリカ製導波路構造体の製造方法を以下に示す。
【００３８】
先ず、アンドープＳｉＯ２（ＨｉＰＯＸ）製の第１の１５μｍ厚の下部クラッド層を、高圧スチーム下でＳｉを酸化することにより形成する。７％のＰドープのＳｉＯ２（Ｐガラス）を含む所定厚のコア層を、低圧ＣＶＤ（ＬＰＣＶＤ）を用いてその後堆積する。このステップにより、導波路コアが基板全体に亘って均一の厚さ即ち高さを規定する。その後このコア層をアニールし、約１０００℃で蒸気をかける。
【００３９】
その後このコア層を、コンピュータにより生成されたフォトリソグラフマスクを用いてパターン化し形成する。かくして、このコアの幅は、導波路の特性を最適化するために、導波路の異なる機能領域で変化する。ＢとＰをドープしたＳｉＯ２（ＢＰＴＥＯＳ）製の１．５μｍ厚のフロー層をＬＰＣＶＤで堆積し、９００℃でアニールして、カプラ領域の２つの導波路コアの間の狭いギャップを充填する。最後に７．５μｍ厚のＢＰＴＥＯＳの２つの層を上部クラッド層として堆積しアニールする。上部クラッド層は、下部クラッド層とほぼ同一の屈折率を有し、コアは、下部クラッド層と上部クラッド層よりも０．６３％高い屈折率を有する。したがって、コア層は基板全体に亘って均一の厚さを有するため様々な種類の素子、例えばドラゴンルータ，フーリエフィルタ，Ｙ型ブランチ等を同一の光リソグラフマスク上に機能回路として集積し、単一基板上に共通のプロセスで製造できる。
【００４０】
【発明の効果】
本発明の平面上光学導波路は、例えばスパッタリング電子ビーム蒸着，反応性イオンエッチング等の様々な製造技術を用いて製造することができる。本発明は、現在の光ファイバと結合することができ、その低損失，低複屈折のためにドープしたシリカ製導波路でもって実現できる。
【図面の簡単な説明】
【図１】本発明による導波路の機能領域を表した最適導波路の上面図である。
【図２】本発明の導波路を用いたファイバ−導波路−ファイバのモードフィールドのミスマッチ損失を表した図である。
【図３】Ａは、中心間の距離が９．０μｍの本発明によるカプラ用の結合距離を表した図である。Ｂは、中心間の距離が９．５μｍの従来のカプラの結合距離を表した図である。
【図４】本発明によるドラゴンルータの上面図である。
【図５】コアの幅と高さの関数として有効屈折率を表した図である。
【図６】グレーティング導波路コアの幅がそれぞれ８．５，６．５，５．５μｍの本発明による３種類のドラゴンルータから測定された伝送スペクトルを表す図である。
【符号の説明】
１０ フーリエフィルタ
１２，１４ 最適化導波路
１６，１８ コア
２０ 基板
２２，２４，２６，２８ 領域
３０ 導波路端部
３２ 光ファイバ
４０ ドラゴンルータ
４２ 位相グレーティング列
４４ 誘電体性スラブ（スターカプラ）
４６ 入力導波路
４８ 出力導波路
５２ シングルモード領域
５４，５６ 湾曲領域
【発明の属する技術分野】
本発明は平面上の光学導波路に関し、特に大量生産に適した単一の基板上に、様々な種類の受動型光学要素を高性能の機能的集積を行うために、導波路の機能領域に応じて変化する均一のコア高さとコア幅を有する最適化された導波路構造体に関する。
【０００２】
【従来の技術】
光学回路は、通常例えばレーザあるいはフォトダイオードのような光学的活性素子と、相互接続と受動型光学要素を提供する光学導波路と、制御された包囲体と外部素子への通路を提供するパッケージとを有する。通常ドラゴンルータあるいはフーリエフィルタのような受動型光学要素は複数の導波路を有し、例えばカプラ領域あるいは位相制御されたアレイ領域のような１つあるいは複数の機能領域を構成している。市場においては、共通の大量生産技術でもって、単一の基板上に受動型光学素子と相互接続機能を集積することが望ましい。
【０００３】
現在最新のそして技術的に最も優れた平面型導波路は、シリコン光学ベンチ（silicon optical bench （ＳｉＯＢ））技術を用いて形成したドープしたシリカ製導波路である。このドープしたシリカ製導波路は、低コスト，低損失，低複屈折，安定性，光ファイバへの結合可能性等の様々な特徴を有しているために通常最も好ましいものである。さらにまたその製造処理技術は、シリコン製の集積回路（ＩＣ）技術と適合性があり、そして大量生産に適し公知のものである。
【０００４】
通常、このドープしたシリカ製導波路は、シリコン製あるいはシリカ製基板上に低屈折率のシリカ製のベース即ち下部クラッド層を先ず堆積することにより形成される。その後、高屈折率のドープしたシリカ層即ちコア層をこの下部クラッド層の上部表面に堆積する。その後このコア層をパターン化して、光リソグラフィ技術（集積回路の製造技術に用いられるものと類似のものである）を用いて光学回路に必要とされる構造体を形成する。最後に上部クラッド層をこのパターン化した導波路コアをカバーするよう堆積する。この技術は、米国特許第４，９０２，０８６号に開示されている。
【０００５】
平面上光学導波路の性能に取って重要な点は、導波路の寸法、即ち導波路コアの高さと幅および導波路のコアとクラッド層との間の屈折率差（Δ）である。コアの高さ（Ｈ）即ち厚みはコア層の厚みにより決定され、コアの幅（Ｗ）は、光リソグラフマスクと化学エッチングのアンダカットにより決定される。
【０００６】
先ず標準的なＰドープ導波路は、約５μｍ幅の対称正方形コア構造体と約１５μｍの下部クラッド層と約１５μｍの上部クラッド層媒体の０．６％の中間Δを有する。幅と高さの等しい正方形のコアが選択される主な理由は、環状光学ファイバを最もよくエミュレート（近似）し、モデル化とマスクレイアウトが容易となるためである。このコアの寸法は、光学閉じ込め効果を強化し、伝送損失を低下させるためにできるだけ大きい方が好ましいが、導波路がシングルモードを維持する程度充分小さくなければならない。しかし、この導波路は、約０．３％のΔと約８μｍのコア直径を有する標準のシングルモード光ファイバとは、モードフィールドがかなりミスマッチする。上記の導波路を用いたファイバ−導波路−ファイバの結合損失はλ＝１．３μｍの波長で約０．８ｄＢである。以下の説明においては、低Δとは０．２％と０．５％の間で、中間Δとは０．５％から０．８％の間で、高Δとは０．８％から２．５％の間を表すものとする。
【０００７】
低い挿入損失のアプリケーション用に、モードフィールドのミスマッチを減少するために、低△導波路が求められている。しかし、高度に複雑化した光学回路のチップサイズを低減するためには、高△導波路が望ましい。その理由は、より強い光閉じ込め作用がより小さな曲げ半径を可能にするからである。このため異なるアプリケーションに対する要件を満足するために、異なる導波路構造体用に異なるプロセスが用いられている。例えば、Δが約０．３％，０．７％，１．５％であり、四角のコアの寸法が８μｍ，６μｍ，４μｍである３種類の異なる導波路構造体を用いて、各機能領域で性能を最適化するために異なる機能領域を有する光学回路を実現する。しかしこのような多重導波路構造体は、単一の基板上に集積することは、極めて困難でさらにまた共通の製造プロセスを用いることは、ほとんど不可能である、その理由は、特にコアの高さ即ち厚さは、機能領域の間で変化しなければならないからである。
【０００８】
第２に制御不可能な製造上の誤差に起因する結合長さのロット毎、あるいはウェハ毎の結合長さの変動は、異なる長さのカプラを有する数個のグループに分けた素子を、単一の光リソグラフマスク上に配置する事により現在のところ解決している。しかし、このアプローチは、歩留まりが悪く、その理由は、通常グループの中の１つのみがウェハの各ロットに対し有効に作用する素子を形成するに過ぎないからである。さらにまたこのアプローチは、導波路の断面の変動あるいはウェハのスケールの非均一性に関連する素子の性能問題のいずれをも解決していない。
【０００９】
最後にドラゴンルータのクロストークは、位相グレーティング導波路のランダム位相エラーに対し感受性がある。このような導波路の幅の変動に起因するエラーを低減するためにΔが０．６％で、幅が８μｍ、高さが３．５μｍの導波路を用いている。しかし、５μｍの矩形の導波路に比較してこの導波路構造体は、標準の光ファイバとのモードフィールドミスマッチはさらに大きく、そしてカプラは導波路の高さと幅の制御不能の変動にさらにまた敏感である。さらにドラゴンルータ，フーリエフィルタ，他の光学素子等は、コアの厚さが異なる導波路構造体上に形成されるために、これらの素子を同一のウェハあるいは構造体上に複数の機能回路として組み込むことは不可能である。
【００１０】
【発明が解決しようとする課題】
したがって本発明の目的は、単一の基板上に複数の機能領域を集積できる導波路構造体を提供することであり、さらにまた高密度の集積光回路を実現するために大量生産に適した集積回路技術を用いて上記のような導波路構造体を提供することである。
【００１１】
【課題を解決するための手段】
本発明は、ドープしたシリカ製の平面状導波路用の最適化構造体を提供することである。このような本発明の最適化導波路は、効率的な導波路−ファイバの結合とカプラと遅延要素の製造誤差の低減と小さな曲げ半径が可能となる。さらにまた本発明によれば、共通の製造プロセスが、例えばドラゴンルータ，フーリエフィルタのような基本要素を高い歩留まりで集積することができる。本発明による最適化は、通常の矩形コア導波路よりもより厚いコア層と光学回路の異なる機能領域毎に変化するコアの幅を用いることにより（光リソグラフィ製造技術を用いて）達成できる。例えば、約０．６％のΔを有する最適化したシングルモードＰドープシリカ性導波路は、波長λが１．２から１．７μｍに対し、Ｈが６．７μｍで幅が４μｍのコア寸法を有する。光ファイバとの結合領域においては、この導波路は、その幅Ｗが９μｍに広がり、コアの高さは一定である。そして曲げ領域においては、導波路は幅Ｗが５．５μｍに広がり、コアの高さは一定である。さらにまたドラゴンルータの位相列領域においては、各導波路は幅Ｗが１０μｍに広がり、コアの高さは一定である。したがって、本発明によればコアの高さは、基板全体に亘って均一に維持しながら導波路性能を最適化するために、光リソグラフィ技術を用いてコアの幅を様々に変化させることができる。
【００１２】
本発明による最適化された導波路は、材料の堆積、化学プロセスをほとんど複雑にすることがないマスクデザインを用いることができるために極めて実用的である。さらにまた本発明の最適化方法は、同様に他の導波路システムにも適応可能である。
【００１３】
【発明の実施の形態】
１．導入
本発明は高い適合性と高い素子効率と高い歩留まりを有する集積光回路用の導波路構造体を開示する。本発明は、光ファイバ通信システム、特にポイントトゥマルチポイント構成を用いたローカル分散ネットワーク用にドラゴンルータ，フーリエフィルタ，Ｙ型ブランチ等の様々な種類の光学素子を機能受動型回路に集積するものである。本発明のプロセスは、コアの厚さは共通で異なる機能領域（例えば、ファイバ−導波路−ファイバの結合領域，カプラの結合領域，あるいは曲げ領域）毎にコアの幅が異なるものである。本発明は、波長が１．２から１．７μｍ用のＰドープのシリカ性導波路を例にして説明する。しかし当業者であれば、本発明は、他の導波路システム、例えばガラス系あるいは有機材料系あるいは半導体系のいずれにも適応可能であることが分かるであろう。
【００１４】
図１において、フーリエフィルタ１０は本発明の最適化導波路１２，１４を有する。特に同図は、それぞれ最適化導波路１２，１４のコア１６，１８の平面上のパターンを表し、これらは基板２０上のフーリエフィルタ１０の製造の際のフォトリソグラフマスクを用いて規定されたものである。このコア１６，１８はほぼ同一で、同一の高さ（Ｈ）を有するが、以下に説明するように最適化導波路１２，１４の性能を最適化するために、異なる領域で変化する幅（Ｗ）を有する。
【００１５】
２．最適化プロセス
Ａ．シングルモード動作
多くの光学素子は、シングルモード導波路上に形成されるか、あるいはシングルモード領域を有している。例えば、フーリエフィルタ１０の領域２２，２４，２６，２８は、この実施例ではシングルモードである。特に領域２２，２４，２６は、シングルモードの最適化導波路１２，１４のカプラであり、領域２８は光ファイバ３２に結合される導波路端部３０の高次モードを取り除くものである。フーリエフィルタ１０の他の導波路領域は、シングルモードではなく、マルチモードを用いることができる。ただし、モード変換は少ないかあるいは変換された高次モードは領域２８により除去されるものとする。
【００１６】
弱い導波機能の導波路に対しては、（基本モードの）光強度の空間分布はほぼ対称のガウス分布であり、シングルモードの条件は、最低次の近似までコアの断面積は最大値以下であることが必要である。Δが約０．６％のＰドープのシリカ製導波路は、導波路に対しては、最大コア面積は１．３ないし１．７μｍの波長に対しては約３０μｍ２ である。そのため様々なコア寸法を用いることができ、断面積が３０μｍ２ 以下となるような様々なコア寸法、例えば５×５μｍ２ ，３×８μｍ２，６．７×４μｍ２を用いることができる。しかし、導波路コアの高さは、製造時のコア層の厚さにより決定されるために、複数の高さを有する導波路コアを、単一の基板上に製造することは極めて困難である。したがって、コアの高さは一定で、基板全体に亘りコアの高さが一定の導波路構造を得ることは極めて望ましい。このコアの高さは、導波路の異なる機能領域でも同一であるので、コアの幅は、各領域で性能を最適化するために異なる機能領域で変化させなければならない。
【００１７】
Ｈ＝６．７μｍのコア高さが、Ｐドープのシリカ製導波路に対し最適なものと決定できる。シングルモード導波路に対応するコア幅は、Ｗ＝４μｍであるが、このコアの幅は、以下の設計事項を考慮することにより変化するものである。前述したようにここに開示した寸法は、単なる一実施例で本発明の範囲を制限するよう解釈されるべきものではない。しかし本明細書に開示した説明、例えばコアの高さと幅のアスペクト比は、他の導波路システムにも同様に適応できるものである。したがって、本発明による最適化導波路は、そのコア高さが約Ｈ＝６．７μｍで、その幅は約４μｍから１０μｍの間で、これは以下に述べる設計事項に基づいて決まるものである。
【００１８】
Ｂ．ファイバ結合損失
導波路が光ファイバに結合されると、導波路と光ファイバとの間のモードフィールドミスマッチとファイバと導波路との間の不整合のためにファイバ結合損失が発生する。前者のモードフィールドミスマッチは、導波路と光ファイバとのサイズとΔの差に起因する。例えば、１．３μｍと１．５５μｍの波長通信用の通常使用されるシングルモードファイバは、ＡＴ＆Ｔ社製の５Ｄファイバがあり、これはΔが０．３％でコアの直径が約８μｍである。しかし、大部分の平面上導波路のΔは、それ以上高く例えばＰドープのシリカ製導波路では０．６％である。このことは実際の導波路製造のサイズの制限のため、およびより高いΔは、基板上により高い集積密度が可能となるために好ましい。より高いΔの結果、コアサイズとガイドされた光学モードのサイズとは、通常のシングルモード導波路においては、例えばＡＴ＆Ｔ社製の５Ｄファイバのような通常使用されるファイバのそれよりも小さい。
【００１９】
λ＝１．３μｍでＰドープのシリカ製導波路と、ＡＴ＆Ｔ社製の５Ｄシングルモードファイバとを用いると、コアの高さ（Ｈ）と幅（Ｗ）に関連する計算上のファイバ−導波路−ファイバ（２つの接合面）のモードフィールドミスマッチ損失を図２に示す。例えば、Ｈ＝５μｍ，Ｗ＝５μｍの寸法のコアを有する導波路の結合損失は約０．８ｄＢで、Ｈ＝３μｍ，Ｗ＝４μｍの寸法のコアを有する導波路は１．０ｄＢである。
【００２０】
コアのサイズが大きくなると、光学モードも大きくなりファイバのそれにより適合する。正確な整合（マッチ）が発生するのは、導波路のΔが、光ファイバのそれに有効に拡散（diluted） する時にのみ発生し、このことを達成するのは現在の製造技術では困難である。しかし、図２に示すようにＨ＝６．７μｍ，Ｗ＝９μｍの寸法のコアを有する導波路に対しては、デルタΔを減少させずに、矩形のボックス３４に示すように結合損失は０．２５ｄＢ以下であることが分かる。この損失量は多くの応用例においては、満足すべきものであり、以前では低Δの導波路を用いた場合のみ達成可能であった。またコアの高さが９μｍまで増加すると、結合損失は０．１ｄＢまでさらに減少する。しかし、シングルモードを維持するためには、Ｈ＝９μｍの導波路は現在の製造技術で信頼性よく製造するためには、コアの幅が狭くなりすぎる。さらにまた従来の導波路と同様にコアの高さを５μｍにした場合には、コアの幅を大きくしたとしても結合損失は、０．５ｄＢ以上である。ファイバ−導波路−ファイバの結合損失が０．３ｄＢ以下で−５０ｄＢのクロストークの粗波長分割マルチプレクサ（ＷＤＭ）は、Ｈ＝６．７μｍで達成できる。
【００２１】
図１に示すように、ファイバ−導波路−ファイバの結合損失を減少するために導波路端部領域３２は、Ｗ＝９μｍまで広げられる。その結果、導波路はＨ＝６．７μｍでＷ＝９μｍの端部領域ではマルチモードであり、このため不整合がある状態では光は高次モードとなる。そのため領域２８が、高次モードを取り除くためにつけ加えられる。通常長さが５００μｍのモード不変換テーパが遷移領域として用いられ、その領域では、導波路の幅は徐々に拡張するかあるいは狭くなる。この遷移領域は、通常、図１の領域２８と導波路端部３０との間である。したがって、領域２８と導波路端部３０は、拡張モードテーパと称する。
【００２２】
ファイバ−導波路結合損失を減少するために、別個のモードテーパが提案されているが、これはその挿入損失により、０．３ｄＢ以下のファイバ−導波路−ファイバ結合損失を提供するには実際的ではない。この別個のモードテーパに比較して、本発明の拡張モードテーパ構成は、挿入損失がはるかに低く、アンダーカットとチップダイスの位置の製造誤差に対し、許容度があり不利な点はない。
【００２３】
ファイバと導波路との不整合に起因するファイバ結合損失に関しては、この結合損失は導波路とファイバのモードサイズに影響される。より大きなモードサイズにおいては、結合損失は、横方向の不整合に対しては小さくなり、角度的な不整合に対しては大きくなる。このため横方向の不整合がファイバの取付とウェハのテストでは支配的なために、導波路端部３０における性能を最適化するためには、導波路の寸法を拡大し、したがってモードサイズを増加させることは、全体の不整合損失を減少させることになる。
【００２４】
したがって、Ｐドープのシリカ製導波路の端部領域（導波路が光ファイバに結合される領域）においては、コアの幅と高さとのアスペクト比は１．２以上である。
【００２５】
Ｃ．結合効率
近接して配置されたシングルモード導波路（図１の領域２２，２４，２６）を含むカプラの結合効率は、光が導波路から他の導波路に結合するのに必要な最低カプラ長さである結合長さにより特徴づけられる。この結合長さは、２つの最適化導波路１２，１４のコアの幅とずれ（separation）に極めて敏感である。その理由は、結合は２つの導波路の光学フィールドのテールのオーバラップから得られるからである。製造に対しては、中心間のずれは、比較的一定であるが、コアの幅と端部間のずれは変化する、その理由は光リソグラフの条件とエッチングのアンダーカットの変化を制御できないからである。かくして高い歩留まりを得るためには、この結合長さは、製造誤差に対して安定していなければならない。
【００２６】
次に、図３においてＰドープのシリカ製導波路に対し、λ＝１．５５μｍに対し中心間のずれＣ＝９．０μｍとＣ＝９．５μｍのカプラに対し、計算された結合長をそれぞれＡ，Ｂとして示す。
【００２７】
図３Ａにおいては、コアの幅Ｗ＝４μｍの周辺でのＷ軸に対してカーブは平行になる。このことは結合長は、この寸法の幅における変動が最も敏感ではないことを意味する。隣接するカーブの間の結合長のステップと大きさは、図３のＡ，Ｂ両方とも１００μｍである。しかし、図３のＡの隣接するカーブ間の垂直方向のスペースは、図３Ｂのそれよりも約２倍以上大きく最適の導波路に対する結合長さは、矩形の導波路に対してよりもコアの高さ方向の変化に対し、より感受性が少ないことを意味する。図３Ａの点線の矩形３６に示すように、最適化された導波路のコア高さは６．７μｍで、コア幅は４μｍである。比較のために図３Ｂでは、導波路のコアの寸法は、５×５μｍ２ を中心にしてこれは、矩形の箱３８に示すとおりである。
【００２８】
このような安定した形状が存在することを次に説明する。一定の中心間のずれに対しては、両方の導波路の幅が減少した時には、２つの影響がある。その１つは光学フィールドの閉じ込めが少なくなり拡張して２つの導波路のギャップ内に拡張し、その結果より強い結合が得られる結果となる。他の影響は２つの導波路の間のギャップがさらに大きくなるとこれはより弱い結合となる。この２つの影響は上記の安定した構成においては、互いにバンランスしている。結合波長は、この形状ではコアの高さに敏感ではなくなるが、その理由はモード閉じ込めは、最低次の近似ではコアの領域に依存し、高さを変化させることは幅を変化させるのと同様な２つの相反する影響を有する。
【００２９】
この安定したコアの幅は、中心間のずれ（Ｃ）の関数であり、コアの高さと波長λには余り依存しない。この中心間のずれは、カプラの設計の便宜上λ＝１．５５μｍにおいて結合長が約２０００μｍであるように選択される。そしてコアの高さは、この安定した形状において導波路はシングルモードであるが、ほとんどダブルモードとなるように選択される。一般的にこのことはカプラ領域においては、コアの高さはコアの幅以上であり、これにより四角形の導波路よりもより厚いコアの層が必要であり、このことは同時に拡張したテーパ部を用いてファイバへのよりよい結合が可能となる。好ましくはＰドープのシリカ製導波路の結合領域においては、コアの高さ対幅のアスペクト比は１．２以上である。
【００３０】
Ｄ．安定な有効屈折率
ある種の素子においては、その素子に含まれる導波路の有効屈折率が製造上の誤差にも関わらず安定（一定）であることが必要である。例えば、図４において、ドラゴンルータ４０は２つの誘電体性のスラブ（スターカプラ）４４の間に配置された位相グレーティング列４２と１つあるいは複数の入力導波路４６と複数の出力導波路４８とを有する。ドラゴンルータ４０内のクロストークは、フォトリソグラフマスクのデジタルエラーとエッチングのアンダーカットの非規則性に起因する導波路コアの幅の変動により引き起こされる位相グレーティング列４２内のランダム位相エラーに敏感である。例えば、１６００Ｇｈｚ自由スペクトル領域の８×８ルータにおいては、各グレーティング導波路の全長は１ｃｍ以上であるが、パス長の０．０５μｍに等しい位相エラーがあれば、クロストークの性能を非常に劣化させるのに充分である。そのため各グレーティング導波路のパス長（実際の長さ×有効屈折率）は、極めて正確に制御しなければならない。したがって、導波路の有効屈折率の変動は、クロストークの性能を劣化させその結果低歩留まりとなる。
【００３１】
λ＝１．５５μｍのＰドープ導波路（クラッド層の屈折率ｎｃｌａｄ＝１．４４５）に対する有効屈折率ｎｅｆｆ をコアの幅とコアの高さの関数として計算し図５に示す。隣接するカーブの間の水平方向のスペースは、有効屈折率ｎｅｆｆを０．００１だけ変えるのに必要なコアの幅の変化を表す。本発明によれば、図５の矩形の囲み５０に示されるように、Ｈ＝６．７μｍ，Ｗ＝１０μｍの寸法を有するコアが、ここでいう安定なカプラと低損失ファイバ−導波路カプラ用に得られた高さのコアと一致する。好ましくはドラゴンルータ４０の位相グレーティング列４２を有する各導波路は、コアの幅対コアの高さに対するアスペクト比が１．１５以上である。
【００３２】
図５から明かなように、６．７×１０μｍ２の寸法のコアを有する導波路のｎｅｆｆは、ドラゴンルータの高さが３μｍで幅が８μｍの寸法のコアを有する従来の導波路よりも、コアの幅の変化に対し感受性が少ない。このためこのような導波路構造体は、低クロストークを生成するのに必要なコアの幅に関して、製造誤差に対しより安定性がある。しかし導波路は、コアの高さとコアの幅が増加するためにマルチモードとなるので、シングルモード領域５２が付加されて高次モードを取り除く。別の構成としては、各グレーティング導波路を小さな曲げ半径でもって湾曲させ、その結果全ての高次モードを有効に放射するようにしてシングルモード領域５２を取り除くこともできる。
【００３３】
図６は２００Ｇｈｚのチャネル間隔の３個の８×８ドラゴンルータから測定された伝送スペクトラムを表す図である。このスペクトラムは、５番目の入力から５番目の出力の間で測定され、その際ファイバ−導波路の結合損失はないものとする。この素子は、同一基板上でコアの高さＨ＝６．７μｍのＰドープのシリカ製導波路でもって形成された。この３個の素子は、グレーティング導波路のコアの幅が違うだけでそのコアの幅はそれぞれ８．５μｍ，６．５μｍ，５．５μｍである。この伝送スペクトラムは、ピークのクロストークは、それぞれＷ＝８．５，６．５，５．５μｍの導波路に対し、−２６ｄＢ，−２２ｄＢ，−１４ｄＢである。上記のことからコアの幅が広くなればランダム位相エラーが小さくなり、ここに開示したコア高さの最適化導波路でもって、高性能のドラゴンルータが形成できる可能性があることを示すことになる。
【００３４】
Ｅ．曲げ損失
曲げ領域は、多くの導波路素子にとって必要不可欠なものである。例えば、図１に示すフーリエフィルタ１０は、湾曲領域５４，５６を有し、図４のドラゴンルータ４０は、位相グレーティング列４２内に湾曲領域を有する複数の導波路を有する。これらの湾曲部の曲げ半径は、充分に大きくその結果挿入損失が許される程度のものである。多くの場合これらの湾曲領域が素子が組み込まれる光学回路の大きさを決定するので小さな曲げ半径程好ましい。
【００３５】
導波路にシングルモードが必要な場合には、より大きなコアの寸法を用いると、より小さな曲げ半径が可能となる。より大きなコア寸法は、光学フィールドの閉じ込めが強くなり、その結果光学パスはより簡単に曲げることができる。
【００３６】
従来の導波路素子においては、１５ｍｍの最低曲げ半径は、５×５μｍ２ の正方形コアを有するＰドープシリカ製導波路上で達成できた。しかしＨ＝６．７μｍで、Ｗ＝５μｍの寸法のコアを有する導波路を用いることによって、カプラのシングルモード動作には影響を及ぼすことなく、その曲げ半径は約１０ｍｍまで減少できた。さらに大きなコアの幅を用いることにより、曲げ半径をさらに減少することもできるが、湾曲部でのモード変換により図４のドラゴンルータ４０のシングルモード領域５２の高次モードの除去が必要となる。このためＰドープのシリカ製導波路の湾曲領域では、コアの幅対高さのアスペクト比は、０．８以上且つ１．１以下が好ましい。
【００３７】
３．製造
本発明のＰドープシリカ製導波路構造体の製造方法を以下に示す。
【００３８】
先ず、アンドープＳｉＯ２（ＨｉＰＯＸ）製の第１の１５μｍ厚の下部クラッド層を、高圧スチーム下でＳｉを酸化することにより形成する。７％のＰドープのＳｉＯ２（Ｐガラス）を含む所定厚のコア層を、低圧ＣＶＤ（ＬＰＣＶＤ）を用いてその後堆積する。このステップにより、導波路コアが基板全体に亘って均一の厚さ即ち高さを規定する。その後このコア層をアニールし、約１０００℃で蒸気をかける。
【００３９】
その後このコア層を、コンピュータにより生成されたフォトリソグラフマスクを用いてパターン化し形成する。かくして、このコアの幅は、導波路の特性を最適化するために、導波路の異なる機能領域で変化する。ＢとＰをドープしたＳｉＯ２（ＢＰＴＥＯＳ）製の１．５μｍ厚のフロー層をＬＰＣＶＤで堆積し、９００℃でアニールして、カプラ領域の２つの導波路コアの間の狭いギャップを充填する。最後に７．５μｍ厚のＢＰＴＥＯＳの２つの層を上部クラッド層として堆積しアニールする。上部クラッド層は、下部クラッド層とほぼ同一の屈折率を有し、コアは、下部クラッド層と上部クラッド層よりも０．６３％高い屈折率を有する。したがって、コア層は基板全体に亘って均一の厚さを有するため様々な種類の素子、例えばドラゴンルータ，フーリエフィルタ，Ｙ型ブランチ等を同一の光リソグラフマスク上に機能回路として集積し、単一基板上に共通のプロセスで製造できる。
【００４０】
【発明の効果】
本発明の平面上光学導波路は、例えばスパッタリング電子ビーム蒸着，反応性イオンエッチング等の様々な製造技術を用いて製造することができる。本発明は、現在の光ファイバと結合することができ、その低損失，低複屈折のためにドープしたシリカ製導波路でもって実現できる。
【図面の簡単な説明】
【図１】本発明による導波路の機能領域を表した最適導波路の上面図である。
【図２】本発明の導波路を用いたファイバ−導波路−ファイバのモードフィールドのミスマッチ損失を表した図である。
【図３】Ａは、中心間の距離が９．０μｍの本発明によるカプラ用の結合距離を表した図である。Ｂは、中心間の距離が９．５μｍの従来のカプラの結合距離を表した図である。
【図４】本発明によるドラゴンルータの上面図である。
【図５】コアの幅と高さの関数として有効屈折率を表した図である。
【図６】グレーティング導波路コアの幅がそれぞれ８．５，６．５，５．５μｍの本発明による３種類のドラゴンルータから測定された伝送スペクトルを表す図である。
【符号の説明】
１０ フーリエフィルタ
１２，１４ 最適化導波路
１６，１８ コア
２０ 基板
２２，２４，２６，２８ 領域
３０ 導波路端部
３２ 光ファイバ
４０ ドラゴンルータ
４２ 位相グレーティング列
４４ 誘電体性スラブ（スターカプラ）
４６ 入力導波路
４８ 出力導波路
５２ シングルモード領域
５４，５６ 湾曲領域
Claims (3)
- 平面型光学導波路素子であって、
基板と、
前記基板上に堆積された下部クラッド層と、
前記下部クラッド層上に形成された均一高さ（Ｈ）および可変幅（Ｗ）を有するコアと、
前記コアおよび前記下部クラッド層の上に堆積された上部クラッド層とを有し、
前記上部クラッド層は、前記上部クラッド層と前記下部クラッド層との間に前記コアを包囲するようになっており、および前記コアは、６μｍよりも大きな高さを有しており、
前記コアと前記クラッド層との間の屈折率差（Δ）は、約０．６％であり、
湾曲領域では、前記コアは、０．８よりも大きなＷ／Ｈのアスペクト比を有し、
導波路−ファイバの結合領域では、前記コアは、１．２よりも大きなＷ／Ｈのアスペクト比を有することを特徴とする平面型光学導波路素子。 - 前記上部クラッド層と前記下部クラッド層との間に包囲された第２のコアを含む第２の導波路をさらに含み、
前記第２導波路は、前記導波路と光学的に相互作用するよう構成され、
前記第２コアは、前記コアに実質的に等しい高さおよび可変幅を有することを特徴とする請求項１に記載の素子。 - 前記導波路と前記第２導波路とは、結合領域において光学的に結合され、
前記結合領域は、前記コアおよび第２コアの幅の製造ばらつきとは実質的に無関係な結合長を有することを特徴とする請求項２に記載の素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US547767 | 1983-11-01 | ||
| US08/547,767 US5719976A (en) | 1995-10-24 | 1995-10-24 | Optimized waveguide structure |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28214196A Division JP3581224B2 (ja) | 1995-10-24 | 1996-10-24 | 平面型光学導波路素子 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002236230A JP2002236230A (ja) | 2002-08-23 |
| JP2002236230A5 JP2002236230A5 (ja) | 2004-10-28 |
| JP4004794B2 true JP4004794B2 (ja) | 2007-11-07 |
Family
ID=24186043
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28214196A Expired - Fee Related JP3581224B2 (ja) | 1995-10-24 | 1996-10-24 | 平面型光学導波路素子 |
| JP2001400472A Expired - Fee Related JP4004794B2 (ja) | 1995-10-24 | 2001-12-28 | 平面型光学導波路素子 |
| JP2004137379A Pending JP2004234031A (ja) | 1995-10-24 | 2004-05-06 | 平面型光学導波路素子 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28214196A Expired - Fee Related JP3581224B2 (ja) | 1995-10-24 | 1996-10-24 | 平面型光学導波路素子 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004137379A Pending JP2004234031A (ja) | 1995-10-24 | 2004-05-06 | 平面型光学導波路素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5719976A (ja) |
| JP (3) | JP3581224B2 (ja) |
Families Citing this family (84)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5852505A (en) * | 1994-12-28 | 1998-12-22 | Lucent Technologies Inc. | Dense waveguide division multiplexers implemented using a first stage fourier filter |
| US5914889A (en) * | 1996-09-13 | 1999-06-22 | Lucent Technologies Inc. | Method and system for generating a mask layout of an optical integrated circuit |
| GB2334789B (en) * | 1998-06-12 | 2000-01-19 | Bookham Technology Ltd | A waveguide end face |
| JP2000275449A (ja) | 1999-03-25 | 2000-10-06 | Minolta Co Ltd | 光導波路 |
| JP2000329956A (ja) | 1999-05-24 | 2000-11-30 | Minolta Co Ltd | 光導波路 |
| US7194161B1 (en) | 1999-06-30 | 2007-03-20 | The Regents Of The University Of California | Wavelength-conserving grating router for intermediate wavelength density |
| JP3448518B2 (ja) * | 1999-07-30 | 2003-09-22 | 古河電気工業株式会社 | アレイ導波路回折格子 |
| US6288821B1 (en) | 1999-10-01 | 2001-09-11 | Lucent Technologies, Inc. | Hybrid electro-optic device with combined mirror arrays |
| AU1786301A (en) * | 1999-12-02 | 2001-06-12 | Tegal Corporation | Improved reactor with heated and textured electrodes and surfaces |
| JP3497794B2 (ja) * | 2000-02-08 | 2004-02-16 | 日本電信電話株式会社 | 光スポットサイズ変換器の作製方法 |
| WO2001059495A1 (fr) * | 2000-02-10 | 2001-08-16 | Nippon Telegraph And Telephone Corporation | Interferometre optique a guide d'ondes |
| US6506289B2 (en) | 2000-08-07 | 2003-01-14 | Symmorphix, Inc. | Planar optical devices and methods for their manufacture |
| US6498873B1 (en) * | 2000-08-31 | 2002-12-24 | Agere Systems Inc. | Photo detector assembly |
| US6533907B2 (en) | 2001-01-19 | 2003-03-18 | Symmorphix, Inc. | Method of producing amorphous silicon for hard mask and waveguide applications |
| US7351503B2 (en) * | 2001-01-22 | 2008-04-01 | Photronics, Inc. | Fused silica pellicle in intimate contact with the surface of a photomask |
| US6524754B2 (en) | 2001-01-22 | 2003-02-25 | Photronics, Inc. | Fused silica pellicle |
| US7469558B2 (en) * | 2001-07-10 | 2008-12-30 | Springworks, Llc | As-deposited planar optical waveguides with low scattering loss and methods for their manufacture |
| US6928215B1 (en) | 2001-07-25 | 2005-08-09 | Lightwave Microsystems Corporation | Optical tap for optical integrated circuits |
| US7404877B2 (en) * | 2001-11-09 | 2008-07-29 | Springworks, Llc | Low temperature zirconia based thermal barrier layer by PVD |
| US7290407B1 (en) | 2001-12-19 | 2007-11-06 | Jesse Chienhua Shan | Triangle-shaped planar optical waveguide having reduced scattering loss |
| EP1329749A1 (de) * | 2002-01-16 | 2003-07-23 | Alcatel | Integrierter optischer Richtkoppler mit sich verjüngenden Wellenleitern |
| US20030142388A1 (en) * | 2002-01-31 | 2003-07-31 | Sergey Frolov | Waveguide optical amplifier |
| JP3818169B2 (ja) * | 2002-02-22 | 2006-09-06 | 日本電気株式会社 | 導波路デバイス |
| US6884327B2 (en) | 2002-03-16 | 2005-04-26 | Tao Pan | Mode size converter for a planar waveguide |
| US7378356B2 (en) * | 2002-03-16 | 2008-05-27 | Springworks, Llc | Biased pulse DC reactive sputtering of oxide films |
| US6876784B2 (en) * | 2002-05-30 | 2005-04-05 | Nanoopto Corporation | Optical polarization beam combiner/splitter |
| US7283571B2 (en) * | 2002-06-17 | 2007-10-16 | Jian Wang | Method and system for performing wavelength locking of an optical transmission source |
| US20040047039A1 (en) * | 2002-06-17 | 2004-03-11 | Jian Wang | Wide angle optical device and method for making same |
| US7386205B2 (en) * | 2002-06-17 | 2008-06-10 | Jian Wang | Optical device and method for making same |
| EP1520203A4 (en) | 2002-06-18 | 2005-08-24 | Nanoopto Corp | OPTICAL COMPONENT WITH ADVANCED FUNCTIONALITY AND METHOD FOR THE PRODUCTION THEREOF |
| US6950581B2 (en) * | 2002-07-22 | 2005-09-27 | Intel Corporation | Optical coupler apparatus and methods having reduced geometry sensitivity |
| US7050233B2 (en) | 2002-08-01 | 2006-05-23 | Nanoopto Corporation | Precision phase retardation devices and method of making same |
| US8404376B2 (en) | 2002-08-09 | 2013-03-26 | Infinite Power Solutions, Inc. | Metal film encapsulation |
| US8021778B2 (en) * | 2002-08-09 | 2011-09-20 | Infinite Power Solutions, Inc. | Electrochemical apparatus with barrier layer protected substrate |
| US8431264B2 (en) * | 2002-08-09 | 2013-04-30 | Infinite Power Solutions, Inc. | Hybrid thin-film battery |
| US8394522B2 (en) * | 2002-08-09 | 2013-03-12 | Infinite Power Solutions, Inc. | Robust metal film encapsulation |
| US8445130B2 (en) * | 2002-08-09 | 2013-05-21 | Infinite Power Solutions, Inc. | Hybrid thin-film battery |
| US8236443B2 (en) * | 2002-08-09 | 2012-08-07 | Infinite Power Solutions, Inc. | Metal film encapsulation |
| US20070264564A1 (en) | 2006-03-16 | 2007-11-15 | Infinite Power Solutions, Inc. | Thin film battery on an integrated circuit or circuit board and method thereof |
| US8535396B2 (en) * | 2002-08-09 | 2013-09-17 | Infinite Power Solutions, Inc. | Electrochemical apparatus with barrier layer protected substrate |
| US6768843B1 (en) * | 2002-08-16 | 2004-07-27 | Wavesplitter Technologies, Inc. | Cascaded fourier filter interleaver having enhanced performance |
| US7826702B2 (en) * | 2002-08-27 | 2010-11-02 | Springworks, Llc | Optically coupling into highly uniform waveguides |
| US6920272B2 (en) * | 2002-10-09 | 2005-07-19 | Nanoopto Corporation | Monolithic tunable lasers and reflectors |
| US7013064B2 (en) * | 2002-10-09 | 2006-03-14 | Nanoopto Corporation | Freespace tunable optoelectronic device and method |
| EP1597616A4 (en) * | 2003-02-10 | 2008-04-09 | Nanoopto Corp | UNIVERSAL BROADBAND POLARIZER, DEVICES COMPRISING THE POLARIZER, AND METHOD FOR MANUFACTURING THE POLARIZER |
| EP1597408B1 (en) | 2003-02-27 | 2012-12-05 | Symmorphix, Inc. | Method for forming dielectric barrier layers |
| US8728285B2 (en) * | 2003-05-23 | 2014-05-20 | Demaray, Llc | Transparent conductive oxides |
| US7238628B2 (en) * | 2003-05-23 | 2007-07-03 | Symmorphix, Inc. | Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides |
| US20040258355A1 (en) * | 2003-06-17 | 2004-12-23 | Jian Wang | Micro-structure induced birefringent waveguiding devices and methods of making same |
| US7433118B2 (en) * | 2003-06-26 | 2008-10-07 | Lucent Technologies Inc. | Bridged polysesquioxane host matrices containing lanthanides chelated by organic guest ligands, and methods of making such matrices |
| US7075087B2 (en) * | 2003-06-27 | 2006-07-11 | Siemens Medical Solutions, Usa | Multi-modality diagnostic imager |
| EP1704432B1 (en) * | 2004-01-13 | 2019-05-08 | Lionix B.V. | Method of manufacture of surface waveguide |
| US6987920B1 (en) | 2004-06-28 | 2006-01-17 | Xerox Corporation | Waveguide structures and methods |
| CN101931097B (zh) * | 2004-12-08 | 2012-11-21 | 希莫菲克斯公司 | LiCoO2的沉积 |
| US7959769B2 (en) * | 2004-12-08 | 2011-06-14 | Infinite Power Solutions, Inc. | Deposition of LiCoO2 |
| US7215841B2 (en) * | 2004-12-21 | 2007-05-08 | Intel Corporation | Extracting phase error in waveguides |
| US7838133B2 (en) * | 2005-09-02 | 2010-11-23 | Springworks, Llc | Deposition of perovskite and other compound ceramic films for dielectric applications |
| WO2007092748A2 (en) * | 2006-02-06 | 2007-08-16 | Ems Technologies, Inc. | Circular waveguide e-bend |
| KR20090069323A (ko) * | 2006-09-29 | 2009-06-30 | 인피니트 파워 솔루션스, 인크. | 가요성 기판의 마스킹 및 가요성 기판에 배터리 층을 증착하기 위한 재료의 구속 |
| US8197781B2 (en) * | 2006-11-07 | 2012-06-12 | Infinite Power Solutions, Inc. | Sputtering target of Li3PO4 and method for producing same |
| US7420434B2 (en) * | 2007-02-02 | 2008-09-02 | Ems Technologies, Inc. | Circular to rectangular waveguide converter including a bend section and mode suppressor |
| WO2008108422A1 (ja) * | 2007-03-07 | 2008-09-12 | Nec Corporation | 光導波路モジュール |
| US8268488B2 (en) | 2007-12-21 | 2012-09-18 | Infinite Power Solutions, Inc. | Thin film electrolyte for thin film batteries |
| CN101903560B (zh) * | 2007-12-21 | 2014-08-06 | 无穷动力解决方案股份有限公司 | 用于电解质膜的溅射靶的方法 |
| CN101911367B (zh) | 2008-01-11 | 2015-02-25 | 无穷动力解决方案股份有限公司 | 用于薄膜电池及其他器件的薄膜包封 |
| WO2009124191A2 (en) * | 2008-04-02 | 2009-10-08 | Infinite Power Solutions, Inc. | Passive over/under voltage control and protection for energy storage devices associated with energy harvesting |
| US7822298B2 (en) * | 2008-04-15 | 2010-10-26 | Alcatel-Lucent Usa Inc. | Polarization component processor, method of processing polarization components and integrated photonic circuit employing the same |
| KR20110058793A (ko) | 2008-08-11 | 2011-06-01 | 인피니트 파워 솔루션스, 인크. | 전자기 에너지를 수확하기 위한 일체형 컬렉터 표면을 갖는 에너지 디바이스 및 전자기 에너지를 수확하는 방법 |
| JP5650646B2 (ja) * | 2008-09-12 | 2015-01-07 | インフィニット パワー ソリューションズ， インコーポレイテッド | 電磁エネルギーを介したデータ通信のための一体型伝導性表面を有するエネルギーデバイスおよび電磁エネルギーを介したデータ通信のための方法 |
| WO2010042594A1 (en) * | 2008-10-08 | 2010-04-15 | Infinite Power Solutions, Inc. | Environmentally-powered wireless sensor module |
| US20100294428A1 (en) * | 2009-05-20 | 2010-11-25 | Snyder Shawn W | Method of Integrating Electrochemical Devices Into and Onto Fixtures |
| JP5492998B2 (ja) | 2009-09-01 | 2014-05-14 | インフィニット パワー ソリューションズ， インコーポレイテッド | 薄膜バッテリを組み込んだプリント回路基板 |
| JP5625449B2 (ja) * | 2010-03-31 | 2014-11-19 | 日本電気株式会社 | マッハ・ツェンダ干渉計、アレイ導波路回折格子及びマッハ・ツェンダ干渉計の製造方法 |
| CN102947976B (zh) | 2010-06-07 | 2018-03-16 | 萨普拉斯特研究有限责任公司 | 可充电、高密度的电化学设备 |
| US20120263479A1 (en) * | 2011-04-18 | 2012-10-18 | Neophotonics Corporation | Optical network communication system with variable optical attenuation and method of operation thereof |
| JP5870509B2 (ja) * | 2011-05-30 | 2016-03-01 | ソニー株式会社 | 光源装置、光学ピックアップ、記録装置 |
| JP2014041175A (ja) * | 2012-08-21 | 2014-03-06 | Oki Electric Ind Co Ltd | 波長選択性経路切換素子 |
| US9685761B2 (en) | 2014-10-03 | 2017-06-20 | Aurrion, Inc. | Densely arrayed waveguides with low cross-coupling |
| US20190250329A1 (en) * | 2018-02-15 | 2019-08-15 | Nokia Solutions And Networks Oy | Optical Waveguide Processors For Integrated Optics |
| US11353650B2 (en) * | 2018-03-30 | 2022-06-07 | Nlight, Inc. | Single mode LMA (large mode area) fiber |
| CN108776367B (zh) * | 2018-04-20 | 2021-07-13 | 江伟 | 一种高密度光子集成的波导光栅阵列 |
| WO2019221083A1 (ja) * | 2018-05-18 | 2019-11-21 | Ａｇｃ株式会社 | ポリマー光導波路及び複合光導波路 |
| US10935738B1 (en) | 2019-08-08 | 2021-03-02 | Stmicroelectronics S.R.L. | Architecture of an integrated optics device |
| US11181693B1 (en) * | 2020-10-21 | 2021-11-23 | Globalfoundries U.S. Inc. | Polarization-insensitive directional couplers |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2927795B2 (ja) * | 1988-03-29 | 1999-07-28 | 日本電気株式会社 | 光スイッチ |
| US4904042A (en) * | 1988-05-03 | 1990-02-27 | American Telephone And Telegraph Company | N×N optical star coupler |
| FR2666118B1 (fr) * | 1990-08-22 | 1992-10-30 | Snecma | Circuit d'alimentation en carburant d'un turbo-moteur. |
| US5136671A (en) * | 1991-08-21 | 1992-08-04 | At&T Bell Laboratories | Optical switch, multiplexer, and demultiplexer |
| US5285305A (en) * | 1991-12-12 | 1994-02-08 | At & T Bell Laboratories | Optical communication network with passive monitoring |
| JP3269505B2 (ja) * | 1992-11-19 | 2002-03-25 | 三菱瓦斯化学株式会社 | 高分子光導波路型光スターカプラ |
| US5309534A (en) * | 1993-02-24 | 1994-05-03 | At&T Bell Laboratories | Optical filter having multiple interferometric stages |
| GB2278206B (en) * | 1993-05-19 | 1996-04-03 | Northern Telecom Ltd | Polarisation insensitive wavelength multiplexing 2®2 fibre couplers |
| FI944253A (fi) * | 1993-09-17 | 1995-03-18 | Iot Integrierte Optik Gmbh | Integroidusti optinen 2 x 2 -kytkin |
| US5396507A (en) * | 1993-11-15 | 1995-03-07 | At&T Corp. | Reflective digitally tunable laser |
| NL9400993A (nl) * | 1994-06-17 | 1996-02-01 | Nederland Ptt | Polarisatie- en golflengte-onafhankelijk optisch vermogen splitsend circuit. |
-
1995
- 1995-10-24 US US08/547,767 patent/US5719976A/en not_active Expired - Lifetime
-
1996
- 1996-10-24 JP JP28214196A patent/JP3581224B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-28 JP JP2001400472A patent/JP4004794B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-06 JP JP2004137379A patent/JP2004234031A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP3581224B2 (ja) | 2004-10-27 |
| JPH09166716A (ja) | 1997-06-24 |
| JP2002236230A (ja) | 2002-08-23 |
| JP2004234031A (ja) | 2004-08-19 |
| US5719976A (en) | 1998-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4004794B2 (ja) | 平面型光学導波路素子 | |
| US6853769B2 (en) | Arrayed waveguide grating with waveguides of unequal widths | |
| Fukazawa et al. | Very compact arrayed-waveguide-grating demultiplexer using Si photonic wire waveguides | |
| US5165001A (en) | Guided-wave optical branching device | |
| AU696531B2 (en) | Monolithic optical waveguide filters based on fourier expansion | |
| US7720341B2 (en) | Waveguide for thermo optic device | |
| KR101121459B1 (ko) | 광섬유 및 평면 광학 도파관을 치밀하게 결합하는 방법 및장치 | |
| US20020191916A1 (en) | Vertical waveguide tapers for optical coupling between optical fibers and thin silicon waveguides | |
| US7519240B1 (en) | Multi-section coupler to mitigate guide-guide asymmetry | |
| JP4385224B2 (ja) | 光導波路デバイス及び光導波路モジュール | |
| US6731828B2 (en) | Waveguide-type optical signal processing circuit | |
| US20030012497A1 (en) | Dendritic taper for an integrated optical wavelength router | |
| US5500916A (en) | Method for making Bragg reflectors for waveguides | |
| US20120201492A1 (en) | Optical branching element and optical branching circuit, and manufacturing method thereof | |
| US20050213913A1 (en) | Optical waveguide circuit and method for fabricating the same | |
| JPH112735A (ja) | 導波路アレイを有する分光写真器型マルチプレクサ・デマルチプレクサ光学部品 | |
| JP3228233B2 (ja) | 光導波路デバイス | |
| JPH1048445A (ja) | 光導波回路 | |
| JP2001235645A (ja) | 光導波回路 | |
| WO2011078033A1 (ja) | 平面光波回路及び平面光波回路の製造方法 | |
| US5440656A (en) | Waveguide type optical component having optical coupling sections with different coupling efficiencies | |
| JPH10197737A (ja) | 光導波回路の製造方法 | |
| CN116643350B (zh) | 端面耦合器及光芯片系统 | |
| JP2798308B2 (ja) | 交差型スターカップラ | |
| JP3602255B6 (ja) | 光反射端付きチャンネル導波路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040219 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040519 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050217 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050404 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |