JP2010171106A5 - - Google Patents

Claims (5)

1. 第１および第２の領域を有する半導体基板上にマスク材を形成する工程と、
   前記第１の領域の前記マスク材上に芯材をパターン形成する工程と、
   前記芯材の両側面に側壁マスクを形成した後、前記芯材を除去する工程と、
   前記芯材を除去した後、前記第１の領域の前記マスク材に前記側壁マスクのパターンを転写する工程と、
   前記第１の領域の前記側壁マスクのパターンを転写された前記マスク材のトリミングと、前記第２の領域の前記マスク材への所定のパターンの形成とを同時に行う工程と、
   を含み、
   前記芯材のパターン形成は、クリティカルデザインレベルのフォトマスクを用いたフォトリソグラフィ技術を用いて行われ、
   前記第１の領域の前記マスク材への前記側壁マスクのパターンの転写は、ノンクリティカルデザインレベルのフォトマスクを用いたフォトリソグラフィ技術を用いて前記第２の領域の前記マスク材上に前記所定のパターンよりも大きいパターンを有するレジスト膜を形成した後、前記レジスト膜をマスクとして用いたエッチングにより行われ、
   前記第１の領域の前記側壁マスクのパターンを転写された前記マスク材のトリミングと、前記第２の領域の前記マスク材への所定のパターンの形成とは、クリティカルデザインレベルのフォトマスクを用いたフォトリソグラフィ技術を用いて行われる半導体装置の製造方法。
2. 第１および第２の領域を有する半導体基板上にマスク材を形成する工程と、
   前記第１の領域の前記マスク材上に芯材をパターン形成する工程と、
   前記芯材の両側面に側壁マスクを形成した後、前記芯材を除去する工程と、
   前記芯材を除去した後、前記第１の領域の前記マスク材に前記側壁マスクのパターンを転写する工程と、
   前記第１の領域の前記側壁マスクのパターンを転写された前記マスク材のトリミングと、前記第２の領域の前記マスク材への所定のパターンの形成とを同時に行う工程と、
   を含む半導体装置の製造方法。
3. 前記第１の領域のトリミングされた前記マスク材のパターンと、前記第２の領域の前記マスク材の前記所定のパターンとを前記半導体基板に同時に転写し、前記第１の領域にＳＲＡＭに用いられるフィン、前記第２の領域に周辺回路の形成される活性領域を形成する工程、
   をさらに含む請求項１または２に記載の半導体装置の製造方法。
4. 半導体基板上にマスク材を形成する工程と、
   前記マスク材を加工してリング状パターンが形成された領域とパターンのない領域とを形成する工程と、
   被加工材のリング状パターンをトリミングしてラインアンドスペースパターンに加工するためのパターンと、前記被加工材のパターンのない領域にパターンを形成するためのパターンと、を有するフォトマスクを用いたフォトリソグラフィ技術を用いて、
   前記マスク材の前記リングパターンのラインアンドスペースパターンへの加工と、前記マスク材の前記パターンのない領域への所定のパターンの形成を同時に行う工程と、
   前記マスク材の前記ラインアンドスペースパターンおよび前記所定のパターンを前記半導体基板に転写する工程と、
   を含む半導体装置の製造方法。
5. 被加工材のリング状パターンをトリミングしてラインアンドスペースパターンに加工するためのパターンと、
   前記被加工材のパターンのない領域にパターンを形成するためのパターンと、
   を有するフォトマスク。