JP2010146690A5 - - Google Patents

Claims (18)

1. 外部からライトモード及びリードモードを定義する命令語を提供することで、立ち上りクロック又は立ち下りクロックを用いて、ライト命令又はリード命令を提供する命令語デコーダ；
   前記ライト命令に応じて、ライトレイテンシだけ外部アドレス及び前記ライト命令をシフトさせるシフトレジスタ部；及び、
   前記リードモード時には前記外部アドレスをコラムアドレスとしてラッチし、前記ライトモード時には前記シフトレジスタから提供されたライト用アドレスをラッチして、前記コラムアドレスとして提供するコラムアドレスラッチ部を含むことを特徴とする半導体集積回路。
2. 前記ライト命令は、前記立ち上りクロックに同期されて提供され、前記リード命令は、前記立ち下りクロックに同期されて提供されることを特徴とする請求項１に記載の半導体集積回路。
3. 一つのアドレスピンで立ち上りクロック及び立ち下りクロックで多重化が可能な半導体集積回路において、
   外部命令に応じて、第１のライト命令及びリード命令を各々立ち上りクロック及び立ち下りクロックに同期させて提供する命令語デコーダ；
   前記ライト命令に応じて、ライトレイテンシだけ外部アドレス及び前記ライト命令をシフトさせて、各々ライト用アドレス及び第２のライト命令を提供するシフトレジスタ部；
   前記第１のライト命令、前記リード命令及びバースト長さに応じて、既設定のバースト長さを超過すれば、追加のライト又はリード動作を指示するバーストリードライト命令及び前記バーストリードライト命令に対応するバーストアドレスを提供するバースト命令制御部；及び、
   前記リードモード時には前記外部アドレスをコラムアドレスとしてラッチし、前記ライトモード時には前記ライト用アドレスをラッチして、前記コラムアドレスとして提供し、前記バーストリードライト命令時には前記バーストアドレスを前記コラムアドレスとしてラッチするコラムアドレスラッチ部を含むことを特徴とする半導体集積回路。
4. 前記バースト命令制御部は、
   前記第１のライト命令及びリード命令に応じて、ライト−リード命令を提供するコラム命令生成部；
   前記ライト−リード命令、前記リード命令、前記第２のライト命令及びバースト長さに応じて、ライト−リードクロック及びバースト信号を提供するリード／ライト命令語制御部；
   前記ライト−リード命令、前記ライト−リードクロック及び前記バースト信号に応じて、バーストリードライト命令を提供するバースト命令語生成部；及び、
   前記リード命令、前記第２のライト命令、前記バーストリードライト命令、前記バースト長さ及び前記コラムアドレスに応じて、バーストアドレスを提供するアドレスカウンタを含むことを特徴とする請求項３に記載の半導体集積回路。
5. 前記コラム命令生成部は、前記第１のライト命令が活性化されると、第１のレベルの前記ライト−リード命令を提供し、前記リード命令が活性化されると、第２のレベルの前記ライト−リード命令を提供することを特徴とする請求項４に記載の半導体集積回路。
6. 前記リード／ライト命令語制御部は、
   前記ライト−リード命令のレベルに応じて、ライトモードであれば前記立ち上りクロックを選択し、リードモードであれば前記立ち下りクロックを選択して、前記ライト−リードクロックとして提供するクロック選択部；及び、
   前記バースト長さだけ遅延されるが、既設定のバースト長さだけ分周されて生成される前記バースト信号を提供するバースト信号生成部を含むことを特徴とする請求項４に記載の半導体集積回路。
7. 前記バースト命令語生成部は、前記バースト信号が活性化される毎に、前記ライト−リードクロックに同期された前記バーストリードライト命令を提供することを特徴とする請求項４に記載の半導体集積回路。
8. 前記バーストアドレスカウンタは、前記バースト長さが既設定値を超過すれば、前記第２のライト命令又は前記リード命令に応じてラッチされる前記コラムアドレスを増加させてカウントすることにより、前記バーストアドレスを提供することを特徴とする請求項４に記載の半導体集積回路。
9. ライト命令及びリード命令を提供する命令語デコーダ；
   前記ライト命令に応じて、クロックの第１のエッジに同期させてライト−リードクロックを提供し、前記リード命令に応じて、前記クロックの第２のエッジに同期させて前記ライト−リードクロックを提供するリード／ライト命令語制御部；及び、
   前記リード命令に応じて、前記外部アドレスをコラムアドレスとしてラッチし、前記ライト命令に応じて、シフトレジスタから提供されたライト用アドレスをラッチして、前記コラムアドレスとして提供するコラムアドレスラッチ部を含むことを特徴とする半導体集積回路。
10. 前記リード／ライト命令語制御部は、ＭＲＳから提供されるバスト長さ情報に応じて、バースト信号を提供するバースト信号生成部をさらに含むことを特徴とする請求項９に記載の半導体集積回路。
11. 前記シフトレジスタは、
    前記ライト命令が活性化されると、前記ライト命令を前記立ち上りクロックに同期させて、前記ライトレイテンシだけシフトさせる命令語シフトレジスタ；及び、
    前記ライト命令に応じて、前記外部アドレスを前記立ち上りクロックに同期させて、前記ライトレイテンシだけシフトさせるコラムアドレスシフトレジスタを含むことを特徴とする請求項１、３、又は９のいずれかに記載の半導体集積回路。
12. クロックの第１のエッジに同期させてリード命令を提供する命令語デコーダ；
    前記リード命令に応じて、前記クロックの第２のエッジに同期させてリード用 クロックを提供するリード／ライト命令語制御部；及び、
    前記リード命令に応じて、外部アドレスをラッチし、前記クロックの前記第２のエッジに同期してコラムアドレスを提供するコラムアドレスラッチ部を含むことを特徴とする半導体集積回路。
13. 前記命令語デコーダは、前記クロックの前記第１のエッジに同期させてライト命令を提供することを特徴とする請求項１２に記載の半導体集積回路。
14. 前記リード／ライト命令語制御部は、前記ライト命令に応じて、前記クロックの前記第１のエッジに同期させてライト用クロックを提供することを特徴とする請求項１３に記載の半導体集積回路。
15. 前記リード／ライト命令語制御部は、ＭＲＳから提供されるバースト長さ情報に応じて、バースト信号を提供するバースト信号生成部をさらに含むことを特徴とする請求項１２に記載の半導体集積回路。
16. 前記コラムアドレスラッチ部は、外部命令により、外部から提供されたままのアドレス及び遅延の可否が適用されたアドレスの何れか一つを選択的に提供することを特徴とする請求項１２に記載の半導体集積回路。
17. 前記コラムアドレスラッチ部は、ライト命令に応じて、シフトレジスタにより遅延されたライト用アドレスをラッチして、前記コラムアドレスとして提供することを特徴とする請求項１６に記載の半導体集積回路。
18. 前記第１のエッジは立ち上りエッジであり、前記第２のエッジは立ち下りエッジであることを特徴とする請求項１２に記載の半導体集積回路。