JP7476676B2 - 演算処理装置 - Google Patents

Description

本発明は、演算処理装置に関する。

例えば、プロセッサとメモリとの間でデータ通信を行うインタフェース回路は、プロセッサから順次受けるリクエストを記憶する記憶部を有し、記憶部に記憶されたリクエストをパイプライン処理によりメモリに順次出力する。これにより、インタフェース回路は、例えば、先行するリードリクエストの処理が完了する前に、後続のリクエストをメモリに出力することが可能になる（例えば、特許文献１参照）。

特開２００５－１９０３２０号公報

例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等のメモリにおいて、同一のバンクに供給するリードコマンドの最小供給間隔として、ｔＣＣＤＬ（Column to Column Delay Long）が規定される。ｔＣＣＤＬ（クロックサイクル数）は、メモリの動作周波数が高いほど増加する。

高スループットのメモリアクセスを実現するために、リードコマンドは、リードデータをメモリから連続して出力可能な間隔でメモリに供給されることが好ましい。また、連続する複数のリードコマンドに応じてメモリから出力されるリードデータの間隔が空く場合、複数のバンクを並列に動作させ、リードコマンドを交互に供給することで、リードデータを連続してメモリから出力させることが可能である。

例えば、メモリに出力するアクティブコマンドおよびリードコマンド等のアクセスコマンドは、メモリアクセス要求を順次シフトするシフトレジスタ内の所定のステージにメモリアクセス要求が到達するタイミングに基づいて生成される。複数のバンクを並列に動作させる場合、メモリを最大動作周波数で動作させる場合の最大の並列数に対応する数のシフトレジスタが必要になる。一方、動作周波数が低く、並列数が少ない場合、動作しない無駄なシフトレジスタが発生する。

１つの側面では、本発明は、メモリに出力するアクセスコマンドの並列数を変更可変なメモリアクセスコントローラを含む演算処理装置の回路規模を低減することを目的とする。

一つの観点によれば、演算処理装置は、演算を実行する演算部と、前記演算部が出力するメモリアクセス要求に基づいてメモリのアクセスを制御するメモリアクセスコントローラとを有する演算処理装置であって、前記メモリアクセスコントローラは、第１シフト信号と、複数の資源番号のいずれかと、前記演算部から受ける前記メモリアクセス要求とを、動作モードに応じた時間間隔で出力するメモリアクセス受領部と、直列に接続された複数のステージを有し、前記メモリアクセス受領部からの前記資源番号および前記メモリアクセス要求を前記第１シフト信号に基づいて初段のステージで受け、動作モードに応じたタイミングで前記初段のステージから後段のステージに前記資源番号および前記メモリアクセス要求をシフトするシフトレジスタと、前記資源番号のそれぞれに対応して設けられ、前記複数のステージが保持する前記資源番号と前記メモリアクセス要求とを受け、受けた資源番号が自身を示す資源番号と一致する場合、受けたメモリアクセス要求に対応するアクセスコマンドを前記メモリに出力する複数のメモリアクセス送信部と、を有する。

１つの側面では、本発明は、メモリに出力するアクセスコマンドの並列数を変更可変なメモリアクセスコントローラを含む演算処理装置の回路規模を低減することができる。

一実施形態におけるメモリアクセスコントローラを含む演算処理装置の一例を示すブロック図である。 図１のメモリアクセスコントローラの一例を示すブロック図である。 図２のスケジューリング部の一例を示すブロック図である。 図３のスケジューリング部の動作の一例を示すタイミング図である。 図２のリクエスト保持パイプラインのステージの一例を示すブロック図である。 図２の処理部の一例を示すブロック図である。 図２のメモリアクセスコントローラによりメモリにリードアクセスする一例を示すタイミング図である。 図２のメモリアクセスコントローラによりメモリにリードアクセスする別の例を示すタイミング図である。 図７のリードアクセスにおけるメモリアクセスコントローラの動作の一例を示す説明図である。 図９の続きを示す説明図である。 図１０の続きを示す説明図である。 図１１の続きを示す説明図である。 並列度ｌ＝２において、ステージＳＴＧ０が保持するリクエスト情報の処理先に応じた各ステージでの経過サイクル数の一例を示す説明図である。 図８のリードアクセスにおけるメモリアクセスコントローラの動作の一例を示す説明図である。 図１４の続きを示す説明図である。 図１５の続きを示す説明図である。 図１６の続きを示す説明図である。 並列度ｌ＝３において、ステージＳＴＧ０が保持するリクエスト情報の処理先に応じた各ステージでの経過サイクル数の一例を示す説明図である。 他のメモリアクセスコントローラのリクエスト保持パイプラインの構成の一例（比較例）を示す説明図である。

以下、図面を用いて実施形態が説明される。

図１は、一実施形態におけるメモリアクセスコントローラを含む演算処理装置の一例を示す。図１に示す演算処理装置１０は、例えば、ＣＰＵ（Central Processing Unit）である。以下では、演算処理装置１０をＣＰＵ１０とも称する。

ＣＰＵ１０は、複数のコア１２、キャッシュ１４、ネットワーク制御部１６、インタコネクト１８およびメモリアクセスコントローラ２０を有する。各コア１２は、キャッシュ１４に格納された命令を実行し、キャッシュ１４に格納されたデータの演算を実行する。各コア１２は、演算部の一例である。

例えば、キャッシュ１４は、ＬＬＣ（Last Level Cache）であり、複数のコア１２に共通に接続される。キャッシュ１４は、メインメモリ等のメモリ３０に記憶されたデータおよび命令の一部および他のＣＰＵ１０に接続されるメモリに記憶されたデータおよび命令の一部を記憶可能である。特に限定されないが、メモリ３０は、ＤＤＲ（Double Data Rate）４－ＳＤＲＡＭである。ネットワーク制御部１６は、キャッシュ１４、インタコネクト１８およびメモリアクセスコントローラ２０を相互に接続する。インタコネクト１８は、他のＣＰＵ１０に接続され、他のＣＰＵ１０との間で通信を実行する。

メモリアクセスコントローラ２０は、メモリ３０に接続され、メモリ３０のアクセスを制御する。例えば、メモリアクセスコントローラ２０は、自ＣＰＵ１０または他のＣＰＵ１０のキャッシュ１４が出力するメモリアクセス要求（図２のＭＲＥＱ）に基づいてメモリ３０のアクセスを制御する。例えば、メモリアクセス要求がリードアクセス要求の場合、メモリアクセスコントローラ２０は、リードアクセス要求に基づいて、メモリ３０にリードアクセスし、メモリ３０に記憶されたデータをリードする。

また、メモリアクセス要求がライトアクセス要求の場合、メモリアクセスコントローラ２０は、ライトアクセス要求に基づいて、メモリ３０にライトアクセスし、メモリ３０にデータをライトする。特に限定されないが、１つのメモリアクセス要求に応じて、２５６バイトのデータが読み出しされ、または２５６バイトのデータが書き込みされる。

なお、ＣＰＵ１０に搭載されるコア１２の数は、１つでもよい。また、ＣＰＵ１０は、キャッシュ１４およびネットワーク制御部１６を持たなくてもよく、その場合、各コア１２がメモリアクセスコントローラ２０に接続される。

図２は、図１のメモリアクセスコントローラ２０の一例を示す。メモリアクセスコントローラ２０は、リクエスト受信部２１０、スケジューリング部２２０、リクエスト保持パイプライン２３０、設定レジスタ２４０、複数の処理部２５（２５０、２５１、２５２）およびセレクタ２６０を有する。

リクエスト受信部２１０は、ネットワーク制御部１６（図１）から受けるメモリアクセス要求ＭＲＥＱに含まれるリクエスト情報ＲＥＱＩＮＦをスケジューリング部２２０に出力する。例えば、リクエスト情報ＲＥＱＩＮＦは、動作種別（ライトまたはリード）、バンクアドレス、ロウアドレス、カラムアドレスおよびバリッドフラグ等を含む。

スケジューリング部２２０は、メモリ３０に供給するクロックであるメモリクロックＭＣＬＫに同期して動作する。なお、メモリクロックＭＣＬＫは、スケジューリング部２２０だけでなく、メモリアクセスコントローラ２０内のクロック同期回路に供給される。スケジューリング部２２０は、設定レジスタ２４０に設定された並列度ｌ（エル）、位相差ｍおよび平均リクエスト間隔ｎに基づいて、資源番号ＮＸＴＲＳＣおよびシフト信号ＳＦＴＯＵＴ０をリクエスト情報ＲＥＱＩＮＦとともに出力する。

並列度ｌは、メモリアクセスの並列度を示し、メモリ３０のアクセスを制御する、並列に動作する処理部２５（２５０、２５１、２５２）の数を示し、動作モードの一例である。位相差ｍは、メモリ３０に供給するアクティブコマンドＡＣＴの最小供給間隔（メモリクロックＭＣＬＫのサイクル数）を示し、並列度ｌ（処理部２５の動作数）に応じて異なる。

平均リクエスト間隔ｎは、アクティブコマンドＡＣＴの平均供給間隔（メモリクロックＭＣＬＫのサイクル数）を示す。資源番号ＮＸＴＲＳＣは、アクティブコマンドＡＣＴおよびリードコマンドＲＤ等のアクセスコマンドを生成する処理部２５を識別する番号であり、"０"が処理部２５０、"１"が処理部２５１、"２"が処理部２５２を示す。

なお、スケジューリング部２２０は、メモリ３０のアクセス効率を向上するため、リクエスト受信部２１０からのリクエスト情報ＲＥＱＩＮＦのメモリ３０への出力順を決定してもよい。この場合、スケジューリング部２２０は、決定した順序にしたがって、リクエスト情報ＲＥＱＩＮＦをリクエスト保持パイプライン２３０に出力する。

スケジューリング部２２０の例は、図３に示し、アクティブコマンドＡＣＴおよびリードコマンドＲＤの例は、図７以降に示す。例えば、アクティブコマンドＡＣＴは、メモリ３０に含まれる複数のワード線のいずれかを選択するために出力され、リードコマンドＲＤは、選択されたワード線に接続される複数のメモリセルのうちの所定数を選択するために出力される。

後述するように、並列度ｌはメモリ３０の動作周波数に応じて変更される。スケジューリング部２２０は、シフト信号ＳＦＴＯＵＴ０と、複数の資源番号ＲＳＣのいずれかと、コア１２から受けるメモリアクセス要求ＭＲＥＱとを、動作モードに応じた時間間隔で出力するメモリアクセス受領部の一例である。

リクエスト保持パイプライン２３０は、シフト信号ＳＦＴＯＵＴ０に基づいて動作する直列に接続された複数（この例では、９個）のステージＳＴＧ（ＳＴＧ０～ＳＴＧ８）を有する。各ステージＳＴＧは、資源番号ＮＸＴＲＳＣ（以下、単に資源番号ＲＳＣとも称する）と経過サイクルＣＹＣとリクエスト情報ＲＥＱＩＮＦとを保持する保持領域を有する。例えば、経過サイクルＣＹＣは、メモリクロックＭＣＬＫのクロックサイクル数で示される。互いに隣接するステージＳＴＧ間での情報のシフトは、図５で説明するシフト入力信号ＳＦＴＩＮに同期して実行される。

リクエスト保持パイプライン２３０は、動作モードに応じたタイミングで初段のステージＳＴＧ０から後段のステージＳＴＧ１～ＳＴＧ８に資源番号ＲＳＣ、経過サイクルＣＹＣおよびメモリアクセス要求ＲＥＱＩＮＦをシフトするシフトレジスタとして動作する。但し、リクエスト保持パイプライン２３０は、並列度ｌと資源番号ＲＳＣとに応じて、ステージＳＴＧが情報を保持する期間（サイクル数）が変化する点で、通常のシフトレジスタと異なる。リクエスト保持パイプライン２３０の各ステージＳＴＧの例は、図５に示す。

設定レジスタ２４０は、並列度ｌ、位相差ｍ、平均リクエスト間隔ｎ、ロウタイミングＴＲＯＷおよびカラムタイミングＴＣＯＬがそれぞれ設定されるレジスタを有する。例えば、並列度ｌ、位相差ｍ、平均リクエスト間隔ｎ、ロウタイミングＴＲＯＷおよびカラムタイミングＴＣＯＬは、メモリ３０の仕様に応じて、ＣＰＵ１０の初期化プログラムの実行中に設定レジスタ２４０に設定される。並列度ｌ、位相差ｍおよび平均リクエスト間隔ｎは、各処理部２５とスケジューリング部２２０とに供給される。ロウタイミングＴＲＯＷおよびカラムタイミングＴＣＯＬは、各処理部２５に供給される。

各処理部２５（２５０、２５１、２５２）は、リクエスト保持パイプライン２３０の各ステージＳＴＧから出力されるリクエスト情報ＲＥＱＩＮＦ（メモリアクセス要求）を含む情報に基づいて、複数のアクセスコマンドをメモリ３０に出力する。複数のアクセスコマンドは、ロウ制御信号ＲＯＷおよびカラム制御信号ＣＯＬとしてメモリ３０に出力される。ロウ制御信号ＲＯＷは、アクティブコマンドＡＣＴ、バンクアドレスおよびロウアドレスを含む。カラム制御信号ＣＯＬは、リードコマンドＲＤ（またはライトコマンド）、バンクアドレスおよびカラムアドレスを含む。

例えば、各処理部２５は、自処理部２５を示す資源番号ＲＳＣを保持するステージＳＴＧが出力する経過サイクルＣＹＣに基づいて、リクエスト情報ＲＥＱＩＮＦを使用してロウ制御信号ＲＯＷまたはカラム制御信号ＣＯＬを出力する。並列度ｌ＝２の場合、処理部２５０、２５１が動作し、処理部２５２は動作を停止する。並列度ｌ＝３の場合、処理部２５０、２５１、２５２が動作する。各処理部２５は、メモリアクセス要求ＭＲＥＱに対応して複数のアクセスコマンドＡＣＴ、ＲＤをメモリ３０に順次出力するメモリアクセス送信部の一例である。処理部２５の例は、図６に示す。

セレクタ２６０は、各処理部２５が出力するロウ制御信号ＲＯＷおよびカラム制御信号ＣＯＬを選択してメモリ３０に出力する。なお、セレクタ２６０は、オア回路の論理で設計されてもよい。

図３は、図２のスケジューリング部２２０の一例を示す。スケジューリング部２２０は、リクエスト情報出力部２２１、資源番号出力部２２２、クロックカウンタ２２３およびシフト信号生成部２２４を有する。リクエスト情報出力部２２１は、要求出力部の一例であり、シフト信号生成部２２４は、第１シフト信号生成部の一例である。

リクエスト情報出力部２２１は、リクエスト受信部２１０から受けるリクエスト情報ＲＥＱＩＮＦを順次保持し、保持したリクエスト情報ＲＥＱＩＮＦをシフト信号ＳＦＴＯＵＴ０に同期してリクエスト保持パイプライン２３０に順次出力する。

資源番号出力部２２２は、リクエスト情報ＲＥＱＩＮＦを使用してメモリ３０に出力するアクセスコマンドを生成する処理部２５（２５０、２５１、２５２）を示す資源番号ＮＸＴＲＳＣを順次生成して出力する。資源番号出力部２２２は、並列度ｌ＝２の場合、シフト信号ＳＦＴＯＵＴ０に同期して、処理部２５０、２５１を示す"０"、"１"を資源番号ＮＸＴＲＳＣとして交互に出力する。資源番号出力部２２２は、並列度ｌ＝３の場合、シフト信号ＳＦＴＯＵＴ０に同期して、処理部２５０、２５１、２５２を示す"０"、"１"、"２"を資源番号ＮＸＴＲＳＣとして交互に出力する。

これにより、資源番号出力部２２２を、"並列度ｌ－１"を最大値として資源番号ＮＸＴＲＳＣを交互に生成するカウンタとして動作させることができ、資源番号ＮＸＴＲＳＣの総数を、並列度ｌ（動作モード）に応じて相違させることができる。並列度ｌに応じて資源番号ＮＸＴＲＳＣを交互に出力できるため、並列度ｌの設定にかかわりなく、リクエスト保持パイプライン２３０を動作させることができる。この結果、図７および図８に示すように、メモリアクセスコントローラ２０は、並列度ｌに応じたタイミングでアクセスコマンドをメモリ３０に出力することができる。

クロックカウンタ２２３は、メモリクロックＭＣＬＫに同期してカウンタ値ＣＮＴを生成し、生成したカウンタ値ＣＮＴをシフト信号生成部２２４に出力する。クロックカウンタ２２３は、図中の式に示すように、シフト信号ＳＦＴＯＵＴ０が出力されていない間、メモリクロックＭＣＬＫに同期してカウンタ値ＣＮＴをインクリメントする。また、クロックカウンタ２２３は、シフト信号ＳＦＴＯＵＴ０の出力に応答してカウンタ値ＣＮＴを"１"にリセットする。

シフト信号生成部２２４は、資源番号ＮＸＴＲＳＣ、カウンタ値ＣＮＴ、並列度ｌ、位相差ｍおよび平均リクエスト間隔ｎに基づいて決定される時間間隔でシフト信号ＳＦＴＯＵＴ０を生成し、出力する。並列度ｌが"２"と"３"の場合で、位相差＝ｍ、平均リクエスト間隔＝ｎとするときのシフト信号ＳＦＴＯＵＴ０の出力タイミングは、図中の式により示される。

シフト信号生成部２２４は、並列度ｌ＝２、資源番号ＮＸＴＲＳＣ＝０の場合、カウンタ値ＣＮＴ＝ｍのときにシフト信号ＳＦＴＯＵＴ０を出力する。シフト信号生成部２２４は、並列度ｌ＝２で資源番号ＮＸＴＲＳＣ＝１の場合、カウンタ値ＣＮＴ＝"２ｎ－ｍ"のときにシフト信号ＳＦＴＯＵＴ０を出力する。シフト信号生成部２２４は、並列度ｌ＝３の場合、カウンタ値ＣＮＴが"ｎ"になる毎にシフト信号ＳＦＴＯＵＴ０を出力する。

図４は、図３のスケジューリング部２２０の動作の一例を示す。図４は、並列度ｌ＝２、位相差ｍ＝４、平均リクエスト間隔ｎ＝８の例と、並列度ｌ＝３、位相差ｍ＝８、平均リクエスト間隔ｎ＝８の例とを示す。

並列度ｌ＝２の場合、スケジューリング部２２０は、資源番号ＮＸＴＲＳＣ＝０のとき、クロックカウンタ２２３が"４"をカウントしたことに基づいてシフト信号ＳＦＴＯＵＴ０を出力する。また、並列度ｌ＝２の場合、スケジューリング部２２０は、資源番号ＮＸＴＲＳＣ＝１のとき、クロックカウンタ２２３が"１２"をカウントしたことに基づいてシフト信号ＳＦＴＯＵＴ０を出力する。

並列度ｌ＝３の場合、スケジューリング部２２０は、資源番号ＮＸＴＲＳＣにかかわらず、クロックカウンタ２２３が"８"をカウントしたことに基づいてシフト信号ＳＦＴＯＵＴ０を出力する。なお、図３で説明したように、カウンタ値ＣＮＴは、シフト信号ＳＦＴＯＵＴ０の出力に同期して"１"に初期化される。

図４に示すように、スケジューリング部２２０は、ＣＰＵ１０に接続されるメモリ３０の仕様に応じて設定された並列度ｌ、位相差ｍおよび平均リクエスト間隔ｎと、現在の資源番号ＮＸＴＲＳＣとに基づいて、カウンタ値ＣＮＴの最大値を変更することができる。そして、スケジューリング部２２０は、最大値が可変なカウンタ値ＣＮＴに基づいて、所望のタイミングでシフト信号ＳＦＴＯＵＴ０を出力することができ、シフト信号ＳＦＴＯＵＴ０の出力に合わせて資源番号ＮＸＴＲＳＣを更新することができる。

図５は、図２のリクエスト保持パイプライン２３０のステージＳＴＧの一例を示す。各ステージＳＴＧの構成は、互いに同じであるため、図５では、２段分（ｋ－１段目とｋ段目（ｋは、１以上、８以下の整数）を示す。各ステージＳＴＧは、資源番号保持部２３１、経過サイクル保持部２３２、リクエスト情報保持部２３３およびシフト信号生成部２３４を有する。資源番号保持部２３１およびリクエスト情報保持部２３３は、資源番号ＮＸＴＲＳＣとメモリアクセス要求とを保持するアクセス情報保持部の一例である。シフト信号生成部２３４は、第２シフト信号生成部の一例である。

なお、初段のステージＳＴＧ０は、図３のスケジューリング部２２０から出力される資源番号ＲＳＣ、リクエスト情報ＲＥＱＩＮＦおよびシフト信号ＳＦＴＯＵＴ０を受ける。ステージＳＴＧ０は、スケジューリング部２２０からのシフト信号ＳＦＴＯＵＴ０をシフト入力信号ＳＦＴＩＮとして受ける。ステージＳＴＧ０に供給される経過サイクルＣＹＣは、スケジューリング部２２０からリクエスト情報ＲＥＱＩＮＦを受けたときを基準（＝"０"）として積算される経過サイクルであり、図示しないクロックカウンタにより生成される。また、初段のステージＳＴＧ０に入力される情報は、各処理部２５に供給されない。

資源番号保持部２３１は、有効レベル（例えば、ハイレベル）のシフト入力信号ＳＦＴＩＮをイネーブル端子ＥＮで受けている間、前段からの資源番号ＲＳＣを取り込んで保持し、保持した資源番号ＲＳＣを後段のステージＳＴＧと各処理部２５とに出力する。２段目以降のステージＳＴＧは、前段のステージＳＴＧが出力するシフト信号ＳＦＴＯＵＴ０をシフト入力信号ＳＦＴＩＮとして受けて動作する。なお、初段のステージＳＴＧ０の資源番号保持部２３１は、図３のスケジューリング部２２０の資源番号出力部２２２が出力する資源番号ＮＸＴＲＳＣ（"０"、"１"の繰り返し、または、"０"、"１"、"２"の繰り返し）を順次受ける。

経過サイクル保持部２３２は、セレクタＳＥＬ、フリップフロップＦＦおよびインクリメンタＩＮＣを有する。セレクタＳＥＬは、シフト入力信号ＳＦＴＩＮがハイレベルの間、前段からの経過サイクルＣＹＣを選択し、シフト入力信号ＳＦＴＩＮがロウレベルの間、インクリメンタＩＮＣからの経過サイクルＣＹＣを選択する。そして、セレクタＳＥＬは、選択した経過サイクルＣＹＣをフリップフロップＦＦに出力する。

フリップフロップＦＦは、セレクタＳＥＬから受ける経過サイクルＣＹＣを図示しないメモリクロックＭＣＬＫに同期して取り込み、取り込んだ経過サイクルＣＹＣをインクリメンタＩＮＣに出力する。インクリメンタＩＮＣは、経過サイクルＣＹＣを"１"増加させ、増加させた経過サイクルＣＹＣをセレクタＳＥＬの入力に戻すととともに、次段のステージＳＴＧおよび各処理部２５に出力する。

２段目以降の各ステージＳＴＧ１～ＳＴＧ８の経過サイクル保持部２３２は、前段のステージＳＴＧの経過サイクル保持部２３２が保持する経過サイクルＣＹＣ（サイクル数）を、前段のステージＳＴＧが出力するシフト信号ＳＦＴＯＵＴに同期して保持する。また、各ステージＳＴＧ１～ＳＴＧ８の経過サイクル保持部２３２は、前段のステージＳＴＧがシフト信号ＳＦＴＯＵＴを出力しない間、保持しているサイクル数を順次更新する。これにより、各ステージＳＴＧの経過サイクル保持部２３２は、初段のステージＳＴＧ０でリクエスト情報ＲＥＱＩＮＦを受けてからのサイクル数を保持することができ、保持しているサイクル数を各処理部２５に出力することができる。この結果、各処理部２５は、各ステージＳＴＧからのサイクル数に基づいて、メモリ３０へのアクセスコマンドの出力タイミングを判断することができる。

シフト信号生成部２３４は、並列度ｌ、位相差ｍおよび平均リクエスト間隔ｎと、経過サイクル保持部２３２が出力する経過サイクルＣＹＣとに基づいて、図中の式に示す規則にしたがってシフト信号ＳＦＴＯＵＴを生成する。シフト信号生成部２３４が生成したシフト信号ＳＦＴＯＵＴは、次段のステージＳＴＧにシフト入力信号ＳＦＴＩＮとして供給される。このように、各ステージＳＴＧのシフト信号生成部２３４は、経過サイクルＣＹＣが、並列度ｌ、位相差ｍおよび平均リクエスト間隔ｎと自ステージＳＴＧの位置（＝ｋ）とにより決定される値になった場合、シフト信号ＳＦＴＯＵＴを出力する。

シフト信号生成部２３４は、並列度ｌ＝２で、資源番号保持部２３１が保持する資源番号ＲＳＣが"０"場合、経過時刻が"ｋ＊ｎ＋ｍ"のとき、シフト信号ＳＦＴＯＵＴを１サイクルの期間、有効レベル（例えば、ハイレベル）に設定する。符号＊は、積を示す。シフト信号生成部２３４は、並列度ｌ＝２で、資源番号保持部２３１が保持する資源番号ＲＳＣが"１"の場合、経過時刻が"（ｋ＋１）＊ｎ"のとき、シフト信号ＳＦＴＯＵＴを１サイクルの期間、有効レベルに設定する。シフト信号生成部２３４は、並列度ｌ＝３の場合、経過時刻が"（ｋ＋１）＊ｎ"のとき、シフト信号ＳＦＴＯＵＴを１サイクルの期間、有効レベルに設定する。

すなわち、シフト信号生成部２３４は、メモリ３０の仕様に応じて予め設定された並列度ｌ、位相差ｍおよび平均リクエスト間隔ｎと、現在の資源番号ＮＸＴＲＳＣとに応じて、シフト信号ＳＦＴＯＵＴの出力タイミングを変更することができる。この結果、図１０で説明するように、アクティブコマンドＡＣＴの供給間隔が一定でない場合にも、各ステージＳＴＧのシフト信号ＳＦＴＯＵＴの出力タイミングを揃えることができ、リクエスト保持パイプライン２３０の誤動作を抑止することができる。

例えば、並列度ｌ＝２、位相差ｍ＝４、平均リクエスト間隔ｎ＝８であるとする。この場合、資源番号ＲＳＣ＝０を保持する初段のステージＳＴＧ０は、リクエスト情報ＲＥＱＩＮＦを受けてから４サイクル後にシフト信号ＳＦＴＯＵＴを出力する。資源番号ＲＳＣ＝０を保持する２段目のステージＳＴＧ１は、リクエスト情報ＲＥＱＩＮＦを受けてから１２サイクル後にシフト信号ＳＦＴＯＵＴを出力する。資源番号ＲＳＣ＝０を保持する３段目のステージＳＴＧ２は、リクエスト情報ＲＥＱＩＮＦを受けてから２０サイクル後にシフト信号ＳＦＴＯＵＴを出力する。

また、資源番号ＲＳＣ＝１を保持する初段のステージＳＴＧ０は、リクエスト情報ＲＥＱＩＮＦを受けてから８サイクル後にシフト信号ＳＦＴＯＵＴを出力する。資源番号ＲＳＣ＝１を保持する２段目のステージＳＴＧ１は、リクエスト情報ＲＥＱＩＮＦを受けてから１６サイクル後にシフト信号ＳＦＴＯＵＴを出力する。資源番号ＲＳＣ＝１を保持する３段目のステージＳＴＧ２は、リクエスト情報ＲＥＱＩＮＦを受けてから２４サイクル後にシフト信号ＳＦＴＯＵＴを出力する。

一方、並列度ｌ＝３、位相差ｍ＝８、平均リクエスト間隔ｎ＝８であるとする。この場合、初段のステージＳＴＧ０は、リクエスト情報ＲＥＱＩＮＦを受けてから８サイクル後にシフト信号ＳＦＴＯＵＴを出力する。２段目のステージＳＴＧ１は、リクエスト情報ＲＥＱＩＮＦを受けてから１６サイクル後にシフト信号ＳＦＴＯＵＴを出力する。３段目のステージＳＴＧ２は、リクエスト情報ＲＥＱＩＮＦを受けてから２４サイクル後にシフト信号ＳＦＴＯＵＴを出力する。

リクエスト情報保持部２３３は、有効レベルのシフト入力信号ＳＦＴＩＮをイネーブル端子ＥＮで受けている間、前段からのリクエスト情報ＲＥＱＩＮＦを取り込んで保持する。リクエスト情報保持部２３３は、取り込んだリクエスト情報ＲＥＱＩＮＦを次段のステージＳＴＧおよび各処理部２５に出力する。初段のステージＳＴＧ０のリクエスト情報保持部２３３は、スケジューリング部２２０のリクエスト情報出力部２２１が出力するリクエスト情報ＲＥＱＩＮＦを取り込む。

図６は、図２の処理部２５（２５０、２５１、２５２）の一例を示す。各処理部２５は、セレクタ２６１およびロウ情報出力部２６２を有するロウ制御部２６と、セレクタ２７１、カラム情報出力部２７２およびカウンタ２７３を有するカラム制御部２７とを有する。

セレクタ２６１は、リクエスト保持パイプライン２３０の各ステージＳＴＧ０～ＳＴＧ８から資源番号ＲＳＣ、経過サイクルＣＹＣおよびリクエスト情報ＲＥＱＩＮＦを受ける。また、セレクタ２６１は、設定レジスタ２４０からロウタイミングＴＲＯＷおよび並列度ｌを受ける。

セレクタ２６１は、自処理部２５の識別番号である自資源番号と一致する資源番号ＲＳＣと、ロウタイミングＴＲＯＷで示されるサイクルと一致する経過サイクルＣＹＣとを出力するステージＳＴＧから出力されるリクエスト情報ＲＥＱＩＮＦを選択する。そして、セレクタ２６１は、選択したリクエスト情報ＲＥＱＩＮＦをロウ情報出力部２６２に出力する。ロウ情報出力部２６２は、セレクタ２６１から受けるリクエスト情報ＲＥＱＩＮＦに応答して、リクエスト情報ＲＥＱＩＮＦを使用してロウ制御信号ＲＯＷを生成し、メモリ３０に出力する。

セレクタ２７１は、リクエスト保持パイプライン２３０の各ステージＳＴＧ０～ＳＴＧ８からの資源番号ＲＳＣ、経過サイクルＣＹＣおよびリクエスト情報ＲＥＱＩＮＦを受ける。また、セレクタ２７１は、設定レジスタ２４０からカラムタイミングＴＣＯＬおよび並列度ｌを受ける。

セレクタ２７１は、自処理部２５の識別番号である自資源番号と一致する資源番号ＲＳＣと、カラムタイミングＴＣＯＬで示されるサイクルと一致する経過サイクルＣＹＣとを出力するステージＳＴＧから出力されるリクエスト情報ＲＥＱＩＮＦを選択する。そして、セレクタ２７１は、選択したリクエスト情報ＲＥＱＩＮＦをカラム情報出力部２７２に出力する。カウンタ２７３は、カラム制御信号ＣＯＬの出力回数を計数する。カラム情報出力部２７２は、セレクタ２７１から受けるリクエスト情報ＲＥＱＩＮＦに応答して、リクエスト情報ＲＥＱＩＮＦを使用してカラム制御信号ＣＯＬを生成し、メモリ３０に出力する。この際、カラム情報出力部２７２は、カウンタ２７３が計数する回数分のカラム制御信号ＣＯＬを、所定数のサイクルの経過毎に出力する。

このように、各処理部２５は、リクエスト保持パイプライン２３０の複数のステージＳＴＧが保持する資源番号ＲＳＣと経過サイクルＣＹＣとリクエスト情報ＲＥＱＩＮＦとを受ける。そして、各処理部２５は、受けた資源番号ＲＳＣが自資源番号と一致する場合、受けたリクエスト情報ＲＥＱＩＮＦに対応するアクセスコマンド（アクティブコマンドＡＣＴまたはリードコマンドＲＤなど）をメモリ３０に出力する。換言すれば、各処理部２５は、自資源番号ＲＳＣを出力するステージＳＴＧが保持する経過サイクルＣＹＣが示すサイクル数が、並列度ｌに応じて決定されるアクセスコマンドの出力サイクルを示す場合、対応するアクセスコマンドをメモリ３０に出力する。したがって、並列度ｌによってアクセスコマンドの出力サイクルが変更される場合にも、並列度ｌと資源番号ＲＳＣと経過サイクルＣＹＣとに基づいて、正しいタイミングでアクセスコマンドをメモリ３０に出力することができる。

図７は、図２のメモリアクセスコントローラ２０によりメモリ３０にリードアクセスする一例を示す。図７は、並列度ｌ＝２、位相差ｍ＝４、平均リクエスト間隔ｎ＝８に設定される場合の動作の例を示す。ロウ制御信号ＲＯＷ０およびカラム制御信号ＣＯＬ０は、処理部２５０から出力され、ロウ制御信号ＲＯＷ１およびカラム制御信号ＣＯＬ１は、処理部２５１から出力される。メモリ３０は、４つのバンクグループＢＧ０～ＢＧ３を有するとする。図７において、順次増加する数値は、経過時刻Ｔ（メモリクロックＭＣＬＫのサイクル数の積算値）を示す。以下では、経過時刻Ｔを、数値と組み合わせて、時刻Ｔ０、Ｔ１、Ｔ２等と称する。

まず、処理部２５０は、時刻Ｔ１において、バンクグループＢＧ０にアクティブコマンドＡＣＴを出力する。例えば、アクティブコマンドＡＣＴは、２クロックサイクルを使用してメモリ３０に供給される。処理部２５１は、処理部２５０がアクティブコマンドＡＣＴを出力してからｔＲＲＤＳ（RAS to RAS Delay）後である時刻Ｔ５において、バンクグループＢＧ１にアクティブコマンドＡＣＴを出力する。ｔＲＲＤＳは、異なるバンクグループＢＧ間でのアクティブコマンドＡＣＴの最小間隔の仕様である。

処理部２５０は、アクティブコマンドＡＣＴを出力してからｔＲＣＤＲＤ（RAS to CAS Delay）後である時刻Ｔ１６において、バンクグループＢＧ０に最初のリードコマンドＲＤ０を出力する。また、処理部２５０は、並列度ｌ＝２での平均リクエスト間隔ｎが"８"であるため、最初のアクティブコマンドＡＣＴから１６サイクル後である時刻Ｔ１７において、バンクグループＢＧ２にアクティブコマンドＡＣＴを出力する。さらに、処理部２５０は、リードコマンドＲＤ０を出力してからｔＣＣＤＬ（CAS to CAS Delay Long）後である時刻Ｔ２０において、バンクグループＢＧ０に２番目のリードコマンドＲＤ１を出力する。ｔＣＣＤＬは、同一のバンクグループＢＧ間でのカラム系コマンド（リードコマンドＲＤ等）の最小間隔の仕様である。

処理部２５１は、平均リクエスト間隔ｎが"８"であるため、最初のアクティブコマンドＡＣＴから１６サイクル後である時刻Ｔ２１において、バンクグループＢＧ３にアクティブコマンドＡＣＴを出力する。さらに、処理部２５１は、処理部２５０がリードコマンドＲＤ１を出力してからｔＣＣＤＳ（CAS to CAS Delay Short）後である時刻Ｔ２２において、バンクグループＢＧ１に最初のリードコマンドＲＤ０を出力する。ｔＣＣＤＳは、異なるバンクグループＢＧ間でのカラム系コマンドの最小間隔の仕様である。

この後、処理部２５０、２５１は、２サイクル毎にリードコマンドＲＤを交互に出力する。各処理部２５０、２５１によるリードコマンドＲＤの出力間隔は４サイクルである。そして、処理部２５０が最初のリードコマンドＲＤ０を出力してからリードレイテンシＲＬに対応するサイクル後、リードコマンドＲＤ０に対応する最初のリードデータＤ０がバンクグループＢＧ０から出力される。この例では、バースト長が"４"に設定されているため、メモリクロックＭＣＬＫの立ち上がりエッジと立ち下がりエッジのそれぞれに同期して４つのデータが読み出される。さらに、各リードコマンドＲＤからリードレイテンシＲＬが経過後に、リードデータＤ（Ｄ０～Ｄ３のいずれか）が各バンクグループＢＧからそれぞれ読み出される。

図７に示す動作は、並列度ｌ＝２、位相差ｍ＝４および平均リクエスト間隔ｎ＝８に応じて、シフト信号ＳＦＴＯＵＴ０を出力するスケジューリング部２２０と、ステージＳＴＧのシフト動作を実行するリクエスト保持パイプライン２３０とにより実現される。これにより、メモリアクセスコントローラ２０は、複数の並列度ｌに共通のリクエスト保持パイプライン２３０のステージＳＴＧに順次転送される情報を使用して、並列度ｌ＝２でのリードアクセス動作を実行することができる。

図８は、図２のメモリアクセスコントローラ２０によりメモリ３０にリードアクセスする別の例を示す。図７と同様の動作および要素については、詳細な説明は省略する。図８は、メモリクロックＭＣＬＫの周波数（すなわち、メモリ３０の動作周波数）が図７の動作に使用するメモリクロックＭＣＬＫの周波数より高く、並列度ｌ＝３、位相差ｍ＝８、平均リクエスト間隔ｎ＝８に設定される場合の動作の例を示す。

並列度ｌ＝３の場合、処理部２５０、２５１、２５２は、８サイクルの間隔を空けて時刻Ｔ１、Ｔ９、Ｔ１７、Ｔ２５において、互いに異なるバンクグループＢＧ０、ＢＧ１、ＢＧ２、ＢＧ３に順次アクティブコマンドＡＣＴを出力する。処理部２５０は、バンクグループＢＧ０にアクティブコマンドＡＣＴを出力してからｔＲＣＤＲＤ後である時刻Ｔ２５において、バンクグループＢＧ０に最初のリードコマンドＲＤ０を出力する。なお、図２に示すロウ制御信号ＲＯＷおよびカラム制御信号ＣＯＬは、互いに異なるバスを使用してメモリ３０に出力される。このため、処理部２５０は、時刻Ｔ２５において、バンクグループＢＧ３へのアクティブコマンドＡＣＴとともに、バンクグループＢＧ０へのリードコマンドＲＤ０を出力可能である。

処理部２５０は、バンクグループＢＧ０にリードコマンドＲＤ０を出力してからｔＣＣＤＬ後である時刻Ｔ３１において、バンクグループＢＧ０に２番目のリードコマンドＲＤ１を出力する。図８のメモリクロックＭＣＬＫの周波数は、図７のメモリクロックＭＣＬＫの周波数に比べて高いため、ｔＲＲＤＳ、ｔＲＣＤＲＤおよびｔＣＣＤＬの各々のサイクル数は、図７の各々に比べて大きい。

処理部２５１は、処理部２５０がリードコマンドＲＤ１を出力してからｔＣＣＤＳ後である時刻Ｔ３３において、バンクグループＢＧ１に最初のリードコマンドＲＤ０を出力する。この後、図７と同様に、処理部２５０、２５１、２５２は、２サイクル毎にリードコマンドＲＤを交互に出力する。各処理部２５０、２５１、２５２によるリードコマンドＲＤの出力間隔は６サイクルである。

そして、処理部２５０が最初のリードコマンドＲＤ０を出力してからリードレイテンシＲＬ後、リードコマンドＲＤ０に対応する最初のリードデータＤ０がバンクグループＢＧ０から読み出される。図８のメモリクロックＭＣＬＫの周波数は、図７のメモリクロックＭＣＬＫの周波数に比べて高いため、リードレイテンシＲＬも、図７のリードレイテンシＲＬに比べて大きい。そして、図７と同様に、各リードコマンドＲＤからリードレイテンシＲＬが経過後に、リードデータＤ（Ｄ０～Ｄ３のいずれか）が各バンクグループＢＧからそれぞれ読み出される。

図８に示す動作は、並列度ｌ＝３、位相差ｍ＝８および平均リクエスト間隔ｎ＝８に応じて、シフト信号ＳＦＴＯＵＴ０を出力するスケジューリング部２２０と、ステージＳＴＧのシフト動作を実行するリクエスト保持パイプライン２３０とにより実現される。これにより、メモリアクセスコントローラ２０は、複数の並列度ｌに共通のリクエスト保持パイプライン２３０のステージＳＴＧに順次転送される情報を使用して、並列度ｌ＝３でのリードアクセス動作を実行することができる。

以上、この実施形態では、図７および図８に示すように、並列度ｌの異なるメモリアクセスを、リクエスト保持パイプライン２３０の１系列のシフトレジスタにより実現することができる。これにより、複数系列のシフトレジスタを使用する場合に比べて、メモリアクセスコントローラ２０の回路規模を低減することができ、メモリアクセスコントローラ２０が搭載されるＣＰＵ１０の回路規模を低減することができる。

図９～図１２は、図７のリードアクセスにおけるメモリアクセスコントローラ２０の動作の一例を示す。図９に示す動作は、並列度ｌ＝２、位相差ｍ＝４、平均リクエスト間隔ｎ＝８に設定されて実行される。初期状態では、スケジューリング部２２０は、資源番号ＲＳＣ＝０を出力する。

まず、時刻Ｔ０において、スケジューリング部２２０は、最初のリードリクエスト０と処理部２５０での処理を示す資源番号ＲＳＣ＝０とシフト信号ＳＦＴＯＵＴ０とをリクエスト保持パイプライン２３０に出力する。

時刻Ｔ１において、ステージＳＴＧ０のリクエスト情報保持部２３３は、リードリクエスト０をリクエスト情報として保持し、保持したリードリクエスト０をステージＳＴＧ１と各処理部２５とに出力する。ステージＳＴＧ０の資源番号保持部２３１は、資源番号ＲＳＣ＝０を保持し、保持した資源番号ＲＳＣ＝０をステージＳＴＧ１と各処理部２５とに出力する。経過サイクル保持部２３２は、リクエスト情報ＲＥＱＩＮＦを受けたときの基準のサイクル数（＝"０"）をインクリメントして、経過サイクルＣＹＣ＝１を保持し、保持した経過サイクルＣＹＣ＝１をステージＳＴＧ１と各処理部２５とに出力する。

自身を示す資源番号ＲＳＣ＝０をステージＳＴＧ０から受けた処理部２５０は、経過サイクルＣＹＣ＝１とロウタイミングＴＲＯＷとが一致するため、アクティブコマンドＡＣＴをメモリ３０に出力する。アクティブコマンドＡＣＴは、リードリクエスト０に含まれるアドレス情報に基づいて、バンクグループＢＧ０に出力される。

時刻Ｔ２、Ｔ３において、ステージＳＴＧ０は、シフト入力信号ＳＦＴＩＮを受けないため、リクエスト情報保持部２３３および資源番号保持部２３１の状態を保持する。ステージＳＴＧ０の経過サイクル保持部２３２は、経過サイクルＣＹＣを順次インクリメントして"３"に設定する。

時刻Ｔ４において、スケジューリング部２２０は、２番目のリードリクエスト１と、処理部２５１での処理を示す資源番号ＲＳＣ＝１とをリクエスト保持パイプライン２３０に出力する。また、スケジューリング部２２０は、カウンタ値ＣＮＴが"４"で、現在の資源番号ＲＳＣが"０"であり、図３に示した並列度ｌ＝２での条件式を満足するため、シフト信号ＳＦＴＯＵＴ０をステージＳＴＧ０に出力する。また、ステージＳＴＧ０のシフト信号生成部２３４は、ステージＳＴＧ０の経過サイクルＣＹＣが"４"になり、図５に示した並列度ｌ＝２での条件式を満足するため、シフト信号ＳＦＴＯＵＴを出力する。

時刻Ｔ５において、ステージＳＴＧ０のリクエスト情報保持部２３３は、リードリクエスト１をリクエスト情報として保持する。ステージＳＴＧ０の資源番号保持部２３１は、資源番号ＲＳＣ＝１を保持する。ステージＳＴＧ０の経過サイクル保持部２３２は、受けた経過サイクルＣＹＣ＝０をインクリメントして、経過サイクルＣＹＣ＝１を保持する。

ステージＳＴＧ１のリクエスト情報保持部２３３は、シフト信号ＳＦＴＯＵＴに同期して、ステージＳＴＧ０からのリードリクエスト０を保持する。ステージＳＴＧ１の資源番号保持部２３１は、シフト信号ＳＦＴＯＵＴに同期してステージＳＴＧ０からの資源番号ＲＳＣ＝０を保持する。ステージＳＴＧ１の経過サイクル保持部２３２は、受けた経過サイクルＣＹＣ＝４をインクリメントして、経過サイクルＣＹＣ＝５を保持する。

自身を示す資源番号ＲＳＣ＝１をステージＳＴＧ０から受けた処理部２５１は、経過サイクルＣＹＣ＝１とロウタイミングＴＲＯＷとが一致するため、アクティブコマンドＡＣＴをバンクグループＢＧ１に出力する。この後、時刻Ｔ６から図１０の時刻Ｔ１１まで、ステージＳＴＧ０、ＳＴＧ１は、シフト入力信号ＳＦＴＩＮを受けないため、リクエスト情報保持部２３３および資源番号保持部２３１の状態を保持する。ステージＳＴＧ０、ＳＴＧ１の経過サイクル保持部２３２は、経過サイクルＣＹＣをそれぞれインクリメントして"７"、"１１"に設定する。

時刻Ｔ１２において、ステージＳＴＧ０の経過サイクルＣＹＣは"８"になり、ステージＳＴＧ１の経過サイクルＣＹＣは"１２"になる。ステージＳＴＧ０、ＳＴＧ１のシフト信号生成部２３４は、図５に示した並列度ｌ＝２での条件式をそれぞれ満足するため、シフト信号ＳＦＴＯＵＴを出力する。これにより、ステージＳＴＧ０でのリクエスト情報ＲＥＱＩＮＦの受信間隔（図７のアクティブコマンドＡＣＴの供給間隔）が一定でない場合にも、各ステージＳＴＧのシフト信号ＳＦＴＯＵＴの出力タイミングを揃えることができる。この結果、ステージＳＴＧ０でのリクエスト情報ＲＥＱＩＮＦの受信間隔が一定でない場合にも、リクエスト保持パイプライン２３０内でのリクエスト情報ＲＥＱＩＮＦ等の衝突を抑止することができ、誤動作を抑止することができる。

この後、時刻Ｔ１３から時刻Ｔ１６まで、ステージＳＴＧ１、ＳＴＧ２は、シフト入力信号ＳＦＴＩＮを受けないため、リクエスト情報保持部２３３および資源番号保持部２３１の状態を保持する。ステージＳＴＧ１、ＳＴＧ２の経過サイクル保持部２３２は、経過サイクルＣＹＣをそれぞれインクリメントして"１２"、"１６"に設定する。ステージＳＴＧ０は、リクエスト情報ＲＥＱＩＮＦを受信していないため、動作しない。

時刻Ｔ１６において、スケジューリング部２２０は、３番目のリードリクエスト２と、処理部２５０での処理を示す資源番号ＲＳＣ＝０とをリクエスト保持パイプライン２３０に出力する。また、スケジューリング部２２０は、カウンタ値ＣＮＴが"１２"で、現在の資源番号ＲＳＣが"１"であり、図３に示した並列度ｌ＝２での条件式を満足するため、シフト信号ＳＦＴＯＵＴ０をステージＳＴＧ０に出力する。

時刻Ｔ１６において、自身を示す資源番号ＲＳＣ＝０をステージＳＴＧ２から受けた処理部２５０は、経過サイクルＣＹＣ＝１６とカラムタイミングＴＣＯＬの１つとが一致するため、リードコマンドＲＤ０をバンクグループＢＧ０に出力する。例えば、４つのカラムタイミングＴＣＯＬ（ＣＹＣ１６、ＣＹＣ２０、ＣＹＣ２４、ＣＹＣ２８）が、図７に示したリードコマンドＲＤ０、ＲＤ１、ＲＤ２、ＲＤ３に対応して用意されている。

但し、図１１で説明するように、各処理部２５は、出力するリードコマンドＲＤが他の処理部２５が出力するリードコマンドＲＤと重なる場合、リードコマンドＲＤの出力を遅らせる処理を実行する。なお、各処理部２５は、アクティブコマンドＡＣＴについても、他の処理部２５と重なる場合、出力を遅らせる処理を実行する。このため、図２には示していないが、各処理部２５は、他の処理部２５がコマンドを出力するタイミングをモニタする機能を有する。

時刻Ｔ１７において、自身を示す資源番号ＲＳＣ＝０をステージＳＴＧ０から受けた処理部２５０は、時刻Ｔ１と同様に、アクティブコマンドＡＣＴをバンクグループＢＧ２に出力する。この後、時刻Ｔ１８から図１１の時刻Ｔ１９まで、ステージＳＴＧ０～ＳＴＧ２は、シフト入力信号ＳＦＴＩＮを受けないため、リクエスト情報保持部２３３および資源番号保持部２３１の状態を保持する。ステージＳＴＧ０～ＳＴＧ２の経過サイクル保持部２３２は、経過サイクルＣＹＣをそれぞれインクリメントして"３"、"１５"、"１９"に設定する。

時刻Ｔ２０において、自身を示す資源番号ＲＳＣ＝０をステージＳＴＧ２から受けた処理部２５０は、経過サイクルＣＹＣ＝２０とカラムタイミングＴＣＯＬの１つとが一致するため、リードコマンドＲＤ１をバンクグループＢＧ０に出力する。また、時刻Ｔ２０において、自身を示す資源番号ＲＳＣ＝１をステージＳＴＧ２から受けた処理部２５１は、経過サイクルＣＹＣ＝１６とカラムタイミングＴＣＯＬの１つとが一致することを検出する。しかしながら、処理部２５１は、リードコマンドＲＤの出力タイミングの重複を避けるため、リードコマンドＲＤ０の出力を保留する。

さらに、時刻Ｔ２０において、スケジューリング部２２０は、カウンタ値ＣＮＴが"４"で、現在の資源番号ＲＳＣが"０"であり、図３に示した並列度ｌ＝２での条件式を満足するため、シフト信号ＳＦＴＯＵＴ０をステージＳＴＧ０に出力する。また、スケジューリング部２２０は、４番目のリードリクエスト３と、処理部２５１での処理を示す資源番号ＲＳＣ＝１とをリクエスト保持パイプライン２３０に出力する。

ステージＳＴＧ０～ＳＴＧ２のシフト信号生成部２３４は、ステージＳＴＧ０～ＳＴＧ２の経過サイクルＣＹＣがそれぞれ"４"、"１６"、"２０"になり、図５に示した並列度ｌ＝２での条件式をそれぞれ満足するため、シフト信号ＳＦＴＯＵＴを出力する。これにより、ステージＳＴＧ１～ＳＴＧ３の各々に、ステージＳＴＧ０～ＳＴＧ２が保持する情報が転送され、ステージＳＴＧ０にリードリクエスト３と資源番号ＲＳＣ＝１とが保持される。

時刻Ｔ２１において、自身を示す資源番号ＲＳＣ＝１をステージＳＴＧ０から受けた処理部２５１は、時刻Ｔ５と同様に、アクティブコマンドＡＣＴをバンクグループＢＧ３に出力する。時刻Ｔ２２において、処理部２５１は、時刻Ｔ２０で出力を保留したリードコマンドＲＤ０をバンクグループＢＧ１に出力する。

時刻Ｔ２４において、自身を示す資源番号ＲＳＣ＝０をステージＳＴＧ３から受けた処理部２５０は、経過サイクルＣＹＣ＝２４とカラムタイミングＴＣＯＬの１つとが一致するため、リードコマンドＲＤ２をバンクグループＢＧ０に出力する。なお、時刻Ｔ２０と同様に、処理部２５１は、リードコマンドＲＤの出力タイミングの重複を避けるため、リードコマンドＲＤ１のバンクグループＢＧ１への出力を保留し、時刻Ｔ２６で出力する。

時刻Ｔ２８において、ステージＳＴＧ０～ＳＴＧ３の経過サイクルＣＹＣはそれぞれ"８"、"１２"、"２４"、"２８"になる。ステージＳＴＧ０～ＳＴＧ３のシフト信号生成部２３４は、図５に示した並列度ｌ＝２での条件式をそれぞれ満足するため、シフト信号ＳＦＴＯＵＴをそれぞれ出力する。また、時刻Ｔ２８において、自身を示す資源番号ＲＳＣ＝０をステージＳＴＧ３から受けた処理部２５０は、経過サイクルＣＹＣ＝２８とカラムタイミングＴＣＯＬの１つとが一致するため、リードコマンドＲＤ３をバンクグループＢＧ０に出力する。なお、時刻Ｔ２０、Ｔ２４と同様に、処理部２５１は、リードコマンドＲＤの出力タイミングの重複を避けるため、リードコマンドＲＤ２のバンクグループＢＧ１への出力を保留し、時刻Ｔ３０で出力する。

時刻Ｔ３２において、自身を示す資源番号ＲＳＣ＝０をステージＳＴＧ１から受けた処理部２５０は、経過サイクルＣＹＣ＝１６とカラムタイミングＴＣＯＬの１つとが一致するため、リードコマンドＲＤ０をバンクグループＢＧ２に出力する。なお、時刻Ｔ２０、Ｔ２４、Ｔ２８と同様に、処理部２５１は、リードコマンドＲＤの出力タイミングの重複を避けるため、リードコマンドＲＤ３のバンクグループＢＧ１への出力を保留し、時刻Ｔ３４で出力する。

図１３は、並列度ｌ＝２において、ステージＳＴＧ０が保持するリクエスト情報の処理先に応じた各ステージＳＴＧでの経過サイクル数の一例を示す。各ステージＳＴＧでの経過サイクル数（情報の保持期間）は、ステージＳＴＧ０の資源番号保持部２３１が、"０"を保持するか"１"を保持するかにより異なる。

ステージＳＴＧ０の資源番号保持部２３１が、"０"を保持する場合、ステージＳＴＧ０～ＳＴＧ３の経過サイクル数（情報の保持期間）は、それぞれ"１～ｍ"、"ｎ＋１～２ｎ"、"ｎ＋ｍ＋１～２ｎ＋ｍ"、"３ｎ＋１～４ｎ"である。また、リクエスト情報ＲＥＱＩＮＦがステージＳＴＧ０に投入されてから次のリクエスト情報ＲＥＱＩＮＦがステージＳＴＧ０に投入されるまでの最小間隔Ｘτ（τは１サイクルの時間）は、Ｘ＝ｍ（この例では"４"）である。

例えば、バンクグループＢＧ０に出力するアクティブコマンドＡＣＴに対応するリクエスト情報ＲＥＱＩＮＦは、図９の時刻Ｔ１から時刻Ｔ４まで４サイクルの間（１～ｍ）、ステージＳＴＧ０に保持される。バンクグループＢＧ１に出力するアクティブコマンドＡＣＴに対応するリクエスト情報ＲＥＱＩＮＦは、時刻Ｔ１３（ＣＹＣ＝９）から時刻Ｔ２０（ＣＹＣ＝１６）までの８サイクルの間（ｎ＋１～２ｎ）、ステージＳＴＧ１に保持される。

一方、ステージＳＴＧ０の資源番号保持部２３１が、"１"を保持する場合、ステージＳＴＧ０～ＳＴＧ３の経過サイクル数（情報の保持期間）は、それぞれ"１～ｎ"、"ｍ＋１～ｎ＋ｍ"、"２ｎ＋１～３ｎ"、"３ｎ＋ｍ＋１～４ｎ＋ｍ"である。また、リクエスト情報ＲＥＱＩＮＦがステージＳＴＧ０に投入されてから次のリクエスト情報ＲＥＱＩＮＦがステージＳＴＧ０に投入されるまでの最小間隔Ｘτは、Ｘ＝２＊ｎ―ｍ（この例では"１２"）である。

例えば、バンクグループＢＧ１に出力するアクティブコマンドＡＣＴに対応するリクエスト情報ＲＥＱＩＮＦは、時刻５（ＣＹＣ＝１）から時刻１２（ＣＹＣ＝８）までの８サイクルの間（１～ｎ）ＳＴＧ０に保持される。バンクグループＢＧ０のアクティブコマンドＡＣＴに対応するリクエスト情報ＲＥＱＩＮＦは、時刻５（ＣＹＣ＝５）－時刻１２（ＣＹＣ＝１２）までの８サイクルの間（ｍ＋１～ｎ＋ｍ）、ステージＳＴＧ１に保持される。

図１４～図１７は、図８のリードアクセスにおけるメモリアクセスコントローラ２０の動作の一例を示す。図９～図１２と同様の動作については、詳細な説明は省略する。図１４～図１７では、３並列でメモリアクセスが実行されるため、３つの処理部２５０、２５１、２５２が使用される。

時刻Ｔ０～時刻Ｔ３の動作は、図９と同様である。時刻Ｔ４～時刻Ｔ７では、ステージＳＴＧ０は、シフト入力信号ＳＦＴＩＮを受けないため、経過サイクル保持部２３２の経過サイクルＣＹＣのみ順次インクリメントする。

時刻Ｔ８において、スケジューリング部２２０は、２番目のリードリクエスト１と、処理部２５１での処理を示す資源番号ＲＳＣ＝１とをリクエスト保持パイプライン２３０に出力する。また、スケジューリング部２２０は、カウンタ値ＣＮＴが"８"で、現在の資源番号ＲＳＣが"０"であり、図３に示した並列度ｌ＝３での条件式を満足するため、シフト信号ＳＦＴＯＵＴ０をステージＳＴＧ０に出力する。また、ステージＳＴＧ０のシフト信号生成部２３４は、ステージＳＴＧ０の経過サイクルＣＹＣが"８"になり、図５に示した並列度ｌ＝３での条件式を満足するため、シフト信号ＳＦＴＯＵＴを出力する。

時刻Ｔ９において、自身を示す資源番号ＲＳＣ＝０をステージＳＴＧ０から受けた処理部２５０は、経過サイクルＣＹＣ＝１とロウタイミングＴＲＯＷとが一致するため、アクティブコマンドＡＣＴをバンクグループＢＧ１に出力する。この後、時刻Ｔ１０から図１０の時刻Ｔ１５まで、ステージＳＴＧ０、ＳＴＧ１は、シフト入力信号ＳＦＴＩＮを受けないため、経過サイクル保持部２３２の経過サイクルＣＹＣのみ順次インクリメントする。

時刻Ｔ１６において、ステージＳＴＧ０の経過サイクルＣＹＣは"８"になり、ステージＳＴＧ１の経過サイクルＣＹＣは"１６"になる。ステージＳＴＧ０、ＳＴＧ１のシフト信号生成部２３４は、図５に示した並列度ｌ＝３での条件式をそれぞれ満足するため、シフト信号ＳＦＴＯＵＴを出力する。

時刻Ｔ１６において、スケジューリング部２２０は、３番目のリードリクエスト２と、処理部２５２での処理を示す資源番号ＲＳＣ＝２とをリクエスト保持パイプライン２３０に出力する。また、スケジューリング部２２０は、カウンタ値ＣＮＴが"８"であり、図３に示した並列度ｌ＝３での条件式を満足するため、シフト信号ＳＦＴＯＵＴ０をステージＳＴＧ０に出力する。

時刻Ｔ１７において、自身を示す資源番号ＲＳＣ＝２をステージＳＴＧ０から受けた処理部２５２は、時刻Ｔ９と同様に、アクティブコマンドＡＣＴをバンクグループＢＧ２に出力する。この後、時刻Ｔ１８から時刻Ｔ２４まで、ステージＳＴＧ０～ＳＴＧ２は、シフト入力信号ＳＦＴＩＮを受けないため、経過サイクル保持部２３２の経過サイクルＣＹＣのみ順次インクリメントする。

時刻Ｔ２４において、スケジューリング部２２０は、カウンタ値ＣＮＴが"８"であり、図３に示した並列度ｌ＝３での条件式を満足するため、シフト信号ＳＦＴＯＵＴ０をステージＳＴＧ０に出力する。また、スケジューリング部２２０は、４番目のリードリクエスト３と、処理部２５０での処理を示す資源番号ＲＳＣ＝０とをリクエスト保持パイプライン２３０に出力する。

時刻Ｔ２４において、ステージＳＴＧ０、ＳＴＧ１、ＳＴＧ２の経過サイクルＣＹＣはそれぞれ"８"、"１６"、"２４"になる。ステージＳＴＧ０～ＳＴＧ２のシフト信号生成部２３４は、図５に示した並列度ｌ＝３での条件式をそれぞれ満足するため、シフト信号ＳＦＴＯＵＴを出力する。

また、時刻Ｔ２４において、スケジューリング部２２０は、３番目のリードリクエスト２と、処理部２５２での処理を示す資源番号ＲＳＣ＝２とをリクエスト保持パイプライン２３０に出力する。スケジューリング部２２０は、カウンタ値ＣＮＴが"８"であり、図３に示した並列度ｌ＝３での条件式を満足するため、シフト信号ＳＦＴＯＵＴ０をステージＳＴＧ０に出力する。

時刻Ｔ２５において、自身を示す資源番号ＲＳＣ＝０をステージＳＴＧ０から受けた処理部２５０は、時刻Ｔ１と同様に、アクティブコマンドＡＣＴをバンクグループＢＧ３に出力する。また、時刻Ｔ２５において、自身を示す資源番号ＲＳＣ＝０をステージＳＴＧ３から受けた処理部２５０は、経過サイクルＣＹＣ＝２５とカラムタイミングＴＣＯＬの１つとが一致するため、リードコマンドＲＤ０をバンクグループＢＧ０に出力する。図８７で説明したように、各処理部２５は、アクティブコマンドＡＣＴとリードコマンドＲＤとを同じサイクルで出力可能である。

なお、並列度ｌ＝３の場合、４つのカラムタイミングＴＣＯＬ（ＣＹＣ２５、ＣＹＣ３１、ＣＹＣ３７、ＣＹＣ４３）が、図７に示したリードコマンドＲＤ０、ＲＤ１、ＲＤ２、ＲＤ３に対応して用意されている。このように、カラムタイミングＴＣＯＬは、並列度ｌ毎に設定される。

この後、時刻Ｔ２６から図１６の時刻Ｔ３０まで、ステージＳＴＧ０～ＳＴＧ３は、シフト入力信号ＳＦＴＩＮを受けないため、経過サイクル保持部２３２の経過サイクルＣＹＣのみ順次インクリメントする。時刻Ｔ３１において、自身を示す資源番号ＲＳＣ＝０をステージＳＴＧ３から受けた処理部２５０は、経過サイクルＣＹＣ＝３１とカラムタイミングＴＣＯＬの１つとが一致するため、リードコマンドＲＤ１をバンクグループＢＧ０に出力する。

時刻Ｔ３２において、ステージＳＴＧ０～ＳＴＧ３の経過サイクルＣＹＣはそれぞれ"８"、"１６"、"２４"、"３２"になる。ステージＳＴＧ０～ＳＴＧ３のシフト信号生成部２３４は、図５に示した並列度ｌ＝３での条件式をそれぞれ満足するため、シフト信号ＳＦＴＯＵＴを出力する。時刻Ｔ３３において、自身を示す資源番号ＲＳＣ＝１をステージＳＴＧ３から受けた処理部２５０は、経過サイクルＣＹＣ＝２５とカラムタイミングＴＣＯＬの１つとが一致するため、リードコマンドＲＤ０をバンクグループＢＧ１に出力する。

この後、時刻Ｔ３４から図１７の時刻Ｔ３９まで、ステージＳＴＧ１～ＳＴＧ４は、シフト入力信号ＳＦＴＩＮを受けないため、経過サイクル保持部２３２の経過サイクルＣＹＣのみ順次インクリメントする。ステージＳＴＧ０は、リクエスト情報ＲＥＱＩＮＦを受信していないため、動作しない。時刻Ｔ３７において、自身を示す資源番号ＲＳＣ＝０をステージＳＴＧ４から受けた処理部２５０は、経過サイクルＣＹＣ＝３７とカラムタイミングＴＣＯＬの１つとが一致するため、リードコマンドＲＤ２をバンクグループＢＧ０に出力する。

時刻Ｔ４０において、ステージＳＴＧ１～ＳＴＧ４の経過サイクルＣＹＣはそれぞれ"１６"、"２４"、"３２"、"４０"になる。ステージＳＴＧ１～ＳＴＧ４のシフト信号生成部２３４は、図５に示した並列度ｌ＝３での条件式をそれぞれ満足するため、シフト信号ＳＦＴＯＵＴを出力する。時刻Ｔ４１において、自身を示す資源番号ＲＳＣ＝２をステージＳＴＧ３から受けた処理部２５２は、経過サイクルＣＹＣ＝２５とカラムタイミングＴＣＯＬの１つとが一致するため、リードコマンドＲＤ０をバンクグループＢＧ２に出力する。

この後、時刻Ｔ４２から時刻Ｔ４５まで、ステージＳＴＧ２～ＳＴＧ５は、シフト入力信号ＳＦＴＩＮを受けないため、経過サイクル保持部２３２の経過サイクルＣＹＣのみ順次インクリメントする。ステージＳＴＧ０、ＳＴＧ１は、リクエスト情報ＲＥＱＩＮＦを受信していないため、動作しない。時刻Ｔ４５において、自身を示す資源番号ＲＳＣ＝１をステージＳＴＧ４から受けた処理部２５１は、経過サイクルＣＹＣ＝３７とカラムタイミングＴＣＯＬの１つとが一致するため、リードコマンドＲＤ２をバンクグループＢＧ１に出力する。

図１８は、並列度ｌ＝３において、ステージＳＴＧ０が保持するリクエスト情報の処理先に応じた各ステージＳＴＧでの経過サイクル数の一例を示す。図１３と同様の要素については、詳細な説明は省略する。並列度ｌが"３"の場合、各ステージＳＴＧでの経過サイクル数（情報の保持期間）は、互いに同じである。

ステージＳＴＧ０～ＳＴＧ３の経過サイクル数（情報の保持期間）は、それぞれ"１～ｎ"、"ｎ＋１～２ｎ"、"２ｎ＋１～３ｎ"、"３ｎ＋１～４ｎ"である。また、リクエスト情報ＲＥＱＩＮＦがステージＳＴＧ０に投入されてから次のリクエスト情報ＲＥＱＩＮＦがステージＳＴＧ０に投入されるまでの最小間隔Ｘτ（τは１サイクルの時間）は、Ｘ＝ｎ（この例では"８"）である。

例えば、ステージＳＴＧ０には、図１４の時刻Ｔ１から時刻Ｔ８まで８サイクルの間（１～ｎ）、１つのリクエスト情報ＲＥＱＩＮＦが保持される。ステージＳＴＧ１には、図１４の時刻Ｔ９から図１５の時刻Ｔ１６まで８サイクルの間（ｎ＋１～２ｎ）、１つのリクエスト情報ＲＥＱＩＮＦが保持される。

ステージＳＴＧ２には、図１４の時刻Ｔ１７から時刻Ｔ２４まで８サイクルの間（２ｎ＋１～３ｎ）、１つのリクエスト情報ＲＥＱＩＮＦが保持される。ステージＳＴＧ３には、図１５の時刻Ｔ２５から図１６の時刻Ｔ３２まで８サイクルの間（３ｎ＋１～４ｎ）、１つのリクエスト情報ＲＥＱＩＮＦが保持される。

図１９は、他のメモリアクセスコントローラのリクエスト保持パイプラインの構成の一例（比較例）を示す。平均リクエスト間隔ｎは、"８"であるとする。

例えば、並列度ｌ＝２でアクセスコマンドを出力するために２つの処理部０、１を有するリクエスト保持パイプライン２３０ａは、直列に接続された４つのステージＳＴＧ（ＳＴＧ０～ＳＴＧ３とＳＴＧ４～ＳＴＧ７）を処理部０、１毎に有する。各処理部０、１の構成は、接続されるステージＳＴＧの数が少ないことを除き、図６に示す処理部２５と同様の構成である。

各ステージＳＴＧ０～ＳＴＧ７の経過サイクル数（情報の保持期間）は、１６τである。ステージＳＴＧ０へのリクエスト情報ＲＥＱＩＮＦの投入からステージＳＴＧ４へのリクエスト情報ＲＥＱＩＮＦの投入の遅れ時間である位相差ｍは４τに設定される。これにより、リクエスト保持パイプライン２３０ａを有するメモリアクセスコントローラは、図７に示す動作を実現可能である。

また、例えば、並列度ｌ＝３でアクセスコマンドを出力するために３つの処理部０、１、２を有するリクエスト保持パイプライン２３０ｂは、直列に接続された３つのステージＳＴＧを処理部０、１、２毎に有する。例えば、ステージＳＴＧ０～ＳＴＧ２は、処理部０に接続され、ステージＳＴＧ３～ＳＴＧ５は処理部１に接続され、ステージＳＴＧ６～ＳＴＧ８は、処理部２に接続される。各処理部０、１、２の構成は、接続されるステージＳＴＧの数が少ないことを除き、図６に示した処理部２５と同様の構成である。

各ステージＳＴＧ０～ＳＴＧ８の経過サイクル数（情報の保持期間）は、２４τである。ステージＳＴＧ０へのリクエスト情報ＲＥＱＩＮＦの投入からステージＳＴＧ３へのリクエスト情報ＲＥＱＩＮＦの投入の遅れ時間である位相差ｍは８τに設定される。また、ステージＳＴＧ３へのリクエスト情報ＲＥＱＩＮＦの投入からステージＳＴＧ６へのリクエスト情報ＲＥＱＩＮＦの投入の遅れ時間である位相差ｍは８τに設定される。これにより、リクエスト保持パイプライン２３０ｂを有するメモリアクセスコントローラは、図８に示す動作を実現可能である。

並列度ｌ＝２と並列度ｌ＝３でのアクセスコマンドの出力を両方可能にするリクエスト保持パイプライン２３０ｃは、リクエスト保持パイプライン２３０ａ、２３０ｂを組み合わせることで実現される。この場合、リクエスト保持パイプライン２３０ｃは、直列に接続された４つのステージＳＴＧ（ＳＴＧ０～ＳＴＧ３とＳＴＧ４～ＳＴＧ７）を処理部０、１毎に有し、直列に接続された３つのステージＳＴＧ（ＳＴＧ８～ＳＴＧ１０）を処理部２に対応して有する。

各ステージＳＴＧ０～ＳＴＧ１０の経過サイクル数ｎτは、並列度ｌ＝２の場合、１６τに設定され、並列度ｌ＝３の場合、２４τに設定される。また、ステージＳＴＧ０へのリクエスト情報ＲＥＱＩＮＦの投入からステージＳＴＧ４へのリクエスト情報ＲＥＱＩＮＦの投入の遅れ時間は、ｍτに設定される。ｍは、並列度ｌ＝２のときに"４"に設定され、並列度ｌ＝３のときに"８"に設定される。並列度ｌ＝３の場合、ステージＳＴＧ４へのリクエスト情報ＲＥＱＩＮＦの投入からステージＳＴＧ８へのリクエスト情報ＲＥＱＩＮＦの投入の遅れ時間は、ｎτ（ｎ＝８）に設定される。

並列度ｌ＝２と並列度ｌ＝３でのアクセスコマンドの出力を両方可能にするリクエスト保持パイプライン２３０ｃのステージＳＴＧの数は、１１個であり、図２のリクエスト保持パイプライン２３０のステージＳＴＧの数（９個）より２個多くなる。換言すれば、図２のリクエスト保持パイプライン２３０では、リクエスト保持パイプライン２３０ｃに比べて、回路規模を小さくすることができる。この結果、リクエスト保持パイプライン２３０を含むメモリアクセスコントローラ２０を搭載するＣＰＵ１０のチップサイズを削減することができる。

以上、上述した実施形態では、並列度ｌの異なるメモリアクセスを、リクエスト保持パイプライン２３０の１系列のシフトレジスタにより実現することができる。これにより、複数系列のシフトレジスタを使用する場合に比べて、メモリアクセスコントローラ２０の回路規模を低減することができ、メモリアクセスコントローラ２０が搭載されるＣＰＵ１０の回路規模を低減することができる。

スケジューリング部２２０は、ＣＰＵ１０に接続されるメモリ３０の仕様に応じて設定された並列度ｌ、位相差ｍおよび平均リクエスト間隔ｎと、現在の資源番号ＮＸＴＲＳＣとに基づいて、カウンタ値ＣＮＴの最大値を変更することができる。そして、スケジューリング部２２０は、最大値が可変なカウンタ値ＣＮＴに基づいて、所望のタイミングでシフト信号ＳＦＴＯＵＴ０を出力することができ、シフト信号ＳＦＴＯＵＴ０の出力に合わせて資源番号ＮＸＴＲＳＣを更新することができる。

リクエスト保持パイプライン２３０の各ステージＳＴＧは、経過サイクル保持部２３２により、ステージＳＴＧ０でリクエスト情報ＲＥＱＩＮＦを受けてからのサイクル数を保持することができ、保持しているサイクル数を各処理部２５に出力することができる。この結果、各処理部２５は、各ステージＳＴＧからのサイクル数に基づいて、メモリ３０へのアクセスコマンドの出力タイミングを判断することができる。

ステージＳＴＧ０でのリクエスト情報ＲＥＱＩＮＦの受信間隔（図７のアクティブコマンドＡＣＴの供給間隔）が一定でない場合にも、各ステージＳＴＧのシフト信号ＳＦＴＯＵＴの出力タイミングを揃えることができる。この結果、ステージＳＴＧ０でのリクエスト情報ＲＥＱＩＮＦの受信間隔が一定でない場合にも、リクエスト保持パイプライン２３０内でのリクエスト情報ＲＥＱＩＮＦ等の衝突を抑止することができ、誤動作を抑止することができる。

各処理部２５は、並列度ｌによってアクセスコマンドの出力サイクルが異なる場合にも、並列度ｌと資源番号ＲＳＣと経過サイクルＣＹＣとに基づいて、正しいタイミングでアクセスコマンドをメモリ３０に出力することができる。

以上の図１から図１８に示す実施形態に関し、さらに以下の付記を開示する。
（付記１）
演算を実行する演算部と、前記演算部が出力するメモリアクセス要求に基づいてメモリのアクセスを制御するメモリアクセスコントローラとを有する演算処理装置であって、
前記メモリアクセスコントローラは、
第１シフト信号と、複数の資源番号のいずれかと、前記演算部から受ける前記メモリアクセス要求とを、動作モードに応じた時間間隔で出力するメモリアクセス受領部と、
直列に接続された複数のステージを有し、前記メモリアクセス受領部からの前記資源番号および前記メモリアクセス要求を前記第１シフト信号に基づいて初段のステージで受け、動作モードに応じたタイミングで前記初段のステージから後段のステージに前記資源番号および前記メモリアクセス要求をシフトするシフトレジスタと、
前記資源番号のそれぞれに対応して設けられ、前記複数のステージが保持する前記資源番号と前記メモリアクセス要求とを受け、受けた資源番号が自資源番号と一致する場合、受けたメモリアクセス要求に対応するアクセスコマンドを前記メモリに出力する複数のメモリアクセス送信部と、
を有する演算処理装置。
（付記２）
前記メモリアクセス受領部は、前記アクセスコマンドの前記メモリへの平均出力間隔と、前記アクセスコマンドの前記メモリへの最小出力間隔と、前記動作モードとに基づいて決定される時間間隔で前記第１シフト信号を出力する
付記１に記載の演算処理装置。
（付記３）
前記メモリアクセス受領部は、
クロックをカウントするクロックカウンタと、
前記クロックカウンタが出力するカウンタ値が、前記平均出力間隔、前記最小出力間隔および前記動作モードにより決定される値になった場合、前記第１シフト信号を出力する第１シフト信号生成部と、
前記第１シフト信号に基づいて、前記複数のコマンド出力部にそれぞれ対応する前記複数の資源番号を交互に出力する資源番号出力部と、
前記演算部から受けた前記メモリアクセス要求を、前記第１シフト信号に基づいて順次出力する要求出力部と、
を有する付記２に記載の演算処理装置。
（付記４）
前記複数のステージの各々は、
前記資源番号と前記メモリアクセス要求とを保持するアクセス情報保持部と、
前記初段のステージで前記メモリアクセス要求を受けてからのサイクル数を保持する経過サイクル保持部と、
前記サイクル数が前記平均出力間隔、前記最小出力間隔および前記動作モードと自ステージの位置とにより決定される値になった場合、第２シフト信号を出力する第２シフト信号生成部と、
を有する付記２または付記３に記載の演算処理装置。
（付記５）
２段目以降の前記ステージの前記経過サイクル保持部は、前段の前記ステージが前記第２シフト信号を出力しない間、保持しているサイクル数を順次更新する
付記４に記載の演算処理装置。
（付記６）
前記複数のメモリアクセス送信部の各々は、
前記メモリアクセス要求に対応して複数の前記アクセスコマンドを前記メモリに順次出力し、
自資源番号と一致する資源番号を出力するステージが保持するサイクル数が、前記動作モードに応じて決定される複数の前記アクセスコマンドのいずれかの出力サイクルを示す場合、対応するアクセスコマンドを前記メモリに出力する
付記５に記載の演算処理装置。
（付記７）
前記動作モードは、並列に動作させる前記メモリアクセス送信部の数を示し、
メモリアクセス受領部が出力する前記資源番号の総数は、前記動作モードに応じて相違する
付記１ないし付記６のいずれか１項に記載の演算処理装置。
（付記８）
前記動作モードは、前記メモリの動作周波数に応じて変更される
付記１ないし付記７のいずれか１項に記載の演算処理装置。
（付記９）
前記アクセスコマンドは、前記メモリに含まれる複数のワード線のいずれかを選択するアクティブコマンドと、選択された前記ワード線に接続される複数のメモリセルのうちの所定数を選択するリードコマンドまたはライトコマンドを含む
付記１ないし付記８のいずれか１項に記載の演算処理装置。

以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。

１０ 演算処理装置
１２ コア
１４ キャッシュ
１６ ネットワーク制御部
１８ インタコネクト
２０ メモリアクセスコントローラ
２５（２５０、２５１、２５２） 処理部
２６ ロウ制御部
２７ カラム制御部
３０ メモリ
２１０ リクエスト受信部
２２０ スケジューリング部
２２１ リクエスト情報出力部
２２２ 資源番号出力部
２２３ クロックカウンタ
２２４ シフト信号生成部
２３０、２３０ａ、２３０ｂ、２３０ｃ リクエスト保持パイプライン
２３１ 資源番号保持部
２３２ 経過サイクル保持部
２３３ リクエスト情報保持部
２３４ シフト信号生成部
２４０ 設定レジスタ
２６０ セレクタ
２６１ セレクタ
２６２ ロウ情報出力部
２７１ セレクタ
２７２ カラム情報出力部
２７３ カウンタ
ＡＣＴ アクティブコマンド
ＢＧ（ＢＧ０～ＢＧ３） バンクグループ
ＣＮＴ カウンタ値
ＣＯＬ（ＣＯＬ０、ＣＯＬ１） カラム制御信号
ＣＹＣ 経過サイクル
ＦＦ フリップフロップ
ＩＮＣ インクリメンタ
ｌ 並列度
ｍ 位相差
ＭＣＬＫ メモリクロック
ＭＲＥＱ メモリアクセス要求
ｎ 平均リクエスト間隔
ＲＤ（ＲＤ０～ＲＤ３） リードコマンド
ＲＬ リードレイテンシ
ＲＯＷ（ＲＯＷ０、ＲＯＷ１） ロウ制御信号
ＲＳＣ 資源番号
ＳＥＬ セレクタ
ＳＦＴＩＮ シフト入力信号
ＳＴＧ（ＳＴＧ０～ＳＴＧ１０） ステージ
Ｔ 経過時刻
ＴＣＯＬ カラムタイミング
ＴＲＯＷ ロウタイミング

Claims (7)

1. 演算を実行する演算部と、前記演算部が出力するメモリアクセス要求に基づいてメモリのアクセスを制御するメモリアクセスコントローラとを有する演算処理装置であって、
   前記メモリアクセスコントローラは、
   第１シフト信号と、複数の資源番号のいずれかと、前記演算部から受ける前記メモリアクセス要求とを、動作モードに応じた時間間隔で出力するメモリアクセス受領部と、
   直列に接続された複数のステージを有し、前記メモリアクセス受領部からの前記資源番号および前記メモリアクセス要求を前記第１シフト信号に基づいて初段のステージで受け、動作モードに応じたタイミングで前記初段のステージから後段のステージに前記資源番号および前記メモリアクセス要求をシフトするシフトレジスタと、
   前記資源番号のそれぞれに対応して設けられ、前記複数のステージが保持する前記資源番号と前記メモリアクセス要求とを受け、受けた資源番号が自身を示す資源番号と一致する場合、受けたメモリアクセス要求に対応するアクセスコマンドを前記メモリに出力する複数のメモリアクセス送信部と、
   を有する演算処理装置。
2. 前記メモリアクセス受領部は、前記アクセスコマンドの前記メモリへの平均出力間隔と、前記アクセスコマンドの前記メモリへの最小出力間隔と、前記動作モードとに基づいて決定される時間間隔で前記第１シフト信号を出力する
   請求項１に記載の演算処理装置。
3. 前記メモリアクセス受領部は、
   クロックをカウントするクロックカウンタと、
   前記クロックカウンタが出力するカウンタ値が、前記平均出力間隔、前記最小出力間隔および前記動作モードにより決定される値になった場合、前記第１シフト信号を出力する第１シフト信号生成部と、
   前記第１シフト信号に基づいて、前記複数のメモリアクセス送信部にそれぞれ対応する前記複数の資源番号を交互に出力する資源番号出力部と、
   前記演算部から受けた前記メモリアクセス要求を、前記第１シフト信号に基づいて順次出力する要求出力部と、
   を有する請求項２に記載の演算処理装置。
4. 前記複数のステージの各々は、
   前記資源番号と前記メモリアクセス要求とを保持するアクセス情報保持部と、
   前記初段のステージで前記メモリアクセス要求を受けてからのサイクル数を保持する経過サイクル保持部と、
   前記サイクル数が前記平均出力間隔、前記最小出力間隔および前記動作モードと自ステージの位置とにより決定される値になった場合、第２シフト信号を出力する第２シフト信号生成部と、
   を有する請求項２または請求項３に記載の演算処理装置。
5. ２段目以降の前記ステージの前記経過サイクル保持部は、前段の前記ステージが前記第２シフト信号を出力しない間、保持しているサイクル数を順次更新する
   請求項４に記載の演算処理装置。
6. 前記複数のメモリアクセス送信部の各々は、
   前記メモリアクセス要求に対応して複数の前記アクセスコマンドを前記メモリに順次出力し、
   自身を示す資源番号と一致する資源番号を出力するステージが保持するサイクル数が、前記動作モードに応じて決定される複数の前記アクセスコマンドのいずれかの出力サイクルを示す場合、対応するアクセスコマンドを前記メモリに出力する
   請求項５に記載の演算処理装置。
7. 前記動作モードは、並列に動作させる前記メモリアクセス送信部の数を示し、
   メモリアクセス受領部が出力する前記資源番号の総数は、前記動作モードに応じて相違する
   請求項１ないし請求項６のいずれか１項に記載の演算処理装置。

Images