JP2010098097A - モールドパッケージの製造方法 - Google Patents
モールドパッケージの製造方法 Download PDFInfo
- Publication number
- JP2010098097A JP2010098097A JP2008267232A JP2008267232A JP2010098097A JP 2010098097 A JP2010098097 A JP 2010098097A JP 2008267232 A JP2008267232 A JP 2008267232A JP 2008267232 A JP2008267232 A JP 2008267232A JP 2010098097 A JP2010098097 A JP 2010098097A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- connector
- connector housing
- hole
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】一体化部材60を金型100内に設置したとき、金型100はコネクタハウジング12に接してこれを押さえつけた状態でコネクタ10を金型100内に固定するものであり、金型100のうちコネクタハウジング12に接する面に、金型100がコネクタハウジング12を押さえたときにコネクタハウジング12にかかる応力をコネクタハウジング12の破断強度未満に低減する応力緩和部材200を設け、この応力緩和部材200を介して、金型100による押さえつけを行う。
【選択図】図2
Description
図1は、本発明の第1実施形態に係るモールドパッケージの概略断面構成を示す図である。本実施形態のモールドパッケージは、大きくは、当該パッケージと外部とを接続するコネクタ10と、電子部品20が搭載された基板構造体30と、コネクタ10のピン11と基板構造体30とを電気的・機械的に接続する接続部材40と、これらコネクタ10および基板構造体30を封止するモールド樹脂50とを備えて構成されている。
図3は、本発明の第2実施形態に係るモールドパッケージの製造方法における成型工程を示す概略断面図である。本実施形態の製造方法は、上記第1実施形態に比べて、成型工程に用いる応力緩和部材200の構成を変形したところが相違するものであり、ここでは、その相違点を中心に述べることとする。
図4は、本発明の第3実施形態に係るモールドパッケージの製造方法における要部である一体化部材形成工程を示す概略平面図である。本実施形態は、上記第1および第2実施形態における一体化部材形成工程に特徴を持たせたものであり、その特徴部分を中心に述べることとする。なお、この図4および後述の図5、図6では、コネクタハウジング12の外形を破線にて示してある。
図5は、本発明の第4実施形態に係るモールドパッケージの製造方法における要部である一体化部材形成工程を示す工程図であり、(a)はコネクタ10を基板構造体30側から視た側面図、(b)、(c)は当工程におけるワークの概略平面図である。本実施形態も、上記第1および第2実施形態における一体化部材形成工程に特徴を持たせたものであり、その特徴部分を中心に述べることとする。
図6は、本発明の第5実施形態に係るモールドパッケージの製造方法における要部である一体化部材形成工程を示すワークの概略平面図である。
図7は、本発明の第6実施形態に係るモールドパッケージのコネクタ10の単体構成を示す図であり、(a)は概略斜視図、(b)はピン11の長手方向に沿った概略断面図である。本実施形態は、上記各実施形態におけるコネクタ10に特徴を持たせたものであり、その特徴部分を中心に述べることとする。
図9は、本発明の第7実施形態に係るモールドパッケージのコネクタ10のコネクタハウジング12の単体構成を示す図であり、(a)は概略斜視図、(b)はピン11の長手方向に沿った概略断面図、(c)は(a)を矢印A方向から視た概略側面図、(d)は(a)を矢印B方向から視た概略平面図である。なお、図9(d)ではコネクタハウジング12の内部の貫通穴15には識別のため便宜上、斜線ハッチングを施してある。
図16は、本発明の第8実施形態に係るモールドパッケージの概略断面構成を示す図であり、図17は、本実施形態のモールドパッケージの製造方法における一体化部材形成工程を示す工程図であり、ワークの概略平面構成を示している。
図18は、本発明の第9実施形態に係るモールドパッケージの製造方法における一体化部材形成工程を示す工程図であり、(a)、(b)はワイヤボンディング前のワークにおけるそれぞれ概略断面図、概略平面図であり、(c)、(d)はワイヤボンディング後のワークにおけるそれぞれ概略断面図、概略平面図である。
図19は、本発明の第10実施形態に係るモールドパッケージの要部を示す概略平面図であり、コネクタ10を基板構造体30側から見たときの種々のピン11の配置構成を示している。本実施形態は、上記第7実施形態のコネクタ10を用いるものである。
図21は、本発明の第11実施形態に係るモールドパッケージの製造方法における成型工程を示す工程図であり、(a)はワークの概略断面図、(b)、(c)は(a)中のD部拡大図である。
図22は、本発明の第12実施形態に係るモールドパッケージの要部を示す図であり、種々の断面形状を有するピン11の断面構成を示す図である。また、図23は、本実施形態におけるコネクタハウジング12の貫通穴15の種々の穴断面形状を示す断面図である。本実施形態は、コネクタとしては上記第7実施形態に示したコネクタ10を対象としている。
図24は、本発明の第13実施形態に係るモールドパッケージの要部を示す概略断面図であり、コネクタハウジング12の貫通穴15におけるバイパス穴16の分岐部16a付近の拡大図である。本実施形態は、上記第7実施形態に示したコネクタ10に対して、組み合わせて適用することが可能であり、ここでは、上記第7実施形態との相違点を中心に述べることとする。
図26は、本発明の第14実施形態に係るコネクタ10の概略断面構成を示す図である。本実施形態は、上記第7実施形態に示したコネクタ10に対してポッティング樹脂17を付加したところが相違するものであり、ここでは、その相違点を中心に述べることとする。
図27(a)および(b)は、本発明の第15実施形態に係る要部の概略断面構成を示す図である。本実施形態は、上記各実施形態のうちピン11と基板構造体30とをはんだ付けにより電気的・機械的に接続する場合において、ピン11の形状を変形させたものである。
図28は、本発明の第16実施形態に係る一体化部材60の概略断面構成を示す図である。本実施形態は、上記第7実施形態に示したコネクタ10において、コネクタハウジング12に嵌合部13を設けたものであり、この場合にも、当該嵌合部13による効果は上記同様である。
なお、上記各実施形態では、基板構造体は、回路基板と放熱板とを積層したものであったが、基板構造体としては、電子部品が搭載可能であってコネクタと電気的・機械的に接続可能なものであればよく、たとえば回路基板だけであってもよい。また、リードフレームなどであってもよい。
11 ピン
12 コネクタハウジング
13 嵌合部
14 台座部
15 貫通穴
16 バイパス穴
16a 分岐部
30 基板構造体
50 モールド樹脂
60 一体化部材
100 金型
200 応力緩和部材
210 バネ部材
Claims (7)
- 外部と接続される複数のピン(11)を樹脂よりなるコネクタハウジング(12)に設けてなるコネクタ(10)と、電子部品(20)が搭載された基板構造体(30)とを用意し、
前記コネクタ(10)の前記ピン(11)と前記基板構造体(30)とを電気的・機械的に接続して前記コネクタ(10)および前記基板構造体(30)を一体化した一体化部材(60)を形成する一体化部材形成工程と、
前記一体化部材(60)を金型(100)内に設置し、前記金型(100)内にモールド樹脂(50)を注入することにより、前記コネクタ(10)および前記基板構造体(30)を前記モールド樹脂(50)にて封止する成型工程と、を備えるモールドパッケージの製造方法であって、
前記一体化部材(60)を前記金型(100)内に設置したとき、前記金型(100)は前記コネクタハウジング(12)に接してこれを押さえつけた状態で前記コネクタ(10)を前記金型(100)内に固定するものであり、
前記金型(100)のうち前記コネクタハウジング(12)に接する面に、前記金型(100)が前記コネクタハウジング(12)を押さえたときに前記コネクタハウジング(12)にかかる応力を前記コネクタハウジング(12)の破断強度未満に低減する応力緩和部材(200)を設け、この応力緩和部材(200)を介して、前記金型(100)による押さえつけを行うことを特徴とするモールドパッケージの製造方法。 - 用意される前記コネクタ(10)においては、前記コネクタハウジング(12)に、当該コネクタハウジング(12)を貫通する穴であって棒状をなす前記ピン(11)が穴の内面とは隙間を有して挿入される貫通穴(15)が設けられ、前記貫通穴(15)の両端の開口部から前記ピン(11)の両端が露出して当該ピン(11)の一端が前記基板構造体(30)に接続され当該ピン(11)の他端が外部に接続されるようになっており、さらに、前記コネクタハウジング(12)には前記貫通穴(15)の途中から分岐して前記コネクタハウジング(12)の外部に抜けるバイパス穴(16)が設けられており、
前記成型工程では、前記ピン(11)の前記一端が露出する方の前記貫通穴(15)の前記開口部と前記バイパス穴(16)の外部への開口部との間に前記モールド樹脂(50)を流通させて、前記ピン(11)と前記貫通穴(15)の内面との隙間を前記モールド樹脂(50)にて充填することを特徴とする請求項1に記載のモールドパッケージの製造方法。 - 用意される前記コネクタ(10)においては、前記貫通穴(15)のうち前記バイパス穴(16)の分岐部(16a)と前記ピン(11)の前記他端が露出する方の開口部との間の部位で、前記ピン(11)が前記貫通穴(15)に接触して前記貫通穴(15)を閉塞しており、
前記成型工程では、前記貫通穴(15)の閉塞部によって、前記貫通穴(15)のうち前記ピン(11)の前記他端が露出する方の開口部から前記モールド樹脂(50)が流出するのを防止していることを特徴とする請求項2に記載のモールドパッケージの製造方法。 - 用意される前記コネクタ(10)においては、前記ピン(11)は前記基板構造体(30)とワイヤボンディングにより接続されるものであり、前記コネクタハウジング(12)に、前記ピン(11)におけるワイヤボンディング面とは反対側の面を支持する台座部(14)が設けられていることを特徴とする請求項1に記載のモールドパッケージの製造方法。
- 用意される前記コネクタ(10)においては、前記コネクタハウジング(12)に、前記一体化部材形成工程にて前記基板構造体(30)が嵌合されて固定される嵌合部(13)が設けられていることを特徴とする請求項1ないし4のいずれか1つに記載のモールドパッケージの製造方法。
- 前記応力緩和部材(200)は、前記金型(100)よりも軟らかいものよりなることを特徴とする請求項1ないし5のいずれか1つに記載のモールドパッケージの製造方法。
- 前記応力緩和部材(200)は、前記コネクタハウジング(12)を押さえつける方向に弾性を有するバネ部材(210)を備えたものであることを特徴とする請求項1ないし6のいずれか1つに記載のモールドパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267232A JP5056717B2 (ja) | 2008-10-16 | 2008-10-16 | モールドパッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267232A JP5056717B2 (ja) | 2008-10-16 | 2008-10-16 | モールドパッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010098097A true JP2010098097A (ja) | 2010-04-30 |
JP5056717B2 JP5056717B2 (ja) | 2012-10-24 |
Family
ID=42259582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008267232A Expired - Fee Related JP5056717B2 (ja) | 2008-10-16 | 2008-10-16 | モールドパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5056717B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012099628A (ja) * | 2010-11-02 | 2012-05-24 | Towa Corp | 電気回路部品の樹脂封止成形方法及び装置 |
JP2019009295A (ja) * | 2017-06-26 | 2019-01-17 | 三菱電機株式会社 | 半導体装置 |
WO2020008817A1 (ja) * | 2018-07-05 | 2020-01-09 | 日立オートモティブシステムズ株式会社 | 樹脂封止型車載電子制御装置 |
CN111293043A (zh) * | 2018-12-07 | 2020-06-16 | 富士电机株式会社 | 半导体装置的制造方法及半导体装置 |
US10861758B2 (en) | 2018-07-31 | 2020-12-08 | Mitsubishi Electric Corporation | Semiconductor device, power conversion apparatus, and method of manufacturing semiconductor device |
WO2021177427A1 (ja) * | 2020-03-06 | 2021-09-10 | 株式会社オートネットワーク技術研究所 | コネクタ装置、及びコネクタ装置の製造方法 |
WO2021177426A1 (ja) * | 2020-03-06 | 2021-09-10 | 株式会社オートネットワーク技術研究所 | コネクタ装置 |
CN114932514A (zh) * | 2022-07-01 | 2022-08-23 | 青岛凯瑞电子有限公司 | 一种用于陶瓷外壳防开裂装模的精确定位加工装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1076528A (ja) * | 1996-09-03 | 1998-03-24 | Fujitsu Ten Ltd | 金型構造及びコネクタの構造 |
JP2004111435A (ja) * | 2002-09-13 | 2004-04-08 | Hitachi Ltd | コネクタと電子部品の一体モールド構造を有する電気・電子モジュールとその成形方法 |
-
2008
- 2008-10-16 JP JP2008267232A patent/JP5056717B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1076528A (ja) * | 1996-09-03 | 1998-03-24 | Fujitsu Ten Ltd | 金型構造及びコネクタの構造 |
JP2004111435A (ja) * | 2002-09-13 | 2004-04-08 | Hitachi Ltd | コネクタと電子部品の一体モールド構造を有する電気・電子モジュールとその成形方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012099628A (ja) * | 2010-11-02 | 2012-05-24 | Towa Corp | 電気回路部品の樹脂封止成形方法及び装置 |
JP2019009295A (ja) * | 2017-06-26 | 2019-01-17 | 三菱電機株式会社 | 半導体装置 |
US11069593B2 (en) | 2017-06-26 | 2021-07-20 | Mitsubishi Electric Corporation | Semiconductor device |
JP7232582B2 (ja) | 2018-07-05 | 2023-03-03 | 日立Astemo株式会社 | 樹脂封止型車載電子制御装置 |
WO2020008817A1 (ja) * | 2018-07-05 | 2020-01-09 | 日立オートモティブシステムズ株式会社 | 樹脂封止型車載電子制御装置 |
JP2020009852A (ja) * | 2018-07-05 | 2020-01-16 | 日立オートモティブシステムズ株式会社 | 樹脂封止型車載電子制御装置 |
CN112352474A (zh) * | 2018-07-05 | 2021-02-09 | 日立汽车系统株式会社 | 树脂密封型车载电子控制装置 |
CN112352474B (zh) * | 2018-07-05 | 2024-04-26 | 日立安斯泰莫株式会社 | 树脂密封型车载电子控制装置 |
US10861758B2 (en) | 2018-07-31 | 2020-12-08 | Mitsubishi Electric Corporation | Semiconductor device, power conversion apparatus, and method of manufacturing semiconductor device |
CN111293043A (zh) * | 2018-12-07 | 2020-06-16 | 富士电机株式会社 | 半导体装置的制造方法及半导体装置 |
WO2021177427A1 (ja) * | 2020-03-06 | 2021-09-10 | 株式会社オートネットワーク技術研究所 | コネクタ装置、及びコネクタ装置の製造方法 |
JP2021141002A (ja) * | 2020-03-06 | 2021-09-16 | 株式会社オートネットワーク技術研究所 | コネクタ装置、及びコネクタ装置の製造方法 |
JP2021141001A (ja) * | 2020-03-06 | 2021-09-16 | 株式会社オートネットワーク技術研究所 | コネクタ装置 |
WO2021177426A1 (ja) * | 2020-03-06 | 2021-09-10 | 株式会社オートネットワーク技術研究所 | コネクタ装置 |
CN114932514A (zh) * | 2022-07-01 | 2022-08-23 | 青岛凯瑞电子有限公司 | 一种用于陶瓷外壳防开裂装模的精确定位加工装置 |
CN114932514B (zh) * | 2022-07-01 | 2023-08-25 | 青岛凯瑞电子有限公司 | 一种用于陶瓷外壳防开裂装模的精确定位加工装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5056717B2 (ja) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5056717B2 (ja) | モールドパッケージの製造方法 | |
JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
JP5252819B2 (ja) | 半導体装置およびその製造方法 | |
US9887142B2 (en) | Power semiconductor device | |
US7772036B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
KR20060073519A (ko) | 반도체 패키지 및 그 리드 프레임 | |
CN101609826A (zh) | 功率半导体模块及其制造方法 | |
JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
JP4614584B2 (ja) | 混成集積回路装置およびその製造方法 | |
US20170345742A1 (en) | Semiconductor device and manufacturing method thereof | |
US9305829B2 (en) | Semiconductor package with an indented portion and manufacturing method thereof | |
JP4334335B2 (ja) | 混成集積回路装置の製造方法 | |
US20170141022A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2006279088A (ja) | 半導体装置の製造方法 | |
CN110164843B (zh) | 引线框、带有树脂的引线框、带有树脂的引线框的制造方法以及半导体装置的制造方法 | |
JP4887346B2 (ja) | 半導体装置 | |
JP4534675B2 (ja) | 集積回路装置 | |
JP5145596B2 (ja) | 半導体装置 | |
JP2024046328A (ja) | 半導体装置 | |
JP5408039B2 (ja) | 電子装置 | |
JP4760543B2 (ja) | モールドパッケージおよびその製造方法 | |
JP3181935B2 (ja) | Icカード | |
JP5109740B2 (ja) | 電子装置およびその製造方法 | |
JP5093076B2 (ja) | モールドパッケージおよびその製造方法 | |
JPH0927583A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |