JP2010087089A - 半導体記憶素子、半導体記憶素子の製造方法 - Google Patents

半導体記憶素子、半導体記憶素子の製造方法 Download PDF

Info

Publication number
JP2010087089A
JP2010087089A JP2008252411A JP2008252411A JP2010087089A JP 2010087089 A JP2010087089 A JP 2010087089A JP 2008252411 A JP2008252411 A JP 2008252411A JP 2008252411 A JP2008252411 A JP 2008252411A JP 2010087089 A JP2010087089 A JP 2010087089A
Authority
JP
Japan
Prior art keywords
film
charge storage
insulating film
memory element
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008252411A
Other languages
English (en)
Other versions
JP5468227B2 (ja
Inventor
Tsunehiro Ino
恒洋 井野
Akisuke Fujii
章輔 藤井
Jun Fujiki
潤 藤木
Akira Takashima
章 高島
Masao Shingu
昌生 新宮
Daisuke Matsushita
大介 松下
Naoki Yasuda
直樹 安田
Koichi Muraoka
浩一 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008252411A priority Critical patent/JP5468227B2/ja
Priority to US12/404,648 priority patent/US7956405B2/en
Publication of JP2010087089A publication Critical patent/JP2010087089A/ja
Application granted granted Critical
Publication of JP5468227B2 publication Critical patent/JP5468227B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】従来のＳｉＮを用いた電荷蓄積膜に比べ、高効率に電荷を蓄積および消去でき、かつ、蓄積した電荷を長時間保持する半導体記憶素子、半導体記憶素子の製造方法を得る。
【解決手段】この半導体記憶素子は、半導体基板に設けられたソース領域およびドレイン領域と、ソース領域およびドレイン領域との間の半導体基板上に設けられたトンネル絶縁膜と、トンネル絶縁膜上に設けられた電荷蓄積膜と、電荷蓄積膜上に設けられたブロック絶縁膜と、ブロック絶縁膜上に設けられたゲート電極と、電荷蓄積層とブロック絶縁膜との界面付近に設けられた気体分子を含む領域とを具備する。
【選択図】図１

Description

本発明は、半導体記憶素子、半導体記憶素子の製造方法に関する。
不揮発性記憶回路を構成する半導体集積回路において、微細化の進展に伴い、記憶の実体である電荷蓄積膜の薄膜化が進展しつつある。
特に、従来のＭＯＮＯＳ（metal/oxide/nitride/oxide/semiconductor）型のフラッシュメモリでは、電荷蓄積膜として窒化シリコン（ＳｉＮ）が用いられている（例えば、特許文献１参照）。
特開２００４−７１８７７号公報
しかしながら、窒化シリコン（ＳｉＮ）の比誘電率は高々９程度であり蓄積された電荷を遮蔽する力が弱い。このため、上述した電荷蓄積膜の薄膜化の進展により、十分な電荷を蓄積できなくなっている。また、電荷蓄積膜として比誘電率の高いＨｆＯＮを用いることが提案されているが、電荷はＨｆＯＮ膜中に蓄積されることが前提となっており、これ以上の電荷を蓄積できない。このため、さらに高効率に電荷を蓄積することが可能な機構が求められている。
上記に鑑み、本発明は、従来のＳｉＮを用いた電荷蓄積膜に比べ、高効率に電荷を蓄積および消去でき、かつ、蓄積した電荷を長時間保持する半導体記憶素子および半導体記憶素子の製造方法を得ることを目的とする。
本発明の一態様に係る半導体記憶素子は、半導体基板に設けられたソース領域およびドレイン領域と、ソース領域およびドレイン領域の間の半導体基板上に設けられたトンネル絶縁膜と、トンネル絶縁膜上に設けられた電荷蓄積膜と、電荷蓄積膜上に設けられたブロック絶縁膜と、ブロック絶縁膜上に設けられたゲート電極と、電荷蓄積層とブロック絶縁膜との界面付近に設けられた気体分子を含む領域とを具備することを特徴とする。
本発明の一態様に係る半導体記憶素子の製造方法は、半導体基板上にトンネル絶縁膜を形成するステップと、トンネル絶縁膜上に電荷蓄積膜を形成するステップと、電荷蓄積膜上にブロック絶縁膜を形成するステップと、ブロック絶縁膜を形成後、熱処理を行うことで電荷蓄積膜を変性させ、かつ、変性後の電荷蓄積膜とブロック絶縁膜との界面に気体分子を含む領域を形成するステップと、ブロック絶縁膜上にゲート電極を形成するステップとを具備することを特徴とする。
本願発明によれば、従来のＨｆＯＮを用いた電荷蓄積膜に比べ、高効率に電荷を蓄積および消去でき、かつ、蓄積した電荷を長時間保持できる半導体記憶素子および半導体記憶素子の製造方法を得ることができる。
以下、図面を参照して、本発明の実施形態を詳細に説明する。
（半導体記憶素子の構造）
図１は、この実施形態に係るＭＯＮＯＳ型半導体記憶素子１（以下、単に半導体記憶素子１と称す）の基本構造を示す断面図である。
図１に示すように、この半導体記憶素子１は、シリコン基板１１上に、トンネル絶縁膜１２、電荷蓄積膜２３、ブロック絶縁膜１４および制御電極（ゲート電極）１５が順次形成されたＭＯＮＯＳ（metal/oxide/nitride/oxide/semiconductor）型構造を有する。また、半導体基板１１の、上述した構成の積層体の両側にはそれぞれソース領域１１Ａ及びドレイン領域１１Ｂが形成されている。領域２１は、この半導体記憶素子１の製造工程で、電荷蓄積膜１３とブロック絶縁膜１４との界面に形成される。
なお、上記ＭＯＮＯＳ構造は、本願発明による半導体記憶素子１の構造の代表例であって、必ずしもＭＯＮＯＳ型構造、例えば金属/酸化物/窒化物/酸化物/半導体などの積層体を採用する必要はない。
シリコン基板１１は、（１００）面が露出した単結晶シリコン（Ｓｉ）の基板である。
トンネル絶縁膜１２は、シリコン基板１１の（１００）面上に形成される。トンネル絶縁膜１２の材料は、酸化シリコン（ＳｉＯ２）であるが、ＳｉＯ２に限らずＳｉＯＮなど、様々な材料を使用できる。このトンネル絶縁膜１２の材料は、本発明の本質とは関係がない。
電荷蓄積膜２３は、酸化ハフニウム（ＨｆＯ２）膜である。電荷蓄積膜２３は、窒素濃度が原子比で２％のＨｆＯＮ膜を後述する熱処理によりＨｆＯＮ膜をＨｆＯ２膜に変性することで得られる。ＨｆＯＮ膜をＨｆＯ２膜に変性する処理の詳細については、後述の図２Ａ乃至図４で説明する。なお、電荷蓄積膜２３は、必ずしも全ての組成がＨｆＯ２である必要はなく、一部に窒素が含まれていても良い。
領域２１は、この半導体記憶素子１の製造工程で、電荷蓄積膜１３とブロック絶縁膜１４との境界に形成される。この領域２１の形成方法については、後で図３Ａから図３Ｆを用いて詳細に説明する。なお、領域２１は、窒素分子または希ガスが含まれる領域、すなわち気体分子を含む領域のことである。また、この領域２１は、窒素分子または希ガスが含まれた粒状構造となっている。
ブロック絶縁膜１４は、ＭＢＥ（Molecular Beam Epitaxy）法により電荷蓄積膜２３上に配置される。ブロック絶縁膜１４の材料は、酸化アルミニウム（Ａｌ２Ｏ３）である。ブロック絶縁膜１４の膜厚は、１３ｎｍである。なお、このブロック絶縁膜１４の形成は、ＭＢＥ法に限らずＣＶＤ法など様々な方法を使用できる。また、ブロック絶縁膜１４の材質は、酸化アルミニウムに限らず、酸化シリコン（ＳｉＯ２）その他各種の電気的絶縁性能の高い絶縁膜を用いることが可能である。酸素を含有するブロック絶縁膜１４を有することが本発明の本質として重要であり、酸素以外の材質や成膜法は本発明の本質ではない。
制御電極１５は、抵抗加熱蒸着法によりブロック絶縁膜１４上に形成された電極である。制御電極１５の材料は、電気伝導性および熱伝導性に優れる金（Ａｕ）である。なお、この制御電極１５の形成は、抵抗加熱蒸着法に限らず、スパッタ法など様々な方法を使用できる。また、制御電極１５の材料は、Ａｕに限らず、電気伝導性に優れていれば他の材料でも構わない。制御電極１５の材料は耐熱性に優れればなお良い。また、仕事関数を適切な値に調整すればなお良く、例えばＴａあるいはＴａ化合物電極などを用いることも可能である。制御電極１５を有することが本発明の本質に重要であり、材質や成膜法は本発明の本質ではない。
（半導体記憶素子の製造方法）
図２Ａ乃至図４は、半導体記憶素子１の製造方法の説明図である。以下、図２Ａ乃至図４を用いて、この実施形態に係る半導体記憶素子１の製造方法について説明する。
初めに、シリコン基板１１の（１００）面に形成されている自然酸化膜を希フッ酸で剥離する。次に、シリコン基板１１を熱酸化処理し、シリコン基板１１の（１００）面にＳｉＯ２膜（トンネル絶縁膜１２）を形成する。次に、ＳｉＯ２膜上に、化成スパッタ法によりＨｆＯＮ膜（電荷蓄積膜１３）を１１ｎｍ形成する。ＨｆＯＮ膜の窒素濃度は原子比で２％である。ここで、[N]=N/(Hf+O+N)％である。
なお、電荷蓄積膜１３の形成は、化成スパッタ法に限らず、ＣＶＤ法（Chemical Vapor Deposition）、ＡＬＤ法(Atomic Layer Deposition)、ＥＢ蒸着法（Electron Beam）など様々な方法を使用できる。ここで、本発明の本質として重要なのは、ＨｆＯＮ膜中に含まれる窒素濃度であり、成膜法の違いではない。
次に、ＨｆＯＮ膜（電荷蓄積膜１３）上に、ＭＢＥ法によりＡｌ２Ｏ３膜（ブロック絶縁膜１４）を１３ｎｍ形成する。この状態を示したのが図２Ａである。
Ａｌ２Ｏ３膜を形成後、酸素雰囲気中において、１０００℃、３０秒間の熱処理を行う。
この熱処理過程において、雰囲気中の酸素（Ｏ２）がＡｌ２Ｏ３膜へ浸透（拡散）する。この状態を示したのが図２Ｂである。
そして、図２Ｃに示すように、Ａｌ２Ｏ３膜へ酸素（Ｏ）が浸透し、Ａｌ２Ｏ３膜中の酸素がＨｆＯＮ膜へ浸透する。この状態を示したのが図２Ｃである。
ここで、ハフニウム（Ｈｆ）との結合力は、窒素（Ｎ）より酸素（Ｏ）の方が強い。このため、Ｈｆと結合しているＮが、ＨｆＯＮ膜中に浸透してきたＯにより置換され乖離する。そして、乖離したＮは、ＨｆＯＮ膜中から脱離する。この状態を示したのが図２Ｄである。
一方、ＨｆＯＮ膜中から脱離してきたＮは、Ａｌ２Ｏ３膜を通過できない。このため、Ｎは、ＨｆＯＮ膜とＡｌ２Ｏ３膜との界面に偏析する。この状態を示したのが図２Ｅである。
そして、ＨｆＯＮ膜中のＮがほぼ完全に脱離し、Ｎ原子同士が結合したＮ２分子が形成される。そして、形成されたＮ２分子は、再度Ｈｆと結合することがない。このため、ＨｆＯＮ膜１３はＨｆＯ２膜２３へと変性し、ＨｆＯ２膜とＡｌ２Ｏ３膜との界面付近にＮ２分子を含む領域２１が形成される。この状態を示したのが図２Ｆである。
熱処理により領域２１が形成された後、Ａｌ２Ｏ３膜上に抵抗加熱蒸着法にて制御電極１５を形成する。この状態を示したのが図３である。さらに、シリコン基板１１のトンネル絶縁膜１２から制御電極１５で構成される積層体をパターンニングし、この積層体の両側のシリコン基板１１の表層部分に不純物ドープを行ってソース領域１１Ａ及びドレイン領域１１Ｂを形成する。この状態を示したのが図４である。
（消去特性）
図５は、図２乃至図４で説明した方法により作成された試料（以下、単に試料と称する）の静電容量の特性（ＣＶ特性）の測定結果の一例である。なお、比較のため、電荷蓄積膜としてＳｉＮを用いた試料の測定結果も示している。図５では、横軸に消去電圧を印加した時間（ｓ）を、縦軸に、フラットバンド電圧（Ｖｆｂ）を示した。
ＣＶ特性の測定は、以下のように行った。
１．２０Ｖ、１ｍｓの書き込み電圧を試料へ印加する。
２．−１４Ｖ、−１６Ｖおよび−１８Ｖの消去電圧を、時間を変えて試料に印加する。
３．消去電圧に対する静電容量の特性（ＣＶ特性）を測定する。
データＡは、本願試料Ｈに−１４Ｖの消去電圧を印加した場合の測定結果である。データＢは、試料Ｈに−１６Ｖの消去電圧を印加した場合の測定結果である。データＣは、試料Ｈに−１８Ｖの消去電圧を印加した場合の測定結果である。試料Ｈの電荷蓄積膜であるＨｆＯ２の酸化膜換算膜厚（EOT: Effective Oxide Thickness）は、２．５ｎｍである。
データＤは、材料がＳｉＮの電荷蓄積膜を持つ試料Ｓに−１４Ｖの消去電圧を印加した場合の測定結果である。データＥは、材料がＳｉＮの電荷蓄積膜を持つ試料Ｓに−１６Ｖの消去電圧を印加した場合の測定結果である。データＦは、材料がＳｉＮの電荷蓄積膜を持つ試料Ｓに−１８Ｖの消去電圧を印加した場合の測定結果である。試料ＳのＳｉＮの膜厚は、５ｎｍ（ＥＯＴが２．５ｎｍ）である。なお、試料Ｈと試料Ｓは、ブロック絶縁膜、電荷蓄積膜、トンネル絶縁膜においてそれぞれ同一のＥＯＴを持つことに注意されたい。
図５では、同一の消去電圧を印加したデータＡとデータＤを比べた場合、消去電圧の印加時間がある時間以上になると、データＡのフラットバンド電圧Ｖｆｂのシフト量が、データＤのフラットバンド電圧Ｖｆｂのシフト量よりも大きくなっていることが示されている。
すなわち、消去電圧の印加時間が同一である場合、データＤが得られた試料Ｓに比べて、データＡが得られた試料Ｈのほうがより多くの電荷が消去されることがわかる。また、データＤが得られた試料Ｓに比べてデータＡが得られた試料Ｈのほうが同一のフラットバンド電圧Ｖｆｂに達するまでに必要な消去電圧の印加時間が短いことがわかる。
また、データＢとデータＥを比べた場合、およびデータＣとデータＦを比べた場合にも同様に、消去電圧の印加時間がある時間以上になると、データＢ、Ｃが得られた試料Ｈのフラットバンド電圧Ｖｆｂのシフト量が、データＥ、Ｆが得られた試料Ｓのフラットバンド電圧Ｖｆｂのシフト量よりも大きくなっていることが示されている。
以上のことから、本願試料Ｈを用いた場合、電荷蓄積膜としてＳｉＮを用いた試料Ｓの場合よりも短い消去電圧の印加時間で、効率よく電荷蓄積膜に蓄積された電荷を消去できていることが分かる。なお、試料Ｈと試料Ｓの消去時間１μｓにおけるフラットバンド電圧Ｖｆｂの値が異なる。これは、本質的ではない試料構造上の違いによるものであり、本測定結果から得られた結論に影響を与えるものではない。
図６は、消去時における本願試料Ｈのトンネル電界に対するフラットバンド電圧Ｖｆｂのシフト量（変化量）の測定結果の一例である。なお、比較のため、電荷蓄積膜としてＳｉＮを用いた試料Ｓおよび本願試料Ｈよりさらに電荷蓄積膜を薄膜化した試料Ｈ２の測定結果も示した。試料Ｈ２は、従来の電荷蓄積膜の材料としてＳｉＮを用いたものよりも、ＥＯＴをはるかに薄膜化した試料である。また、半導体記憶素子を微細化すると、隣接する半導体記憶素子間の電気的干渉が増加する。しかし、膜厚方向すなわちＥＯＴを薄くすることで、前記電気的干渉を緩和することができる。このため、半導体記憶素子の微細化に寄与しうる。
図６では、横軸に正味の消去電圧Ｖｇからフラットバンド電圧Ｖｆｂを減算した値を、ＥＯＴ（Effective Oxide Thickness）あたりの値に換算し規格化することで消去する電界として示した。また、縦軸に消去電圧を印加した際のフラットバンド電圧Ｖｆｂの変化量を、ＥＯＴあたりの値に換算し規格化することで消去された電界として示した。
測定は、以下のように行った。
１．２０Ｖ、１ｍｓの書き込み電圧を試料へ印加する。
２．−２０Ｖ、−１８Ｖ、−１６Ｖ、−１４Ｖ、−１２Ｖの消去電圧を、１００μｓ印加した際のフラットバンド電圧Ｖｆｂを測定する。
３．−２０Ｖ、−１８Ｖ、−１６Ｖ、−１４Ｖ、−１２Ｖの消去電圧を、１ｍｓ印加した際のフラットバンド電圧Ｖｆｂを測定する。
試料Ｈは、ＨｆＯ２膜（電荷蓄積膜２３）の膜厚が１１ｎｍ（ＥＯＴが２．５ｎｍ）の場合の測定結果である。試料Ｈ２は、ＨｆＯ２膜の膜厚が４ｎｍ（ＥＯＴが０．９ｎｍ）の場合の測定結果である。また、試料Ｓは、ＳｉＮの膜厚が、５ｎｍ（ＥＯＴが２．５ｎｍ）の場合の測定結果である。
図６においては、横軸に示すトンネル電界の絶対値が小さい値において電荷の消去を行っても、縦軸に示すフラットバンド電圧のシフト量の絶対値が大きくなる方が、優れた電荷蓄積膜であることを意味する。
すなわち、図６においては、グラフの右下側に測定データが多数存在する電荷蓄積膜の方が、電荷蓄積膜の消去特性が優れていることを意味する。
図６に示すように、本願試料Ｈ、Ｈ２のデータ点が、従来試料Ｓのデータ点よりも右下側に存在することから、本願試料Ｈ、Ｈ２は、従来試料Ｓに比べ優れた消去特性を有する試料であることが分かる。すなわち、本願試料を用いた場合、電荷蓄積膜としてＳｉＮを用いた場合よりも短い消去電圧の印加時間で、効率よく電荷蓄積膜に蓄積された電荷を消去できことが分かる。
（書き込み特性）
図７は、書き込み時におけるトンネル電界に対するフラットバンド電圧Ｖｆｂのシフト量（変化量）の測定結果の一例である。なお、比較のため、電荷蓄積膜としてＳｉＮを用いた試料Ｓの測定結果も示した。
図７では、横軸に正味の書き込み電圧ＶｇからＶｆｂを減算した値を、ＥＯＴ（Effective Oxide Thickness）あたりの値に換算し規格化することで書き込み電界として示した。また、縦軸に書き込み電圧を印加した際のフラットバンド電圧Ｖｆｂの変化量（以下、シフト量と称する）を、ＥＯＴあたりの値に換算し規格化することで書き込まれた電界として示した。
測定は、以下のように行った。
１．−２０Ｖ、１ｍｓの消去電圧を試料へ印加する。
２．試料Ｈ２に対しては１４Ｖ、１２Ｖ、１０Ｖ、８Ｖの書き込み電圧を、１００μｓ印加した際のフラットバンド電圧Ｖｆｂを測定する。
３．試料Ｓに対しては２４Ｖ、２２Ｖ、２０Ｖ、１８Ｖ、１６Ｖの書き込み電圧を、１００μｓ印加した際のフラットバンド電圧Ｖｆｂを測定する。
なお試料Ｈ２は試料Ｓより電荷蓄積膜のＥＯＴがはるかに薄い。このため、電荷蓄積膜にかかる電界が同じ程度になるためには、高い書き込み電圧をかける必要が無い。それゆえ、上記のように試料Ｈ２は試料Ｓとで異なる書き込み電圧を印加して測定を行った。
試料Ｈ２は、ＨｆＯ２膜の膜厚が４ｎｍ（ＥＯＴが０．９ｎｍ）の場合の測定結果である。試料Ｓは、ＳｉＮの膜厚が、５ｎｍ（ＥＯＴが２．５ｎｍ）の場合の測定結果である。
図７においては、横軸のトンネル電界の絶対値が小さい値において書き込みを行っても、縦軸のフラットバンド電圧のシフト量の絶対値が大きくなる方が、優れた電荷蓄積膜であることを意味する。
すなわち、図７においてはグラフの左上側に測定データが多数存在する電荷蓄積膜の方が、電荷蓄積膜の書き込み特性が優れていることを意味する。
図７に示すように、本願試料Ｈ２のデータ点が、従来試料Ｓのデータ点の左上側に存在することから、本願試料Ｈ２は、従来試料Ｓに比べて優れた試料であることが分かる。すなわち、本願試料を用いた場合、電荷蓄積膜としてＳｉＮを用いた場合よりも短い書き込み電圧の印加時間で、効率よく電荷蓄積膜に電荷を蓄積できていることが分かる。
（電荷保持特性）
図８は、本願試料の電荷保持特性の測定結果の一例である。図８では、横軸に電荷書き込み後に、フラットバンド電圧を測定した時間を示した。また、縦軸にフラットバンド電圧Ｖｆｂを示した。
測定は、以下のように行った。
１．試料を８５℃の温度に昇温する。
２．−２０Ｖ、１ｍｓの消去電圧を試料へ印加する。
３．１６Ｖの書き込み電圧を３０μｓ間、３μｓ間、あるいは全く印加しないことで、フラットバンド電圧をそれぞれ３．４Ｖ、２．８Ｖ、０．７Ｖの値にシフトさせる。
４．２０ｓから８０００ｓの時間が経過する間、フラットバンド電圧Ｖｆｂの値を測定し続ける。
データＧは、１６Ｖの書き込み電圧を３０μｓ間加えることでフラットバンド電圧を３．４Ｖにシフトさせた場合のフラットバンド電圧の時間変化を示す測定結果である。
データＨは、１６Ｖの書き込み電圧を３μｓ間加えることでフラットバンド電圧を２．８Ｖにシフトさせた場合のフラットバンド電圧の時間変化を示す測定結果である。
データＩは、書き込み電圧を全くかけずフラットバンド電圧を０．７Ｖに保った場合のフラットバンド電圧の時間変化を示す測定結果である。
データＧ乃至Ｉの測定結果から、書き込まれたフラットバンド電圧の値にかかわらず、時間の経過によるフラットバンド電圧Ｖｆｂの変化がほとんどないことがわかる。以上より、８５℃の温度下において、フラットバンド電圧Ｖｆｂの経時変化がほとんどなく、書き込まれた電荷の保持特性が良いことがわかる。なお、図には示していないが、１２５℃の温度下においても、同様に電荷の保持特性が良いことが確認された。
（半導体記憶素子の断面写真図）
図９は、本願試料の断面写真図である。なお、写真撮影は、ＴＥＭ（透過電子顕微鏡）で行った。
図９のＴＥＭ写真には、下から、シリコン基板１１、ＳｉＯ２膜（トンネル絶縁膜１２）、ＨｆＯ２膜（電荷蓄積膜２３）、Ａｌ２Ｏ３膜（ブロック絶縁膜１４）が撮像されている。
ここで、ＳｉＯ２膜、ＨｆＯ２膜、Ａｌ２Ｏ３膜のそれぞれの膜厚は、５．３ｎｍ、１１．３ｎｍ、１３．１ｎｍである。堆積時に窒素含有量［Ｎ］が２原子％のＨｆＯＮであった膜は、熱処理により膜中の窒素がほぼ完全に脱離したことでＨｆＯ２へと変化し、しかもほぼ均一な単結晶である。
図９のＴＥＭ写真から、ＨｆＯ２膜とＡｌ２Ｏ３膜との界面に、ＨｆＯ２膜やＡｌ２Ｏ３膜に比べて写真の色が薄い部分が存在していることがわかる。これは、ＨｆＯ２膜やＡｌ２Ｏ３膜に比べて密度の低い部分の存在を意味している。そして、本願試料において、このようなＨｆＯ２膜やＡｌ２Ｏ３膜に比べて密度の低い部分を充填している物質として、窒素分子すなわちＮ２が主成分となっている。
図１０は、変性前のＨｆＯＮ組成の膜中における窒素の含有比率 [N]が１９原子％である試料の断面写真図である。写真撮影は、図９と同様にＴＥＭで行った。また、図１１は、図１０に示した試料を低倍率で撮像したＴＥＭ写真である。
図１０、図１１のＴＥＭ写真には、下から、シリコン基板１１、ＳｉＯ２膜（トンネル絶縁膜１２）、ＨｆＯ２膜（変性前の組成は、ＨｆＯＮ）、Ａｌ２Ｏ３膜（ブロック絶縁膜１４）が撮像されている。
図１０のＴＥＭ写真から、変性前のＨｆＯＮ組成の膜中における窒素の含有比率 [N]が１９原子％の試料では、ＨｆＯＮ組成であった膜（変性前は電荷蓄積膜１３）とＡｌ２Ｏ３膜（ブロック絶縁膜１４）との界面の凹凸が非常に激しいことが分かる。また、ＨｆＯＮ組成であった膜に色の濃淡がみられる。これは、図９に示した変性前のＨｆＯＮ組成の膜中における窒素の含有比率 [N]が２原子％の場合と異なり、ＨｆＯＮ組成であった膜が変性後に多結晶化しているためと考えられる。
また、図１１のＴＥＭから、ＨｆＯＮ組成であった膜とＡｌ２Ｏ３膜との界面全体にわたって気体分子を含む領域が生じ、Ａｌ２Ｏ３膜に膨れが生じていることが分かる。
これは、窒素の含有比率 [N]が１９原子％の試料では、熱処理時にＯと置換されるＮの量が膨大であるため、ＨｆＯＮ組成であった膜とＡｌ２Ｏ３膜との界面に偏析するＮ２も大量であると考えられる。すなわち、偏析したＮ２が大量であるため気体分子を含む領域が巨大化し、互いにつながってＡｌ２Ｏ３膜に膨れが生じたと考えられる。
一方、図９に示す本願試料の場合、熱処理時にＯと置換されるＮの量が少ないため、ＨｆＯＮ組成であった膜、すなわち変性後のＨｆＯ２膜とＡｌ２Ｏ３膜との界面に偏析するＮ２の量も少なく、界面に気体分子を含む小さな領域を生成するにとどまったと考えられる。
図１２から図１５は、透過電子顕微鏡(Transmission Electron Microscopy:TEM)に電子エネルギ損失分光法(Electron Energy-Loss Spectroscopy:EELS)を組み合わせたＴＥＭ−ＥＥＬＳを用いて、変性前のＨｆＯＮ組成の膜中における窒素の含有比率 [N]が２原子％である本願試料を測定した結果を示した図である。
図１２は、本願試料の断面写真図である。図１２の断面写真図には、下から、シリコン基板１１、ＳｉＯ２膜（トンネル絶縁膜１２）、ＨｆＯ２膜（電荷蓄積膜２３）、Ａｌ２Ｏ３膜（ブロック絶縁膜１４）が撮像されている。図１２中の枠１０１は、ＥＥＬＳによる測定範囲（積分範囲）を示している。また、図１２中の＊１、＊２（白抜き）は、ＥＥＬＳによる測定ポイント（測定位置）を示している。
図１３は、図１２の枠１０１の積分結果を示した図である。図１３では、横軸に、図１２に示した枠１０１の上部からの距離を示した。また、縦軸に輝度を示した。
図１３に示すように、枠１０１の上部からの距離が０ｎｍから１２ｎｍ近辺まではＡｌ２Ｏ３膜（ブロック絶縁膜１４）である。１２ｎｍ近辺から２５ｎｍ近辺まではＨｆＯ２膜（電荷蓄積膜２３）である。２５ｎｍ近辺から３１ｎｍ近辺までは、ＳｉＯ２膜（トンネル絶縁膜１２）である。３１ｎｍ近辺からは、Ｓｉ基板（シリコン基板１１）である。また、Ａｌ２Ｏ３膜とＨｆＯ２膜との界面である１２ｎｍ付近に、領域２１が存在する部分がある。
図１４は、図１２の＊１の測定ポイントでのＴＥＭ−ＥＥＬＳによる測定結果を示した図である。図１４では、横軸に、エネルギ損失（Energy Loss）を示した。また、縦軸に計測数（Counts）を示した。計測数とはエネルギの吸収強度に関する値である。
図１４から、４００ｅＶ付近および５３０ｅＶ付近にピークが表れており、窒素（Ｎ：４００ｅＶ）と酸素（Ｏ：５３０ｅＶ）の存在が確認できる。また、窒素（Ｎ）の非常に鋭いピークは、N が分子すなわちＮ２なる気体状態として存在することを意味する。
図１５は、図１２の＊２の測定ポイントでのＴＥＭ−ＥＥＬＳによる測定結果を示した図である。図１５では、横軸に、エネルギ損失（Energy Loss）を示した。また、縦軸に計測数（Counts）を示した。
図１５の４００ｅＶ付近に窒素（Ｎ）のピークがないことから、ＨｆＯＮ膜中の窒素（Ｎ）が、酸素（Ｏ）に置換され、ＨｆＯＮ膜中から窒素（Ｎ）が完全に追い出されて無くなり、ＨｆＯ２膜となっていることがわかる。
ただし、図１２に示す測定位置＊２のようなＨｆＯＮであった膜の中央部の位置では全く窒素が観測されていないが、ブロック膜との界面部分にはＮが存在する可能性がある。ただし現時点でのＴＥＭ−ＥＥＬＳの測定技術水準では、組成分析できる範囲は高々３ｎｍくらいまでであって、それ以上狭い領域の組成を調べることができないため、上記窒素の存在を確認することは難しい。
以上のことから、気体分子を含む領域を適切な大きさで形成することによって電荷蓄積膜１３の電荷蓄積特性が向上していると考えられる。
気体分子を含む領域を適切な大きさで形成することによって電荷蓄積膜１３の電荷蓄積特性が向上する理由を以下に説明する。
図１６は、領域２１のモデル図である。
図１６に示すように、領域２１の壁面では電荷蓄積膜２３（ＨｆＯ２）およびブロック絶縁膜（Ａｌ２Ｏ３）を構成する原子のダングリングボンドが存在すると考えられる。そして、このダングリングボンドに電荷が捕らえられることにより、電荷蓄積膜１３の電荷蓄積特性が向上するものと考えられる。
なお、図１５に示した結果からは、電荷蓄積膜２３において、膜中の窒素は脱離しているものと考えられる。しかしながら、領域２１との界面近傍のブロック絶縁膜１４における窒素が完全に脱離しているかどうかは現時点で確認することは困難である。窒素脱離の機構を考えれば、電荷蓄積膜２３とブロック絶縁膜１４との界面に膜構成元素と結合している窒素が多い部分が存在する可能性は当然考えられる。しかしながら、領域２１との界面近傍の電荷蓄積膜２３に窒素が残留しているかどうかは本モデルの本質とは関係ない。
つまり、図１６では、領域２１との界面近傍の電荷蓄積膜２３における窒素原子が残留しているものとしてモデル図を示した。しかし、窒素原子が全く残留していない場合には、図１６中の窒素原子の部分を酸素原子に置き換えたモデルが成り立つ。
また窒素が、領域２１との界面近傍のブロック絶縁膜１４において、ブロック絶縁膜１４を構成する原子と結合している可能性も当然に考えられる。この場合、図１６中のブロック絶縁膜１４中の酸素原子の部分の一部を窒素原子で置換したモデルが成り立つ。
また、窒素原子が領域２１との界面近傍の電荷蓄積膜２３および領域２１との界面近傍のブロック絶縁膜１４の両方に存在するようなモデルも当然に成り立つし、窒素原子がどちらにも全く存在しないようなモデルも成り立つ。
ＳｉＮやＨｆＯＮを用いた従来の電荷蓄積膜では、結晶欠陥に電荷が捕えられることにより電荷が蓄積される。本願に示した構造においては、電荷蓄積膜中の結晶欠陥のみならず、ブロック膜と電荷蓄積膜の界面に存在するダングリングボンドにも大量の電荷が蓄積されるために電荷蓄積膜の電荷蓄積特性が向上するものと考えられる。
図１７は、本願試料の荷電中心の測定結果の一例を示した図である。図１７では、横軸に書き込み電圧の印加時間を示した。また、縦軸に電荷中心のシリコン基板１１からの距離を示した。
この測定では、ＳｉＯ２（トンネル絶縁膜１２）の膜厚が５．３ｎｍ、ＨｆＯ２（電荷蓄積膜２３）の膜厚のＥＯＴが１．２ｎｍの試料を用いた。
図１７では、電荷中心がシリコン基板１１から７ｎｍ付近にあり、電荷がＨｆＯ２膜（電荷蓄積膜２３）とＡｌ２Ｏ３膜（ブロック絶縁膜１４）との間に存在することがわかる。これは、荷電中心が図９のＴＥＭによる断面写真図にて領域２１の存在が確認された位置と良く一致している。
なお、図１７の電荷中心（７ｎｍ）と、ＳｉＯ２の膜厚（５．３ｎｍ）とＨｆＯ２のＳｉＯ２換算の膜厚（１．２ｎｍ）との和には、０．５ｎｍの違いがあるが、これは測定誤差である。
図１７では、書き込み電圧の印加時間が１０ｍｓを超えると、電荷中心の位置がシリコン基板から離れていく。これは、ＨｆＯ２膜（電荷蓄積膜２３）からのリーク電流が無視できなくなり、測定にずれが生ずるためである。
なお、アズデポ時の組成がＨｆＯＮであった膜中のアズデポ時の窒素の含有比率 [N]が９原子％、１９原子％の試料についても、本願試料と同様に、消去特性および書き込み特性についての実験を行った。しかし消去特性および書き込み特性の結果は好ましいものではなかった。
（窒素アニール）
ここでは、熱処理について説明する。
この上述した説明では、Ａｌ２Ｏ３からなるブロック絶縁膜１４を形成後、酸素雰囲気中において、１０００℃、３０秒間の熱処理を行った。しかし、測定結果は示していないが、Ａｌ２Ｏ３からなるブロック絶縁膜１４を形成後、窒素雰囲気中において、１０００℃、３０秒間の熱処理を行った場合にも、酸素の場合と同様に良好な書き込み特性、消去特性および電荷の保持特性が得られた。
これはブロック絶縁膜１４であるＡｌ２Ｏ３膜の膜質がある程度以上であれば、Ａｌ２Ｏ３膜中に豊富に含まれる酸素（Ｏ）がＨｆＯＮ膜中に浸透することで、ＨｆＯＮ膜中の窒素（Ｎ）を置換するためと考えられる。なお、ここで言う、Ａｌ２Ｏ３の膜質がある程度以上とは、Ａｌ２Ｏ３膜にかかる電界が１０ＭＶ／ｃｍぐらいのときに、リーク電流が１０−６Ａ／ｃｍ２より少ないことを言う。
なお、熱処理温度はブロック絶縁膜１４や拡散層などの要請から１０００℃以上１２００℃以下であることが好ましい。また、熱ダメージを防止する観点から熱処理時間は３０秒以下が好ましい。また、有効な熱処理を与える観点から熱処理時間は１秒以上であることが好ましい。
（窒素含有比率の下限）
ここでは、変性前のＨｆＯＮ中の窒素の含有比率 [N]について説明する。
電荷蓄積膜１３を形成するＨｆＯＮ中の窒素の含有比率 [N]が２原子％の場合、書き込み特性、消去特性および電荷の保持特性のそれぞれについて良好な特性を得ることができた。また、ＨｆＯＮ中の窒素の含有比率 [N]が９原子％、１９原子％の場合、書き込み特性および消去特性は好ましいものではなかった。
以上のことから、ＨｆＯＮ中の窒素の含有比率 [N]が２原子％以下で、０．００２原子％以上であれば、電荷蓄積膜１３としての特性が向上する作用があると考えられる。
なお、ＨｆＯＮ中の窒素の含有比率 [N]の下限を０．００２原子％とするのは、窒素の含有比率が０．００２原子％以上であれば、Ｎ２分子を含む粒の直径の最小値であるＨｆＯ２結晶のユニットセルの大きさ（０．５ｎｍ）より大きくなると見積もられるためである。この理由は以下の通りである。即ち、２原子％における５ｎｍに対して、ＨｆＯＮ膜から脱離してくる窒素分子を主成分とする気体の体積が、ＨｆＯＮ中の窒素濃度に比例すると考え、さらにＨｆＯＮ膜から脱離してくる窒素分子を主成分とする気体を主成分とする粒の数密度はＨｆＯＮ窒素濃度が変化しても変わらないものと実用上十分な程度に近似して考えると、２原子％×（０．５ｎｍ／５ｎｍ）３＝０．００２原子％となるためである。
なお、ＨｆＯＮ中の窒素の含有比率 [N]が少なくなれば、電荷蓄積膜１３とブロック絶縁膜１４との界面に生成される領域２１の大きさは小さくなり、断面ＴＥＭ画像でも気体分子を含む領域を同定することが難しくなってくることが予想される。
（電荷蓄積膜の材料）
ここでは、電荷蓄積膜１３の材料について説明する。
電荷蓄積膜１３の材料として、堆積する膜材料においてＨｆＯＮ以外に（Ｚｒ１−ｘＨｆｘ）ＯＮ膜（０≦ｘ＜１）を用いても同様に、書き込み特性、消去特性および電荷の保持特性の向上が期待できる。
ジルコニウム（Ｚｒ）は、窒素（Ｎ）との結合より酸素（Ｏ）との結合の方が強い。このため、ＺｒＯＮ中へ拡散してきた酸素（Ｏ）によって窒素（Ｎ）が解離し、ブロック膜との界面に気体分子を含む領域を生成することが期待される。この場合、熱処理後に窒素が脱離した電荷蓄積膜２３は（Ｚｒ１−ｘＨｆｘ）Ｏ２膜（０≦ｘ＜１）となっていることに注意されたい。
ＺｒＯＮまたはＺｒＯ２は、ＨｆＯＮまたはＨｆＯ２より融点が若干低いが、本願に示した熱処理温度である１０００℃よりはるかに高い。このため、融点の相違は無視できる。
また、ＺｒＯＮが単結晶シリコン基板または多結晶シリコン基板などと直接接するような配置にある場合、１０００℃程度の熱処理でもシリコン（Ｓｉ）とＺｒＯＮが反応してジルコニウムシリサイドを生成することが知られている。しかし、本願発明に係る半導体記憶素子１では、電荷蓄積膜とシリコン基板とは直接接しておらず、１０００℃程度の熱処理を行ってもジルコニウムシリサイドを生成することはない。
（スパッタガス）
ここでは、スパッタガスについて述べる。
電荷蓄積膜１３の材料としてＨｆＯＮまたはＺｒ１−ｘＨｆｘＯＮを用いた。しかし、ＨｆＯＮやＺｒ１−ｘＨｆｘＯＮ以外にも、トンネル絶縁膜１２およびブロック絶縁膜１４の双方に比べバンドギャップ（Band gap）が小さい絶縁物を電荷蓄積膜として用いる場合にも、アルゴン（Ａｒ）を用いたスパッタ法で成膜した場合、スパッタガスであるアルゴンが電荷蓄積膜中に１％程度混入する。
また、ターゲットからの反跳アルゴンのエネルギが高く、かつ、反跳アルゴンの粒子数が多くなるようなスパッタ成膜条件を用いることで上記電荷蓄積膜中に含まれるアルゴンの量を３％程度まで増やすことが可能である。
ターゲットからの反跳アルゴンのエネルギが高く、かつ、反跳アルゴンの粒子数が多くなるようなスパッタ成膜条件は、たとえば、スパッタのＲＦパワーを調整することで得ることができる。
上記スパッタ法により成膜した電荷蓄積膜上にブロック絶縁膜１４を堆積後、適切な工程中で熱処理する。すると、電荷蓄積膜の高密度化が生じ、格子間などに介在していた希ガス原子が脱離する。このため、ブロック絶縁膜１４と電荷蓄積膜との界面に領域２１を発生させることができる。そして、領域２１が発生することにより、ダングリングボンドが発生し、書き込み特性、消去特性および電荷の保持特性が向上することが期待できる。
図１８は、上記スパッタ法により作製したＬＳＩ（Large Scale Integration）用絶縁膜において、加熱後にスパッタガス中の希ガスからなる気体分子を含む領域が絶縁膜中に形成されたことを示す断面写真図である。
図１８に示す＊１の部分からはTEM-EDX法により希ガスが検出された。しかし、図１８に示す＊２の部分からはTEM-EDX法を用いても希ガスはほとんど検出されなかった。以上のことから、図１８に示す＊１の部分は希ガスからなる気体分子を含む領域であると考えられる。なお、ここでEDXとは、エネルギ分散型X線分光法のことである。
なお、スパッタ成膜は、製造コスト的な理由から希ガスとしてアルゴンを使うことが最も一般的である。しかし、クリプトン（Ｋｒ）、キセノン（Ｘｅ）のような原子量の大きい希ガスの方が大きな運動量を持つためブロック絶縁膜中に打ち込まれやすい成膜条件がある。このため、その後の熱処理による領域２１の生成に有利である。
また、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）のような原子量の小さい希ガスでは、電荷蓄積膜の堆積過程において、電荷蓄積膜中に取り込まれやすい。このため、その後の熱処理による領域２１の生成に有利である。
なお、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）といった希ガスを主成分あるいは混合成分として用いる場合、成膜条件を適切なものに調整することにより、電荷蓄積膜中の希ガス含有量を５％程度にまで高めることが可能である。このことは、ブロック絶縁膜１４と電荷蓄積膜との界面で領域２１を容易に発生できることを示唆する。
（ブロック絶縁膜の材料）
ここでは、ブロック絶縁膜の材料について説明する。
ブロック絶縁膜１４の材料としてＡｌ２Ｏ３以外にも、様々な絶縁材料を用いることができる。たとえば、ＳｉＯ２、ＬａＡｌＯ３、ＬａＡｌＳｉＯ、ＨｆＡｌＯ、ＺｒＡｌＯ、ＨｆＯ２、ＺｒＯ２、ＨｆＳｉＯ、ＺｒＳｉＯなどの窒素を含まない酸化物絶縁膜を用いることが可能である。窒素（Ｎ）は酸化物絶縁膜を透過しづらいため、電荷蓄積膜１３とブロック絶縁膜１４との界面に溜まって領域２１を生成する。
（半導体記憶素子の他の構成）
上記では、電荷蓄積膜１３を一層のみ具備した形態について説明した。
しかし、電荷蓄積膜１３は、一層のみに限られない。たとえば、図１９に示すように、電荷蓄積膜１３（第１の電荷蓄積膜）を成膜後、ＳｉＯ２などの窒素（Ｎ）を通しにくい窒素阻止膜１６を成膜する。さらに、この窒素阻止膜１６上に電荷蓄積膜１７（第２の電荷蓄積膜）を成膜後、ブロック絶縁膜１４を成膜することにより、電荷蓄積膜１３を二層とすることができる。
その後、本願の実施形態で説明した熱処理を行うことで、電荷蓄積膜１３中の窒素が、電荷蓄積膜１３と窒素阻止膜１６との界面および電荷蓄積膜１７とブロック絶縁膜１４との界面において酸素と置換される。そして、電荷蓄積膜１３中の窒素が、電荷蓄積膜１３と窒素阻止膜１６との界面および電荷蓄積膜１７とブロック絶縁膜１４との界面に領域２１が生成する。
電荷蓄積膜１３と窒素阻止膜１６との界面および電荷蓄積膜１７とブロック絶縁膜１４との界面に領域２１が生成する結果、電化蓄積特性、すなわち書き込み特性、消去特性および電荷の保持特性の向上が期待できる。
なお、上記した窒素阻止膜は、一層に限られず複数層形成することが可能である。現実的には、電荷蓄積膜および窒素阻止膜それぞれの単層での膜厚と、全体の電荷蓄積膜の厚さから、窒素阻止膜の形成は１０層が上限であると考えられる。
（その他の実施形態）
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、様々な発明を形成できる。たとえば、実施形態に示される全構成要素からいくつかの構成要素を削除しても良い。さらに、異なる実施形態にわたる構成要素を適宜組み合わせても良い。
半導体記憶素子の基本構造を示す断面図である。 半導体記憶素子の製造方法の説明図である。 半導体記憶素子の製造方法の説明図である。 半導体記憶素子の製造方法の説明図である。 半導体記憶素子の製造方法の説明図である。 半導体記憶素子の製造方法の説明図である。 半導体記憶素子の製造方法の説明図である。 半導体記憶素子の製造方法の説明図である。 半導体記憶素子の製造方法の説明図である。 消去時におけるフラットバンド電圧Ｖｆｂのシフト量の測定結果の一例である。 消去時におけるＥＯＴで規格化したフラットバンド電圧Ｖｆｂのシフト量の測定結果の一例である。 書き込み時におけるＥＯＴで規格化したフラットバンド電圧Ｖｆｂのシフト量の測定結果の一例である。 電荷保持特性の測定結果の一例である。 ＴＥＭによる断面写真図である。 ＴＥＭによる断面写真図である。 ＴＥＭによる断面写真図である。 図９におけるＴＥＭ−ＥＥＬＳによる測定箇所を示す図である。 図１２に示した短冊状の領域において、水平方向に平均化した写真の輝度を縦軸とし、垂直方向の距離を横軸としてプロットした図である。 図１２に示した＊１の点をＴＥＭ−ＥＥＬＳにより測定した結果である。 図１２に示した＊２の点をＴＥＭ−ＥＥＬＳにより測定した結果である。 気体分子を含む領域のモデルの一例を示す図である。 荷電中心の測定結果の一例を示した図である。 希ガスからなる気体分子を含む領域が形成されたことを示す断面写真図である。 その他の実施形態に係る半導体記憶素子の基本構造を示す断面図である。
符号の説明
１…半導体記憶素子、１１…シリコン基板、１１Ａ…ソース領域、１１Ｂ…ドレイン領域、１２…トンネル絶縁膜、１３,１７…変性前の電荷蓄積膜、１４…ブロック絶縁膜、１５…制御電極、１６…窒素阻止膜、２１…気体分子を含む領域、２３…変性後の電荷蓄積膜、１０１…枠。

Claims (9)

  1. 半導体基板に設けられたソース領域およびドレイン領域と、
    前記ソース領域および前記ドレイン領域の間の半導体基板上に設けられたトンネル絶縁膜と、
    前記トンネル絶縁膜上に設けられた電荷蓄積膜と、
    前記電荷蓄積膜上に設けられたブロック絶縁膜と、
    前記ブロック絶縁膜上に設けられたゲート電極と、
    前記電荷蓄積層と前記ブロック絶縁膜との界面付近に設けられた気体分子を含む領域と
    を具備することを特徴とする半導体記憶素子。
  2. 前記電荷蓄積膜は、酸化ハフニウムを含むことを特徴とする請求項１に記載の半導体記憶素子。
  3. 前記気体分子を含む領域は、窒素分子または希ガスを含むことを特徴とする請求項１または請求項２に記載の半導体記憶素子。
  4. 前記ブロック絶縁膜は、金属酸化膜であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体記憶素子。
  5. 前記金属酸化膜は、酸化アルミニウムであることを特徴とする請求項４に記載の半導体記憶素子。
  6. 半導体基板上にトンネル絶縁膜を形成するステップと、
    前記トンネル絶縁膜上に電荷蓄積膜を形成するステップと、
    前記電荷蓄積膜上にブロック絶縁膜を形成するステップと、
    前記ブロック絶縁膜を形成後、熱処理を行うことで前記電荷蓄積膜を変性させ、かつ、前記変性後の電荷蓄積膜と前記ブロック絶縁膜との界面に気体分子を含む領域を形成するステップと、
    前記ブロック絶縁膜上にゲート電極を形成するステップと
    を具備することを特徴とする半導体記憶素子の製造方法。
  7. 前記変性前の電荷蓄積膜は、窒素を含むことを特徴とする請求項６に記載の半導体記憶素子の製造方法。
  8. 前記変性前の電荷蓄積膜は、希ガスを含むことを特徴とする請求項６に記載の半導体記憶素子の製造方法。
  9. 前記電荷蓄積膜と前記ブロック絶縁膜との間に、窒素阻止膜および電荷蓄積膜をこの順に形成するステップを具備することを特徴とする請求項６乃至請求項８のいずれか１項に記載の半導体記憶素子の製造方法。
JP2008252411A 2008-09-30 2008-09-30 半導体記憶素子、半導体記憶素子の製造方法 Expired - Fee Related JP5468227B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008252411A JP5468227B2 (ja) 2008-09-30 2008-09-30 半導体記憶素子、半導体記憶素子の製造方法
US12/404,648 US7956405B2 (en) 2008-09-30 2009-03-16 Semiconductor storage element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008252411A JP5468227B2 (ja) 2008-09-30 2008-09-30 半導体記憶素子、半導体記憶素子の製造方法

Publications (2)

Publication Number Publication Date
JP2010087089A true JP2010087089A (ja) 2010-04-15
JP5468227B2 JP5468227B2 (ja) 2014-04-09

Family

ID=42056452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008252411A Expired - Fee Related JP5468227B2 (ja) 2008-09-30 2008-09-30 半導体記憶素子、半導体記憶素子の製造方法

Country Status (2)

Country Link
US (1) US7956405B2 (ja)
JP (1) JP5468227B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
JP2015073093A (ja) * 2013-09-04 2015-04-16 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US9935122B2 (en) 2015-09-10 2018-04-03 Toshiba Memory Corporation Nonvolatile semiconductor memory device having electron scattering and electron accumulation capacities in charge accumulation layer
JP2019197772A (ja) * 2018-05-08 2019-11-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11355511B2 (en) 2020-03-19 2022-06-07 Kioxia Corporation Semiconductor memory device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5531259B2 (ja) 2009-03-19 2014-06-25 株式会社東芝 半導体装置及びその製造方法
JP2019054068A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125815A (ja) * 1996-04-08 1998-05-15 Sony Corp 電界効果トランジスタ
WO2003081667A1 (en) * 2002-03-26 2003-10-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
JP2003347543A (ja) * 2002-05-29 2003-12-05 Toshiba Corp 半導体装置及びその製造方法
JP2005005715A (ja) * 2003-06-10 2005-01-06 Samsung Electronics Co Ltd Ｓｏｎｏｓメモリ素子およびその製造方法
JP2005311379A (ja) * 2004-04-23 2005-11-04 Samsung Electronics Co Ltd 多層の誘電体層を有するメモリ素子およびその製造方法
WO2006059368A1 (ja) * 2004-11-30 2006-06-08 Fujitsu Limited 半導体記憶装置及びその製造方法
JP2008218482A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd 半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071877A (ja) 2002-08-07 2004-03-04 Fujitsu Ltd 半導体記憶装置及びその製造方法
US6998317B2 (en) * 2003-12-18 2006-02-14 Sharp Laboratories Of America, Inc. Method of making a non-volatile memory using a plasma oxidized high-k charge-trapping layer
JP2007287856A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
JP4358252B2 (ja) * 2007-03-27 2009-11-04 株式会社東芝 不揮発性半導体メモリのメモリセル
JP5208538B2 (ja) * 2008-02-21 2013-06-12 株式会社東芝 半導体記憶素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125815A (ja) * 1996-04-08 1998-05-15 Sony Corp 電界効果トランジスタ
WO2003081667A1 (en) * 2002-03-26 2003-10-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
JP2003347543A (ja) * 2002-05-29 2003-12-05 Toshiba Corp 半導体装置及びその製造方法
JP2005005715A (ja) * 2003-06-10 2005-01-06 Samsung Electronics Co Ltd Ｓｏｎｏｓメモリ素子およびその製造方法
JP2005311379A (ja) * 2004-04-23 2005-11-04 Samsung Electronics Co Ltd 多層の誘電体層を有するメモリ素子およびその製造方法
WO2006059368A1 (ja) * 2004-11-30 2006-06-08 Fujitsu Limited 半導体記憶装置及びその製造方法
JP2008218482A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd 半導体記憶装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
JP2015073093A (ja) * 2013-09-04 2015-04-16 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US9935122B2 (en) 2015-09-10 2018-04-03 Toshiba Memory Corporation Nonvolatile semiconductor memory device having electron scattering and electron accumulation capacities in charge accumulation layer
JP2019197772A (ja) * 2018-05-08 2019-11-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6998267B2 (ja) 2018-05-08 2022-01-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11355511B2 (en) 2020-03-19 2022-06-07 Kioxia Corporation Semiconductor memory device

Also Published As

Publication number Publication date
US7956405B2 (en) 2011-06-07
US20100078704A1 (en) 2010-04-01
JP5468227B2 (ja) 2014-04-09

Similar Documents

Publication Publication Date Title
JP5468227B2 (ja) 半導体記憶素子、半導体記憶素子の製造方法
JP4891667B2 (ja) 半導体装置の製造方法
JP5459650B2 (ja) 不揮発性半導体記憶装置のメモリセル
US8013380B2 (en) Non-volatile semiconductor memory device and method of manufacturing the same
JP2008091929A (ja) 電荷トラップ型メモリ素子
JP2008034814A (ja) 不揮発性半導体メモリ素子及びその製造方法
CN101290881A (zh) 非易失性存储器及其制造方法
JP2009135494A (ja) 消去飽和について改善したイミュニティを備えた不揮発性メモリデバイスおよびその製造方法
JP2009200121A (ja) 不揮発性記憶素子及びその製造方法
JP5348898B2 (ja) 半導体装置およびその製造方法
JP6292507B2 (ja) 水素拡散障壁を備える半導体デバイス及びその製作方法
CN101364615A (zh) 非易失性存储器与非易失性存储器的形成方法
Lisiansky et al. SiO2∕ Si3N4∕ Al2O3 stacks for scaled-down memory devices: Effects of interfaces and thermal annealing
Pan et al. High-Performance High-$ k $$\hbox {Y} _ {2}\hbox {O} _ {3} $ SONOS-Type Flash Memory
JP4357526B2 (ja) 不揮発性半導体メモリ装置およびその製造方法
US20090050954A1 (en) Non-volatile memory device including charge trap layer and method of manufacturing the same
CN101283448B (zh) 半导体存储装置及其制造方法
KR100934532B1 (ko) 복층 블로킹 절연막을 갖는 플래시 메모리 소자의 제조방법및 이를 이용한 플래시 메모리 소자
CN1964076A (zh) 使用纳米点作为俘获位的半导体存储器件及其制造方法
KR101151153B1 (ko) 플래시 메모리 소자의 제조방법
JP2010080827A (ja) 不揮発性半導体メモリおよび不揮発性半導体メモリの製造方法
JP2011210999A (ja) 半導体装置及びその製造方法
Pyo et al. Ar/N 2-plasma Sputtering Pressure Dependence on Electrical Characteristics of HfON Tunneling Layer Formed by the Plasma Oxidation of HfN for Hf-Based MONOS Diodes
TW200818408A (en) Non-volatile memory and method of manufacturing the same
Tao et al. Fluorination of Al2O3 blocking layer for improving the performance of metal‐oxide‐nitride‐oxide‐silicon flash memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110325

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140129

LAPS Cancellation because of no payment of annual fees