JP2010061647A5 - 表示装置 - Google Patents

Claims (5)

1. 複数の領域を有し、
   前記複数の領域はそれぞれ、複数の画素を有し、
   前記複数の画素はそれぞれ、表示部と読み取り部を有し、
   前記複数の領域に対して共通に設けられた第１のゲートドライバを有し、
   前記複数の領域に対して共通に設けられた第２のゲートドライバを有し、
   前記複数の領域毎に設けられた複数のソースドライバを有し、
   前記第１のゲートドライバは、前記表示部の動作を制御することができる機能を有し、
   前記第２のゲートドライバは、前記読み取り部の動作を制御することができる機能を有し、
   前記複数のソースドライバは、前記表示部及び前記読み取り部の動作を制御することができる機能を有することを特徴とする表示装置。
2. 請求項１において、
   前記表示部は、第１のトランジスタと、容量素子と、表示素子と、を有し、
   前記読み取り部は、第２のトランジスタと光電変換素子とを有し、
   前記第１のゲートドライバは、前記第１のトランジスタのゲートに電気的に接続されており、
   前記第２のゲートドライバは、前記第１のトランジスタのゲートに電気的に接続されており、
   前記第１のトランジスタのソース又はドレインの一方と、前記第２のトランジスタのソース又はドレインの一方と、は前記複数のソースドライバのうちのいずれか一つに電気的に接続されており、
   前記第１のトランジスタのソース又はドレインの他方は、前記容量素子と、前記表示素子と、に電気的に接続されており、
   前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートに電気的に接続されており、
   前記第２のトランジスタのゲートは、前記光電変換素子に電気的に接続されていることを特徴とする表示装置。
3. 第１の領域を有し、
   第２の領域を有し、
   前記第１の領域は、複数の第１の画素を有し、
   前記第２の領域は、複数の第２の画素を有し、
   前記複数の第１の画素はそれぞれ、第１の表示部と第１の読み取り部とを有し、
   前記複数の第２の画素はそれぞれ、第２の表示部と第２の読み取り部とを有し、
   第１のゲートドライバを有し、
   第２のゲートドライバを有し、
   第１のソースドライバを有し、
   第２のソースドライバを有し、
   前記第１のゲートドライバと前記第１のソースドライバは、前記第１の表示部の動作を制御することができる機能を有し、
   前記第２のゲートドライバと前記第１のソースドライバは、前記第１の読み取り部の動作を制御することができる機能を有し、
   前記第１のゲートドライバと前記第２のソースドライバは、前記第２の表示部の動作を制御することができる機能を有し、
   前記第２のゲートドライバと前記第２のソースドライバは、前記第２の読み取り部の動作を制御することができる機能を有することを特徴とする表示装置。
4. 請求項３において、
   前記第１の表示部は、第１のトランジスタと、第２のトランジスタと、第１の表示素子と、第１の容量素子と、第１の光電変換素子と、を有し、
   前記第２の表示部は、第３のトランジスタと、第４のトランジスタと、第２の表示素子と、第２の容量素子と、第２の光電変換素子と、を有し、
   前記第１のゲートドライバは、前記第１のトランジスタのゲートと、前記第３のトランジスタのゲートと、に電気的に接続されており、
   前記第２のゲートドライバは、前記第１のトランジスタのゲートと、前記第３のトランジスタのゲートと、に電気的に接続されており、
   前記第１のソースドライバは、前記第１のトランジスタのソース又はドレインの一方と、前記第２のトランジスタのソース又はドレインの一方と、に電気的に接続されており、
   前記第２のソースドライバは、前記第３のトランジスタのソース又はドレインの一方と、前記第４のトランジスタのソース又はドレインの一方と、に電気的に接続されており、
   前記第１のトランジスタのソース又はドレインの他方は、前記第１の容量素子と、前記第１の表示素子と、に電気的に接続されており、
   前記第３のトランジスタのソース又はドレインの他方は、前記第２の容量素子と、前記第２の表示素子と、に電気的に接続されており、
   前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートに電気的に接続されており、
   前記第４のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートに電気的に接続されており、
   前記第２のトランジスタのゲートは、前記第１の光電変換素子に電気的に接続されており、
   前記第４のトランジスタのゲートは、前記第２の光電変換素子に電気的に接続されていることを特徴とする表示装置。
5. 第１の領域を有し、
   第２の領域を有し、
   前記第１の領域は、複数の第１の画素を有し、
   前記第２の領域は、複数の第２の画素を有し、
   前記複数の第１の画素はそれぞれ、第１のトランジスタと、第２のトランジスタと、第１の表示素子と、第１の容量素子と、第１の光電変換素子と、を有し、
   前記複数の第２の画素はそれぞれ、第３のトランジスタと、第４のトランジスタと、第２の表示素子と、第２の容量素子と、第２の光電変換素子と、を有し、
   第１のゲートドライバを有し、
   第２のゲートドライバを有し、
   第１のソースドライバを有し、
   第２のソースドライバを有し、
   前記第１のゲートドライバは、前記第１のトランジスタのゲートと、前記第３のトランジスタのゲートと、に電気的に接続されており、
   前記第２のゲートドライバは、前記第１のトランジスタのゲートと、前記第３のトランジスタのゲートと、に電気的に接続されており、
   前記第１のソースドライバは、前記第１のトランジスタのソース又はドレインの一方と、前記第２のトランジスタのソース又はドレインの一方と、に電気的に接続されており、
   前記第２のソースドライバは、前記第３のトランジスタのソース又はドレインの一方と、前記第４のトランジスタのソース又はドレインの一方と、に電気的に接続されており、
   前記第１のトランジスタのソース又はドレインの他方は、前記第１の容量素子と、前記第１の表示素子と、に電気的に接続されており、
   前記第３のトランジスタのソース又はドレインの他方は、前記第２の容量素子と、前記第２の表示素子と、に電気的に接続されており、
   前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートに電気的に接続されており、
   前記第４のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートに電気的に接続されており、
   前記第２のトランジスタのゲートは、前記第１の光電変換素子に電気的に接続されており、
   前記第４のトランジスタのゲートは、前記第２の光電変換素子に電気的に接続されていることを特徴とする表示装置。