JP2010055121A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010055121A
JP2010055121A JP2009279367A JP2009279367A JP2010055121A JP 2010055121 A JP2010055121 A JP 2010055121A JP 2009279367 A JP2009279367 A JP 2009279367A JP 2009279367 A JP2009279367 A JP 2009279367A JP 2010055121 A JP2010055121 A JP 2010055121A
Authority
JP
Japan
Prior art keywords
current
tft
gate
electrode
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009279367A
Other languages
English (en)
Other versions
JP5005020B2 (ja
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009279367A priority Critical patent/JP5005020B2/ja
Publication of JP2010055121A publication Critical patent/JP2010055121A/ja
Application granted granted Critical
Publication of JP5005020B2 publication Critical patent/JP5005020B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】画素を構成するＴＦＴの特性ばらつきが発光素子の輝度に影響しにくく、かつ高速な信号電流の書き込み動作を行うことの出来る半導体装置の駆動方法を提供する。
【解決手段】本発明の半導体装置の駆動方法は、互いのゲートが電気的に接続された駆動用ＴＦＴ及び変換駆動用ＴＦＴを有し、駆動用ＴＦＴの第１の端子は、発光素子に電気的に接続され、駆動用ＴＦＴの第２の端子は、変換駆動用ＴＦＴの第１の端子に電気的に接続され、変換駆動用ＴＦＴの第２の端子は、電流供給線に電気的に接続された半導体装置の駆動方法であって、第１の期間において、駆動用ＴＦＴが導通状態にあり、第２の期間において、駆動用ＴＦＴ及び変換駆動用ＴＦＴが非導通状態にあることを特徴とする。
【選択図】 図１

Description

本発明は、半導体装置の構成に関する。本発明は特に、ガラス、プラスチック等の絶縁
体上に作製される薄膜トランジスタ(以後、ＴＦＴと表記する)を有するアクティブマトリ
クス型半導体装置の構成に関する。また、このような半導体装置を表示部に用いた電子機
器に関する。
近年、エレクトロルミネッセンス(Electro Luminescence：ＥＬ)表示装置やＦＥＤ(Fi
eld Emission Display)等、自発光型の表示装置の開発が活発化している。自発光型の表
示装置の利点として、視認性が高く、液晶表示装置(ＬＣＤ)等において必要なバックライ
トを必要としないために薄型化に適しているとともに、視野角にほとんど制限が無い等の
点が挙げられる。
ここで、ＥＬ素子とは、電場を加えることで発生するルミネッセンスが得られる発光層
を有する素子を指す。この発光層においては、一重項励起状態から基底状態に戻る際の発
光(蛍光)と、三重項励起状態から基底状態に戻る際の発光(燐光)とがあるが、本発明の半
導体装置は、上述したいずれの発光形態であっても良い。
ＥＬ素子は、一対の電極(陽極と陰極)間に発光層が挟まれる形で構成され、通常、積層
構造をとっている。代表的には、イーストマン・コダック・カンパニーのＴａｎｇらが提
案した「陽極／正孔輸送層／発光層／電子輸送層／陰極」という積層構造が挙げられる。
この構造は非常に発光効率が高く、現在研究が進められているＥＬ素子の多くはこの構造
が採用されている。
また、これ以外にも、陽極と陰極との間に、「正孔注入層／正孔輸送層／発光層／電子
輸送層」または「正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層」の順に積
層する構造がある。本発明の半導体装置に用いるＥＬ素子の構造としては、上述の構造の
いずれを採用していても良い。また、発光層に対して蛍光性色素等をドーピングしても良
い。
本明細書においては、ＥＬ素子において、陽極と陰極との間に設けられる全ての層を総
称してＥＬ層と呼ぶ。よって、上述の正孔注入層、正孔輸送層、発光層、電子輸送層、電
子注入層は、全てＥＬ層に含まれ、陽極、ＥＬ層、および陰極で構成される発光素子をＥ
Ｌ素子と呼ぶ。
図５に、一般的な半導体装置における画素の構成を示す。なお、代表的な半導体装置と
して、ＥＬ表示装置を例とする。図５に示した画素は、ソース信号線５０１、ゲート信号
線５０２、スイッチング用ＴＦＴ５０３、駆動用ＴＦＴ５０４、保持容量５０５、ＥＬ素
子５０６、電源５０７、５０８を有している。
各部の接続関係について説明する。ここで、ＴＦＴはゲート、ソース、ドレインの３端
子を有するが、ソース、ドレインに関しては、ＴＦＴの構造上、明確に区別が出来ない。
よって、素子間の接続について説明する際は、ソース、ドレインのうち一方を第１の電極
、他方を第２の電極と表記する。ＴＦＴのＯＮ、ＯＦＦについて、各端子の電位等につい
て説明する際には、ソース、ドレイン等と表記する。
スイッチング用ＴＦＴ５０３のゲート電極は、ゲート信号線５０２に接続され、第１の
電極はソース信号線５０１に接続され、第２の電極は駆動用ＴＦＴ５０４のゲート電極に
接続されている。駆動用ＴＦＴ５０４の第１の電極は、電源５０７に接続され、第２の電
極はＥＬ素子５０６の一方の電極に接続されている。ＥＬ素子５０６の他方の電極は、電
源５０８に接続されている。保持容量５０５は、駆動用ＴＦＴ５０４のゲート電極と第１
の電極との間に接続され、駆動用ＴＦＴ５０４のゲート・ソース間電圧を保持する。
ゲート信号線５０２の電位が変化してスイッチング用ＴＦＴ５０３がＯＮすると、ソー
ス信号線５０１に入力されている映像信号は、駆動用ＴＦＴ５０４のゲート電極へと入力
される。入力された映像信号の電位に従って、駆動用ＴＦＴ５０４のゲート・ソース間電
圧が決定し、駆動用ＴＦＴ５０４のソース・ドレイン間を流れる電流(以下、ドレイン電
流と表記)が決定する。この電流はＥＬ素子５０６に供給されて発光する。
ところで、多結晶シリコン(ポリシリコン 以下Ｐ−Ｓｉ)で形成されたＴＦＴは、非晶
質シリコン(アモルファスシリコン 以下Ａ−Ｓｉ)で形成されたＴＦＴよりも電界効果移
動度が高く、ＯＮ電流が大きいため、半導体装置に用いるトランジスタとしてより適して
いる。
反面、ポリシリコンで形成されたＴＦＴは、結晶粒界における欠陥に起因して、その電
気的特性にばらつきが生じやすいといった問題点を有している。
図５に示した画素において、画素を構成するＴＦＴのしきい値やＯＮ電流等の特性が画
素ごとにばらつくと、同じ映像信号を入力した場合にも、それに応じてＴＦＴのドレイン
電流の大きさが異なってくるため、ＥＬ素子５０６の輝度がばらつく。
このような問題を解決するには、ＴＦＴの特性によらず、所望の電流をＥＬ素子に供給
するようにすれば良い。このような点から、ＴＦＴの特性に左右されずにＥＬ素子に流れ
る電流の大きさを制御することが出来る、様々な種類の電流書き込み型の画素が提案され
てきている。
電流書き込み型とは、ソース信号線より画素に入力される映像信号が、通常はアナログ
もしくはデジタルの電圧情報で入力されるのに対し、電流で入力される方式を言う。この
方式によると、ＥＬ素子に供給したい電流値を外部で信号電流として設定し、画素におい
てはそれに等しい電流が流れるため、ＴＦＴの特性ばらつきの影響を受けないという利点
がある。
以下に、代表的な電流書き込み型の画素を数例示し、それらの構成と動作および特徴に
ついて説明する。
図６に第１の構成例を示す。図６の画素は、ソース信号線６０１、第１〜第３のゲート
信号線６０２〜６０４、電流供給線６０５、ＴＦＴ６０６〜６０９、保持容量６１０、Ｅ
Ｌ素子６１１、信号電流入力用電流源６１２を有する。
ＴＦＴ６０６のゲート電極は、第１のゲート信号線６０２に接続され、第１の電極はソ
ース信号線６０１に接続され、第２の電極は、ＴＦＴ６０７の第１の電極、ＴＦＴ６０８
の第１の電極、およびＴＦＴ６０９の第１の電極に接続されている。ＴＦＴ６０７のゲー
ト電極は、第２のゲート信号線６０３に接続され、第２の電極はＴＦＴ６０８のゲート電
極に接続されている。ＴＦＴ６０８の第２の電極は、電流供給線６０５に接続されている
。ＴＦＴ６０９のゲート電極は、第３のゲート信号線６０４に接続され、第２の電極はＥ
Ｌ素子６１１の陽極に接続されている。保持容量６１０はＴＦＴ６０８のゲート電極と入
力電極との間に接続され、ＴＦＴ６０８のゲート・ソース間電圧を保持する。電流供給線
６０５およびＥＬ素子６１１の陰極には、それぞれ所定の電位が入力され、互いに電位差
を有する。
図７を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部
を示す図番は、図６に準ずる。図７(Ａ)〜(Ｃ)は、電流の流れを模式的に示している。図
７(Ｄ)は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図７
(Ｅ)は、同じく信号電流の書き込み時に、保持容量６１０に蓄積される電圧、つまりＴＦ
Ｔ６０８のゲート・ソース間電圧について示している。
まず、第１のゲート信号線６０２および第２のゲート信号線６０３にパルスが入力され
、ＴＦＴ６０６、６０７がＯＮする。このとき、ソース信号線を流れる電流、すなわち信
号電流をＩdataとする。
ソース信号線には、電流Ｉdataが流れているので、図７(Ａ)に示すように、画素内では
、電流の経路はＩ1とＩ2とに分かれて流れる。これらの関係を図７(Ｄ)に示している。な
お、Ｉdata＝Ｉ1＋Ｉ2であることは言うまでもない。
ＴＦＴ６０６がＯＮした瞬間には、まだ保持容量６１０には電荷が保持されていないた
め、ＴＦＴ６０８はＯＦＦしている。よって、Ｉ2＝０となり、Ｉdata＝Ｉ1となる。すな
わちこの間は、保持容量６１０における電荷の蓄積による電流のみが流れている。
その後、徐々に保持容量６１０に電荷が蓄積され、両電極間に電位差が生じ始める(図
７(Ｅ))。両電極の電位差がＶｔｈとなると(図７(Ｅ) Ａ点)、ＴＦＴ６０８がＯＮして
、Ｉ2が生ずる。先に述べたように、Ｉdata＝Ｉ1＋Ｉ2であるので、Ｉ1は次第に減少する
が、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
保持容量６１０においては、その両電極の電位差、つまりＴＦＴ６０８のゲート・ソー
ス間電圧が所望の電圧、つまりＴＦＴ６０８がＩdataの電流を流すことが出来るだけの電
圧(ＶＧＳ)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する(図７(Ｅ) Ｂ点)
と、電流Ｉ2は流れなくなり、さらにＴＦＴ６０８はそのときのＶＧＳに見合った電流が
流れ、Ｉdata＝Ｉ2となる(図７(Ｂ))。以上で信号の書き込み動作が完了する。最後に第
１のゲート信号線６０２および第２のゲート信号線６０３の選択が終了し、ＴＦＴ６０６
、６０７がＯＦＦする。
続いて、発光動作に移る。第３のゲート信号線６０４にパルスが入力され、ＴＦＴ６０
９がＯＮする。保持容量６１０には、先ほど書き込んだＶＧＳが保持されているため、Ｔ
ＦＴ６０８はＯＮしており、電流供給線６０５から、Ｉdataの電流が流れる。これにより
ＥＬ素子６１１が発光する。このとき、ＴＦＴ６０８が飽和領域において動作するように
しておけば、ＴＦＴ６０８のソース・ドレイン間電圧が変化したとしても、Ｉdataは変わ
りなく流れることが出来る。
図１７に第２の構成例を示す。図１７の画素は、ソース信号線１７０１、第１〜第３の
ゲート信号線１７０２〜１７０４、電流供給線１７０５、ＴＦＴ１７０６〜１７０９、保
持容量１７１０、ＥＬ素子１７１１、信号電流入力用電流源１７１２を有する。
ＴＦＴ１７０６のゲート電極は、第１のゲート信号線１７０２に接続され、第１の電極
はソース信号線１７０１に接続され、第２の電極はＴＦＴ１７０８の第１の電極と、ＴＦ
Ｔ１７０９の第１の電極とに接続されている。ＴＦＴ１７０８のゲート電極は、第２のゲ
ート信号線１７０３に接続され、第２の電極は電流供給線１７０５に接続されている。Ｔ
ＦＴ１７０７のゲート電極は、第３のゲート信号線１７０４に接続され、第１の電極は、
ＴＦＴ１７０９のゲート電極に接続され、第２の電極はＴＦＴ１７０９の第２の電極と、
ＥＬ素子１７１１の一方の電極とに接続されている。保持容量１７１０は、ＴＦＴ１７０
９のゲート電極と第１の電極との間に接続され、ＴＦＴ１７０９のゲート・ソース間電圧
を保持する。電流供給線１７０５およびＥＬ素子１７１１の他方の電極には、それぞれ所
定の電位が入力され、互いに電位差を有する。
図１８を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各
部を示す図番は、図１７に準ずる。図１８(Ａ)〜(Ｃ)は、電流の流れを模式的に表してい
る。図１８(Ｄ)は、信号電流の書き込み時における各経路を流れる電流の関係を示してお
り、図１８(Ｅ)は、同じく信号電流の書き込み時に、保持容量１７１０に蓄積される電圧
、つまりＴＦＴ１７０９のゲート・ソース間電圧について示している。
まず、第１のゲート信号線１７０２および第３のゲート信号線１７０４にパルスが入力
され、ＴＦＴ１７０６、１７０７がＯＮする。このとき、ソース信号線１７０１を流れる
電流、すなわち信号電流をＩdataとする。
ソース信号線１７０１を流れる電流Ｉdataは、図１８(Ａ)に示すように、画素内では、
電流の経路はＩ1とＩ2とに分かれて流れる。これらの関係を図１８(Ｄ)に示している。な
お、Ｉdata＝Ｉ1＋Ｉ2であることは言うまでもない。
ＴＦＴ１７０６がＯＮした瞬間には、まだ保持容量１７１０には電荷が保持されていな
いため、ＴＦＴ１７０９はＯＦＦしている。よって、Ｉ2＝０となり、Ｉdata＝Ｉ1となる
。すなわちこの間は、保持容量１７１０における電荷の蓄積による電流のみが流れている
。
その後、徐々に保持容量１７１０に電荷が蓄積され、両電極間に電位差が生じ始める(
図１８(Ｅ))。両電極の電位差がＶｔｈとなると(図１８(Ｅ) Ａ点)、ＴＦＴ１７０９が
ＯＮして、Ｉ2が生ずる。先に述べたように、Ｉdata＝Ｉ1＋Ｉ2であるので、Ｉ1は次第に
減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
保持容量１７１０においては、その両電極の電位差、つまりＴＦＴ１７０９のゲート・
ソース間電圧が所望の電圧、つまりＴＦＴ１７０９がＩdataの電流を流すことが出来るだ
けの電圧(ＶＧＳ)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する(図１８(Ｅ
) Ｂ点)と、電流Ｉ1は流れなくなり、さらにＴＦＴ１７０９はそのときのＶＧＳに見合
った電流が流れ、Ｉdata＝Ｉ2となる(図１８(Ｂ))。以上で信号の書き込み動作が完了す
る。最後に第１のゲート信号線１７０２および第３のゲート信号線１７０４の選択が終了
し、ＴＦＴ１７０６、１７０７がＯＦＦする。
続いて、第２のゲート信号線１７０３にパルスが入力され、ＴＦＴ１７０８がＯＮする
。今、保持容量１７１０には、先ほど書き込んだＶＧＳが保持されているため、ＴＦＴ１
７０９はＯＮしており、電流供給線１７０５から、Ｉdataの電流が流れる。これによりＥ
Ｌ素子１７１１が発光する。このとき、ＴＦＴ１７０９が飽和領域において動作するよう
にしておけば、ＴＦＴ１７０９のソース・ドレイン間電圧が多少変化したとしても、Ｉda
taは変わりなく流れることが出来る。
図１９に第３の構成例を示す。図１９の画素は、ソース信号線１９０１、第１および第
２のゲート信号線１９０２、１９０３、電流供給線１７０４、ＴＦＴ１９０５〜１９０８
、保持容量１９０９、ＥＬ素子１９１０、信号電流入力用電流源１９１１を有する。
ＴＦＴ１９０５のゲート電極は、第１のゲート信号線１９０２に接続され、第１の電極
はソース信号線１９０１に接続され、第２の電極はＴＦＴ１９０６の第１の電極と、ＴＦ
Ｔ１９０７の第１の電極とに接続されている。ＴＦＴ１９０６のゲート電極は、第２のゲ
ート信号線１９０３に接続され、第２の電極はＴＦＴ１９０７のゲート電極と、ＴＦＴ１
９０８のゲート電極とに接続されている。ＴＦＴ１９０７の第２の電極と１９０８の第１
の電極とはともに電流供給線１９０４に接続され、ＴＦＴ１９０８の第２の電極はＥＬ素
子１９１０の陽極に接続されている。保持容量１９０９は、ＴＦＴ１９０７、１９０８の
ゲート電極と、ＴＦＴ１９０７の第２の電極およびＴＦＴ１９０８の第１の電極との間に
接続され、ＴＦＴ１９０７，１９０８のゲート・ソース間電圧を保持する。電流供給線１
９０４およびＥＬ素子１９１０の陰極には、それぞれ所定の電位が入力され、互いに電位
差を有する。
図２０を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各
部を示す図番は、図１９に準ずる。図２０(Ａ)〜(Ｃ)は、電流の流れを模式的に表してい
る。図２０(Ｄ)は、信号電流の書き込み時における各経路を流れる電流の関係を示してお
り、図２０(Ｅ)は、同じく信号電流の書き込み時に、保持容量１９０９に蓄積される電圧
、つまりＴＦＴ１９０７、１９０８のゲート・ソース間電圧について示している。
まず、第１のゲート信号線１９０２および第２のゲート信号線１９０３にパルスが入力
され、ＴＦＴ１９０５、１９０６がＯＮする。このとき、ソース信号線１９０１を流れる
電流、すなわち信号電流をＩdataとする。
ソース信号線１９０１を流れる電流Ｉdataは、図２０(Ａ)に示すように、画素内では、
電流の経路はＩ1とＩ2とに分かれて流れる。これらの関係を図２０(Ｄ)に示している。な
お、Ｉdata＝Ｉ1＋Ｉ2であることは言うまでもない。
ＴＦＴ１９０５がＯＮした瞬間には、まだ保持容量１９０９には電荷が保持されていな
いため、ＴＦＴ１９０７、１９０８はＯＦＦしている。よって、Ｉ2＝０となり、Ｉdata
＝Ｉ1となる。すなわちこの間は、保持容量１９０９における電荷の蓄積による電流のみ
が流れている。
その後、徐々に保持容量１９０９に電荷が蓄積され、両電極間に電位差が生じ始める(
図２０(Ｅ))。両電極の電位差がＶｔｈとなると(図２０(Ｅ) Ａ点)、ＴＦＴ１９０７が
ＯＮして、Ｉ2が生ずる。先に述べたように、Ｉdata＝Ｉ1＋Ｉ2であるので、Ｉ1は次第に
減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
ここで、ＴＦＴ１９０７がＯＮする一方、ＴＦＴ１９０８もＯＮし、電流が流れ始める
。ただし、この電流は、図２０(Ａ)に示すように独立したパスで流れるため、Ｉdataの値
は変わらず、Ｉ1、Ｉ2にも影響しない。
保持容量１９０９においては、その両電極の電位差、つまりＴＦＴ１９０７、１９０８
のゲート・ソース間電圧が所望の電圧、つまりＴＦＴ１９０７がＩdataの電流を流すこと
が出来るだけの電圧(ＶＧＳ)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する
(図２０(Ｅ) Ｂ点)と、電流Ｉ2は流れなくなり、さらにＴＦＴ１９０７はそのときのＶ
ＧＳに見合った電流が流れ、Ｉdata＝Ｉ2となる(図２０(Ｂ))。以上で信号の書き込み動
作が完了する。最後に第１のゲート信号線１９０２および第２のゲート信号線１９０３の
選択が終了し、ＴＦＴ１９０５、１９０６がＯＦＦする。
今、保持容量１９０９には、ＴＦＴ１９０７にＩｄａｔａの電流を流すことが出来るだ
けの電圧をゲート・ソース間に与えるだけの電荷が保持されている。ＴＦＴ１９０７，１
９０８はカレントミラーを形成しているので、その電圧がＴＦＴ１９０８にも与えられ、
ＴＦＴ１９０８を電流が流れる。図２０においては、この電流をＩELで表している。
ＴＦＴ１９０７とＴＦＴ１９０８のゲート長およびチャネル幅が等しければ、ＩEL＝Ｉ
dataとなる。つまりカレントミラーを構成するＴＦＴ１９０７、１９０８のサイズの決定
の仕方によって、信号電流Ｉdataと、ＥＬ素子を流れる電流ＩELとの関係を決定すること
が出来る。
以上に一例を示した、電流書き込み型のメリットとして、ＴＦＴ６０８の特性等にばら
つきがあった場合であっても、保持容量６１０には、電流Ｉdataを流すのに必要なゲート
・ソース間電圧が保持されるため、所望の電流を正確にＥＬ素子に供給することが出来、
よってＴＦＴの特性ばらつきに起因した輝度ばらつきを抑えることが可能になる点がある
。
ここで、各構成の特徴を表１に示す。
Figure 2010055121
まず、信号電流Ｉdataと、ＥＬ素子を流れる電流ＩELの関係について考える。アナログ
階調方式の半導体装置においては、階調が電流値で表されるため、高階調のときは大きい
電流が流れ、低階調のときは小さい電流が流れる。つまり、階調によって、信号電流を書
き込む信号電流の大きさが異なることになる。その場合、低階調の信号を画素に書き込む
場合には、高階調の信号を画素に書き込む場合よりも長い時間を要することになってしま
う。また、低階調の信号は、電流が小さいため、ノイズの影響を極めて受けやすくなって
しまう。
続いて、電流−電圧変換用ＴＦＴと駆動用ＴＦＴとの関係について考える。ここで、電
流−電圧変換用ＴＦＴとは、ソース信号線から入力される信号電流を、電圧信号に変換す
るのに用いているＴＦＴであり、駆動用ＴＦＴとは、保持容量に保持された電圧に従って
電流を流すためのＴＦＴである。表１には、各構成における電流−電圧変換用ＴＦＴ(変
換用ＴＦＴと表記)と、駆動用ＴＦＴの図番を示している。
変換用ＴＦＴと、駆動用ＴＦＴとが共通であるとはすなわち、書き込み動作と発光動作
を共通のＴＦＴが担当するということである。よって、ＴＦＴのばらつきの影響が少ない
。一方、第３の構成のように、変換用ＴＦＴと駆動用ＴＦＴとが別である場合、画素内の
特性ばらつきの影響を受けることになってしまう。
続いて、信号電流の書き込み時の経路について考える。第１の構成および第３の構成に
おいては、信号電流は、電流源から電流供給線、あるいは電流供給線から電流源へと流れ
る。一方、第２の構成によると、信号電流の書き込み時に、信号電流は電流源から、ＥＬ
素子を通って流れている。このような構成においては、低階調の信号が書き込まれた後に
高階調の信号を書き込む場合、あるいはその逆の動作において、ＥＬ素子自体が負荷とな
るため、書き込み時間を長くする必要が生ずる。
また、第１の構成および第２の構成の場合、１行あたり３本のゲート信号線を用いて画
素の制御を行っているため、従来の半導体装置と比較して、開口率が大きく低下すること
になる。
本発明は、信号線を増やすことなく上述の様々な問題点を解決することの出来る半導体
装置を提供するものである。
従来の電流書き込み型の問題点の１つに、信号の書き込みを行うために流れる電流と、
発光時にＥＬ素子を流れる電流とが等しい点があった。つまり、この問題を解決するため
には、信号の書き込みを行うために流れる電流が、常に発光時にＥＬ素子を流れる電流よ
りも大きくすることが出来れば良い。
電流の大きさに差を付けるには、トランジスタを流れる電流の大きさに差を与えてやれ
ば良い。そこで本発明では、トランジスタのゲート長Ｌに注目し、信号電流の書き込み時
に電流が流れるトランジスタのゲート長Ｌを、発光時にＥＬ素子に供給する電流が流れる
トランジスタのゲート長Ｌよりも小さくし、本来ＥＬ素子に流れる電流よりも大きな電流
によって書き込みを行うようにする。これにより、低階調の場合に書き込み時間が長くな
る点を解決し、さらに信号電流自体がノイズの影響を受けにくくすることが出来る。
また、書き込み時と発光時で、一部共通のトランジスタを用いているため、書き込み動
作と発光動作に別のトランジスタを用いる構成よりも、トランジスタの特性ばらつきが輝
度に影響しにくくすることが出来る。
本発明の構成を以下に記す。
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷
に供給する第１の手段と、
前記変換された電圧を保持する第２の手段と、
前記第２の手段において、前記電圧の保持もしくは解放を選択する第３の手段と、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給
を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源
より前記負荷に電流を供給する第４の手段とを有することを特徴とする。
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷
に供給する第１の手段と、
前記変換された電圧を保持する第２の手段と、
前記第２の手段において、前記電圧の保持もしくは解放を選択する第３の手段と、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給
を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源
より前記負荷に電流を供給する第４の手段と、
前記第１の手段への、前記信号電流の入力を制御する第５の手段とを有することを特徴
とする。
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷
に供給する第１の手段と、
前記変換された電圧を保持する第２の手段と、
前記第２の手段において、前記電圧の保持もしくは解放を選択する第３の手段と、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給
を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源
より前記負荷に電流を供給する、並列接続された第４の手段と、
前記第１の手段への、前記信号電流の入力を制御する第５の手段と、
前記複数の第４の手段のうち少なくとも１つを選択して、前記電源から前記負荷への電
流供給経路とする複数の第６の手段とを有することを特徴とする。
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷
に供給する、並列接続された第１の手段と、
前記変換された電圧を保持する第２の手段と、
前記第２の手段において、前記電圧の保持もしくは解放を選択する第３の手段と、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給
を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源
より前記負荷に電流を供給する第４の手段と、
前記第１の手段への、前記信号電流の入力を制御する第５の手段と、
前記複数の第１の手段のうち少なくとも１つを選択して、前記電源から前記負荷への電
流供給経路とする複数の第６の手段とを有することを特徴とする。
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷
に供給する変換・駆動用トランジスタと、
前記変換された電圧を保持する保持容量手段と、
前記保持容量手段において、前記電圧の保持もしくは解放を選択する保持用トランジス
タと、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給
を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源
より前記負荷に電流を供給する駆動用トランジスタとを有することを特徴とする。
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷
に供給する変換・駆動用トランジスタと、
前記変換された電圧を保持する保持容量手段と、
前記保持容量手段において、前記電圧の保持もしくは解放を選択する保持用トランジス
タと、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給
を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源
より前記負荷に電流を供給する駆動用トランジスタと、
前記変換・駆動用トランジスタへの、前記信号電流の入力を制御するスイッチング用ト
ランジスタとを有することを特徴とする。
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷
に供給する変換・駆動用トランジスタと、
前記変換された電圧を保持する保持容量手段と、
前記保持容量手段において、前記電圧の保持もしくは解放を選択する保持用トランジス
タと、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給
を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源
より前記負荷に電流を供給する、並列接続された複数の駆動用トランジスタと、
前記変換・駆動用トランジスタへの、前記信号電流の入力を制御するスイッチング用ト
ランジスタと、
前記複数の駆動用トランジスタのうち少なくとも１つを選択して、前記電源から前記負
荷への電流供給経路とする複数の電流選択用トランジスタとを有することを特徴とする。
本発明の半導体装置は、
入力された信号電流を電圧に変換し、前記変換された電圧に応じた電流を電源より負荷
に供給する、並列接続された変換・駆動用トランジスタと、
前記変換された電圧を保持する保持容量手段と、
前記保持容量手段において、前記電圧の保持もしくは解放を選択する保持用トランジス
タと、
前記信号電流が入力されている期間においては、前記電源から前記負荷への電流の供給
を遮断し、前記負荷を駆動する期間においては、前記変換された電圧に応じて、前記電源
より前記負荷に電流を供給する駆動用トランジスタと、
前記変換・駆動用トランジスタへの、前記信号電流の入力を制御するスイッチング用ト
ランジスタと、
前記複数の変換・駆動用トランジスタのうち少なくとも１つを選択して、前記電源から
前記負荷への電流供給経路とする複数の電流選択用トランジスタとを有することを特徴と
する。
本発明の半導体装置は、
前記電源から前記負荷への電流供給経路は、複数が並列に配置され、そのうち少なくと
も１つを用いて前記負荷に電流を供給することを特徴とする。
本発明の半導体装置は、
前記発光素子への電流供給は、複数の前記電流供給経路を時間的に切り替え、時間的に
異なる経路によってなされることを特徴とする。
本発明の半導体装置は、
前記保持容量手段は、前記変換・駆動用トランジスタの前記変換・駆動用トランジスタ
のゲート・ソース間電圧を保持し、
前記保持用トランジスタは、そのＯＮ、ＯＦＦによって前記変換・駆動用トランジスタ
のゲート電極とドレイン領域とを導通、もしくは非導通の状態とすることを特徴とする。
本発明の半導体装置は、
前記変換・駆動用トランジスタと、前記駆動用トランジスタとは同一極性であることを
特徴とする。
本発明の半導体装置は、
前記変換・駆動用トランジスタと、前記駆動用トランジスタとは、前記電源から前記負
荷への電流供給経路において直列に配置され、それぞれのゲート電極が電気的に接続され
ていることを特徴とする。
本発明の半導体装置は、
前記信号電流の経路は、前記第１の手段を少なくとも経由し、
前記負荷の駆動時に前記電源から前記負荷に供給される電流の経路は、前記第１の手段
と、前記第４の手段とを少なくとも経由することを特徴とする。
本発明の半導体装置は、
前記信号電流の経路は、前記変換・駆動用トランジスタのソース・ドレイン間を少なく
とも経由し、
前記負荷の駆動時に前記電源から前記負荷に供給される電流の経路は、前記変換・駆動
用トランジスタのソース・ドレイン間と、前記駆動用トランジスタのソース・ドレイン間
を少なくとも経由することを特徴とする。
本発明の半導体装置は、
前記信号電流ＩDataと、前記電源から前記負荷に供給される電流ＩELとの関係が
ＩData≧ＩEL
となることを特徴とする。
本発明の半導体装置において、
前記負荷は、エレクトロルミネッセンス素子を含む発光素子であることを特徴とする。
本発明によって、低階調時にも大きな電流によって書き込み動作を行うことにより、書
き込み時間を高速にすることが出来る。また、信号書き込み時には変換用ＴＦＴを用い、
発光時には駆動用ＴＦＴに加えて、さらに変換用ＴＦＴを用いて発光素子への電流供給を
行うため、書き込み時と発光時におけるＴＦＴの特性ばらつきの影響を低減することが出
来る。さらに、１行の画素を駆動するのに必要なゲート信号線は２本、あるいは１本であ
るため、従来代表的であった電流書き込み型の画素に比較して、高開口率を実現すること
が出来る。
本発明の一実施形態を示す図。 図１に示した画素の、信号書き込み時および発光時の動作と電流の経路について説明する図。 本発明の一実施例であるアナログ映像信号入力方式の半導体装置の構成例を示す図。 本発明の一実施例であるデジタル映像信号入力方式の半導体装置の構成例を示す図。 一般的な半導体装置における画素の構成を示す図。 代表的な電流書き込み型の半導体装置の画素構成を示す図。 図６に示した画素の、信号書き込み時および発光時の動作と電流の経路について示す図。 図３に示した半導体装置におけるソース信号線駆動回路の構成例を示す図。 図４に示した半導体装置におけるソース信号線駆動回路の構成例を示す図。 図３に示した半導体装置におけるサンプリング回路および電流変換回路の構成例を示す図。 図４に示した半導体装置における定電流回路の構成例を示す図。 図４に示した半導体装置におけるソース信号線駆動回路の構成例を示す図。 ３ビットデジタル階調に対応した電流設定回路の構成例を示す図。 実施形態１とは異なる構成とした画素と、その動作および電流の経路について示す図。 半導体装置の外観図および断面図。 本発明が適用可能な電子機器の例を示す図。 代表的な電流書き込み型の半導体装置の画素構成を示す図。 図１７に示した画素の、信号書き込み時および発光時の動作と電流の経路について示す図。 代表的な電流書き込み型の半導体装置の画素構成を示す図。 図１９に示した画素の、信号書き込み時および発光時の動作と電流の経路について示す図。 半導体装置の作製工程を説明する図。 半導体装置の作製工程を説明する図。 半導体装置の作製工程を説明する図。 ＴＦＴの隣接間ばらつきによる表示ムラを平均化する構成を有する一例を示す図。 図２４に示した画素の駆動方法とその駆動回路の構成を簡略に説明する図。 ＴＦＴの隣接間ばらつきによる表示ムラを平均化する構成を有する一例を示す図。 ＴＦＴの隣接間ばらつきによる表示ムラを平均化する構成を有する一例を示す図。 本発明の他の一実施形態を示す図。 図２８に示した画素の、信号書き込み時および発光時の動作と電流の経路について説明する図。 実施形態２とは異なる構成とした画素と、その動作および電流の経路について示す図。 実施形態２とは異なる構成とした画素と、その動作および電流の経路について示す図。 実施形態２とは異なる構成とした画素と、その動作および電流の経路について示す図。 実施形態２とは異なる構成とした画素と、その動作および電流の経路について示す図。 素子のレイアウト例とその等価回路を示す図。 ＴＦＴの隣接間ばらつきによる表示ムラを平均化する構成を有する一例を示す図。 図１に示した画素の構成を一部変更した場合の図。 図２８に示した画素の構成を一部変更した場合の図。 図１４に示した画素の電流経路と、構成を一部変更した例を示す図。 図３３に示した画素の電流経路を示す図。 図２８に示した画素の構成を一部変更した例を示す図。
[実施の形態１]
図１(Ａ)に、本発明の一構成について示す。図１(Ａ)の画素は、ソース信号線１０１、
第１および第２のゲート信号線１０２、１０３、電流供給線１０４、第１のスイッチ素子
１０５、第２のスイッチ素子１０６、駆動用ＴＦＴ１０７、変換・駆動用ＴＦＴ１０８、
保持容量１０９、ＥＬ素子１１０、信号電流入力用電流源１１１とを有する。
なお、保持容量１０９は、配線、活性層、ゲート材料等とその間の絶縁層とによって容
量素子として形成しても良いし、トランジスタのゲート容量を用いて省略しても良い。つ
まり、必要な期間、変換・駆動用ＴＦＴ１０８のゲート・ソース間電圧を保持出来るだけ
の能力があれば良い。
第１のスイッチ素子１０５は、第１のゲート信号線１０２によって制御される。その第
１の電極はソース信号線１０１に接続され、第２の電極は駆動用ＴＦＴ１０７の第１の電
極と、変換・駆動用ＴＦＴ１０８の第１の電極とに接続されている。第２のスイッチ素子
１０６は、第２のゲート信号線１０３によって制御される。その第１の電極は、駆動用Ｔ
ＦＴ１０７のゲート電極と、変換・駆動用ＴＦＴ１０８のゲート電極とに接続され、第２
の電極はソース信号線１０１に接続されている。駆動用ＴＦＴ１０７の第２の電極は、Ｅ
Ｌ素子１１０の陽極に接続されている。変換・駆動用ＴＦＴ１０８の第２の電極は、電流
供給線１０４に接続されている。保持容量１０９は、変換・駆動用ＴＦＴ１０８のゲート
電極と第２の電極との間に接続され、変換・駆動用ＴＦＴ１０８のゲート・ソース間電圧
を保持する。電流供給線１０４およびＥＬ素子１１０の陰極には、それぞれ所定の電位が
入力され、互いに電位差を有する。
なお、保持容量１０９は、変換・駆動用ＴＦＴ１０８のゲート・ソース間に接続されて
いることが望ましい。
第１、第２のスイッチ素子は、他のＴＦＴと同様の構成を有するＴＦＴを用いて形成す
れば良い。第１のスイッチ素子１０５、第２のスイッチ素子１０６をそれぞれ、スイッチ
ング用ＴＦＴ１５５、保持用ＴＦＴ１５６として形成する例を図１(Ｂ)に示す。ここで、
スイッチング用ＴＦＴ１５５、保持用ＴＦＴ１５６に関しては、ＯＮ、ＯＦＦによって導
通、非導通を選択するスイッチとしてのみ働くので、ここではその極性を問わない。
本実施形態に限らず、スイッチ素子にＴＦＴを用いる場合、その極性は問わない。さら
に、ここではトランジスタ、特にＴＦＴを用いているが、単結晶シリコンやＳＯＩ上に形
成されるトランジスタを用いても構わない。
図２を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部
を示す図番は、図１(Ａ)(Ｂ)に準ずる。図２(Ａ)〜(Ｃ)は、それぞれ、信号入力時、信号
入力完了時、および発光時における電流の流れを模式的に示したものである。図２(Ｄ)は
、信号電流の書き込み時における各経路を流れる電流の関係を、図２(Ｅ)は、同じく信号
電流の書き込み時に、保持容量に蓄積される電圧、つまりＴＦＴ１０８のゲート・ソース
間電圧について示している。
まず、第１のゲート信号線１０２および第２のゲート信号線１０３にパルスが入力され
、スイッチング用ＴＦＴ１５５、保持用ＴＦＴ１５６がＯＮする。このとき、ソース信号
線を流れる電流をＩdataとする。
ソース信号線には、電流Ｉdataが流れているので、図２(Ａ)に示すように、画素内では
、電流の経路はＩ1とＩ2とに分かれて流れる。これらの関係を図２(Ｄ)に示している。な
お、Ｉdata＝Ｉ1＋Ｉ2であることは言うまでもない。またこのとき、駆動用ＴＦＴ１０７
に関しては、スイッチング用ＴＦＴ１５６と、保持用ＴＦＴ１５５とが共にＯＮすること
によって、ゲート電極の電位と入力電極の電位は等しくなる。つまりゲート・ソース間電
圧が０となっているため、自らＯＦＦしている。仮に、この状態で駆動用ＴＦＴ１０７が
ＯＮしていると、ＥＬ素子１１１に電流が流れるため、正確に電流ＩDataの設定が出来な
くなる。
スイッチング用ＴＦＴ１５５がＯＮした瞬間には、まだ保持容量１０９には電荷が保持
されていないため、変換・駆動用ＴＦＴ１０８はＯＦＦしている。よって、Ｉ2＝０とな
り、Ｉdata＝Ｉ1となる。すなわちこの間は、保持容量１０９における電荷の蓄積による
電流のみが流れている。
その後、徐々に保持容量１０９に電荷が蓄積され、両電極間に電位差が生じ始める(図
２(Ｄ))。両電極の電位差がＶｔｈを上回ると(図２(Ｅ) Ａ点)、変換・駆動用ＴＦＴ１
０８がＯＮして、Ｉ2が生ずる。先に述べたように、Ｉdata＝Ｉ1＋Ｉ2であるので、Ｉ1は
次第に減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
保持容量１０９においては、その両電極間の電位差、つまり変換・駆動用ＴＦＴ１０８
のゲート・ソース間電圧ＶＧＳが所望の電圧、つまり変換・駆動用ＴＦＴがＩdataを流す
ことが出来るだけの電圧(ＶＧＳ)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了
する(図２(Ｅ) Ｂ点)と、電流Ｉ1は流れなくなり、さらに変換・駆動用ＴＦＴ１０８は
そのときのＶＧＳに見合った電流が流れ、Ｉdata＝Ｉ2となる(図２(Ｂ))。次いで、第２
のゲート信号線１０３の選択が終了し、保持用ＴＦＴ１５６がＯＦＦして、信号の書き込
み動作が完了する。
続いて、発光動作に移る。第１のゲート信号線１０２の選択が終了すると、スイッチン
グ用ＴＦＴ１５５がＯＦＦする。すると、電流供給線→スイッチング用ＴＦＴ１０５→電
流源の電流パスが遮断されるため、今まで変換・駆動用ＴＦＴ１０８にＩdataを流すため
に保持容量１０９に蓄積されていた電荷の一部が、駆動用ＴＦＴ１０７のゲート電極へと
移動する。これにより、駆動用ＴＦＴ１０７が自動的にＯＮする。よって、図２(Ｃ)に示
すように、電流供給線→変換・駆動用ＴＦＴ１０８→駆動用ＴＦＴ１０７→ＥＬ素子１１
０という電流パスが生じ、電流ＩELが流れる。よってＥＬ素子１１０が発光する。
このとき、変換・駆動用ＴＦＴ１０８のゲート電極と、駆動用ＴＦＴ１０７のゲート電
極とは接続されているため、変換・駆動用ＴＦＴ１０８と、駆動用ＴＦＴ１０７とは１つ
のマルチゲート型ＴＦＴとして機能することになる。一般に、ＴＦＴにおいてはゲート長
Ｌが大きくなると、ドレイン電流は小さくなる。この場合、信号の書き込み動作において
は、電流Idataは最終的に変換・駆動用ＴＦＴ１０８のみを流れていたのに対し、発光時
には変換・駆動用ＴＦＴ１０８および駆動用ＴＦＴ１０７を、電流ＩELが流れている。よ
って、発光時の方が、ゲート電極の本数が多くなり、結果としてゲート長Ｌが大きくなっ
ていることから、電流の大きさは、Ｉdata＞ＩELとなる。
なお、駆動用ＴＦＴ１０７のチャネル幅Ｗと、変換・駆動用ＴＦＴ１０８のチャネル幅
Ｗとは、同じ大きさとしても良いし、異なっていても良い。ゲート長Ｌに関しても同様で
ある。
以上の手順により、信号の書き込みから発光までを行う。本発明によると、ＥＬ素子を
低階調で発光させたい場合の信号書き込み時にも、ＥＬ素子を流す電流ＩELよりも大きな
電流Ｉdataを用いて書き込むことが出来る。よって、信号電流がノイズに埋もれる等のト
ラブルを回避し、かつ迅速な書き込み動作が可能となる。
また、発光時に、駆動用ＴＦＴ１０７と変換・駆動用ＴＦＴ１０８とがマルチゲート型
ＴＦＴとして動作するため、これらのＴＦＴは同極性とすることが望ましい。さらに、図
２の方向に電流が流れる場合には、その極性をＰチャネル型とするのが望ましい。
なお、ＥＬ素子１１０に流れる電流の向きが図２と逆の方向に流れる場合の構成へも容
易に変形出来る。この場合の構成を図３６に示す。ここでは、変換・駆動用ＴＦＴと駆動
用ＴＦＴの極性は、図２と逆の極性としている。信号電流書き込み時と発光時における電
流経路は、図３６(Ｂ)(Ｃ)に示すとおりである。
さらに、変換・駆動用ＴＦＴ１０８は、信号の書き込み時においても、発光時において
も用いられている。つまり、信号の書き込みと発光で、一部共通のＴＦＴを用いているこ
とによって、ＴＦＴの特性ばらつきが、信号の書き込み動作や発光に影響しにくくなって
いる。
また、図２(Ｂ)→(Ｃ)の状態に移る際、すなわち発光動作に移る瞬間に、保持容量１０
９に蓄積された電荷の一部は、駆動用ＴＦＴ１０７のゲート電極に移動する。そのため、
実際に保持容量１０９に保持されたＴＦＴ１０８のゲート・ソース間電圧は、書き込み時
の所望の値よりも、発光時にはわずかに小さくなっている。よって、ＴＦＴ１０７、１０
８の特性ばらつきが生じた場合にも、ＴＦＴのゲート・ソース間電圧は、わずかながら流
れにくい方向にいくことになり、ＴＦＴのオフリーク電流によって黒表示の際に素子が発
光することを防ぐことが出来る。
なお、本実施形態では、スイッチング用ＴＦＴ１５５および保持用ＴＦＴ１５６はそれ
ぞれ、第１のゲート信号線１０２と第２のゲート信号線１０３によってＯＮ、ＯＦＦが制
御されているが、信号書き込みが完了した後、直ちにＥＬ素子が発光する場合は、同時に
ＯＮ、ＯＦＦの制御が行われても良い。よって、スイッチング用ＴＦＴ１５５と、保持用
ＴＦＴ１５６の極性が同じである場合には、互いのゲート電極を同一のゲート信号線に接
続して制御することにより、ゲート信号線の本数を減らすことも出来る。
なおここでは、駆動用ＴＦＴ１０７と変換・駆動用ＴＦＴ１０８とが駆動する負荷とし
て、ＥＬ素子１１０を用い、発光装置の画素への適用を前提として説明したが、本発明の
用途はこれに限定されない。つまり、負荷としてダイオード、トランジスタ、容量、抵抗
等、またそれらを組み合わせた回路を負荷として駆動することが可能である。これは、他
の実施形態、実施例についても同様である。
[実施の形態２]
図２８(Ａ)に、本発明の第２の形態について示す。図２８(Ａ)の画素は、ソース信号線
２８０１、第１および第２のゲート信号線２８０２、２８０３、電流供給線２８０４、第
１のスイッチ素子２８０５、第２のスイッチ素子２８０６、駆動用ＴＦＴ２８０７、変換
・駆動用ＴＦＴ２８０８、保持容量２８０９、ＥＬ素子２８１０とを有する。各ソース信
号線は、信号電流入力用電流源２８１１を有する。
なお、保持容量２８０９は、配線、活性層、ゲート材料等とその間の絶縁層とによって
容量素子として形成しても良いし、トランジスタのゲート容量を用いて省略しても良い。
つまり、必要な期間、変換・駆動用ＴＦＴ２８０８のゲート・ソース間電圧を保持出来る
だけの能力があれば良い。
第１のスイッチ素子２８０５は、第１のゲート信号線２８０２によって制御される。そ
の第１の電極はソース信号線２８０１に接続され、第２の電極は変換・駆動用ＴＦＴ２８
０８の第１の電極と、駆動用ＴＦＴ２８０７の第１の電極とに接続されている。第２のス
イッチ素子２８０６は、第２のゲート信号線２８０３によって制御される。その第１の電
極はソース信号線２８０１に接続され、第２の電極は変換・駆動用ＴＦＴ２８０８のゲー
ト電極と、駆動用ＴＦＴ２８０７のゲート電極とに接続されている。駆動用ＴＦＴ２８０
７の第２の電極は、電流供給線２８０４に接続され、変換・駆動用ＴＦＴ２８０８の第２
の電極は、ＥＬ素子２８１０の一方の電極に接続されている。保持容量２８０９は、変換
・駆動用ＴＦＴ２８０８のゲート電極と第２の電極との間に接続され、変換・駆動用ＴＦ
Ｔ２８０８のゲート・ソース間電圧を保持する。電流供給線２８０４およびＥＬ素子２８
１０の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
なお、保持容量２８０９は、変換・駆動用ＴＦＴ２８０８のゲート・ソース間に接続さ
れていることが望ましい。
第１、第２のスイッチ素子は、他のＴＦＴと同様の構成を有するＴＦＴを用いて形成す
れば良い。第１のスイッチ素子２８０５、第２のスイッチ素子２８０６をそれぞれ、スイ
ッチング用ＴＦＴ２８５５、保持用ＴＦＴ２８５６として形成する例を図２８(Ｂ)に示す
。ここで、スイッチング用ＴＦＴ２８５５、保持用ＴＦＴ２８５６に関しては、ＯＮ、Ｏ
ＦＦによって導通、非導通を選択するスイッチとしてのみ働くので、ここではその極性を
問わない。
図２９を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各
部を示す図番は、図２８(Ａ)に準ずる。図２９(Ａ)〜(Ｃ)はそれぞれ、信号入力時、信号
入力完了時、および発光時における電流の経路を模式的に示したものである。図２９(Ｄ)
は、信号電流の書き込み時における各経路を流れる電流の関係を、図２９(Ｅ)は、同じく
信号電流の書き込み時に、保持容量に蓄積される電圧、つまり変換・駆動用ＴＦＴ２８０
８のゲート・ソース間電圧について示している。
まず、第１のゲート信号線２８０２および第２のゲート信号線２８０３にパルスが入力
され、スイッチング用ＴＦＴ２８５５と保持用ＴＦＴ２８５６がＯＮする。このとき、ソ
ース信号線２８０１には、信号電流が入力されており、これをＩdataとする。
ソース信号線２８０１には、電流Ｉdataが流れている。今、画素内には、図２９(Ａ)に
示すような電流経路があり、Ｉdataはこの経路を通って、Ｉ1とＩ2とに分かれる。これら
の関係を図２９(Ｄ)に示している。なお、Ｉdata＝Ｉ1＋Ｉ2である。またこのとき、駆動
用ＴＦＴ２８０７に関しては、スイッチング用ＴＦＴ２８５５および保持用ＴＦＴ２８５
６がＯＮしているので、ゲート電極の電位と第２の電極の電位が等しくなる。つまりゲー
ト・ソース間電圧が０であるため、駆動用ＴＦＴ２８０７は自らＯＦＦしている。仮に、
この状態で駆動用ＴＦＴ２８０７がＯＮしていると、ＥＬ素子２８１０に電流が流れるた
め、正確に電流ＩDataの設定が出来なくなる。
スイッチング用ＴＦＴ２８５５がＯＮした瞬間には、まだ保持容量２８０９には電荷が
蓄積されていないため、変換・駆動用ＴＦＴ２８０８はＯＦＦしている。よって、Ｉ2＝
０となり、Ｉdata＝Ｉ1となる。つまりここでは、容量２８０９に電荷が蓄積するため、
その分の電流が生じている。
その後、徐々に保持容量２８０９に電荷が蓄積され、両電極間に電位差が生じ始める。
両電極の電位差がＶｔｈ、すなわち変換・駆動用ＴＦＴ２８０８のしきい値に到達する(
図２９(Ｅ) Ａ点)と、変換・駆動用ＴＦＴ２８０８がＯＮして、Ｉ2が生ずる。先に述べ
たように、Ｉdata＝Ｉ1＋Ｉ2であるので、Ｉ1は次第に減少するが、保持容量２８０９へ
の電荷の蓄積が完了するまでは０にはならず、依然電流が生じている。
保持容量２８０９においては、その両電極間の電位差、つまり変換・駆動用ＴＦＴ２８
０８のゲート・ソース間電圧が所望の電圧、つまり変換・駆動用ＴＦＴ２８０８がＩdata
を流すだけの電圧(ＶＧＳ)になるまで電荷が蓄積される。やがて電荷の蓄積が終了する(
図２９(Ｅ) Ｂ点)と、電流Ｉ1は流れなくなり、かつ変換・駆動用ＴＦＴ２８０８はその
ときのＶＧＳに見合った電流が流れ、Ｉdata＝Ｉ2となる(図２９(Ｂ))。次いで、第２の
ゲート信号線２８０３の選択が終了し、保持用ＴＦＴ２８５６がＯＦＦする。その後、第
１のゲート信号線２８０２の選択が終了し、スイッチング用ＴＦＴ２８５５がＯＦＦして
、信号の書き込み動作が完了する。
続いて、発光動作に移る。第１のゲート信号線２８０２の選択が終了すると、スイッチ
ング用ＴＦＴ２８５５がＯＦＦする。すると、ソース信号線２８０１→スイッチング用Ｔ
ＦＴ２８５５→変換・駆動用ＴＦＴ２８０８→ＥＬ素子２８１０の電流パスが遮断される
ため、今まで変換・駆動用ＴＦＴ２８０８にＩdataを流すために保持容量２８０９に蓄積
されていた電荷の一部が、駆動用ＴＦＴ２８０７のゲート電極へと移動する。これによっ
て、駆動用ＴＦＴ２８０７が自動的にＯＮする。よって、図２９(Ｃ)に示すように、電流
供給線２８０４→駆動用ＴＦＴ２８０７→変換・駆動用ＴＦＴ２８０８→ＥＬ素子２８１
０という電流パスが生じ、発光電流ＩELが流れる。よってＥＬ素子２８１０が発光する。
このとき、駆動用ＴＦＴ２８０７のゲート電極と変換・駆動用ＴＦＴ２８０８のゲート
電極とは接続されているため、この２つのＴＦＴはマルチゲート型ＴＦＴとして機能する
ことになる。一般に、ＴＦＴにおいてはゲート長Ｌが大きくなると、ドレイン電流は小さ
くなる。この場合、信号電流の書き込み動作においては、信号電流は最終的に変換・駆動
用ＴＦＴ２８０８のみを流れていたのに対し、発光時には、発光電流は駆動用ＴＦＴ２８
０７および変換・駆動用ＴＦＴ２８０８を流れている。よって、発光時の方がゲート電極
の本数が多いことになり、結果としてゲート長Ｌが大きくなっていることから、電流の大
きさはＩdata＞ＩELとなる。
なお、駆動用ＴＦＴ２８０７のチャネル幅Ｗと、変換・駆動用ＴＦＴ２８０８のチャネ
ル幅Ｗとは、同じ大きさとしても良いし、異なっていても良い。ゲート長Ｌに関しても同
様である。
以上の手順により、信号電流の書き込みから発光までを行う。本発明によると、ＥＬ素
子を低階調で発光させたい場合の信号書き込み時にも、発光電流ＩELよりも大きな信号電
流Ｉdataを用いて書き込みを行うことが出来る。さらに、ＥＬ素子が負荷となっていても
、十分に大きな電流での書き込みを行うことにより、書き込み時間の短縮が可能となる。
また、発光時に、駆動用ＴＦＴ２８０７と変換・駆動用ＴＦＴ２８０８とがマルチゲー
ト型ＴＦＴとして動作するため、これらのＴＦＴは同極性とすることが望ましい。さらに
、図２９の方向に電流が流れる場合には、その極性をＮチャネル型とするのが望ましい。
また、実施形態１で説明したように、ＥＬ素子に流れる電流の向きが逆になる場合にも
容易に構成が変形出来る。この場合の構成を図３７(Ａ)に示す。ここでは、変換・駆動用
ＴＦＴと駆動用ＴＦＴの極性は、図２９と逆の極性としている。信号電流書き込み時、発
光時の電流経路は、図３７(Ｂ)(Ｃ)に示すとおりである。その他、以後の実施例において
も同様の変形が可能であるので、以降は説明を省略する。
さらに、変換・駆動用ＴＦＴ２８０８は、信号の書き込み時においても、発光時におい
ても用いられている。つまり、信号の書き込みと発光で、一部共通のＴＦＴを用いている
ことによって、ＴＦＴの特性ばらつきが、信号の書き込み動作や発光に影響しにくくなっ
ている。
また、図２９(Ｂ)→(Ｃ)の状態に移る際、すなわち発光動作に移る瞬間に、保持容量２
８０９に蓄積された電荷の一部は、駆動用ＴＦＴ２８０７のゲート電極に移動する。その
ため、実際に保持容量２８０９に保持されたＴＦＴ２８０８のゲート・ソース間電圧は、
書き込み時の所望の値よりも、発光時にはわずかに小さくなっている。よって、ＴＦＴ２
８０７、２８０８の特性ばらつきが生じた場合にも、ＴＦＴのゲート・ソース間電圧は、
わずかながら流れにくい方向にいくことになり、ＴＦＴのオフリーク電流によって黒表示
の際に素子が発光することを防ぐことが出来る。
なお、本実施形態では、スイッチング用ＴＦＴ２８５５および保持用ＴＦＴ２８５６は
それぞれ、第１のゲート信号線２８０２と第２のゲート信号線２８０３によってＯＮ、Ｏ
ＦＦが制御されているが、信号書き込みが完了した後、直ちにＥＬ素子が発光する場合は
、同時にＯＮ、ＯＦＦの制御が行われても良い。よって、スイッチング用ＴＦＴ２８５５
と、保持用ＴＦＴ２８５６の極性が同じである場合には、互いのゲート電極を同一のゲー
ト信号線に接続して制御することにより、ゲート信号線の本数を減らすことも出来る。
前出の表１に、本発明の第１の形態および第２の形態にて示した構成を加え、比較した
ものを表２に示す。
Figure 2010055121
また、本発明の主旨は、信号電流の入力を受けて、任意のタイミングでこの電流の保持
を行い、出力するというサンプル・ホールド動作において、電流経路となるＴＦＴをマル
チゲート化して用いる点にある。本明細書においては、代表的にはＥＬ素子を用いた発光
装置の画素における実施形態を挙げてきたが、特に用途はこれに限られず、振幅変換回路
等をはじめとしたアナログ回路に適用しても有効である。
以下に、本発明の実施例について記載する。
[実施例１]
本実施例においては、映像信号にアナログ映像信号を用いて表示を行う半導体装置の構
成について説明する。図３(Ａ)に、半導体装置の構成例を示す。基板３０１上に、複数の
画素がマトリクス状に配置された画素部３０２を有し、画素部周辺には、ソース信号線駆
動回路３０３および、第１、第２のゲート信号線駆動回路３０４、３０５を有している。
図３(Ａ)においては、２組のゲート信号線駆動回路を用いているが、実施形態の項で説明
したように、画素の駆動に複数のゲート信号線の選択を必要としない場合には、いずれか
一方のみの配置でも良い。また、ゲート信号線の両端に対称配置し、両側からゲート信号
線を駆動する構成としても良い。
ソース信号線駆動回路３０３、第１のゲート信号線駆動回路３０４、および第２のゲー
ト信号線駆動回路３０５に入力される信号は、フレキシブルプリント基板(Flexible Prin
t Circuit：ＦＰＣ)３０６を介して外部より供給される。
図３(Ｂ)に、ソース信号線駆動回路の構成例を示す。これは、映像信号にアナログ映像
信号を用いて表示を行うためのソース信号線駆動回路であり、シフトレジスタ３１１、バ
ッファ３１２、サンプリング回路３１３、電流変換回路３１４を有している。特に図示し
ていないが、必要に応じてレベルシフタ等を追加しても良い。
ソース信号線駆動回路の動作について説明する。図８に、より詳細な構成を示したので
、そちらを参照する。
シフトレジスタ８０１は、フリップフロップ回路(ＦＦ)等を複数段用いてなり、クロッ
ク信号(Ｓ−ＣＬＫ)、クロック反転信号(Ｓ−ＣＬＫｂ)、スタートパルス(Ｓ−ＳＰ)が入
力される。これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
シフトレジスタ８０１より出力されたサンプリングパルスは、バッファ８０２等を通っ
て増幅された後、サンプリング回路へと入力される。サンプリング回路８０３は、サンプ
リングスイッチ(ＳＷ)を複数段用いてなり、サンプリングパルスが入力されるタイミング
に従って、ある列で映像信号のサンプリングを行う。具体的には、サンプリングスイッチ
にサンプリングパルスが入力されると、サンプリングスイッチがＯＮし、そのときに映像
信号が有する電位が、サンプリングスイッチを介して電流変換回路８０４に入力される。
電流変換回路８０４は、電流設定回路８１０を複数段用いてなり、サンプリングされた
映像信号に従って、ソース信号線(Ｓi：１≦ｉ≦ｎ)に所定の電流を出力する。電流設定
回路８１０の動作について、図１０を用いて以下に説明する。
図１０は、サンプリング回路および電流変換回路についてその構成を示したものである
。サンプリング回路１００１の動作については上述の通りである。ここでは、サンプリン
グスイッチ１００２は、１個のＴＦＴを用いているが、Ｎチャネル型ＴＦＴとＰチャネル
型ＴＦＴとを用いて構成したアナログスイッチ等を用いても良い。
電流変換回路１００３は、電流出力回路１００４と、リセット回路１００５とを有し、
サンプリングされた電圧信号を、電流信号に変換する。電流出力回路１００４には、映像
信号が入力され、その電位に従って、所定の信号電流(Ｉdata)を出力する。図１０におい
ては、電流出力回路はオペアンプおよびＴＦＴを用いて構成されているが、特にこの構成
には限定しない。入力される信号の電位に従って、所定の信号電流を出力できるものであ
れば良い。
電流出力回路１００４から出力された信号電流は、リセット回路１００５に入力される
。リセット回路１００５は、アナログスイッチ１００６、１００７と、インバータ１００
８、電源１００９とを有する。
アナログスイッチ１００６、１００７は、ともにリセット信号(Ｒｅｓ．)と、インバー
タ１００８によって反転されたリセット信号とを用いて制御され、一方がＯＮのとき、他
方はＯＦＦといった動作をする。
通常の書き込みの際には、リセット信号は入力されておらず、従って、アナログスイッ
チ１００６がＯＮし、アナログスイッチ１００７はＯＦＦしている。このとき、ソース信
号線には、電流出力回路１００４から出力された信号電流が出力されていく。一方、リセ
ット信号が入力されると、アナログスイッチ１００６がＯＦＦし、アナログスイッチ１０
０７がＯＮする。このとき、ソース信号線の電位は、電源１００９で与えられる電位が印
加され、ソース信号線がリセットされる。なお、このリセット動作は、水平帰線期間等で
行われる。なお、この電源１００９の与える電位は、画素部における電流供給線にほぼ等
しい電位であることが望ましい。すなわち、ソース信号線がリセットされた時、ソース信
号線に流れる電流を０と出来ることが望ましい。
図３(Ｃ)に、ゲート信号線駆動回路の構成例を示す。シフトレジスタ３２１、バッファ
３２２を有する。回路の動作はソース信号線駆動回路と同様であり、クロック信号とスタ
ートパルスに従って、シフトレジスタ３２１は順次パルスを出力する。その後、バッファ
３２２で増幅された後、ゲート信号線に入力されて、１行づつ選択状態としていく。選択
されたゲート信号線によって制御される画素列に、順にソース信号線から信号電流が画素
に書き込まれる。
なお、ここではシフトレジスタの一例として、フリップフロップを複数段用いてなるも
のを図示したが、デコーダ等によって、信号線を選択出来るような構成としていても良い
。
[実施例２]
本実施例においては、映像信号にデジタル映像信号を用いて表示を行う半導体装置の構
成について説明する。図４(Ａ)に、半導体装置の構成例を示す。基板４０１上に、複数の
画素がマトリクス状に配置された画素部４０２を有し、画素部周辺には、ソース信号線駆
動回路４０３および、第１、第２のゲート信号線駆動回路４０４、４０５を有している。
図４(Ａ)においては、２組のゲート信号線駆動回路を用いているが、実施形態の項で説明
したように、画素の駆動に複数のゲート信号線の選択を必要としない場合には、いずれか
一方のみの配置でも良い。また、ゲート信号線の両端に対称配置し、両側からゲート信号
線を駆動する構成としても良い。
ソース信号線駆動回路４０３、第１のゲート信号線駆動回路４０４、および第２のゲー
ト信号線駆動回路４０５に入力される信号は、フレキシブルプリント基板(Flexible Prin
t Circuit：ＦＰＣ)４０６を介して外部より供給される。
図４(Ｂ)に、ソース信号線駆動回路の構成例を示す。これは、映像信号にデジタル映像
信号を用いて表示を行うためのソース信号線駆動回路であり、シフトレジスタ４１１、第
１のラッチ回路４１２、第２のラッチ回路４１３、定電流回路４１４を有している。特に
図示していないが、必要に応じてレベルシフタ等を追加しても良い。
ゲート信号線駆動回路４０４、４０５については、実施例１にて示したものと同様で良
いので、ここでは図示および説明を省略する。
ソース信号線駆動回路の動作について説明する。図９に、より詳細な構成を示したので
、そちらを参照する。
シフトレジスタ９０１は、フリップフロップ回路(ＦＦ)等を複数段用いてなり、クロッ
ク信号(Ｓ−ＣＬＫ)、クロック反転信号(Ｓ−ＣＬＫｂ)、スタートパルス(Ｓ−ＳＰ)が入
力される。これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
シフトレジスタ９０１より出力されたサンプリングパルスは、第１のラッチ回路９０２
に入力される。第１のラッチ回路９０２には、デジタル映像信号が入力されており、サン
プリングパルスが入力されるタイミングに従って、各段でデジタル映像信号を保持してい
く。
第１のラッチ回路９０２において、最終段までデジタル映像信号の保持が完了すると、
水平帰線期間中に、第２のラッチ回路９０３にラッチパルス(Ｌａｔｃｈ Ｐｕｌｓｅ)が
入力され、第１のラッチ回路９０２に保持されていたデジタル映像信号は、一斉に第２の
ラッチ回路９０３に転送される。その後、第２のラッチ回路９０３に保持されたデジタル
映像信号は、１行分が同時に、定電流回路９０４へと入力される。
第２のラッチ回路９０３に保持されたデジタル映像信号が定電流回路９０４に入力され
ている間、シフトレジスタ９０１においては再びサンプリングパルスが出力される。以後
、この動作を繰り返し、１フレーム分の映像信号の処理を行う。
図１１は、定電流回路についてその構成を示したものである。定電流回路は、電流設定
回路１１０１を複数段用いてなる。各段に設けられた電流設定回路１１０１は、第２のラ
ッチ回路から入力されてくるデジタル映像信号が有する１または０の情報によって、ソー
ス信号線に所定の信号電流(Ｉdata)を出力する。
電流設定回路１１０１は、信号電流を供給する定電流源１１０２、アナログスイッチ１
１０３〜１１０６、インバータ１１０７、１１０８および電源１１０９を有する。図１１
においては、定電流源１１０２はオペアンプおよびＴＦＴを用いて構成されているが、特
にこの構成には限定しない。
第２のラッチ回路９０３から出力されてくるデジタル映像信号によって、アナログスイ
ッチ１１０３〜１１０６のＯＮ、ＯＦＦが制御される。アナログスイッチ１１０３と１１
０４とは、互いに排他的に動作し、一方がＯＮのとき、他方がＯＦＦとなる。同様に、ア
ナログスイッチ１１０５と１１０６もまた、排他的に動作する。
第２のラッチ回路９０３に保持されたデジタル映像信号が１、すなわちここではＨレベ
ルのとき、アナログスイッチ１１０３、１１０５がＯＮし、アナログスイッチ１１０４、
１１０６はＯＦＦする。よって、定電流源１１０２より、所定の信号電流が、アナログス
イッチ１１０３、１１０５を介してソース信号線に出力される。
一方、第２のラッチ回路９０３に保持されたデジタル映像信号が０、すなわちここでは
Ｌレベルのとき、アナログスイッチ１１０４、１１０６がＯＮし、アナログスイッチ１１
０３、１１０５はＯＦＦする。よって、定電流源１１０２より出力される信号電流は、ソ
ース信号線には出力されず、アナログスイッチ１１０４を介してグラウンド側に落とされ
る。一方、電源１１０９の電位が、アナログスイッチ１１０６を介してソース信号線に与
えられる。なお、この電源１１０９の電位は、画素部における電流供給線にほぼ等しい電
位であることが望ましい。すなわち、デジタル映像信号がＬレベルの時、ソース信号線に
流れる電流を０と出来ることが望ましい。
前記の動作が、１水平期間内に、全段にわたって同時に行われる。よって、全てのソー
ス信号線に出力される信号電流の値が決定する。
なお、電流設定回路においては、スイッチとしてアナログスイッチを用いていたが、ト
ランスミッションゲート等、他の型式のものを用いても良い。また、実施例１においても
述べたとおり、シフトレジスタの代わりにデコーダ等を用いて、信号線を選択出来るよう
な構成としていても良い。
[実施例３]
実施例２に示した、デジタル映像信号を用いた表示装置においては、表示は白、黒の２
階調となる。本実施例においては、同様にデジタル映像信号を用いて多階調を表示するた
めの駆動回路について説明する。
図１２は、３ビットデジタル階調表示を行うためのソース信号線駆動回路の構成例を示
している。動作に関しては、実施例２に示した１ビットのものと同様、シフトレジスタ１
２０１、第１のラッチ回路１２０２、第２のラッチ回路１２０３、定電流回路１２０４を
有する。定電流回路１２０４は、実施例２と同様、電流設定回路１２１０を複数段用いて
なる。
３ビットのデジタル映像信号は、ビット毎に入力され(Ｄｉｇｉｔａｌ Ｄａｔａ １
〜３)、第１のラッチ回路１２０２、第２のラッチ回路１２０３は、３ビット分並列に配
置され、シフトレジスタから出力されるサンプリングパルスによって、３ビット分のデジ
タル映像信号が同時に保持動作を行う。第２のラッチ回路１２０３に保持された３ビット
デジタル映像信号は、定電流回路１２０４へと入力される。
図１３は、本実施例の定電流回路を構成する電流設定回路の構成例を示している。電流
設定回路１３００は、ＴＦＴ１３０１〜１３０３、アナログスイッチ１３０４、１３０５
、インバータ１３０６、１３０７、ＮＯＲ回路１３０８、電源１３０９、１３１０を有す
る。
３ビットデジタル映像信号はそれぞれ、ＴＦＴ１３０１〜１３０３のゲート電極と、Ｎ
ＯＲ回路１３０８に入力される。ＴＦＴ１３０１〜１３０３は、それぞれ異なるチャネル
幅Ｗを有し、それぞれのＯＮ電流が４：２：１となるようにしている。
ＴＦＴ１３０１〜１３０３のゲート電極に入力されるデジタル映像信号が１、すなわち
Ｈレベルのとき、そのＴＦＴがＯＮし、所定の電流がソース信号線に供給される。ソース
信号線に供給される電流は、ＴＦＴ１３０１〜１３０３を介して供給される電流の総和と
なり、各ＴＦＴのＯＮ電流は、前述の通り４：２：１となっているので、２3、すなわち
８段階で電流の大きさを制御出来る。
ＴＦＴ１３０１〜１３０３のゲート電極に入力されるデジタル映像信号がいずれも０、
すなわちＬレベルのときは、ＴＦＴ１３０１〜１３０３は全てＯＦＦする。一方、ＮＯＲ
からＨレベルが出力され、アナログスイッチ１３０５がＯＮし、電源１３１０の電源電位
がソース信号線に与えられる。
また、水平帰線期間中に、リセット信号(Ｒｅｓ．)が入力されると、アナログスイッチ
１３０４がＯＮし、電源１３０９の電源電位がソース信号線に与えられる。
ここで、電源１３０９、１３１０の電位はそれぞれ、画素部の電流供給線と同電位とし
ておき、ソース信号線に電源電位が与えられた時、ソース信号線に流れる電流を０と出来
ることが望ましい。
以上のようにして、階調表示を行うことが出来る。なお、本実施例では３ビットデジタ
ル階調の場合を例に挙げたが、特にこれに限定するものではなく、さらに高階調の表示を
したい場合にも同様の方法での実施が可能である。
[実施例４]
図１に示した構成においては、保持ＴＦＴ１５６の第２の電極は、ソース信号線１０１
に接続されていた。この保持ＴＦＴ１５６は、図１４(Ａ)に示すように、スイッチング用
ＴＦＴ１４０１の出力電極、駆動用ＴＦＴ１４０３の入力電極に接続しても良い。
信号の書き込み、発光動作については図１４(Ｂ)〜(Ｄ)に示すが、Ｉ2の電流経路がや
や異なる以外は、同様の動作であるので、ここでは説明は省略する。
また、保持ＴＦＴ１４０２の接続を本実施例のようにすることで、デジタル映像信号を
用いて、時間階調方式によって駆動される半導体装置においては、この保持ＴＦＴ１４０
２を、リセット用ＴＦＴとして用いることが出来る。発光期間の終了後、保持ＴＦＴ１４
０２がＯＮすることにより、駆動用ＴＦＴ１４０３のゲート・ソース間電圧が０となって
ＯＦＦする。その結果、ＥＬ素子の発光が停止する。
なお、ここでは特に時間階調方式について詳細な説明は省略するが、２００１−５４２
６号、特願２０００−８６９６８号等に記載されている方法によれば良い。
この構成を、アクティブマトリクス型の表示装置に適用した例を図３４(Ａ)(Ｂ)に示す
。図３４(Ｂ)は、実際に素子、配線類をレイアウトした例であり、図３４(Ａ)は各素子の
位置関係を反映して表現した等価回路図である。図中の番号は、図１４に準ずる。
なお、図１４以外の構成でも同様の動作が可能である。要は、信号電流の入力時には図
３８(Ａ)のような経路が確立し、発光時には図３８(Ｂ)のような経路が確立していれば良
い。従って、スイッチ素子の位置等は前記経路に矛盾のないように配置すれば良いので、
図３８(Ｃ)のような接続も可能である。
[実施例５]
本実施例では、半導体装置の作製方法について示す。なお、ここでは代表的に、駆動回
路部を構成するＮチャネル型ＴＦＴおよびＰチャネル型ＴＦＴと、画素部に設けられるＴ
ＦＴを示す。なお画素を構成するＴＦＴの一部については特に図示しないが、本実施例の
作製方法に従って作製することが可能である。
まず、図２１(Ａ)に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラス
などに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガ
ラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン
膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ
4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００[nm](好ま
しくは５０〜１００[nm])形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化
シリコン膜５００２ｂを５０〜２００[nm](好ましくは１００〜１５０[nm])の厚さに積層
形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜
または２層以上積層させた構造として形成しても良い。
島状半導体層５００３〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法
や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５０
０３〜５００６の厚さは２５〜８０[nm](好ましくは３０〜６０[nm])の厚さで形成する。
結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム
(ＳｉＧｅ)合金などで形成すると良い。
レーザー結晶化法で結晶質半導体膜を作製する場合は、パルス発振型または連続発光型
のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを
用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し、半
導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数３００[Hz]とし、レーザーエネル
ギー密度を１００〜４００[mJ/cm2](代表的には２００〜３００[mJ/cm2])とする。また、
ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００[k
Hz]とし、レーザーエネルギー密度を３００〜６００[mJ/cm2](代表的には３５０〜５００
[mJ/cm2])とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に
集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率
(オーバーラップ率)を５０〜９０[％]として行う。
なお、レーザーは連続発振またはパルス発振の気体レーザーもしくは固体レーザーを用
いることができる。気体レーザーとして、エキシマレーザー、Ａｒレーザ、Ｋｒレーザな
どがあり、固体レーザーとして、ＹＡＧレーザー、ＹＶＯ4レーザ、ＹＬＦレーザー、Ｙ
ＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サフ
ァイアレーザなどが挙げられる。固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ
、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結
晶を使ったレーザー等も使用可能である。当該レーザーの基本波はドーピングする材料に
よって異なり、１[μm]前後の基本波を有するレーザー光が得られる。基本波に対する高
調波は、非線形光学素子を用いることで得ることができる。
非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体
レーザーを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には
、Ｎｄ:ＹＶＯ4レーザー(基本波１０６４[nm])の第２高調波(５３２[nm])や第３高調波(
３５５[nm])を適用するのが望ましい。具体的には、出力１０Ｗの連続発振のＹＶＯ4レー
ザから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の
中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好
ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理
体に照射する。このときのエネルギー密度は０．０１〜１００[MW/cm2]程度(好ましくは
０．１〜１０[MW/cm2])が必要である。そして、１０〜２０００[cm/s]程度の速度でレー
ザー光に対して相対的に半導体膜を移動させて照射する。
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲ
ート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[n
m]としてシリコンを含む絶縁膜で形成する。本実施例では、１２０[nm]の厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定され
るものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例
えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ(Tetraethyl Orth
osilicate)とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高
周波(１３．５６[MHz])、電力密度０．５〜０．８[W/cm2]で放電させて形成することが出
来る。このようにして作製される酸化シリコン膜は、その後４００〜５００[℃]の熱アニ
ールによりゲート絶縁膜として良好な特性を得ることが出来る。
そして、ゲート絶縁膜５００７上にゲート電極(ゲート)を形成するための第１の導電膜
５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８を
Ｔａで５０〜１００[nm]の厚さに形成し、第２の導電膜５００９をＷで１００〜３００[n
m]の厚さに形成する。
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。
この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を
防止することが出来る。また、α相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電
極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０[μΩcm]程度でありゲート
電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構
造をもつ窒化タンタルを１０〜５０[nm]程度の厚さでＴａの下地に形成しておくとα相の
Ｔａ膜を容易に得ることが出来る。
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フ
ッ化タングステン(ＷＦ6)を用いる熱ＣＶＤ法で形成することも出来る。いずれにしても
ゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μ
Ωcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図るこ
とが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化す
る。このことより、スパッタ法による場合、純度９９．９９９９または９９．９９[％]の
Ｗターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮し
てＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することが出来る。
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとした
が、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素
、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングしたポリシリコン膜に代表される半導体膜を用いてもよ
い。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜５００
８を窒化タンタル(ＴａＮ)で形成し、第２の導電膜５００９をＷとする組み合わせ、第１
の導電膜５００８を窒化タンタル(ＴａＮ)で形成し、第２の導電膜５００９をＡｌとする
組み合わせ、第１の導電膜５００８を窒化タンタル(ＴａＮ)で形成し、第２の導電膜５０
０９をＣｕとする組み合わせが挙げられる。
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１の
エッチング処理を行う。本実施例ではＩＣＰ(Inductively Coupled Plasma：誘導結合型
プラズマ)エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Pa]の圧
力でコイル型の電極に５００[W]のＲＦ(１３．５６[MHz])電力を投入してプラズマを生成
して行う。基板側(試料ステージ)にも１００[W]のＲＦ(１３．５６[MHz])電力を投入し、
実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴ
ａ膜とも同程度にエッチングされる。
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより
、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテ
ーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加
させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４(代表的には３)である
ので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０[n
m]程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電
層と第２の導電層から成る第１の形状の導電層５０１１〜５０１６(第１の導電層５０１
１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ)を形成する。このとき、ゲー
ト絶縁膜５００７においては、第１の形状の導電層５０１１〜５０１６で覆われない領域
は２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。(図２１(Ｂ))
そして、第１のドーピング処理を行いＮ型を付与する不純物元素を添加する。ドーピン
グの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件は
ドーズ量を１×１０13〜５×１０14[atoms/cm2]とし、加速電圧を６０〜１００[keV]とし
て行う。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン(Ｐ)また
は砒素(Ａｓ)を用いるが、ここではリン(Ｐ)を用いる。この場合、導電層５０１１〜５０
１４がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域
５０１７〜５０２４が形成される。第１の不純物領域５０１７〜５０２４には１×１０20
〜１×１０21[atoms/cm3]の濃度範囲でＮ型を付与する不純物元素を添加する。(図２１(
Ｂ))
次に、図２１(Ｃ)に示すように、レジストマスクは除去しないまま、第２のエッチング
処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチング
する。この時、第２のエッチング処理により第２の形状の導電層５０２６〜５０３１(第
１の導電層５０２６ａ〜５０３１ａと第２の導電層５０２６ｂ〜５０３１ｂ)を形成する
。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２６〜５０３１
で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成され
る。
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカル
またはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と
塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5
、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴ
ａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2
が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フ
ッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相
対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、
Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しな
いためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング
速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが
可能となる。
そして、図２２(Ａ)に示すように第２のドーピング処理を行う。この場合、第１のドー
ピング処理よりもドーズ量を下げて高い加速電圧の条件としてＮ型を付与する不純物元素
をドーピングする。例えば、加速電圧を７０〜１２０[keV]とし、１×１０13[atoms/cm2]
のドーズ量で行い、図２１(Ｂ)で島状半導体層に形成された第１の不純物領域の内側に新
たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２６〜５０２９を不
純物元素に対するマスクとして用い、第１の導電層５０２６ａ〜５０２９ａの下側の領域
にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域５０３
２〜５０３５が形成される。この第３の不純物領域５０３２〜５０３５に添加されたリン
(Ｐ)の濃度は、第１の導電層５０２６ａ〜５０２９ａのテーパー部の膜厚に従って緩やか
な濃度勾配を有している。なお、第１の導電層５０２６ａ〜５０２９ａのテーパー部と重
なる半導体層において、第１の導電層５０２６ａ〜５０２９ａのテーパー部の端部から内
側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
図２２(Ｂ)に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ6を用
い、反応性イオンエッチング法(ＲＩＥ法)を用いて行う。第３のエッチング処理により、
第１の導電層５０２６ａ〜５０３１ａのテーパー部を部分的にエッチングして、第１の導
電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状
の導電層５０３７〜５０４２(第１の導電層５０３７ａ〜５０４２ａと第２の導電層５０
３７ｂ〜５０４２ｂ)を形成する。このとき、ゲート絶縁膜５００７においては、第３の
形状の導電層５０３７〜５０４２で覆われない領域はさらに２０〜５０[nm]程度エッチン
グされ薄くなった領域が形成される。
第３のエッチング処理によって、第３の不純物領域５０３２〜５０３５においては、第
１の導電層５０３７ａ〜５０４０ａと重なる第３の不純物領域５０３２ａ〜５０３５ａと
、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０３２ｂ〜５０３５
ｂとが形成される。
そして、図２２(Ｃ)に示すように、Ｐチャネル型ＴＦＴを形成する島状半導体層５００
４、５００６に第1の導電型とは逆の導電型の第４の不純物領域５０４３〜５０５４を形
成する。第３の形状の導電層５０３８ｂ、５０４０ｂを不純物元素に対するマスクとして
用い、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴを形成する島
状半導体層５００３、５００５および配線部５０４１、５０４２はレジストマスク５２０
０で全面を被覆しておく。不純物領域５０４３〜５０５４にはそれぞれ異なる濃度でリン
が添加されているが、ジボラン(Ｂ2Ｈ6)を用いたイオンドープ法で形成し、そのいずれの
領域においても不純物濃度が２×１０20〜２×１０21[atoms/cm3]となるようにする。
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と
重なる第３の形状の導電層５０３７〜５０４０がゲート電極として機能する。また、５０
４２は島状の第１走査線として機能する。５０４１は島状の第３走査線と第３の形状の導
電層５０４０を接続する配線として機能する。
レジストマスク５２００を除去した後、導電型の制御を目的として、それぞれの島状半
導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール
炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法(ＲＴＡ法)を適用することが出来る。熱アニール法では酸素濃度が１[ppm]
以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５
００〜６００[℃]で行うものであり、本実施例では５００[℃]で４時間の熱処理を行う。
ただし、第３の形状の導電層５０３７〜５０４２に用いた配線材料が熱に弱い場合には、
配線等を保護するため層間絶縁膜(シリコンを主成分とする)を形成した後で活性化を行う
ことが好ましい。レーザーアニール法を用いる場合、結晶化の際に用いたレーザーを使用
することが可能である。活性化の場合は、移動速度は結晶化と同じにし、０．０１〜１０
０[MW/cm2]程度(好ましくは０．０１〜１０[MW/cm2])のエネルギー密度が必要となる。
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜４５０[℃]で１〜１２時間
の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水
素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として
、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
次いで、図２３(Ａ)に示すように、第１の層間絶縁膜５０５５を酸化窒化シリコン膜か
ら１００〜２００[nm]の厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶
縁膜５０５６を形成した後、第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、お
よびゲート絶縁膜５００７に対してコンタクトホールを形成し、配線５０５７、電流供給
線５０５８、接続配線５０５９をパターニング形成した後、接続配線５０６２に接する画
素電極５０６４をパターニング形成する。
第２の層間絶縁膜５０５６としては、有機樹脂を材料とする膜を用い、その有機樹脂と
してはポリイミド、ポリアミド、アクリル、ＢＣＢ(ベンゾシクロブテン)等を使用するこ
とが出来る。特に、第２の層間絶縁膜５０５６は平坦化の意味合いが強いので、平坦性に
優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化
しうる膜厚でアクリル膜を形成する。好ましくは１〜５[μm](さらに好ましくは２〜４[
μm])とすれば良い。
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、Ｎ型
の不純物領域５０１７、５０１８、５０２１、５０２２またはＰ型の不純物領域５０４３
、５０４８、５０４９、５０５４に達するコンタクトホール、配線５０４２に達するコン
タクトホール（図示せず）、電源供給線に達するコンタクトホール(図示せず)、およびゲ
ート電極に達するコンタクトホール(図示せず)をそれぞれ形成する。
また、配線(接続配線、信号線を含む)５０５７〜５０６２として、Ｔｉ膜を１００[nm]
、Ｔｉを含むアルミニウム膜を３００[nm]、Ｔｉ膜１５０[nm]をスパッタ法で連続形成し
た３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を
用いても良い。
また、本実施例では、画素電極５０６４としてＩＴＯ膜を１１０[nm]の厚さに形成し、
パターニングを行った。画素電極５０６４を接続配線５０６２と接して重なるように配置
することでコンタクトを取っている。また、酸化インジウムに２〜２０[％]の酸化亜鉛(
ＺｎＯ)を混合した透明導電膜を用いても良い。この画素電極５０６４が発光素子の陽極
となる。(図２３(Ａ))
次に、図２３(Ｂ)に示すように、珪素を含む絶縁膜(本実施例では酸化珪素膜)を５００
[nm]の厚さに形成し、画素電極５０６４に対応する位置に開口部を形成して、バンクとし
て機能する第３の層間絶縁膜５０６５を形成する。開口部を形成する際、ウエットエッチ
ング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十
分になだらかでないと段差に起因する有機発光層の劣化が顕著な問題となってしまうため
、注意が必要である。
次に、有機発光層５０６６および陰極(ＭｇＡｇ電極)５０６７を、真空蒸着法を用いて
大気解放しないで連続形成する。なお、有機発光層５０６６の膜厚は８０〜２００[nm](
典型的には１００〜１２０[nm])、陰極５０６７の厚さは１８０〜３００[nm](典型的には
２００〜２５０[nm])とすれば良い。
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に
対して順次、有機発光層を形成する。但し、有機発光層は溶液に対する耐性に乏しいため
フォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマ
スクを用いて所望の画素以外を隠し、必要箇所だけ選択的に有機発光層を形成するのが好
ましい。
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて
赤色発光の有機発光層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠す
マスクをセットし、そのマスクを用いて緑色発光の有機発光層を選択的に形成する。次い
で、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青
色発光の有機発光層を選択的に形成する。なお、ここでは全て異なるマスクを用いるよう
に記載しているが、同じマスクを使いまわしても構わない。
ここではＲＧＢに対応した３種類の発光素子を形成する方式を用いたが、白色発光の発
光素子とカラーフィルタを組み合わせた方式、青色または青緑発光の発光素子と蛍光体(
蛍光性の色変換層：ＣＣＭ)とを組み合わせた方式、陰極(対向電極)に透明電極を利用し
てＲＧＢに対応した発光素子を重ねる方式などを用いても良い。
なお、有機発光層５０６６としては公知の材料を用いることが出来る。公知の材料とし
ては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸
送層、発光層および電子注入層でなる４層構造を有機発光層とすれば良い。
次に、メタルマスクを用いて陰極５０６７を形成する。なお本実施例では陰極５０６７
としてＭｇＡｇを用いたが、本発明はこれに限定されない。陰極５０６７として他の公知
の材料を用いても良い。
最後に、窒化珪素膜でなるパッシベーション膜５０６８を３００[nm]の厚さに形成する
。パッシベーション膜５０６８を形成しておくことで、有機発光層５０６６を水分等から
保護することができ、発光素子の信頼性をさらに高めることが出来る。
こうして図２３(Ｂ)に示すような構造の半導体装置が完成する。
ところで、本実施例の半導体装置は、画素部だけでなく駆動回路部にも最適な構造のＴ
ＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶
化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによ
って、信号線駆動回路の駆動周波数を１０[MHz]以上にすることが可能である。
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有する
ＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のＮチャネル型ＴＦＴとして用いる。なお
、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動
におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。
本実施例の場合、Ｎチャネル型ＴＦＴの活性層は、ソース領域(ソース)、ドレイン領域
(ドレイン)、ゲート絶縁膜を間に挟んでゲート電極と重なるオーバーラップＬＤＤ領域(
ＬOV領域)、ゲート絶縁膜を間に挟んでゲート電極と重ならないオフセットＬＤＤ領域(Ｌ
OFF領域)およびチャネル形成領域を含む。
また、ＣＭＯＳ回路のＰチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気
にならないので、特にＬＤＤ領域を設けなくても良い。勿論、Ｎチャネル型ＴＦＴと同様
にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなＣＭＯＳ
回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなＣＭＯＳ回路が用いら
れる場合、ＣＭＯＳ回路を形成するＮチャネル型ＴＦＴは、チャネル形成領域の両サイド
にチャネル形成領域を挟む形でＬＤＤ領域を形成することが好ましい。このような例とし
ては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回
路において、オフ電流を極力低く抑える必要のあるＣＭＯＳ回路が用いられる場合、ＣＭ
ＯＳ回路を形成するＮチャネル型ＴＦＴは、ＬOV領域を有していることが好ましい。この
ような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙
げられる。
なお、実際には図２３(Ｂ)の状態まで完成したら、さらに外気に曝されないように、気
密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィル
ム等)や透光性のシーリング材でパッケージング(封入)することが好ましい。その際、シ
ーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配
置したりすると発光素子の信頼性が向上する。
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は
回路から引き回された端子と外部信号端子とを接続するためのＦＰＣを取り付けて製品と
して完成する。このような出荷出来る状態にまでした状態を本明細書中では半導体装置と
いう。
また、本実施例で示す工程に従えば、半導体装置の作製に必要なフォトマスクの数を抑
えることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄
与することが出来る。
[実施例６]
本実施例では、本発明を用いて半導体装置を作製した例について、図１５を用いて説明
する。
図１５（Ａ）は、ＴＦＴが形成された素子基板をシーリング材によって封止することに
よって形成された半導体装置の上面図であり、図１５(Ｂ)は、図１５(Ａ)のＡ−Ａ'にお
ける断面図、図１５(Ｃ)は図１５(Ａ)のＢ−Ｂ'における断面図である。
基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、第
１及び第２のゲート信号線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００
９が設けられている。また画素部４００２と、ソース信号線駆動回路４００３と、第１及
び第２のゲート信号線駆動回路４００４ａ、ｂとの上にシーリング材４００８が設けられ
ている。よって画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲ
ート信号線駆動回路４００４ａ、ｂとは、基板４００１とシール材４００９とシーリング
材４００８とによって、充填材４２１０で密封されている。
また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と
、第１及び第２のゲート信号線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している
。図１５(Ｂ)では代表的に、下地膜４０１０上に形成された、ソース信号線駆動回路４０
０３に含まれるＴＦＴ(但し、ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを図示
する)４２０１及び画素部４００２に含まれるＴＦＴ４２０２を図示した。
ＴＦＴ４２０１及び４２０２上には層間絶縁膜(平坦化膜)４３０１が形成され、その上
にＴＦＴ４２０２のドレインと電気的に接続する画素電極(陽極)４２０３が形成される。
画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜として
は、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化
亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガ
リウムを添加したものを用いても良い。
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素
電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の
上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料また
は無機発光材料を用いることができる。また、有機発光材料には低分子系(モノマー系)材
料と高分子系(ポリマー系)材料があるがどちらを用いても良い。
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。
また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入
層を自由に組み合わせて積層構造または単層構造とすれば良い。
有機発光層４２０４の上には遮光性を有する導電膜(代表的にはアルミニウム、銅もし
くは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極４２０
５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素
は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰
囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必
要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用い
ることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられて
いる。
以上のようにして、画素電極(陽極)４２０３、有機発光層４２０４及び陰極４２０５か
らなる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜４
３０２上に保護膜４２０９が形成されている。保護膜４２０９は、発光素子４３０３に酸
素や水分等が入り込むのを防ぐのに効果的である。
４００５ａは電源線に接続された引き回し配線であり、ＴＦＴ４２０２の入力電極に接
続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り
、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に
電気的に接続される。
シーリング材４００８としては、ガラス材、金属材(代表的にはステンレス材)、セラミ
ックス材、プラスチック材(プラスチックフィルムも含む)を用いることができる。プラス
チック材としては、ＦＲＰ(Fiberglass‐Reinforced‐Plastics)板、ＰＶＦ(ポリビニル
フルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂
フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラー
フィルムで挟んだ構造のシートを用いることもできる。
但し、発光素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透明物質を用いる。
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ(ポリビニルブチラル)またはＥＶＡ(
エチレンビニルアセテート)を用いることができる。本実施例では充填材として窒素を用
いた。
また充填材４２１０を吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着しうる
物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７
を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物
質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８に
よって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている
。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、
吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物
質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑制
できる。
図１５(Ｃ)に示すように、画素電極４２０３が形成されると同時に、引き回し配線４０
０５ａ上に接するように導電性膜４２０３ａが形成される。
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４
００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａと
ＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
[実施例７]
図２８(Ｂ)に示した構成では、保持用ＴＦＴ２８５６の第１の電極は、ソース信号線２
８０１に接続されていた。この保持用ＴＦＴ２８５６の接続を変更した例を図３０(Ａ)に
示す。ここでは、保持用ＴＦＴ３００６の第１の電極は、スイッチング用ＴＦＴ３００５
の第２の電極と、駆動用ＴＦＴ３００７の第１の電極とに接続されている。
信号電流の書き込み、および発光動作については図３０(Ｂ)〜(Ｄ)に示すが、Ｉ1の電
流経路がやや異なる以外は同様の動作であるので、ここでは説明を省略する。
また、保持用ＴＦＴ３００６の接続を本実施例のようにすることで、デジタル映像信号
を用いて、時間階調方式によって駆動される発光装置においては、この保持用ＴＦＴ３０
０６を、リセット用ＴＦＴとして用いることが出来る。発光期間の終了後、保持用ＴＦＴ
３００６がＯＮすることにより、駆動用ＴＦＴ３００７のゲート・ソース間電圧が０とな
ってＯＦＦする。その結果、ＥＬ素子３０１０への電流経路が遮断される。また、保持容
量３００９に蓄積されていた電荷も、保持容量３００９→保持用ＴＦＴ３００６→変換・
駆動用ＴＦＴ３００８という経路をたどって放電される。以上の結果、発光期間が終了す
る。
なお、ここでは特に時間階調方式について詳細な説明は省略するが、特開２００１−５
４２６号、特願２０００−８６９６８号等に記載されている方法によれば良い。
なお、図３０以外の構成でも同様の動作が可能である。要は、信号電流の入力時には図
３９(Ａ)のような経路が確立し、発光時には図３９(Ｂ)のような経路が確立していれば良
い。従って、スイッチ素子の位置等は前記経路に矛盾のないように配置すれば良い。
[実施例８]
まず、実施形態２で示した画素について考える。信号電流の書き込み時には、スイッチ
ング用ＴＦＴ２８５５および保持用ＴＦＴ２８５６がＯＮしているため、駆動用ＴＦＴ２
８０７はゲート電極と第２の電極とが同電位となっている。つまりゲート・ソース間電圧
が０となってＯＦＦしている。
しかし、製造プロセス不良等の原因によってＴＦＴのゲート・ソース間電圧が０であっ
てもドレイン電流が流れてしまう場合(ノーマリーオン)がある。このような場合、駆動用
ＴＦＴ２８０７は信号電流の書き込み時にもＯＮしてしまうことになる。
スイッチング用ＴＦＴ２８５５や保持用ＴＦＴ２８５６に関しては、仮にノーマリーオ
ンとなった場合にも、ゲート信号線の電位を変更することによって正常動作は可能である
が、駆動用ＴＦＴ２８０７に関しては、そのゲート・ソース間電圧は保持用ＴＦＴ２８５
６のＯＮ、ＯＦＦに依存する部分があり、信号線の電位を変更しても解決出来ない。よっ
て、図３１(Ａ)に示すように、発光用ＴＦＴ３１１２を、電流供給線３１０５と駆動用Ｔ
ＦＴ３１０８との間に配置することによって、このような問題を解決しても良い。
なお、発光用ＴＦＴ３１１２は、駆動用ＴＦＴ３１０８と直列に接続し、駆動用ＴＦＴ
３１０８から漏れてくる電流を遮断出来る場所であればどこに挿入しても良い。また、発
光用ＴＦＴ３１１２は単なるスイッチ素子として用いられるため、その極性は問わない。
動作について、図３１(Ｂ)〜(Ｄ)に示す。信号電流の書き込み時には、発光用ＴＦＴ３
１１２をＯＦＦするようにしておき、発光時にＯＮするようにする。それ以外の動作は実
施形態に示したものと同様で良い。
また、前述のように、スイッチング用ＴＦＴ３１０６と保持用ＴＦＴ３１０７とは、同
一のゲート信号線によって制御されるようにしても良い。このようにすることで、ゲート
信号線の本数を減らし、開口率を高めることが出来る。
また、実施例７でも述べたように、スイッチング用ＴＦＴ３１０６や保持用ＴＦＴ３１
０７の接続を変更しても良い。実施形態１や実施例４に対しても同様の変更が可能である
。
[実施例９]
実施形態２にて、図２８で示した構成の場合、信号電流の書き込み時においては、駆動
用ＴＦＴ２８０７はゲート・ソース間電圧が０であるため、ＯＦＦしていた。その後、ス
イッチング用ＴＦＴ２８５５がＯＦＦすると、保持容量２８０９に蓄積されていた電荷の
一部が、駆動用ＴＦＴ２８０７のゲート電極に移動することによって、駆動用ＴＦＴ２８
０７がＯＮして発光する。
ここで、駆動用ＴＦＴ２８０７のゲート電極に寄生する容量を考慮した場合、信号電流
の書き込み時には、駆動用ＴＦＴ２８０７のゲート電極には電荷が蓄積されず、発光時に
は駆動用ＴＦＴ２８０７のゲート電極に電荷が移動していることになる。その電荷の供給
元は保持容量２８０９であるから、この電荷の移動により、本来保持容量２８０９にて保
持されているべき電圧(ＶＧＳ)は、駆動用ＴＦＴ２８０７のゲート寄生容量分だけ小さく
なる。
これを解決するためには、あらかじめ駆動用ＴＦＴ２８０７がＯＮしていれば良い。本
実施例においては、そのような動作を行う場合の構成について示す。
図３２(Ａ)に構成を示す。図２８に示した構成に加えて、第３のゲート信号線３２０４
、発光用ＴＦＴ３２１０、補正用ＴＦＴ３２１１が追加されている。第３のゲート信号線
３２０４によって、発光用ＴＦＴ３２１０が制御され、補正用ＴＦＴ３２１１は、スイッ
チング用ＴＦＴ３２０６と同じく第１のゲート信号線３２０２によって制御される。発光
用ＴＦＴ３２１０は、スイッチング用ＴＦＴ３２０６の第２の電極と、駆動用ＴＦＴ３２
０８の第１の電極との間に配置され、補正用ＴＦＴ３２１１は、駆動用ＴＦＴ３２０８の
第１の電極と、ＥＬ素子３２１３の一方の電極との間に配置されている。なお、ここで追
加したＴＦＴは、単なるスイッチ素子として用いるので、その極性は問わない。
まず、信号電流の書き込み動作から説明する。第１のゲート信号線３２０２および第２
のゲート信号線３２０３が選択され、スイッチング用ＴＦＴ３２０６、保持用ＴＦＴ３２
０７、および補正用ＴＦＴ３２１１がＯＮし、ソース信号線３２０１より信号電流が入力
される。
ここで、信号電流Ｉdataは、Ｉ1とＩ2とに分かれて流れる。書き込み開始直後は、保持
容量３２１２にはまだ電荷の蓄積がないため、駆動用ＴＦＴ３２０８および変換・駆動用
ＴＦＴ３２０９はいずれもＯＦＦしており、この時点ではＩ2＝０である。よって、Ｉdat
a＝Ｉ1となり、この期間は、保持容量への電荷の蓄積に伴う電荷の移動による電流が生ず
るのみである。
その後、徐々に保持容量３２１２に電荷が蓄積され、両電極間に電位差が生じ始める。
両電極間の電位差が変換・駆動用ＴＦＴ３２０９のしきい値に到達すると、変換・駆動用
ＴＦＴ３２０９がＯＮして、Ｉ2が生ずる。先に述べたように、Ｉdata＝Ｉ1＋Ｉ2である
ので、Ｉ1は次第に減少するが、保持容量３２１２への電荷の蓄積が完了するまでは０に
はならず、依然電流が生じている。
一方、駆動用ＴＦＴ３２０８のゲート・ソース間電圧は、実施形態等においては信号電
流の書き込み中は０となっていたが、本実施例の場合には発光用ＴＦＴ３２１０が配置さ
れ、これがＯＦＦしていることから、駆動用ＴＦＴ３２０８のゲート・ソース間には電位
差が生じてＯＮする。かつ、補正用ＴＦＴ３２１１がＯＮしているため、図３２(Ｂ)に示
すように、電流供給線３２０５→駆動用ＴＦＴ３２０８→補正用ＴＦＴ３２１１→ＥＬ素
子３２１３という電流パスが生じ、電流Ｉ3が生ずる。なお、Ｉ3はＩdata、Ｉ1、Ｉ2には
影響しない、独立した電流である。
保持容量３２１２においては、その両電極間の電位差、つまり変換・駆動用ＴＦＴ３２
０９のゲート・ソース間電圧が所望の電圧、つまり変換・駆動用ＴＦＴ３２０９がＩdata
を流すだけの電圧(ＶＧＳ)になるまで電荷が蓄積される。やがて電荷の蓄積が終了すると
、電流Ｉ1は流れなくなり、かつ変換・駆動用ＴＦＴ３２０９はそのときのＶＧＳに見合
った電流が流れ、Ｉdata＝Ｉ2となる(図３２(Ｂ))。次いで、第２のゲート信号線３２０
３の選択が終了し、保持用ＴＦＴ３２０７がＯＦＦして、信号の書き込み動作が完了する
。
続いて、発光動作に移る。第１のゲート信号線３２０２の選択が終了し、スイッチング
用ＴＦＴ３２０６、補正用ＴＦＴ３２１１がＯＦＦする。一方、第３のゲート信号線３２
０４が選択され、発光用ＴＦＴ３２１０がＯＮする。今、保持容量３２１２には、変換・
駆動用ＴＦＴ３２０９のゲート・ソース間電圧が保持されており、かつ駆動用ＴＦＴ３２
０８のゲート電極には、既に電荷が流入した状態となっているため、電流供給線→駆動用
ＴＦＴ３２０８→発光用ＴＦＴ３２１０→変換・駆動用ＴＦＴ３２０９→ＥＬ素子という
電流パスが生じ、発光電流ＩELが流れる。よってＥＬ素子３２１３が発光する。
このとき、駆動用ＴＦＴ３２０８のゲート電極と変換・駆動用ＴＦＴ３２０９のゲート
電極とは接続されているため、この２つのＴＦＴはマルチゲート型ＴＦＴとして機能する
ことになる。一般に、ＴＦＴにおいてはゲート長Ｌが大きくなると、ドレイン電流は小さ
くなる。この場合、信号電流の書き込み動作においては、信号電流は最終的に変換・駆動
用ＴＦＴ３２０９のみを流れていたのに対し、発光時には、駆動用ＴＦＴ３２０８および
変換・駆動用ＴＦＴ３２０９を流れている。よって、発光時の方がゲート電極の本数が多
いことになり、結果としてゲート長Ｌが大きくなっていることから、電流の大きさはＩda
ta＞ＩELとなる。
本実施例によると、信号電流の書き込み時にも駆動用ＴＦＴ３２０８はＯＮしているた
め、そのゲート電極には電荷が流入しており、発光時に保持容量３２１２からの電荷の移
動が生じないため、駆動用ＴＦＴ３２０８のゲート寄生容量が階調に影響を及ぼすことが
ない。
また、前述のように、スイッチング用ＴＦＴ３２０６と保持用ＴＦＴ３２０７とは、同
一のゲート信号線によって制御されるようにしても良い。このようにすることで、ゲート
信号線の本数を減らし、開口率を高めることが出来る。
また、実施例７でも述べたように、スイッチング用ＴＦＴ３２０６や保持用ＴＦＴ３２
０７の接続を変更しても良い。実施形態１や実施例４に対しても同様の変更が可能である
。
[実施例１０]
本実施例においては、変換・駆動用ＴＦＴおよび駆動用ＴＦＴにＰチャネル型ＴＦＴを
用い、実施形態１とは異なる構成について説明する。なお、変換・駆動用ＴＦＴおよび駆
動用ＴＦＴ以外のＴＦＴは、単なるスイッチ素子として用いるので、その極性は問わない
。
図３３(Ａ)に構成を示す。図３３(Ａ)の画素は、ソース信号線３３０１、第１〜第３の
ゲート信号線３３０２〜３３０４、電流供給線３３０５、スイッチング用ＴＦＴ３３０６
、保持用ＴＦＴ３３０７、駆動用ＴＦＴ３３０８、変換・駆動用ＴＦＴ３３０９、発光用
ＴＦＴ３３１０、制御用ＴＦＴ３３１１、保持容量３３１２、ＥＬ素子３３１３とを有す
る。
スイッチング用ＴＦＴ３３０６のゲート電極は、第１のゲート信号線３３０２に接続さ
れ、第１の電極は、ソース信号線３３０１に接続され、第２の電極は、変換・駆動用ＴＦ
Ｔ３３０９の第１の電極と、発光用ＴＦＴ３３１０の第１の電極とに接続されている。変
換・駆動用ＴＦＴ３３０９の第２の電極は、駆動用ＴＦＴ３３０８の第１の電極に接続さ
れ、変換・駆動用ＴＦＴ３３０９および駆動用ＴＦＴ３３０８のゲート電極は互いに接続
されている。駆動用ＴＦＴ３３０８の第２の電極は、ＥＬ素子３３１３の一方の電極に接
続されている。保持用ＴＦＴ３３０７のゲート電極は、第２のゲート信号線３３０３に接
続され、第１の電極は、変換・駆動用ＴＦＴ３３０９のゲート電極と、駆動用ＴＦＴ３３
０８のゲート電極とに接続され、第２の電極は、変換・駆動用ＴＦＴ３３０９の第２の電
極と、駆動用ＴＦＴ３３０８の第１の電極とに接続されている。発光用ＴＦＴ３３１０の
ゲート電極は、第３のゲート信号線３３０４に接続され、第２の電極は電流供給線３３０
５に接続されている。制御用ＴＦＴ３３１１のゲート電極は、第１のゲート信号線３３０
２に接続され、第１の電極は、変換・駆動用ＴＦＴ３３０９の第２の電極と、駆動用ＴＦ
Ｔ３３０８の第１の電極と、保持用ＴＦＴ３３０７の第２の電極に接続されている。電流
供給線３３０５およびＥＬ素子３３１３の第２の電極には、それぞれ所定の電位が入力さ
れ、互いに電位差を有する。また、制御用ＴＦＴ３３１１の第２の電極には、ある一定電
位が入力されている。この電位は、ソース信号線３３０１の電位よりも常に低くなってい
れば良く、特に限定はしない。また、保持用ＴＦＴ３３０７の第２の電極は、駆動用ＴＦ
Ｔ３３０８の第１の電極および変換・駆動用ＴＦＴ３３０９の第２の電極に接続されてい
るが、制御用ＴＦＴ３３１１の第２の電極、つまりある一定電位に接続していても良い。
図３３(Ｂ)〜(Ｄ)を用いて、信号電流の書き込みから発光までの動作について説明する
。まず、第１および第２のゲート信号線が選択され、スイッチング用ＴＦＴ３３０６、制
御用ＴＦＴ３３１１、および保持用ＴＦＴ３３０７がＯＮし、ソース信号線３３０１より
信号電流が入力される(図３３(Ｂ))。
ここで、映像信号電流Ｉdataは、Ｉ1とＩ2とに分かれて流れる。書き込み開始直後は、
保持容量３３１２にはまだ電荷の蓄積がないため、駆動用ＴＦＴ３３０８および変換・駆
動用ＴＦＴ３３０９はいずれもＯＦＦしており、この時点ではＩ2＝０である。駆動用Ｔ
ＦＴ３３０８は、保持用ＴＦＴ３３０７がＯＮしているため、ゲート・ソース間電圧が０
となり、自らＯＦＦしている。よって、Ｉdata＝Ｉ1となり、この期間は、保持容量への
電荷の蓄積に伴う電荷の移動による電流が生ずるのみである。
その後、徐々に保持容量３３１２に電荷が蓄積され、両電極間に電位差が生じ始める。
両電極間の電位差が変換・駆動用ＴＦＴ３３０９のしきい値に到達すると、変換・駆動用
ＴＦＴ３３０９がＯＮして、Ｉ2が生ずる。先に述べたように、Ｉdata＝Ｉ1＋Ｉ2である
ので、Ｉ1は次第に減少するが、保持容量３３１２への電荷の蓄積が完了するまでは０に
はならず、依然電流が生じている。
また、駆動用ＴＦＴ３３０８は、保持用ＴＦＴ３３０７がＯＮしていることによってゲ
ート・ソース間電圧が０となっているため、ＯＦＦしている。よって信号電流Ｉdataは、
制御用ＴＦＴ３３１１を通って流れ、ＥＬ素子３３１３には流れ込まない。
保持容量３３１２においては、その両電極間の電位差、つまり変換・駆動用ＴＦＴ３３
０９のゲート・ソース間電圧が所望の電圧、つまり変換・駆動用ＴＦＴ３３０９がＩdata
を流すだけの電圧(ＶＧＳ)になるまで電荷が蓄積される。やがて電荷の蓄積が終了すると
、電流Ｉ1は流れなくなり、かつ変換・駆動用ＴＦＴ３３０９はそのときのＶＧＳに見合
った電流が流れ、Ｉdata＝Ｉ2となる(図３３(Ｃ))。次いで、第２のゲート信号線３３０
３の選択が終了し、保持用ＴＦＴ３３０７がＯＦＦする。その後、第１のゲート信号線３
３０２の選択が終了し、スイッチング用ＴＦＴ３３０６および制御用ＴＦＴ３３１１がＯ
ＦＦして、信号の書き込み動作が完了する。
続いて、発光動作に移る。信号電流の書き込み動作が終了すると、ソース信号線３３０
１→スイッチング用ＴＦＴ３３０６→変換・駆動用ＴＦＴ３３０９→制御用ＴＦＴ３３１
１→電源の電流パスが遮断されるため、今まで変換・駆動用ＴＦＴ３３０９にＩdataを流
すために保持容量３３１２に蓄積されていた電荷の一部が、駆動用ＴＦＴ３３０８のゲー
ト電極へと移動する。これによって、駆動用ＴＦＴ３３０８が自動的にＯＮする。続いて
、第３のゲート信号線が選択されて発光用ＴＦＴ３３１０がＯＮすると、図３３(Ｄ)に示
すように、電流供給線３３０５→発光用ＴＦＴ３３１０→変換・駆動用ＴＦＴ３３０９→
駆動用ＴＦＴ３３０８→ＥＬ素子３３１３という電流パスが生じ、発光電流ＩELが流れる
。よってＥＬ素子３３１３が発光する。
このとき、駆動用ＴＦＴ３３０８のゲート電極と変換・駆動用ＴＦＴ３３０９のゲート
電極とは接続されているため、この２つのＴＦＴはマルチゲート型ＴＦＴとして機能する
ことになる。一般に、ＴＦＴにおいてはゲート長Ｌが大きくなると、ドレイン電流は小さ
くなる。この場合、信号電流の書き込み動作においては、信号電流は最終的に変換・駆動
用ＴＦＴ３３０９のみを流れていたのに対し、発光時には、駆動用ＴＦＴ３３０８および
変換・駆動用ＴＦＴ３３０９を流れている。よって、発光時の方がゲート電極の本数が多
いことになり、結果としてゲート長Ｌが大きくなっていることから、電流の大きさはＩda
ta＞ＩELとなる。
なお、信号電流の入力時には図３９(Ａ)のような経路が確立し、発光時には図３９(Ｂ)
のような経路が確立していれば良い。従って、スイッチ素子の位置等は前記経路に矛盾の
ないように配置すれば良い。
本実施例によると、信号電流の書き込み時には、信号電流ＩdataはＥＬ素子３３１３に
流れ込まない。よって、ＥＬ素子３３１３が負荷として影響することがないため、信号電
流の書き込みをより高速にすることが出来る。
また、前述のように、スイッチング用ＴＦＴ３３０６と保持用ＴＦＴ３３０７とは、同
一のゲート信号線によって制御されるようにしても良い。このようにすることで、ゲート
信号線の本数を減らし、開口率を高めることが出来る。
また、実施形態や他の実施例における構成においても、本実施例を適用して、変換・駆
動用ＴＦＴおよび駆動用ＴＦＴをＰチャネル型として構成することが出来る。
また、同様に図２８に示した構成において、変換・駆動用ＴＦＴおよび駆動用ＴＦＴを
Ｐチャネル型として構成することも可能である。その場合の一構成例を図３７(Ａ)に示す
。変換・駆動用ＴＦＴおよび駆動用ＴＦＴを除く、スイッチ素子として用いるＴＦＴの位
置は、信号電流入力時に図３７(Ｂ)のような経路が確立し、発光時には図３７(Ｃ)のよう
な経路が確立するように配置されていれば良い。
なお、本実施例では、信号電流ＩDataはＥＬ素子に流れ込まない。もし、信号電流ＩDa
taがＥＬ素子に流れ込むと、ＥＬ素子が定常状態となるまでの時間が、保持容量への電荷
の書き込み時間、つまり本来の電流設定の時間に加わることになり、結果として信号書き
込み期間が長く必要になってしまう。そこで、これまでの実施例で挙げてきた回路におい
て、信号電流ＩDataがＥＬ素子に流れる構成をとっているもの、例えば図２８、図３０等
においても、信号の書き込み時間を短くしたい場合には、図４０のようにすれば良い。
図４０(Ａ)は、図２８の回路に上記の手段を適用した例である。ＥＬ素子の共通電極と
接続されていない方の端子と、ある電位を持ったノード(電源線等が望ましい)を、ＴＦＴ
を介して接続する。信号電流の書き込み時にＴＦＴはＯＮし、発光時にはＯＦＦする。信
号電流書き込み時と発光時のそれぞれにおける電流経路は、図４０(Ｂ)(Ｃ)に示すとおり
である。
信号電流書き込み時にＴＦＴをＯＮすると、点Ａの電位はすばやく点Ｂの電位に固定さ
れる。そのため、すばやく定常状態とすることが出来、信号電流書き込みが短い時間で完
了出来る。
点Ｂの電位は任意であるが、表示に影響を与えないようにするには、ＥＬ素子が発光し
ないような電位とすることが望ましい。また、点Ｃの電位、つまりＥＬ素子の一方の電極
(図４０の場合は陰極)よりも低くしておけば、信号電流の書き込み時には、ＥＬ素子に逆
バイアスを印加することも可能である。
[実施例１１]
ＴＦＴを用いて回路を構成する場合の１つの問題として、素子間の特性ばらつきがある
。通常、近接配置された素子においては、その特性ばらつきは比較的小さく出来るが、画
素部の素子特性のばらつきを考えた場合、例えば、隣接した画素間での特性ばらつきが生
じていると、そのばらつきがわずかであっても、表示ムラとして認識されてしまう。
そこで、このような隣接間ばらつきによる表示ムラを改善する方法として、使用するＴ
ＦＴをある期間ごとに切り替えて使用するようにする。このようにすると、ＴＦＴの特性
ばらつきが時間的に平均化され、表示ムラを認識されにくくすることが出来る。ここで、
切り替えの対象となるＴＦＴは、表示ムラに影響を与える可能性のあるものとする。つま
り、単なるスイッチ素子として用いるＴＦＴは、特に切り替えを行う必要はない。
例として、図２４に示すような構成を提案する。図２４(Ａ)は、図１(Ａ)に示した構成
に対して適用した例である。図１(Ａ)の回路では、変換・駆動用ＴＦＴ１０８と、駆動用
ＴＦＴ１０７の特性に違いがあると、表示ムラが生ずる可能性がある。そこで、駆動用Ｔ
ＦＴ１０７を、図２４(Ａ)で２４０７で示すように複数個(図では例として３個)並列に配
置し、そのそれぞれに電流が流れるようにしている。さらにスイッチ素子２４１３によっ
て、各経路の導通、遮断の制御を行うようにしている。ただし、スイッチ素子２４１３は
、並列接続したＴＦＴの電流経路を選択、制御出来る部位であるならば図２４の位置には
限定しない。
駆動方法の基本的な部分は図１に示したものと同様であるが、発光時には、スイッチ素
子２４１３のうち少なくとも１つがＯＮし、その経路を通って発光素子２４１０に電流が
供給される。
なお、スイッチ素子２４１３のうち複数を同時にＯＮし、複数の経路を通って発光素子
２４１０に電流が供給されても良い。
例えば、１フレーム期間、あるいは１サブフレーム期間ごとにスイッチ素子２４１３に
よって電流経路を変える。このようにすることで、ＴＦＴに隣接間ばらつきがあったとし
ても、それぞれ異なるばらつきを持ったＴＦＴを経時的に切り替えて用いているため、表
示ムラが時間的に平均化される。これにより、表示ムラが認識されにくくなるという効果
が得られる。
図２４(Ｂ)は、駆動用ＴＦＴ２４０７は１つのみであるが、変換・駆動用ＴＦＴ２４０
８が複数個(図では例として３個)並列に配置され、スイッチ素子２４１３によって電流の
経路の切り替えを行うようにしたものである。図２４(Ａ)と回路構成は異なっているが、
時間的に異なる電流経路を切り替えて用いることによって、表示ムラを平均化出来るとい
う効果は同様である。ここでは、電流書込み時には、スイッチ素子２４１３を全て導通し
、発光時には少なくとも１つを導通する。
なお、電流書込み時に、スイッチ素子２４１３のうち一部のみを導通するようにしても
良いが、全て導通することによって書込み時の電流経路が増え、より短い期間での書込み
動作が可能となるため、より望ましい。
なお発光時には、スイッチ素子２４１３のうち複数を同時にＯＮし、複数の経路を通っ
て発光素子２４１０に電流が供給されても良い。
電流経路を切り替えるためのスイッチ素子２４１３は、電流選択用ゲート信号線２４１
２に入力されるパルスのタイミングによって制御される。このパルスは、例えば図２５に
示すように、書込用ゲート信号線駆動回路によって生成されるゲート信号線選択パルスを
ラッチ回路２５０１等で保持しておき、外部から電流選択用信号線２５０２にタイミング
パルスを入力して、所望のタイミングでいずれかのスイッチ素子が導通するようにすれば
良い。あるいは全画素におけるスイッチ素子２４１３が一斉に切り替わるような動作であ
っても良い。
また、ここで設けられたスイッチ素子２４１３は、発光素子に供給される電流の値を制
御するものではなく、あくまで複数の電流経路のうち１つを選択するためのスイッチとし
てのみの機能を有するものであり、その極性は問わない。
なお、ここで提案した構成は、他の構成の画素においても容易に適用が可能である。図
２６(Ａ)に示した構成は、図５に示した構成に本実施例で提案した構成を適用したもので
あり、スイッチ素子２６０６によって、電流経路が選択され、複数個(図では例として３
個)並列に配置された駆動用ＴＦＴ２６０５のうち少なくとも１つを経由して発光素子２
６０８に電流が供給される。
図２６(Ｂ)は、図６に示した構成に本実施例で提案した構成を適用したものであり、Ｔ
ＦＴ６０８を複数個(図では例として３個)並列に配置した変換用ＴＦＴ２６１７とスイッ
チ素子２６１８とを有する。スイッチ素子２６１８によって電流経路が選択され、変換用
ＴＦＴ２６１７のいずれか１つを経由して発光素子２６２１に電流が供給される。
なお、電流書込み時には、スイッチ素子２６１８をより多く導通し、発光時にはより少
なく導通することにより、書込み動作のための映像信号電流をより大きく出来る。よって
、より短い期間で書込み動作が行える。
図２７(Ａ)は、図１７に示した構成に本実施例で提案した構成を適用したものであり、
ＴＦＴ１７０９を複数個(図では例として３個)並列に配置した変換用ＴＦＴ２７０８とス
イッチ素子２７０９とを有する。スイッチ素子２７０９によって電流経路が選択され、変
換用ＴＦＴ２７０８の少なくとも１つを経由して発光素子２７１２に電流が供給される。
なお、電流書込み時には、スイッチ素子２７０９をより多く導通し、発光時にはより少
なく導通することにより、書込み動作のための映像信号電流をより大きく出来る。よって
、より短い期間で書込み動作が行える。
図２７(Ｂ)は、図１９に示した構成に本実施例で提案した構成を適用したものであり、
ＴＦＴ１９０８を複数個(図では例として３個)並列に配置した変換用ＴＦＴ２７２８とス
イッチ素子２７２９とを有する。スイッチ素子２７２９によって電流経路が選択され、変
換用ＴＦＴ２７２８のいずれか１つを経由して発光素子２７３１に電流が供給される。
なお、図２７(Ｂ)では、駆動用ＴＦＴの方に対して切り替えを適用したが、変換・駆動
用ＴＦＴの方に適用しても良い。
図３５は、図３０に示した構成に本実施例で提案した構成を適用したものであり、ＴＦ
Ｔ３００７を複数個(図では例として３個)並列に配置した駆動用ＴＦＴ３５０８と第３の
スイッチ素子３５０９とを有する。第３のスイッチ素子３５０９によって電流経路が選択
され、駆動用ＴＦＴ３５０８のいずれか１つを経由して発光素子３５１１に電流が供給さ
れる。
本実施例では、数例の構成の画素においてのみ例示してきたが、並列配置したＴＦＴを
時間的に切り替えて用いることによって、特性ばらつきを平均化するといった手法は、他
の回路にも容易に適用が可能である。
[実施例１２]
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低
消費電力化、長寿命化、および軽量化が可能になる。
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。 (T.Tsut
sui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems,
ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
上記の論文により報告された有機発光材料(クマリン色素)の分子式を以下に示す。
Figure 2010055121
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forr
est, Nature 395 (1998) p.151.)
上記の論文により報告された有機発光材料(Ｐｔ錯体)の分子式を以下に示す。
Figure 2010055121
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Let
t.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.ts
uji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys.,
38 (12B) (1999) L1502.)
上記の論文により報告された有機発光材料(Ｉｒ錯体)の分子式を以下に示す。
Figure 2010055121
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子から
の蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
[実施例１３]
発光素子を用いた半導体装置は自発光型であるため、液晶ディスプレイに比べ、明るい
場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることが
できる。
本発明の半導体装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグ
ル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装
置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機
器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)
、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(ＤＶＤ)等の記録
媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特
に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるた
め、自発光型の半導体装置を用いることが望ましい。それら電子機器の具体例を図１６に
示す。
図１６(Ａ)は発光素子表示装置であり、筐体３００１、支持台３００２、表示部３００
３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明の半導体装置は表
示部３００３に用いることができる。半導体装置は自発光型であるためバックライトが必
要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光素子表示装
置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含ま
れる。
図１６(Ｂ)はデジタルスチルカメラであり、本体３１０１、表示部３１０２、受像部３
１０３、操作キー３１０４、外部接続ポート３１０５、シャッター３１０６等を含む。本
発明の半導体装置は表示部３１０２に用いることができる。
図１６(Ｃ)はノート型パーソナルコンピュータであり、本体３２０１、筐体３２０２、
表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス
３２０６等を含む。本発明の半導体装置は表示部３２０３に用いることができる。
図１６(Ｄ)はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ
３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。本発明の半導体装置は表
示部３３０２に用いることができる。
図１６(Ｅ)は記録媒体を備えた携帯型の画像再生装置(具体的にはＤＶＤ再生装置)であ
り、本体３４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３４０４、記録媒体(Ｄ
ＶＤ等)読込部３４０５、操作キー３４０６、スピーカー部３４０７等を含む。表示部Ａ
３４０３は主として画像情報を表示し、表示部Ｂ３４０４は主として文字情報を表示する
が、本発明の半導体装置はこれら表示部Ａ、Ｂ３４０３、３４０４に用いることができる
。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
図１６(Ｆ)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体３５
０１、表示部３５０２、アーム部３５０３を含む。本発明の半導体装置は表示部３５０２
に用いることができる。
図１６(Ｇ)はビデオカメラであり、本体３６０１、表示部３６０２、筐体３６０３、外
部接続ポート３６０４、リモコン受信部３６０５、受像部３６０６、バッテリー３６０７
、音声入力部３６０８、操作キー３６０９、接眼部３６１０等を含む。本発明の半導体装
置は表示部３６０２に用いることができる。
図１６(Ｈ)は携帯電話であり、本体３７０１、筐体３７０２、表示部３７０３、音声入
力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、アン
テナ３７０８等を含む。本発明の半導体装置は表示部３７０３に用いることができる。な
お、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑
えることができる。
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレ
ンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能と
なる。
また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子通信回線
を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増し
てきている。有機発光材料の応答速度は非常に高いため、自発光型の半導体装置は動画表
示に好ましい。
また、自発光型の半導体装置は発光している部分が電力を消費するため、発光部分が極
力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電
話や音響再生装置のような文字情報を主とする表示部に半導体装置を用いる場合には、非
発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また、本実施例の電子機器は実施例１〜１２に示したいずれの構成の半導体
装置を用いても良い。

Claims (1)

  1. 第１手段、第２手段、および第３手段を有し、
    前記第１手段は、前記第１手段への第１電流の入力を制御する第１機能と、前記第１手段に入力される前記第１電流を電圧に変換する第２機能とを有し、
    前記第２手段は、前記第１手段において変換された前記電圧を保持する機能を有し、
    前記第１手段は、前記第２手段における前記電圧の保持を制御する第３機能と、前記第３手段によって供給される電流を遮断することを制御する第４機能とを有し、
    前記第１手段が有する前記第１機能、前記第２機能、前記第３機能、および前記第４機能は、前記第１手段に入力される信号によって制御され、
    前記第３手段は、電源より前記第１手段を介して負荷に第２電流を供給する機能を有し、
    前記第１手段は、前記電源より前記第３手段を介して前記負荷に前記第２電流を供給する機能を有し、
    前記第２手段において保持された前記電圧は、前記第１手段および前記第３手段に入力され、
    前記第１手段および前記第３手段に入力された前記電圧によって、前記電源より前記第１手段と前記第３手段とを介して前記負荷に供給される前記第２電流の大きさが制御されることを特徴とする半導体装置。
JP2009279367A 2001-09-21 2009-12-09 半導体装置 Expired - Fee Related JP5005020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009279367A JP5005020B2 (ja) 2001-09-21 2009-12-09 半導体装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2001290287 2001-09-21
JP2001290287 2001-09-21
JP2001304643 2001-09-28
JP2001304643 2001-09-28
JP2002152727 2002-05-27
JP2002152727 2002-05-27
JP2009279367A JP5005020B2 (ja) 2001-09-21 2009-12-09 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007263075A Division JP4451477B2 (ja) 2001-09-21 2007-10-09 半導体装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2010055121A true JP2010055121A (ja) 2010-03-11
JP5005020B2 JP5005020B2 (ja) 2012-08-22

Family

ID=27347561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009279367A Expired - Fee Related JP5005020B2 (ja) 2001-09-21 2009-12-09 半導体装置

Country Status (7)

Country Link
US (5) US6909242B2 (ja)
EP (2) EP2290642B1 (ja)
JP (1) JP5005020B2 (ja)
KR (2) KR100975775B1 (ja)
CN (2) CN101231817B (ja)
SG (1) SG120075A1 (ja)
TW (1) TW557581B (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478169B (en) * 1999-07-16 2002-03-01 Seiko Epson Corp Electro optical device and the projection display device using the same
US6661180B2 (en) 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
US10211268B1 (en) * 2012-09-28 2019-02-19 Imaging Systems Technology, Inc. Large area OLED display
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
SG110023A1 (en) * 2002-03-01 2005-04-28 Semiconductor Energy Lab Display device, light emitting device, and electronic eqipment
US7592980B2 (en) * 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI318490B (en) * 2002-08-30 2009-12-11 Semiconductor Energy Lab Current source circuit, display device using the same and driving method thereof
JP2004117820A (ja) * 2002-09-26 2004-04-15 Seiko Epson Corp 電子回路、電子装置及び電子機器
AU2003284527A1 (en) * 2002-12-10 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, digital-analog conversion circuit, and display device using them
JP4350370B2 (ja) * 2002-12-27 2009-10-21 株式会社半導体エネルギー研究所 電子回路及び電子機器
US7333099B2 (en) * 2003-01-06 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit, display device, and electronic apparatus
GB0301623D0 (en) 2003-01-24 2003-02-26 Koninkl Philips Electronics Nv Electroluminescent display devices
KR100490624B1 (ko) * 2003-02-10 2005-05-17 삼성에스디아이 주식회사 화상 표시 장치
JP2004361424A (ja) 2003-03-19 2004-12-24 Semiconductor Energy Lab Co Ltd 素子基板、発光装置及び発光装置の駆動方法
JP4166783B2 (ja) 2003-03-26 2008-10-15 株式会社半導体エネルギー研究所 発光装置及び素子基板
JP4562997B2 (ja) * 2003-03-26 2010-10-13 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP2004318093A (ja) * 2003-03-31 2004-11-11 Sanyo Electric Co Ltd 発光ディスプレイ及びその駆動方法及びエレクトロルミネッセンス表示回路及びエレクトロルミネッセンスディスプレイ
US7453427B2 (en) * 2003-05-09 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4623939B2 (ja) * 2003-05-16 2011-02-02 株式会社半導体エネルギー研究所 表示装置
JP4754772B2 (ja) * 2003-05-16 2011-08-24 株式会社半導体エネルギー研究所 発光装置及び該発光装置を用いた電子機器
TW594653B (en) * 2003-06-02 2004-06-21 Toppoly Optoelectronics Corp Low leakage thin film transistor circuit
US7122969B2 (en) * 2003-06-18 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US8552933B2 (en) * 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
JP4583732B2 (ja) * 2003-06-30 2010-11-17 株式会社半導体エネルギー研究所 表示装置、及びその駆動方法
KR100515351B1 (ko) * 2003-07-08 2005-09-15 삼성에스디아이 주식회사 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법
WO2005027085A1 (en) 2003-09-12 2005-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US7126566B2 (en) * 2003-11-01 2006-10-24 Wintek Corporation Driving circuit and driving method of active matrix organic electro-luminescence display
US8355015B2 (en) 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
US7245297B2 (en) * 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
EP1610292B1 (en) 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
KR100662978B1 (ko) * 2004-08-25 2006-12-28 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
US7116058B2 (en) * 2004-11-30 2006-10-03 Wintek Corporation Method of improving the stability of active matrix OLED displays driven by amorphous silicon thin-film transistors
KR101073355B1 (ko) * 2004-12-31 2011-10-14 엘지디스플레이 주식회사 유기전계발광소자 및 그 구동방법
KR100599657B1 (ko) * 2005-01-05 2006-07-12 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
WO2006092757A2 (en) * 2005-03-02 2006-09-08 Koninklijke Philips Electronics N.V. Active matrix display devices and methods of driving the same
KR100840116B1 (ko) * 2005-04-28 2008-06-20 삼성에스디아이 주식회사 발광 표시장치
KR100731741B1 (ko) * 2005-04-29 2007-06-22 삼성에스디아이 주식회사 유기전계발광장치
EP1777691A3 (en) 2005-10-21 2010-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP4661557B2 (ja) * 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4240068B2 (ja) * 2006-06-30 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP2010516012A (ja) * 2007-01-05 2010-05-13 シリコン・コア・テクノロジー・インコーポレーテッド 高性能のｄｖｄライト電流回路
JP5495510B2 (ja) * 2007-06-19 2014-05-21 キヤノン株式会社 表示装置及びそれを用いた電子機器
JP2009014836A (ja) * 2007-07-02 2009-01-22 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
TWI412125B (zh) * 2007-07-17 2013-10-11 Creator Technology Bv 電子元件及電子元件之製法
US8497885B2 (en) * 2007-08-21 2013-07-30 Canon Kabushiki Karsha Display apparatus and drive method thereof
JP2009080272A (ja) * 2007-09-26 2009-04-16 Canon Inc アクティブマトリクス型表示装置
JP2009109641A (ja) * 2007-10-29 2009-05-21 Canon Inc 駆動回路、及びアクティブマトリクス型表示装置
JP5015267B2 (ja) * 2007-12-11 2012-08-29 シャープ株式会社 表示装置およびその製造方法
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
JP5736114B2 (ja) 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
JP5284198B2 (ja) * 2009-06-30 2013-09-11 キヤノン株式会社 表示装置およびその駆動方法
JP2011013415A (ja) * 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
JP2011028135A (ja) * 2009-07-29 2011-02-10 Canon Inc 表示装置及びその駆動方法
CN105655340B (zh) * 2009-12-18 2020-01-21 株式会社半导体能源研究所 半导体装置
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
US8878589B2 (en) 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
TW201314376A (zh) 2011-09-30 2013-04-01 Dainippon Screen Mfg 直接描繪裝置用之圖像顯示裝置及記錄媒體
WO2013058199A1 (en) 2011-10-18 2013-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6124573B2 (ja) 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
JP2018032018A (ja) 2016-08-17 2018-03-01 株式会社半導体エネルギー研究所 半導体装置、表示モジュール及び電子機器
CN110088828A (zh) * 2016-10-26 2019-08-02 堺显示器制品株式会社 校正系统
KR102633409B1 (ko) * 2016-11-28 2024-02-07 엘지디스플레이 주식회사 전계발광 표시장치와 그의 전기적 특성 센싱방법
KR102347796B1 (ko) * 2017-05-31 2022-01-07 엘지디스플레이 주식회사 전계 발광 표시장치
US11488528B2 (en) 2017-11-09 2022-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of display device, and electronic device for displaying a plurality of images by superimposition using a plurality of memory circuits
JP7163352B2 (ja) * 2020-11-06 2022-10-31 株式会社ソニー・インタラクティブエンタテインメント 入力デバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148687A (ja) * 1988-10-20 1990-06-07 Eastman Kodak Co Ｅｌストレージディスプレイ装置
JPH08129359A (ja) * 1994-10-31 1996-05-21 Tdk Corp エレクトロルミネセンス表示装置
JPH11282419A (ja) * 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
JP2003066909A (ja) * 2001-08-29 2003-03-05 Nec Corp 発光素子駆動回路及びそれを用いた発光表示装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20413A (en) * 1858-06-01 Improvement in sewing-machines
JP2790215B2 (ja) * 1988-10-31 1998-08-27 株式会社日立製作所 半導体集積回路装置
JPH0758635B2 (ja) * 1989-11-24 1995-06-21 富士ゼロックス株式会社 Ｅｌ駆動回路
US5359341A (en) * 1992-04-22 1994-10-25 Tek Electronics Manufacturing Corporation Power supply for sequentially energizing segments of an electroluminescent panel to produce animated displays
JPH0845663A (ja) * 1994-02-09 1996-02-16 Nec Kansai Ltd Ｅｌ素子点灯装置
JP2689916B2 (ja) * 1994-08-09 1997-12-10 日本電気株式会社 アクティブマトリクス型電流制御型発光素子の駆動回路
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JPH10319872A (ja) 1997-01-17 1998-12-04 Xerox Corp アクティブマトリクス有機発光ダイオード表示装置
KR20050084509A (ko) 1997-04-23 2005-08-26 사르노프 코포레이션 능동 매트릭스 발광 다이오드 화소 구조물 및 이를동작시키는 방법
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3629939B2 (ja) * 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
JPH11272235A (ja) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の駆動回路
US6037719A (en) * 1998-04-09 2000-03-14 Hughes Electronics Corporation Matrix-addressed display having micromachined electromechanical switches
US6734907B1 (en) * 1998-04-30 2004-05-11 Minolta Co., Ltd. Solid-state image pickup device with integration and amplification
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000086968A (ja) 1998-09-11 2000-03-28 Toray Ind Inc 塗料用樹脂組成物
TW439387B (en) * 1998-12-01 2001-06-07 Sanyo Electric Co Display device
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
JP3686769B2 (ja) * 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP2000231346A (ja) * 1999-02-09 2000-08-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2000276078A (ja) * 1999-03-23 2000-10-06 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
KR100296113B1 (ko) * 1999-06-03 2001-07-12 구본준, 론 위라하디락사 전기발광소자
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
TW515109B (en) * 1999-06-28 2002-12-21 Semiconductor Energy Lab EL display device and electronic device
KR100888004B1 (ko) 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
US7379039B2 (en) 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
KR100577296B1 (ko) * 1999-08-17 2006-05-10 엘지.필립스 엘시디 주식회사 능동형 전기발광 표시장치의 화소용 전극구조
GB9923591D0 (en) * 1999-10-07 1999-12-08 Koninkl Philips Electronics Nv Current source and display device using the same
TW591584B (en) * 1999-10-21 2004-06-11 Semiconductor Energy Lab Active matrix type display device
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
TWM244584U (en) * 2000-01-17 2004-09-21 Semiconductor Energy Lab Display system and electrical appliance
KR100566813B1 (ko) * 2000-02-03 2006-04-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 셀 구동회로
KR100327374B1 (ko) 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
US6528950B2 (en) * 2000-04-06 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method
CN1289111A (zh) * 2000-10-11 2001-03-28 上海大学 无源发光显示器件的驱动电路
KR100743103B1 (ko) * 2001-06-22 2007-07-27 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널
JP2003005710A (ja) 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
JP2003043994A (ja) * 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
WO2003027997A1 (fr) * 2001-09-21 2003-04-03 Semiconductor Energy Laboratory Co., Ltd. Ecran et procede de fonctionnement associe
JP3980424B2 (ja) * 2002-07-03 2007-09-26 本田技研工業株式会社 内燃機関の空燃比制御装置
JP4350370B2 (ja) * 2002-12-27 2009-10-21 株式会社半導体エネルギー研究所 電子回路及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148687A (ja) * 1988-10-20 1990-06-07 Eastman Kodak Co Ｅｌストレージディスプレイ装置
JPH08129359A (ja) * 1994-10-31 1996-05-21 Tdk Corp エレクトロルミネセンス表示装置
JPH11282419A (ja) * 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
JP2003066909A (ja) * 2001-08-29 2003-03-05 Nec Corp 発光素子駆動回路及びそれを用いた発光表示装置

Also Published As

Publication number Publication date
CN101231817A (zh) 2008-07-30
TW557581B (en) 2003-10-11
US20030058687A1 (en) 2003-03-27
US8378578B2 (en) 2013-02-19
US8604704B2 (en) 2013-12-10
EP1296310B1 (en) 2013-04-03
EP1296310A3 (en) 2005-10-26
JP5005020B2 (ja) 2012-08-22
KR100975797B1 (ko) 2010-08-17
US7583032B2 (en) 2009-09-01
US20110169008A1 (en) 2011-07-14
US20050231123A1 (en) 2005-10-20
CN101231817B (zh) 2011-04-13
CN100409295C (zh) 2008-08-06
KR20080010373A (ko) 2008-01-30
US20130234195A1 (en) 2013-09-12
KR100975775B1 (ko) 2010-08-17
EP2290642B1 (en) 2015-12-23
CN1409289A (zh) 2003-04-09
SG120075A1 (en) 2006-03-28
US20100079177A1 (en) 2010-04-01
EP1296310A2 (en) 2003-03-26
EP2290642A3 (en) 2011-05-04
US7915830B2 (en) 2011-03-29
KR20030025873A (ko) 2003-03-29
US6909242B2 (en) 2005-06-21
EP2290642A2 (en) 2011-03-02

Similar Documents

Publication Publication Date Title
JP5005020B2 (ja) 半導体装置
JP6736599B2 (ja) 表示装置
JP6223523B2 (ja) 発光装置
JP3732477B2 (ja) 画素回路、発光装置および電子機器
JP6737947B2 (ja) 発光装置
JP4498669B2 (ja) 半導体装置、表示装置、及びそれらを具備する電子機器
JP2004054200A (ja) 半導体装置
JP4451477B2 (ja) 半導体装置の駆動方法
JP4039930B2 (ja) 半導体装置
JP4044568B2 (ja) 画素回路、発光装置及び半導体装置
JP4472743B2 (ja) 半導体装置及び電子機器
JP4043494B2 (ja) 半導体装置
JP4044582B2 (ja) 画素回路、発光装置、半導体装置及び電子機器
JP2007122072A (ja) 表示装置
JP2005352511A (ja) 半導体回路及び電子機器
JP2006072376A (ja) 画素回路、発光装置、及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5005020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees