JP2003066909A - 発光素子駆動回路及びそれを用いた発光表示装置 - Google Patents
発光素子駆動回路及びそれを用いた発光表示装置Info
- Publication number
- JP2003066909A JP2003066909A JP2001258903A JP2001258903A JP2003066909A JP 2003066909 A JP2003066909 A JP 2003066909A JP 2001258903 A JP2001258903 A JP 2001258903A JP 2001258903 A JP2001258903 A JP 2001258903A JP 2003066909 A JP2003066909 A JP 2003066909A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- current
- switch
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 高精度な表示が可能であり、周辺駆動回路が
簡単に構成できる発光表示装置を提供すること。 【解決手段】 各画素に、ゲートを短絡した電流能力比
を持つ複数のトランジスタPchTFT1 〜3 を備える。これ
により、複数のトランジスタ各々の電流供給能力が任意
の電流値に比例するような状態を記憶した後に、発光素
子に電流を供給するか否かを複数のトランジスタのドレ
インと発光素子の間のスイッチＳＷ1A〜ＳＷ3Aをデジタ
ル階調データＤ0 〜Ｄ2 に従って、オンオフ制御するこ
とで、隣接領域にあるトランジスタの特性ばらつきにし
か影響されないような高精度の電流を発光素子に供給す
ることができる。また、階調制御はデジタルデータに従
ってスイッチをオンオフすることで行うため、任意の一
定電流とデジタルデータを各画素に供給すれば良く、駆
動回路は精度の高い多値電流を供給する必要がなくな
り、簡単に構成できる。
簡単に構成できる発光表示装置を提供すること。 【解決手段】 各画素に、ゲートを短絡した電流能力比
を持つ複数のトランジスタPchTFT1 〜3 を備える。これ
により、複数のトランジスタ各々の電流供給能力が任意
の電流値に比例するような状態を記憶した後に、発光素
子に電流を供給するか否かを複数のトランジスタのドレ
インと発光素子の間のスイッチＳＷ1A〜ＳＷ3Aをデジタ
ル階調データＤ0 〜Ｄ2 に従って、オンオフ制御するこ
とで、隣接領域にあるトランジスタの特性ばらつきにし
か影響されないような高精度の電流を発光素子に供給す
ることができる。また、階調制御はデジタルデータに従
ってスイッチをオンオフすることで行うため、任意の一
定電流とデジタルデータを各画素に供給すれば良く、駆
動回路は精度の高い多値電流を供給する必要がなくな
り、簡単に構成できる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は発光素子駆動回路及
びそれを用いた発光表示装置に関し、特に供給電流に応
じた輝度で発光する発光素子を駆動する発光素子駆動回
路及びそれを用いた発光表示装置に関するものである。
びそれを用いた発光表示装置に関し、特に供給電流に応
じた輝度で発光する発光素子を駆動する発光素子駆動回
路及びそれを用いた発光表示装置に関するものである。
【０００２】
【従来の技術】供給される電流によって階調表示が可能
な発光素子を複数個マトリックス状に配列して、これ等
発光素子を制御信号により線順次走査（アクティブ表
示）を行う発光表示装置がある。かかる発光表示装置に
おいては、１画素毎に上記の発光素子を設け、これ等各
発光素子にそれぞれ対応して駆動回路を配置するように
なっている。
な発光素子を複数個マトリックス状に配列して、これ等
発光素子を制御信号により線順次走査（アクティブ表
示）を行う発光表示装置がある。かかる発光表示装置に
おいては、１画素毎に上記の発光素子を設け、これ等各
発光素子にそれぞれ対応して駆動回路を配置するように
なっている。
【０００３】かかる発光表示装置において、階調制御を
行う方法として、特開平１１−２８１４１９号公報に開
示のものがある。当該公報において、従来例としてあげ
られている構成及び動作について、図１７及び図１９を
参照しつつ説明する。図１７の回路構成は図１９に示し
た表示装置におけるＫ行Ｌ列目の１画素分の表示部の構
成を示している。
行う方法として、特開平１１−２８１４１９号公報に開
示のものがある。当該公報において、従来例としてあげ
られている構成及び動作について、図１７及び図１９を
参照しつつ説明する。図１７の回路構成は図１９に示し
た表示装置におけるＫ行Ｌ列目の１画素分の表示部の構
成を示している。
【０００４】この表示部は、信号線Ｌと、電源線Ｖと、
接地線Ｇと、制御線Ｋと、ＴＦＴ１（Thin Film Transi
stor：薄膜トランジスタ）と、スイッチＳＷ１と、容量
Ｃと、発光素子Ｐとにより構成されている。ＴＦＴ１
は、ソース端が接地線Ｇに接続されており、スイッチＳ
Ｗ１は制御線Ｋにより制御されるものであり、ＴＦＴ１
のゲート端と信号線Ｌとの間に設けられている。容量Ｃ
はＴＦＴ１のゲート端と接地線Ｇとの間に設けられてお
り、発光素子ＰはＴＦＴ１のドレイン端と電源線Ｖとの
間に設けられている。
接地線Ｇと、制御線Ｋと、ＴＦＴ１（Thin Film Transi
stor：薄膜トランジスタ）と、スイッチＳＷ１と、容量
Ｃと、発光素子Ｐとにより構成されている。ＴＦＴ１
は、ソース端が接地線Ｇに接続されており、スイッチＳ
Ｗ１は制御線Ｋにより制御されるものであり、ＴＦＴ１
のゲート端と信号線Ｌとの間に設けられている。容量Ｃ
はＴＦＴ１のゲート端と接地線Ｇとの間に設けられてお
り、発光素子ＰはＴＦＴ１のドレイン端と電源線Ｖとの
間に設けられている。
【０００５】この回路の動作は以下の通りである。第Ｋ
ラインが選択されて制御線Ｋに“Ｈ（ハイレベル）”の
信号が印加されると、図１７中のスイッチＳＷ１はオン
状態になる。この時、信号線Ｌには、目的の階調の輝度
を得るために、発光素子Ｐの電流−輝度特性に応じた電
流を供給するような電圧が印加され、この電圧がＴＦＴ
１のゲート端子に印加される。この電圧が容量Ｃにより
保持（記憶）されることで、第Ｋライン以外の別のライ
ンが選択されてスイッチＳＷ１がオフになった場合も保
持される。この動作により、発光素子Ｐは期待された階
調の輝度を保持できるのである。
ラインが選択されて制御線Ｋに“Ｈ（ハイレベル）”の
信号が印加されると、図１７中のスイッチＳＷ１はオン
状態になる。この時、信号線Ｌには、目的の階調の輝度
を得るために、発光素子Ｐの電流−輝度特性に応じた電
流を供給するような電圧が印加され、この電圧がＴＦＴ
１のゲート端子に印加される。この電圧が容量Ｃにより
保持（記憶）されることで、第Ｋライン以外の別のライ
ンが選択されてスイッチＳＷ１がオフになった場合も保
持される。この動作により、発光素子Ｐは期待された階
調の輝度を保持できるのである。
【０００６】この図１７に示した回路の問題点は、ＴＦ
Ｔ１は一般にポリシリコンＴＦＴで作成されるのである
が、ポリシリコンＴＦＴはゲート電圧に対する電流能力
のばらつきが大きいため、同じ電圧をゲートに印加して
も発光素子ごとに供給される電流が異なってしまい、輝
度も変わるため、表示装置として画質が低下する点であ
る。
Ｔ１は一般にポリシリコンＴＦＴで作成されるのである
が、ポリシリコンＴＦＴはゲート電圧に対する電流能力
のばらつきが大きいため、同じ電圧をゲートに印加して
も発光素子ごとに供給される電流が異なってしまい、輝
度も変わるため、表示装置として画質が低下する点であ
る。
【０００７】そこで、上記公報はかかる図１７の回路の
問題点を改善したものであり、図１８にその回路例を示
している。なお、図１８において、図１７と同等部分は
同一符号にて示している。図１８においても、図１９に
おけるＫ行Ｌ列目の１画素分の表示部構成を示してい
る。この表示部は、信号線Ｌ、電源線Ｖ、接地線Ｇ、制
御線Ｋ、ＴＦＴ１，２、スイッチＳＷ１，２、容量Ｃ、
発光素子Ｐにより構成されている。
問題点を改善したものであり、図１８にその回路例を示
している。なお、図１８において、図１７と同等部分は
同一符号にて示している。図１８においても、図１９に
おけるＫ行Ｌ列目の１画素分の表示部構成を示してい
る。この表示部は、信号線Ｌ、電源線Ｖ、接地線Ｇ、制
御線Ｋ、ＴＦＴ１，２、スイッチＳＷ１，２、容量Ｃ、
発光素子Ｐにより構成されている。
【０００８】ＴＦＴ１は、ソース端が接地されており、
ＴＦＴ２は、ソース端が接地され、ゲート端−ドレイン
端間がショートされており、スイッチＳＷ１は制御線Ｋ
により制御され、信号線ＬとＴＦＴ２のドレイン端との
間に設けられている。スイッチＳＷ２は制御線Ｋにより
制御され、ＴＦＴ１，２のゲート端間に設けられてい
る。容量ＣはＴＦＴ１のゲート端と接地線Ｇとの間にあ
り、発光素子ＰはＴＦＴ１のドレイン端と電源線Ｖとの
間に設けられている。
ＴＦＴ２は、ソース端が接地され、ゲート端−ドレイン
端間がショートされており、スイッチＳＷ１は制御線Ｋ
により制御され、信号線ＬとＴＦＴ２のドレイン端との
間に設けられている。スイッチＳＷ２は制御線Ｋにより
制御され、ＴＦＴ１，２のゲート端間に設けられてい
る。容量ＣはＴＦＴ１のゲート端と接地線Ｇとの間にあ
り、発光素子ＰはＴＦＴ１のドレイン端と電源線Ｖとの
間に設けられている。
【０００９】この回路の動作は、以下の通りである。第
Ｋラインが選択されて制御線Ｋに“Ｈ”の信号が印加さ
れると、スイッチＳＷ１，２はオン状態になる。この
時、信号線Ｌには、目的の階調の輝度を得るために、発
光素子Ｐの電流−輝度特性に応じた電流を流す。この電
流はＴＦＴ２のドレイン−ソース間に流れ、ＴＦＴ２は
ゲート−ドレイン端子がショートされているために、ゲ
ート電圧はＴＦＴ２トランジスタが飽和領域で本電流を
流すような電圧に設定される。ＴＦＴ１はＴＦＴ２とカ
レントミラー構成をしているため、ＴＦＴ２と同じ特性
である場合、ＴＦＴ１にはＴＦＴ２と同じ電流、つまり
信号線Ｌに流れる電流と同じ電流が流れて発光素子Ｐに
供給される。
Ｋラインが選択されて制御線Ｋに“Ｈ”の信号が印加さ
れると、スイッチＳＷ１，２はオン状態になる。この
時、信号線Ｌには、目的の階調の輝度を得るために、発
光素子Ｐの電流−輝度特性に応じた電流を流す。この電
流はＴＦＴ２のドレイン−ソース間に流れ、ＴＦＴ２は
ゲート−ドレイン端子がショートされているために、ゲ
ート電圧はＴＦＴ２トランジスタが飽和領域で本電流を
流すような電圧に設定される。ＴＦＴ１はＴＦＴ２とカ
レントミラー構成をしているため、ＴＦＴ２と同じ特性
である場合、ＴＦＴ１にはＴＦＴ２と同じ電流、つまり
信号線Ｌに流れる電流と同じ電流が流れて発光素子Ｐに
供給される。
【００１０】この後、第Ｋライン以外の別のラインが選
択された場合でも、容量Ｃによりゲート電圧が保持（記
憶）されることで、ＴＦＴ１は上記と同一の電流を発光
素子Ｐに供給し、発光素子Ｐは期待された階調の輝度を
保持できるのである。
択された場合でも、容量Ｃによりゲート電圧が保持（記
憶）されることで、ＴＦＴ１は上記と同一の電流を発光
素子Ｐに供給し、発光素子Ｐは期待された階調の輝度を
保持できるのである。
【００１１】上記例では、信号線Ｌに発光素子Ｐの電流
−輝度特性に応じた電流を供給するのであるが、単一の
画素ではなく、表示装置として、例えば６４階調の表示
を実現するためには、列毎のばらつきなしに高精度の６
４レベルの電流を供給しなければ、列毎の表示画質が低
下する。つまり、多出力・多階調・高精度の電流供給回
路を必要とする。
−輝度特性に応じた電流を供給するのであるが、単一の
画素ではなく、表示装置として、例えば６４階調の表示
を実現するためには、列毎のばらつきなしに高精度の６
４レベルの電流を供給しなければ、列毎の表示画質が低
下する。つまり、多出力・多階調・高精度の電流供給回
路を必要とする。
【００１２】しかし、液晶表示装置向けに多出力・多階
調・高精度の電圧を出力できる駆動回路（ドライバ）は
考案されているが、電流を供給するような駆動回路はほ
とんど考案されておらず、また、集積回路上に実現する
のが難しい。また、最も低い輝度に対応する暗表示での
電流値は、明表示に比べ非常に小さい。そのため、暗表
示の場合、明表示に比べ、信号線Ｌや表示素子Ｐの持つ
容量負荷Ｃを充電するのに時間がかかり、電流を記憶す
る時間が増大する。従って、高精細表示では、１ライン
の選択期間が短くなり、暗表示に対応する電流を記憶す
ることができなくなることがある。
調・高精度の電圧を出力できる駆動回路（ドライバ）は
考案されているが、電流を供給するような駆動回路はほ
とんど考案されておらず、また、集積回路上に実現する
のが難しい。また、最も低い輝度に対応する暗表示での
電流値は、明表示に比べ非常に小さい。そのため、暗表
示の場合、明表示に比べ、信号線Ｌや表示素子Ｐの持つ
容量負荷Ｃを充電するのに時間がかかり、電流を記憶す
る時間が増大する。従って、高精細表示では、１ライン
の選択期間が短くなり、暗表示に対応する電流を記憶す
ることができなくなることがある。
【００１３】
【発明が解決しようとする課題】供給電流により輝度が
決まるような発光素子を使用した表示装置において、第
１の問題点は、ポリシリコンＴＦＴのゲート電圧によっ
て変動する電流能力を利用して、ポリシリＴＦＴのゲー
ト電圧に印加する電圧を調整することで、発光素子に供
給する電流を決める方式の表示装置では、輝度にばらつ
きが現れやすい点である。その理由は、ポリシリコンＴ
ＦＴの場合、ゲート電圧と電流能力がばらつきやすく、
同じ電圧を印加しても発光表示素子に供給する電流が異
なるためである。
決まるような発光素子を使用した表示装置において、第
１の問題点は、ポリシリコンＴＦＴのゲート電圧によっ
て変動する電流能力を利用して、ポリシリＴＦＴのゲー
ト電圧に印加する電圧を調整することで、発光素子に供
給する電流を決める方式の表示装置では、輝度にばらつ
きが現れやすい点である。その理由は、ポリシリコンＴ
ＦＴの場合、ゲート電圧と電流能力がばらつきやすく、
同じ電圧を印加しても発光表示素子に供給する電流が異
なるためである。
【００１４】第２の問題点は、電流供給駆動によって上
記ばらつきを減らすことができるが、そのためには、多
出力・多階調・高精度の電流供給する駆動回路が必要な
点である。その理由は、多出力・多階調・高精度の電流
供給する駆動回路は、現状ほとんど存在せず、集積回路
上に実現するのが難しいためである。
記ばらつきを減らすことができるが、そのためには、多
出力・多階調・高精度の電流供給する駆動回路が必要な
点である。その理由は、多出力・多階調・高精度の電流
供給する駆動回路は、現状ほとんど存在せず、集積回路
上に実現するのが難しいためである。
【００１５】第３の問題点は、電流供給駆動の場合、最
も低い輝度を表示する場合には、最も低い値の電流値を
供給する必要があるが、電流値が低いため、その電流値
を記憶するのに必要な時間が長くなる点である。その理
由は、特定の電流値を記憶する場合、その電流により配
線の容量負荷や、ポリシリコンＴＦＴの持つ容量負荷を
充電する必要があるが、その充電するスピードは、電流
値に反比例するためである。
も低い輝度を表示する場合には、最も低い値の電流値を
供給する必要があるが、電流値が低いため、その電流値
を記憶するのに必要な時間が長くなる点である。その理
由は、特定の電流値を記憶する場合、その電流により配
線の容量負荷や、ポリシリコンＴＦＴの持つ容量負荷を
充電する必要があるが、その充電するスピードは、電流
値に反比例するためである。
【００１６】本発明の目的は、高精度な表示を可能とす
ると共に、動作の高速化、構成の簡易化、消費する電力
の低下をも実現し得る発光素子駆動回路及びそれを用い
た発光表示装置を提供することである。
ると共に、動作の高速化、構成の簡易化、消費する電力
の低下をも実現し得る発光素子駆動回路及びそれを用い
た発光表示装置を提供することである。
【００１７】
【課題を解決するための手段】本発明によれば、供給電
流に応じた輝度で発光する発光素子を駆動する発光素子
駆動回路であって、互いにゲートが共通接続され前記発
光素子に電流を供給すべく所定の電流供給能力比を有す
る複数の駆動トランジスタと、ゲートとドレインとが短
絡されて飽和動作を行い前記複数の駆動トランジスタと
共にカレントミラー回路を構成する飽和トランジスタ
と、前記駆動トランジスタの各ドレインと前記発光素子
との間にそれぞれ設けられた複数のスイッチ素子からな
る第一のスイッチ群と、前記発光素子の輝度の階調を決
定すべく前記第一のスイッチ群の各スイッチのオンオフ
制御をなす複数のデジタルデータ線と、前記デジタルデ
ータ線による前記第一のスイッチ群の各スイッチのオン
オフ制御を可能とするか否かを定める複数のスイッチか
らなる第二のスイッチ群と、前記飽和トランジスタのゲ
ートと前記駆動トランジスタのゲートとの間に設けられ
た第三のスイッチと、前記飽和トランジスタのドレイン
とこのトランジスタの電流を定める信号線との間に設け
られた第四のスイッチと、前記第一〜第四のスイッチの
オンオフ制御をなす制御手段とを含むことを特徴とする
発光素子駆動回路が得られる。
流に応じた輝度で発光する発光素子を駆動する発光素子
駆動回路であって、互いにゲートが共通接続され前記発
光素子に電流を供給すべく所定の電流供給能力比を有す
る複数の駆動トランジスタと、ゲートとドレインとが短
絡されて飽和動作を行い前記複数の駆動トランジスタと
共にカレントミラー回路を構成する飽和トランジスタ
と、前記駆動トランジスタの各ドレインと前記発光素子
との間にそれぞれ設けられた複数のスイッチ素子からな
る第一のスイッチ群と、前記発光素子の輝度の階調を決
定すべく前記第一のスイッチ群の各スイッチのオンオフ
制御をなす複数のデジタルデータ線と、前記デジタルデ
ータ線による前記第一のスイッチ群の各スイッチのオン
オフ制御を可能とするか否かを定める複数のスイッチか
らなる第二のスイッチ群と、前記飽和トランジスタのゲ
ートと前記駆動トランジスタのゲートとの間に設けられ
た第三のスイッチと、前記飽和トランジスタのドレイン
とこのトランジスタの電流を定める信号線との間に設け
られた第四のスイッチと、前記第一〜第四のスイッチの
オンオフ制御をなす制御手段とを含むことを特徴とする
発光素子駆動回路が得られる。
【００１８】本発明によれば、供給電流に応じた輝度で
発光する発光素子を駆動する発光素子駆動回路であっ
て、互いにゲートが共通接続され前記発光素子に電流を
供給すべく所定の電流供給能力比を有する複数の駆動ト
ランジスタと、前記駆動トランジスタの各ドレインと前
記発光素子との間にそれぞれ設けられた複数のスイッチ
からなる第一のスイッチ群と、前記発光素子の輝度の階
調を決定すべく前記第一のスイッチ群の各スイッチのオ
ンオフ制御をなす複数のデジタルデータ線と、前記デジ
タルデータ線による前記第一のスイッチ群の各スイッチ
のオンオフ制御を可能とするか否かを定める複数のスイ
ッチからなる第二のスイッチ群と、前記駆動トランジス
タのうちの一つのトランジスタのゲートとドレインとの
間に設けられた第三のスイッチと、前記一つのトランジ
スタのドレインとこのトランジスタの電流を定める信号
線との間に設けられた第四のスイッチと、前記第一〜第
四のスイッチのオンオフ制御をなす制御手段とを含むこ
とを特徴とする発光素子駆動回路が得られる。
発光する発光素子を駆動する発光素子駆動回路であっ
て、互いにゲートが共通接続され前記発光素子に電流を
供給すべく所定の電流供給能力比を有する複数の駆動ト
ランジスタと、前記駆動トランジスタの各ドレインと前
記発光素子との間にそれぞれ設けられた複数のスイッチ
からなる第一のスイッチ群と、前記発光素子の輝度の階
調を決定すべく前記第一のスイッチ群の各スイッチのオ
ンオフ制御をなす複数のデジタルデータ線と、前記デジ
タルデータ線による前記第一のスイッチ群の各スイッチ
のオンオフ制御を可能とするか否かを定める複数のスイ
ッチからなる第二のスイッチ群と、前記駆動トランジス
タのうちの一つのトランジスタのゲートとドレインとの
間に設けられた第三のスイッチと、前記一つのトランジ
スタのドレインとこのトランジスタの電流を定める信号
線との間に設けられた第四のスイッチと、前記第一〜第
四のスイッチのオンオフ制御をなす制御手段とを含むこ
とを特徴とする発光素子駆動回路が得られる。
【００１９】本発明によれば、供給電流に応じた輝度で
発光する発光素子を駆動する発光素子駆動回路であっ
て、互いにゲートが共通接続され前記発光素子に電流を
供給すべく所定の電流供給能力比を有する複数の駆動ト
ランジスタと、ゲートとドレインとが短絡されて飽和動
作を行い前記複数の駆動トランジスタと共にカレントミ
ラー回路を構成する飽和トランジスタと、前記駆動トラ
ンジスタの各ドレインと前記発光素子との間にそれぞれ
設けられた複数のスイッチからなる第一のスイッチ群
と、前記発光素子の輝度の階調を決定すべく前記第一の
スイッチ群の各スイッチのオンオフ制御をなす複数のデ
ジタルデータ線と、前記デジタルデータ線の各データを
ラッチして前記第一のスイッチ群の各スイッチのオンオ
フ制御をなす複数のラッチからなるラッチ群と、前記飽
和トランジスタのゲートと前記駆動トランジスタのゲー
トとの間に設けられた第二のスイッチと、前記飽和トラ
ンジスタのドレインとこのトランジスタの電流を定める
信号線との間に設けられた第三のスイッチと、前記第一
〜第三のスイッチのオンオフ制御をなす制御手段とを含
むことを特徴とする発光素子駆動回路が得られる。
発光する発光素子を駆動する発光素子駆動回路であっ
て、互いにゲートが共通接続され前記発光素子に電流を
供給すべく所定の電流供給能力比を有する複数の駆動ト
ランジスタと、ゲートとドレインとが短絡されて飽和動
作を行い前記複数の駆動トランジスタと共にカレントミ
ラー回路を構成する飽和トランジスタと、前記駆動トラ
ンジスタの各ドレインと前記発光素子との間にそれぞれ
設けられた複数のスイッチからなる第一のスイッチ群
と、前記発光素子の輝度の階調を決定すべく前記第一の
スイッチ群の各スイッチのオンオフ制御をなす複数のデ
ジタルデータ線と、前記デジタルデータ線の各データを
ラッチして前記第一のスイッチ群の各スイッチのオンオ
フ制御をなす複数のラッチからなるラッチ群と、前記飽
和トランジスタのゲートと前記駆動トランジスタのゲー
トとの間に設けられた第二のスイッチと、前記飽和トラ
ンジスタのドレインとこのトランジスタの電流を定める
信号線との間に設けられた第三のスイッチと、前記第一
〜第三のスイッチのオンオフ制御をなす制御手段とを含
むことを特徴とする発光素子駆動回路が得られる。
【００２０】本発明によれば、供給電流に応じた輝度で
発光する発光素子を駆動する発光素子駆動回路であっ
て、互いにゲートが共通接続され前記発光素子に電流を
供給すべく所定の電流供給能力比を有する複数の駆動ト
ランジスタと、前記駆動トランジスタの各ドレインと前
記発光素子との間にそれぞれ設けられた複数のスイッチ
からなる第一のスイッチ群と、前記発光素子の輝度の階
調を決定すべく前記第一のスイッチ群の各スイッチのオ
ンオフ制御をなす複数のデジタルデータ線と、前記デジ
タルデータ線の各データをラッチして前記第一のスイッ
チ群の各スイッチのオンオフ制御をなす複数のラッチか
らなるラッチ群と、前記駆動トランジスタのうちの一つ
のトランジスタのゲートとドレインとの間に設けられた
第二のスイッチと、前記一つのトランジスタのドレイン
とこのトランジスタの電流を定める信号線との間に設け
られた第三のスイッチと、前記第一〜第四のスイッチの
オンオフ制御をなす制御手段とを含むことを特徴とする
発光素子駆動回路が得られる。
発光する発光素子を駆動する発光素子駆動回路であっ
て、互いにゲートが共通接続され前記発光素子に電流を
供給すべく所定の電流供給能力比を有する複数の駆動ト
ランジスタと、前記駆動トランジスタの各ドレインと前
記発光素子との間にそれぞれ設けられた複数のスイッチ
からなる第一のスイッチ群と、前記発光素子の輝度の階
調を決定すべく前記第一のスイッチ群の各スイッチのオ
ンオフ制御をなす複数のデジタルデータ線と、前記デジ
タルデータ線の各データをラッチして前記第一のスイッ
チ群の各スイッチのオンオフ制御をなす複数のラッチか
らなるラッチ群と、前記駆動トランジスタのうちの一つ
のトランジスタのゲートとドレインとの間に設けられた
第二のスイッチと、前記一つのトランジスタのドレイン
とこのトランジスタの電流を定める信号線との間に設け
られた第三のスイッチと、前記第一〜第四のスイッチの
オンオフ制御をなす制御手段とを含むことを特徴とする
発光素子駆動回路が得られる。
【００２１】上記のように構成された本発明において
は、ポリシリコンＴＦＴにばらつきが存在しても、画素
ごとに電流を記憶するため、発光素子には精度の高い電
流を供給することができ、高精度な発光表示装置を提供
することができる。また、階調表示はデジタル信号によ
り制御でき、供給する電流値は１種類のみであるため、
装置全体、特に駆動回路（ドライバ）の構成も簡単にな
る。さらに、記憶する電流値を、階調表示に必要な最も
小さな電流値である必要がなく、中間レベルや最大の電
流値とすることが可能であり、また、常に一定の値なの
で変化分だけ充電すればよいため、負荷に充電する時間
を短くすることができ、それに伴い電流を記憶する時間
も短縮できる。さらにはまた、各画素にラッチ回路を設
けることで、同一階調を表示する場合にはデジタルデー
タの書き込みをする必要がなくなるため、消費電力を少
なくすることができる。
は、ポリシリコンＴＦＴにばらつきが存在しても、画素
ごとに電流を記憶するため、発光素子には精度の高い電
流を供給することができ、高精度な発光表示装置を提供
することができる。また、階調表示はデジタル信号によ
り制御でき、供給する電流値は１種類のみであるため、
装置全体、特に駆動回路（ドライバ）の構成も簡単にな
る。さらに、記憶する電流値を、階調表示に必要な最も
小さな電流値である必要がなく、中間レベルや最大の電
流値とすることが可能であり、また、常に一定の値なの
で変化分だけ充電すればよいため、負荷に充電する時間
を短くすることができ、それに伴い電流を記憶する時間
も短縮できる。さらにはまた、各画素にラッチ回路を設
けることで、同一階調を表示する場合にはデジタルデー
タの書き込みをする必要がなくなるため、消費電力を少
なくすることができる。
【００２２】
【発明の実施の形態】以下に図面を参照しつつ本発明の
実施の形態につき説明する。以下の全ての説明において
は、輝度表示の階調度を“８＝２の３乗”とするが、一
般的には、２のｎ乗の階調度に適用されることは明白で
ある。
実施の形態につき説明する。以下の全ての説明において
は、輝度表示の階調度を“８＝２の３乗”とするが、一
般的には、２のｎ乗の階調度に適用されることは明白で
ある。
【００２３】図１は本発明の第一の実施の形態を示す図
である。本発明の実施の形態は、Ｋ行Ｌ列目の画素の表
示部として、４個のＰ（チャネル）型ポリシリコン薄膜
トランジスタPchTFT0 〜3 と、第一のスイッチ群ＳＷ1A
〜3Aと、第二のスイッチ群ＳＷ1B〜3Bと、２個のスイッ
チＳＷ0A、ＳＷ0Bと、制御線ＫＡと、制御線ＫＢと、信
号線Ｌと、３本のデータ線Ｄ0 〜Ｄ2 と、電源線Ｖと、
接地線Ｇと、発光素子Ｐとを備える。また、図では、電
圧保持用容量ＣをPchTFT1 〜3 のゲート端子と電源線Ｖ
との間に備えるように示しているが、ＴＦＴ素子のゲー
ト浮遊容量を当該容量Ｃとして用いても良く、別に容量
を付加しても良い。
である。本発明の実施の形態は、Ｋ行Ｌ列目の画素の表
示部として、４個のＰ（チャネル）型ポリシリコン薄膜
トランジスタPchTFT0 〜3 と、第一のスイッチ群ＳＷ1A
〜3Aと、第二のスイッチ群ＳＷ1B〜3Bと、２個のスイッ
チＳＷ0A、ＳＷ0Bと、制御線ＫＡと、制御線ＫＢと、信
号線Ｌと、３本のデータ線Ｄ0 〜Ｄ2 と、電源線Ｖと、
接地線Ｇと、発光素子Ｐとを備える。また、図では、電
圧保持用容量ＣをPchTFT1 〜3 のゲート端子と電源線Ｖ
との間に備えるように示しているが、ＴＦＴ素子のゲー
ト浮遊容量を当該容量Ｃとして用いても良く、別に容量
を付加しても良い。
【００２４】PchTFT１〜3 は、全ゲート端子が共通接続
されており、全ソース端子の電位も同電位とし、ドレイ
ン端子には各々スイッチＳＷ1A〜3Aの一端が接続されて
いる。スイッチＳＷ1A〜3Aの他端は短絡されており、発
光素子Ｐの一端に接続されており、スイッチＳＷ1A〜3A
は、各々制御線ＫＢによって制御されるスイッチＳＷ1B
〜3Bを通して、データ線Ｄ0 〜Ｄ2 によって制御され
る。
されており、全ソース端子の電位も同電位とし、ドレイ
ン端子には各々スイッチＳＷ1A〜3Aの一端が接続されて
いる。スイッチＳＷ1A〜3Aの他端は短絡されており、発
光素子Ｐの一端に接続されており、スイッチＳＷ1A〜3A
は、各々制御線ＫＢによって制御されるスイッチＳＷ1B
〜3Bを通して、データ線Ｄ0 〜Ｄ2 によって制御され
る。
【００２５】発光素子Ｐの他の一端は接地線Ｇと接続さ
れている。また、PchTFT1 〜3 の各々の電流供給能力比
は、発光素子Ｐの電流−輝度特性が一般に比例関係にあ
るため、１：２：４とする。PchTFT0 はPchTFT1 〜3 の
うち最も電流能力の大きなPchTFT3 と同じ電流供給能力
を持ち、PchTFT0 のソース端子はPchTFT1 〜3 のソース
端子と同電位とし、ゲート端子とドレイン端子とは短絡
されている。
れている。また、PchTFT1 〜3 の各々の電流供給能力比
は、発光素子Ｐの電流−輝度特性が一般に比例関係にあ
るため、１：２：４とする。PchTFT0 はPchTFT1 〜3 の
うち最も電流能力の大きなPchTFT3 と同じ電流供給能力
を持ち、PchTFT0 のソース端子はPchTFT1 〜3 のソース
端子と同電位とし、ゲート端子とドレイン端子とは短絡
されている。
【００２６】スイッチＳＷ0Aは信号線ＬとPchTFT0 のド
レイン端子との間に設けられており、制御線ＫＡにより
制御される。スイッチＳＷ0BはPchTFT0 のゲート端子と
PchTFT1 〜3 のゲート端子との間に設けられており、制
御線ＫＡによって制御される。制御線ＫＡとＫＢとは制
御部１により制御されるものとする。
レイン端子との間に設けられており、制御線ＫＡにより
制御される。スイッチＳＷ0BはPchTFT0 のゲート端子と
PchTFT1 〜3 のゲート端子との間に設けられており、制
御線ＫＡによって制御される。制御線ＫＡとＫＢとは制
御部１により制御されるものとする。
【００２７】図１に示した回路の動作を図２のタイミン
グチャートに従い説明する。ただし、各々のスイッチは
制御信号が“Ｈ”の場合オン、“Ｌ（ローレベル）”の
場合オフとする。
グチャートに従い説明する。ただし、各々のスイッチは
制御信号が“Ｈ”の場合オン、“Ｌ（ローレベル）”の
場合オフとする。
【００２８】第一の動作状態である電流記憶期間では、
制御線ＫＡと制御線ＫＢとを“Ｈ”とし、データ線Ｄ0
〜Ｄ2 を“Ｌ”とする。従って、スイッチＳＷ0A、ＳＷ
0B、ＳＷ1B〜3Bはオン、スイッチＳＷ1A〜3Aはオフとな
る。また、信号線Ｌには、発光素子Ｐの電流−輝度特性
より、０〜７階調の内の、例えば４階調目の電流が流れ
るようにする。この時、PchTFT0 のゲート電圧とドレイ
ン電圧、PchTFT1 〜3のゲート電圧は同電位であり、４
階調目に対応する電流がPchTFT0 に流れるような電圧が
加えられる。PchTFT0 とPchTFT1 〜3 とはカレントミラ
ー回路構成であるために、PchTFT0 の電流に対し、１／
４：１／２：１の電流を流すことができる状態になって
いる。
制御線ＫＡと制御線ＫＢとを“Ｈ”とし、データ線Ｄ0
〜Ｄ2 を“Ｌ”とする。従って、スイッチＳＷ0A、ＳＷ
0B、ＳＷ1B〜3Bはオン、スイッチＳＷ1A〜3Aはオフとな
る。また、信号線Ｌには、発光素子Ｐの電流−輝度特性
より、０〜７階調の内の、例えば４階調目の電流が流れ
るようにする。この時、PchTFT0 のゲート電圧とドレイ
ン電圧、PchTFT1 〜3のゲート電圧は同電位であり、４
階調目に対応する電流がPchTFT0 に流れるような電圧が
加えられる。PchTFT0 とPchTFT1 〜3 とはカレントミラ
ー回路構成であるために、PchTFT0 の電流に対し、１／
４：１／２：１の電流を流すことができる状態になって
いる。
【００２９】第二の動作状態である階調決定期間では、
制御線ＫＡを“Ｌ”、制御線ＫＢを“Ｈ”とする。この
時、スイッチＳＷ0A、ＳＷ0Bはオフ、スイッチＳＷ1B〜
3Bはオンとなる。また、データ線Ｄ0 〜Ｄ2 は、図３に
示すように、表示したい階調に従って“Ｈ”又は“Ｌ”
として、スイッチＳＷ1A〜3Aをオン／オフする。例え
ば、０階調を表示する場合には、データ線Ｄ0 〜Ｄ2 を
“Ｌ”とすることで、発光素子Ｐに供給される電流は
０、つまり０階調となる。２階調の表示には、Ｄ0、Ｄ1
を“Ｈ”、Ｄ2 を“Ｌ”とすることで、４階調目の電
流の３／４倍、つまり３階調目に対応する電流を発光素
子Ｐに供給できる。また、７階調を表示する場合には、
Ｄ0 〜Ｄ2 を“Ｈ”とすることで、４階調目の電流の７
／４倍、つまり７階調目に対応する電流を発光素子Ｐに
供給できる。
制御線ＫＡを“Ｌ”、制御線ＫＢを“Ｈ”とする。この
時、スイッチＳＷ0A、ＳＷ0Bはオフ、スイッチＳＷ1B〜
3Bはオンとなる。また、データ線Ｄ0 〜Ｄ2 は、図３に
示すように、表示したい階調に従って“Ｈ”又は“Ｌ”
として、スイッチＳＷ1A〜3Aをオン／オフする。例え
ば、０階調を表示する場合には、データ線Ｄ0 〜Ｄ2 を
“Ｌ”とすることで、発光素子Ｐに供給される電流は
０、つまり０階調となる。２階調の表示には、Ｄ0、Ｄ1
を“Ｈ”、Ｄ2 を“Ｌ”とすることで、４階調目の電
流の３／４倍、つまり３階調目に対応する電流を発光素
子Ｐに供給できる。また、７階調を表示する場合には、
Ｄ0 〜Ｄ2 を“Ｈ”とすることで、４階調目の電流の７
／４倍、つまり７階調目に対応する電流を発光素子Ｐに
供給できる。
【００３０】第三の動作状態である出力期間では、制御
線ＫＡと制御線ＫＢを“Ｌ”とする。この時、スイッチ
ＳＷ1A〜3Aは、自己保持機能を有するスイッチであるも
のとすると、階調決定時の状態を保持し、発光素子Ｐに
は階調決定時で選択された電流が供給されるため、発光
素子Ｐは期待された階調にて発光を維持することにな
る。これ等スイッチＳＷ1A〜3Aとして、後述するよう
に、ポリシリコンＴＦＴを使用すれば、そのゲート端に
は容量が形成されるので、この容量により自己保持が可
能である。また、上記ポリシリコンＴＦＴのゲートと一
定電位の間に適当な容量値を持つ容量を備えることで、
前記ポリシリコンＴＦＴのゲート端に形成される容量を
使用した場合よりもより安定な自己保持機能が実現でき
る。
線ＫＡと制御線ＫＢを“Ｌ”とする。この時、スイッチ
ＳＷ1A〜3Aは、自己保持機能を有するスイッチであるも
のとすると、階調決定時の状態を保持し、発光素子Ｐに
は階調決定時で選択された電流が供給されるため、発光
素子Ｐは期待された階調にて発光を維持することにな
る。これ等スイッチＳＷ1A〜3Aとして、後述するよう
に、ポリシリコンＴＦＴを使用すれば、そのゲート端に
は容量が形成されるので、この容量により自己保持が可
能である。また、上記ポリシリコンＴＦＴのゲートと一
定電位の間に適当な容量値を持つ容量を備えることで、
前記ポリシリコンＴＦＴのゲート端に形成される容量を
使用した場合よりもより安定な自己保持機能が実現でき
る。
【００３１】なお、スイッチＳＷ1A〜3Aは、第一の動作
状態の初期時において、制御部１によって強制的に自己
保持機能がリセットされ、全てオフ状態にリセットされ
るものとする。
状態の初期時において、制御部１によって強制的に自己
保持機能がリセットされ、全てオフ状態にリセットされ
るものとする。
【００３２】以上のような動作を行うことにより、隣接
領域にあるPchTFT0 〜PchTFT3 の特性ばらつきにしか影
響されない精度の高い電流を、発光素子Ｐに供給するこ
とができるため、高精度な表示が可能となる。また、記
憶される電流値は最も低い階調に対応する電流値に比べ
十分高く、配線などの負荷を充電する時間は最も低い階
調により充電する時間よりも短時間ですみ、常に一定値
であるため、記憶動作が高速になり第一の動作状態の電
流記憶期間を短縮できる。さらに、記憶される電流値
は、単一レベルであり、階調制御はデジタル動作により
行われるため、簡単な構成の駆動回路（ドライバ）によ
り、画素部を制御できる。
領域にあるPchTFT0 〜PchTFT3 の特性ばらつきにしか影
響されない精度の高い電流を、発光素子Ｐに供給するこ
とができるため、高精度な表示が可能となる。また、記
憶される電流値は最も低い階調に対応する電流値に比べ
十分高く、配線などの負荷を充電する時間は最も低い階
調により充電する時間よりも短時間ですみ、常に一定値
であるため、記憶動作が高速になり第一の動作状態の電
流記憶期間を短縮できる。さらに、記憶される電流値
は、単一レベルであり、階調制御はデジタル動作により
行われるため、簡単な構成の駆動回路（ドライバ）によ
り、画素部を制御できる。
【００３３】次に、図１に示した第一の実施の形態にお
ける具体的な実施例を図４に示し、その動作タイミング
チャートを図５に示す。本実施例は、第一のスイッチ群
（ＳＷ1A〜ＳＷ3A）、第二のスイッチ群（ＳＷ1B〜ＳＷ
3B）、２個のスイッチ（ＳＷ0A、ＳＷ0B）として、それ
ぞれPch ポリシリコンＴＦＴを使用した（PchTFT1-2〜3
-2 、PchTFT1-3 〜3-3 、PchTFT0-2 、PchTFT0-3 ）も
のである。本実施例では、PchTFTを用いているため、図
１の回路例の動作タイミングチャート（図２参照）に対
して、制御線の“Ｈ”、“Ｌ”が逆となっている。ま
た、入力デジタルデータＤ0 〜Ｄ2 と階調度との関係を
図６に示す。入力デジタルデータも上述のデータに対し
“Ｈ”、“Ｌ”が逆となっている。動作の意味する内容
は、先の例と同じである。
ける具体的な実施例を図４に示し、その動作タイミング
チャートを図５に示す。本実施例は、第一のスイッチ群
（ＳＷ1A〜ＳＷ3A）、第二のスイッチ群（ＳＷ1B〜ＳＷ
3B）、２個のスイッチ（ＳＷ0A、ＳＷ0B）として、それ
ぞれPch ポリシリコンＴＦＴを使用した（PchTFT1-2〜3
-2 、PchTFT1-3 〜3-3 、PchTFT0-2 、PchTFT0-3 ）も
のである。本実施例では、PchTFTを用いているため、図
１の回路例の動作タイミングチャート（図２参照）に対
して、制御線の“Ｈ”、“Ｌ”が逆となっている。ま
た、入力デジタルデータＤ0 〜Ｄ2 と階調度との関係を
図６に示す。入力デジタルデータも上述のデータに対し
“Ｈ”、“Ｌ”が逆となっている。動作の意味する内容
は、先の例と同じである。
【００３４】本発明の第一の実施の形態における他の具
体的な実施例を図７に示し、その動作タイミングチャー
トを図８に示す。本実施例では、上述の実施例における
スイッチングノイズの影響を最小限に抑えるために制御
線を追加している。その他の構成要素は図４に示した実
施例と同じである。本実施例では、３本の制御線ＫＡ、
ＫＢ、ＫＣを備え、制御線ＫＡによりPchTFT0-2 のゲー
ト電圧を制御し、制御線ＫＢによりPchTFT0-3 を制御
し、制御線ＫＣによりPchTFT1-3 〜3-3 を制御する。こ
れ等各制御線の制御は制御部１により行われる。
体的な実施例を図７に示し、その動作タイミングチャー
トを図８に示す。本実施例では、上述の実施例における
スイッチングノイズの影響を最小限に抑えるために制御
線を追加している。その他の構成要素は図４に示した実
施例と同じである。本実施例では、３本の制御線ＫＡ、
ＫＢ、ＫＣを備え、制御線ＫＡによりPchTFT0-2 のゲー
ト電圧を制御し、制御線ＫＢによりPchTFT0-3 を制御
し、制御線ＫＣによりPchTFT1-3 〜3-3 を制御する。こ
れ等各制御線の制御は制御部１により行われる。
【００３５】本実施例において、第一の動作状態である
電流記憶期間は制御線ＫＣの立ち上げ、PchTFT0-3 をOF
F 状態にすることにより終了し、その後制御線ＫＡを立
ち上げ、PchTFT0-2 をOFF とする。その後の動作は上述
の図４の実施例と同じである。
電流記憶期間は制御線ＫＣの立ち上げ、PchTFT0-3 をOF
F 状態にすることにより終了し、その後制御線ＫＡを立
ち上げ、PchTFT0-2 をOFF とする。その後の動作は上述
の図４の実施例と同じである。
【００３６】本実施例では、第一の動作状態の終了時に
おいて、制御線ＫＡはまだ“Ｌ”状態であり、PchTFT0-
2 によるスイッチングノイズは、記憶される電流に影響
を与えない。従って、本実施例において記憶される電流
は、上述の図４の実施例と比べ精度を高くすることがで
きる。
おいて、制御線ＫＡはまだ“Ｌ”状態であり、PchTFT0-
2 によるスイッチングノイズは、記憶される電流に影響
を与えない。従って、本実施例において記憶される電流
は、上述の図４の実施例と比べ精度を高くすることがで
きる。
【００３７】本発明の第一の実施の形態の具体的な更に
他の実施例を図９に示す。本実施例は、第一の実施例で
ＰチャネルポリシリコンＴＦＴを使用した代わりに、Ｎ
チャネルポリシリコンＴＦＴを備えたものである。従っ
て、上述の図４の実施例にて、PchTFT0 〜3 の代わり
に、NchTFT0 〜3 を備える。また、図４の実施例におけ
る電源線から接地線までの発光素子、第一のスイッチ群
（ＳＷ1A〜3A）、NchTFT0 〜3 の順序が、本実施例では
逆の順序となっている。本実施例における動作タイミン
グチャートを図１０に示す。スイッチ動作の意味すると
ころは、第一の実施例と同じである。
他の実施例を図９に示す。本実施例は、第一の実施例で
ＰチャネルポリシリコンＴＦＴを使用した代わりに、Ｎ
チャネルポリシリコンＴＦＴを備えたものである。従っ
て、上述の図４の実施例にて、PchTFT0 〜3 の代わり
に、NchTFT0 〜3 を備える。また、図４の実施例におけ
る電源線から接地線までの発光素子、第一のスイッチ群
（ＳＷ1A〜3A）、NchTFT0 〜3 の順序が、本実施例では
逆の順序となっている。本実施例における動作タイミン
グチャートを図１０に示す。スイッチ動作の意味すると
ころは、第一の実施例と同じである。
【００３８】また、図７の実施例のPchTFTの代わりに、
同様に、NchTFTを用いて同じ機能を実現できる。この場
合も、制御信号と入力デジタルデータは信号を反転し、
“Ｈ”の代わりに“Ｌ”、“Ｌ”の代わりに“Ｈ”とす
れば良いことになる。
同様に、NchTFTを用いて同じ機能を実現できる。この場
合も、制御信号と入力デジタルデータは信号を反転し、
“Ｈ”の代わりに“Ｌ”、“Ｌ”の代わりに“Ｈ”とす
れば良いことになる。
【００３９】本発明の第二の実施形態を図１１に示す。
本例でも、Ｋ行Ｌ列目の画素の表示部として、３個のＰ
型ポリシリコン薄膜トランジスタPchTFT0 〜n と、３個
の第一のスイッチ群ＳＷ1A〜ＳＷ3Aと、３個の第二のス
イッチ群ＳＷ1B〜ＳＷ3Bと、２個のスイッチＳＷ0A、Ｓ
Ｗ0Bと、制御線ＫＡと、制御線ＫＢと、信号線Ｌと、３
本のデータ線Ｄ0D〜Ｄ2 と、電源線Ｖと、接地線Ｇと、
発光素子Ｐ、制御線を制御するための制御部１とを備え
る。ただし、電圧保持用容量ＣはPchTFT1 〜3のゲート
浮遊容量でも良く、またこれ等PchTFT1 〜3 のゲート端
子と一定電位との間に、積極的に設ける場合がある。
本例でも、Ｋ行Ｌ列目の画素の表示部として、３個のＰ
型ポリシリコン薄膜トランジスタPchTFT0 〜n と、３個
の第一のスイッチ群ＳＷ1A〜ＳＷ3Aと、３個の第二のス
イッチ群ＳＷ1B〜ＳＷ3Bと、２個のスイッチＳＷ0A、Ｓ
Ｗ0Bと、制御線ＫＡと、制御線ＫＢと、信号線Ｌと、３
本のデータ線Ｄ0D〜Ｄ2 と、電源線Ｖと、接地線Ｇと、
発光素子Ｐ、制御線を制御するための制御部１とを備え
る。ただし、電圧保持用容量ＣはPchTFT1 〜3のゲート
浮遊容量でも良く、またこれ等PchTFT1 〜3 のゲート端
子と一定電位との間に、積極的に設ける場合がある。
【００４０】PchTFT１〜3 は、全ゲート端子が共通接続
されており、全ソース端子の電位も同電位とし、ドレイ
ン端子には各々スイッチＳＷ1A〜3Aの一端が接続されて
いる。スイッチＳＷ1A〜3Aの他端は短絡され、発光素子
Ｐの一端に接続されており、スイッチＳＷ1A〜3Aは、各
々制御線ＫＢによって制御されるスイッチＳＷ1B〜3Bを
通して、データ線Ｄ0 〜Ｄ2 によって制御される。発光
素子Ｐの他の一端は接地線Ｇと接続される。また、PchT
FT1 〜3 の各々の電流供給能力比は、発光素子Ｐの電流
−輝度特性が一般に比例関係にあるため、１：２：４と
する。
されており、全ソース端子の電位も同電位とし、ドレイ
ン端子には各々スイッチＳＷ1A〜3Aの一端が接続されて
いる。スイッチＳＷ1A〜3Aの他端は短絡され、発光素子
Ｐの一端に接続されており、スイッチＳＷ1A〜3Aは、各
々制御線ＫＢによって制御されるスイッチＳＷ1B〜3Bを
通して、データ線Ｄ0 〜Ｄ2 によって制御される。発光
素子Ｐの他の一端は接地線Ｇと接続される。また、PchT
FT1 〜3 の各々の電流供給能力比は、発光素子Ｐの電流
−輝度特性が一般に比例関係にあるため、１：２：４と
する。
【００４１】スイッチＳＷ0Aは信号線ＬとPchTFT3 のド
レイン端子との間に設けられており、制御線ＫＡにより
制御される。スイッチＳＷ0BはPchTFT3 のゲート端子と
ドレイン端子との間に設けられており、制御線ＫＡによ
って制御される。
レイン端子との間に設けられており、制御線ＫＡにより
制御される。スイッチＳＷ0BはPchTFT3 のゲート端子と
ドレイン端子との間に設けられており、制御線ＫＡによ
って制御される。
【００４２】この回路の動作タイミングチャートを図１
２に示す。ただし、各々のスイッチは制御信号が“Ｈ”
の場合オン、“Ｌ”の場合オフとする。第一の動作状態
である電流記憶期間では、制御線ＫＡと制御線ＫＢとを
“Ｈ”とし、データ線Ｄ0 〜Ｄ2 を“Ｌ”とする。従っ
て、スイッチＳＷ0A、ＳＷ0B、ＳＷ1B〜3Bはオン、スイ
ッチＳＷ1A〜3Aはオフとなる。また、信号線Ｌには、発
光素子Ｐの電流−輝度特性より、０〜７階調の内の４階
調目の電流が流れるようにする。この時、PchTFT3 は、
ゲート−ドレイン間が短絡されているため飽和領域で動
作し、４階調目に対応する電流が流れるような電圧がゲ
ート端子に蓄積される。PchTFT1 〜3 のゲート電圧は短
絡されているため同電位であり、PchTFT1 、2 はPchTFT
3 に対しカレントミラー構成となっているため、PchTFT
1 〜3 が流すことができる電流比は、４階調目の電流に
対し、１／４：１／２：１となっている。
２に示す。ただし、各々のスイッチは制御信号が“Ｈ”
の場合オン、“Ｌ”の場合オフとする。第一の動作状態
である電流記憶期間では、制御線ＫＡと制御線ＫＢとを
“Ｈ”とし、データ線Ｄ0 〜Ｄ2 を“Ｌ”とする。従っ
て、スイッチＳＷ0A、ＳＷ0B、ＳＷ1B〜3Bはオン、スイ
ッチＳＷ1A〜3Aはオフとなる。また、信号線Ｌには、発
光素子Ｐの電流−輝度特性より、０〜７階調の内の４階
調目の電流が流れるようにする。この時、PchTFT3 は、
ゲート−ドレイン間が短絡されているため飽和領域で動
作し、４階調目に対応する電流が流れるような電圧がゲ
ート端子に蓄積される。PchTFT1 〜3 のゲート電圧は短
絡されているため同電位であり、PchTFT1 、2 はPchTFT
3 に対しカレントミラー構成となっているため、PchTFT
1 〜3 が流すことができる電流比は、４階調目の電流に
対し、１／４：１／２：１となっている。
【００４３】第二の動作状態である階調決定期間では、
制御線ＫＡを“Ｌ”、制御線ＫＢを“Ｈ”とする。この
時、スイッチＳＷ0A、ＳＷ0Bはオフ、スイッチＳＷ1B〜
3Bはオンとなる。また、データ線Ｄ0 〜Ｄ2 は、図１３
に示すように、表示したい階調に従って“Ｈ”又は
“Ｌ”として、スイッチＳＷ1A〜3Aをオン／オフする。
例えば、０階調を表示する場合には、Ｄ0 〜Ｄ2 を
“Ｌ”とすることで、発光素子Ｐに供給する電流は０、
つまり０階調となる。３階調の表示には、Ｄ0 、Ｄ1 を
“Ｈ”、Ｄ2 を“Ｌ”とすることで、４階調目の電流の
３／４倍つまり３階調目に対応する電流を発光素子Ｐに
供給できる。７階調を表示する場合には、Ｄ0D〜Ｄ3 を
“Ｈ”とすることで、４階調目の電流の７／４倍、つま
り７階調目に対応する電流を発光素子Ｐに供給できる。
制御線ＫＡを“Ｌ”、制御線ＫＢを“Ｈ”とする。この
時、スイッチＳＷ0A、ＳＷ0Bはオフ、スイッチＳＷ1B〜
3Bはオンとなる。また、データ線Ｄ0 〜Ｄ2 は、図１３
に示すように、表示したい階調に従って“Ｈ”又は
“Ｌ”として、スイッチＳＷ1A〜3Aをオン／オフする。
例えば、０階調を表示する場合には、Ｄ0 〜Ｄ2 を
“Ｌ”とすることで、発光素子Ｐに供給する電流は０、
つまり０階調となる。３階調の表示には、Ｄ0 、Ｄ1 を
“Ｈ”、Ｄ2 を“Ｌ”とすることで、４階調目の電流の
３／４倍つまり３階調目に対応する電流を発光素子Ｐに
供給できる。７階調を表示する場合には、Ｄ0D〜Ｄ3 を
“Ｈ”とすることで、４階調目の電流の７／４倍、つま
り７階調目に対応する電流を発光素子Ｐに供給できる。
【００４４】第三の動作状態である出力期間では、制御
線ＫＡと制御線ＫＢを“Ｌ”とする。この時、スイッチ
ＳＷ1A〜3Aは、図１の例と同様に、その自己保持機能に
より階調決定時の状態を保持し、発光素子Ｐには階調決
定時で選択された電流が供給されるため、発光素子Ｐは
期待された階調にて発光を維持するのである。
線ＫＡと制御線ＫＢを“Ｌ”とする。この時、スイッチ
ＳＷ1A〜3Aは、図１の例と同様に、その自己保持機能に
より階調決定時の状態を保持し、発光素子Ｐには階調決
定時で選択された電流が供給されるため、発光素子Ｐは
期待された階調にて発光を維持するのである。
【００４５】以上のような動作を行うことにより、隣接
領域にあるPchTFT1 〜PchTFT3 の特性ばらつきにしか影
響されない精度の高い電流を、発光素子Ｐに供給するこ
とができるため、高精度な表示が可能となる。また、記
憶される電流値は最も低い階調に対応する電流値に比べ
十分高く、配線などの負荷を充電する時間は、最も低い
階調により充電する時間よりも短時間ですみ、常に一定
電流値であるため、記憶動作が高速になり第一の動作状
態の電流記憶期間を短縮できる。さらに、この記憶され
る電流値は、単一レベルであり、階調制御はデジタル動
作により行われるため、簡単な構成の駆動回路（ドライ
バ）により、画素部を制御できる。
領域にあるPchTFT1 〜PchTFT3 の特性ばらつきにしか影
響されない精度の高い電流を、発光素子Ｐに供給するこ
とができるため、高精度な表示が可能となる。また、記
憶される電流値は最も低い階調に対応する電流値に比べ
十分高く、配線などの負荷を充電する時間は、最も低い
階調により充電する時間よりも短時間ですみ、常に一定
電流値であるため、記憶動作が高速になり第一の動作状
態の電流記憶期間を短縮できる。さらに、この記憶され
る電流値は、単一レベルであり、階調制御はデジタル動
作により行われるため、簡単な構成の駆動回路（ドライ
バ）により、画素部を制御できる。
【００４６】本実施の形態は、上述の第一の実施の形態
に比べ、ＴＦＴの数が少ない構成である。さらに、PchT
FT3 は、信号線Ｌに流れる電流を記憶し、発光素子Ｐに
そのまま供給するため、上述の第一の実施の形態に発光
素子に供給する電流の精度も高くなるという特徴を持
つ。また、本実施の形態において、上述の第一の実施の
形態と同様に、上述した各具体的実施例に対応する実施
例を実現できることは明白である。
に比べ、ＴＦＴの数が少ない構成である。さらに、PchT
FT3 は、信号線Ｌに流れる電流を記憶し、発光素子Ｐに
そのまま供給するため、上述の第一の実施の形態に発光
素子に供給する電流の精度も高くなるという特徴を持
つ。また、本実施の形態において、上述の第一の実施の
形態と同様に、上述した各具体的実施例に対応する実施
例を実現できることは明白である。
【００４７】本発明の第三の実施の形態を図１４に示
す。Ｋ行Ｌ列目の画素の表示部として、４個のＰチャネ
ルポリシリコン薄膜トランジスタPchTFT0 〜3 と、３個
の第一のスイッチ群ＳＷ1A〜3Aと、３個のラッチＬ１〜
Ｌ３と、２個のスイッチＳＷ0A、0Bと、制御線Ｋと、信
号線Ｌと、３本のデータ線Ｄ0 〜Ｄ2 と、電源線Ｖと、
接地線Ｇと、発光素子Ｐと、制御部１とを備える。ただ
し、電圧保持用容量Ｃをについては、上述した各実施の
形態の場合と同様である。
す。Ｋ行Ｌ列目の画素の表示部として、４個のＰチャネ
ルポリシリコン薄膜トランジスタPchTFT0 〜3 と、３個
の第一のスイッチ群ＳＷ1A〜3Aと、３個のラッチＬ１〜
Ｌ３と、２個のスイッチＳＷ0A、0Bと、制御線Ｋと、信
号線Ｌと、３本のデータ線Ｄ0 〜Ｄ2 と、電源線Ｖと、
接地線Ｇと、発光素子Ｐと、制御部１とを備える。ただ
し、電圧保持用容量Ｃをについては、上述した各実施の
形態の場合と同様である。
【００４８】図１５に本実施の形態で使用するラッチの
例を示しており、３個のインバータと、ノアゲートと、
スイッチとからなる周知の構成であり、その詳細は省略
する。なお、図１５におるスイッチは制御線Ｋにより制
御されるものとする。
例を示しており、３個のインバータと、ノアゲートと、
スイッチとからなる周知の構成であり、その詳細は省略
する。なお、図１５におるスイッチは制御線Ｋにより制
御されるものとする。
【００４９】PchTFT１〜3 は、全ゲート端子が共通接続
されており、全ソース端子の電位も同電位であり、ドレ
イン端子には各スイッチＳＷ1A〜3Aの一端が接続されて
いる。スイッチＳＷ1A〜3Aの他端は短絡されており、発
光素子Ｐの一端に接続されている。スイッチＳＷ1A〜3A
は、制御線Ｋによって制御されるラッチＬ１〜Ｌ３を通
して、データ線Ｄ0 〜Ｄ2 によって制御される。発光素
子Ｐの他の一端は接地線Ｇと接続されている。また、Pc
hTFT1 〜3 の各々の電流供給能力比は、発光素子Ｐの電
流−輝度特性が一般に比例関係にあるため、１：２：４
とする。
されており、全ソース端子の電位も同電位であり、ドレ
イン端子には各スイッチＳＷ1A〜3Aの一端が接続されて
いる。スイッチＳＷ1A〜3Aの他端は短絡されており、発
光素子Ｐの一端に接続されている。スイッチＳＷ1A〜3A
は、制御線Ｋによって制御されるラッチＬ１〜Ｌ３を通
して、データ線Ｄ0 〜Ｄ2 によって制御される。発光素
子Ｐの他の一端は接地線Ｇと接続されている。また、Pc
hTFT1 〜3 の各々の電流供給能力比は、発光素子Ｐの電
流−輝度特性が一般に比例関係にあるため、１：２：４
とする。
【００５０】PchTFT0 は、PchTFT1 〜3 中最も電流能力
の大きなPchTFT3 と同じ電流能力を持ち、PchTFT0 のソ
ース端子はPchTFT1 〜3 のソース端子と同電位とされ、
ゲート端子とドレイン端子は短絡されている。スイッチ
ＳＷ0Aは信号線ＬとPchTFT0のドレイン端子との間に設
けられており、制御線Ｋにより制御される。スイッチＳ
Ｗ0BはTFT0のゲート端子とPchTFT1 〜3 のゲート端子と
の間に設けられおり、制御線Ｋによって制御される。
の大きなPchTFT3 と同じ電流能力を持ち、PchTFT0 のソ
ース端子はPchTFT1 〜3 のソース端子と同電位とされ、
ゲート端子とドレイン端子は短絡されている。スイッチ
ＳＷ0Aは信号線ＬとPchTFT0のドレイン端子との間に設
けられており、制御線Ｋにより制御される。スイッチＳ
Ｗ0BはTFT0のゲート端子とPchTFT1 〜3 のゲート端子と
の間に設けられおり、制御線Ｋによって制御される。
【００５１】本実施の形態の動作タイミングチャートを
図１６に示す。第一の動作状態である電流記憶＋階調決
定期間では、制御線Ｋを“Ｈ”とする。従って、スイッ
チＳＷ0A、ＳＷ0Bはオン、スイッチＳＷ1A〜3Aはオフと
なる。また、信号線Ｌには、発光素子Ｐの電流−輝度特
性より、０〜７階調の内の４階調目の電流が流れるよう
にする。この時、PchTFT0 のゲート電圧とドレイン電
圧、PchTFT1 〜3 のゲート電圧は同電位であり、４階調
目に対応する電流がPchTFT0 に流れるような電圧が加え
られる。
図１６に示す。第一の動作状態である電流記憶＋階調決
定期間では、制御線Ｋを“Ｈ”とする。従って、スイッ
チＳＷ0A、ＳＷ0Bはオン、スイッチＳＷ1A〜3Aはオフと
なる。また、信号線Ｌには、発光素子Ｐの電流−輝度特
性より、０〜７階調の内の４階調目の電流が流れるよう
にする。この時、PchTFT0 のゲート電圧とドレイン電
圧、PchTFT1 〜3 のゲート電圧は同電位であり、４階調
目に対応する電流がPchTFT0 に流れるような電圧が加え
られる。
【００５２】PchTFT0 とPchTFT1 〜3 とによりカレント
ミラーが構成されているため、PchTFT0 の電流に対し、
１／４：１／２：１の電流を流すことができる状態にな
っている。一方、データ線Ｄ0 〜Ｄ2 は、表示したい階
調に従って“Ｈ”又は“Ｌ”とし、ラッチＬ１〜Ｌ３に
表示階調をラッチさせる。
ミラーが構成されているため、PchTFT0 の電流に対し、
１／４：１／２：１の電流を流すことができる状態にな
っている。一方、データ線Ｄ0 〜Ｄ2 は、表示したい階
調に従って“Ｈ”又は“Ｌ”とし、ラッチＬ１〜Ｌ３に
表示階調をラッチさせる。
【００５３】第二の動作状態である出力期間では、制御
線Ｋを“Ｌ”とする。この時、スイッチＳＷ0A、ＳＷ0B
はOFF 、スイッチＳＷ1A〜3Aは、ラッチＬ１〜Ｌ３にラ
ッチされた階調データに従ってオン／オフする。よっ
て、発光素子Ｐには選択された電流が供給されるため、
発光素子は期待された階調にて発光する。
線Ｋを“Ｌ”とする。この時、スイッチＳＷ0A、ＳＷ0B
はOFF 、スイッチＳＷ1A〜3Aは、ラッチＬ１〜Ｌ３にラ
ッチされた階調データに従ってオン／オフする。よっ
て、発光素子Ｐには選択された電流が供給されるため、
発光素子は期待された階調にて発光する。
【００５４】以上のような動作を行うことにより、隣接
領域にあるPchTFT0 〜PchTFT3 の特性ばらつきにしか影
響されない精度の高い電流を、発光素子Ｐに供給するこ
とができるため、高精度な表示が可能となる。また、記
憶される電流値は最も低い階調に対応する電流値に比べ
十分高く、配線などの負荷を充電する時間は最も低い階
調により充電する時間よりも短時間ですみ、常に一定値
であるため、記憶動作が高速になり第一の動作状態の電
流記憶期間を短縮できる。さらに、記憶される電流値
は、単一レベルであり、階調制御はデジタル動作により
行われるため、簡単な構成の駆動回路（ドライバ）によ
り、画素部を制御できる。
領域にあるPchTFT0 〜PchTFT3 の特性ばらつきにしか影
響されない精度の高い電流を、発光素子Ｐに供給するこ
とができるため、高精度な表示が可能となる。また、記
憶される電流値は最も低い階調に対応する電流値に比べ
十分高く、配線などの負荷を充電する時間は最も低い階
調により充電する時間よりも短時間ですみ、常に一定値
であるため、記憶動作が高速になり第一の動作状態の電
流記憶期間を短縮できる。さらに、記憶される電流値
は、単一レベルであり、階調制御はデジタル動作により
行われるため、簡単な構成の駆動回路（ドライバ）によ
り、画素部を制御できる。
【００５５】また、本実施の形態では、ラッチＬ１〜Ｌ
３を使用しているため、制御線の数が少なくてすむ。さ
らに、同じ階調を表示する場合には、デジタルデータを
再度書き込む必要がなく、消費電力を少なくすることが
できる。
３を使用しているため、制御線の数が少なくてすむ。さ
らに、同じ階調を表示する場合には、デジタルデータを
再度書き込む必要がなく、消費電力を少なくすることが
できる。
【００５６】この図１４に示した実施の形態において
も、上述した図４や図７のＴＦＴによるスイッチ構成
や、また、図１１の構成にも同様に適用できることは明
白である。その場合には、制御線が上述の例よりも少な
く、消費電力を少なくすることができる。
も、上述した図４や図７のＴＦＴによるスイッチ構成
や、また、図１１の構成にも同様に適用できることは明
白である。その場合には、制御線が上述の例よりも少な
く、消費電力を少なくすることができる。
【００５７】上記の各実施の態様においては、信号線Ｌ
に流す電流としては、階調度０以外の電流であれば良
く、最大電流や、他の階調に対応する電流でも動作を行
うことが可能であるが、この場合の電流は、第一の実施
の形態や第三の実施の形態におけるPchTFT0 の電流供給
能力を記憶する電流に対応する電流とする。この時、電
流を記憶するのに必要な時間が、最大の電流の場合に比
べ、長くなる。ただし、信号線に流れる電流が小さくな
るため、消費電力を少なくすることができる。
に流す電流としては、階調度０以外の電流であれば良
く、最大電流や、他の階調に対応する電流でも動作を行
うことが可能であるが、この場合の電流は、第一の実施
の形態や第三の実施の形態におけるPchTFT0 の電流供給
能力を記憶する電流に対応する電流とする。この時、電
流を記憶するのに必要な時間が、最大の電流の場合に比
べ、長くなる。ただし、信号線に流れる電流が小さくな
るため、消費電力を少なくすることができる。
【００５８】
【発明の効果】第１の効果は、電圧を印加して発光素子
の輝度を制御する場合に比べ、高精度な階調表示ができ
る発光表示装置が可能な点である。その理由は、電流を
記憶するようにすることで、隣接領域にあるポリシリコ
ン薄膜トランジスタの特性ばらつきにしか影響されない
ためである。
の輝度を制御する場合に比べ、高精度な階調表示ができ
る発光表示装置が可能な点である。その理由は、電流を
記憶するようにすることで、隣接領域にあるポリシリコ
ン薄膜トランジスタの特性ばらつきにしか影響されない
ためである。
【００５９】第２の効果は、従来の電流駆動方法に比
べ、発光表示装置全体の構成の簡易化が可能となる点で
ある。その理由は、従来の電流駆動法においては、階調
数分の高精度な電流値を各画素に供給する必要があっ
た。本発明では、任意の一種類の電流値のみで良く、階
調制御はデジタルデータで行うことができるため、発光
表示装置、特に駆動回路（ドライバ）の構成が簡易化さ
れる。
べ、発光表示装置全体の構成の簡易化が可能となる点で
ある。その理由は、従来の電流駆動法においては、階調
数分の高精度な電流値を各画素に供給する必要があっ
た。本発明では、任意の一種類の電流値のみで良く、階
調制御はデジタルデータで行うことができるため、発光
表示装置、特に駆動回路（ドライバ）の構成が簡易化さ
れる。
【００６０】第３の効果は、従来の電流駆動方法に比
べ、高速に動作することができる発光表示装置が可能な
点である。その理由は、従来の電流駆動法においては、
すべての階調に対応する電流を記憶する必要があり、最
低の電流値では、配線負荷などへの充電時間が長時間必
要であった。本発明では、記憶する電流を前階調の内の
中央レベルに設定することができるため、充電時間が短
くてすみ、高速動作が可能となる。
べ、高速に動作することができる発光表示装置が可能な
点である。その理由は、従来の電流駆動法においては、
すべての階調に対応する電流を記憶する必要があり、最
低の電流値では、配線負荷などへの充電時間が長時間必
要であった。本発明では、記憶する電流を前階調の内の
中央レベルに設定することができるため、充電時間が短
くてすみ、高速動作が可能となる。
【００６１】第４の効果は、従来の駆動法よりも、消費
電力の少ない発光表示装置が可能な点である。その理由
は、階調制御をデジタル制御によって行うため、各画素
にラッチを設けることで、同じ画素で同一階調を表示す
る場合には、再度デジタルデータを書き込む必要がない
ためである。
電力の少ない発光表示装置が可能な点である。その理由
は、階調制御をデジタル制御によって行うため、各画素
にラッチを設けることで、同じ画素で同一階調を表示す
る場合には、再度デジタルデータを書き込む必要がない
ためである。
【図１】本発明の第一の実施の形態を示す図である。
【図２】図２の動作タイミングチャートである。
【図３】図１の回路のデジタル階調データの例である。
【図４】図１の具体的な実施例を示す図である。
【図５】図４の動作タイミングチャートである。
【図６】図４の回路のデジタル階調データの例である。
【図７】図１の具体的な他の実施例を示す図である。
【図８】図７の動作タイミングチャートである。
【図９】図１の具体的な別の実施例を示す図である。
【図１０】図９の動作タイミングチャートである。
【図１１】本発明の第二の実施の形態を示す図である。
【図１２】図１１の動作タイミングチャートてある。
【図１３】図１１の回路のデジタル階調データ例であ
る。
る。
【図１４】本発明の第三の実施の形態を示す図である。
【図１５】図１４のラッチの例を示す図である。
【図１６】図１４の動作タイミングチャート
【図１７】従来の発光表示駆動装置の一例を示す図であ
る。
る。
【図１８】従来の発光表示駆動装置の他の例を示す図で
ある。
ある。
【図１９】表示装置の概略図である。
１ 制御部
Ｌ 信号線
Ｇ 接地線
ＫＡ，ＫＢ，ＫＣ 制御線
Ｐ 発光素子
Ｖ 電源線
Ｄ0 〜Ｄ2 デジタル階調データ
PchTFT0 〜PchTFT3 ，PchTFT1-2 〜PchTFT3-2 ，PchTFT
1-3 〜PchTFT3-3 Ｐ型薄膜トランジスタ NchTFT0 〜NchTFT Ｎ型薄膜トランジスタ Ｃ 容量 ＳＷ0A，ＳＷ0B，ＳＷ1A〜ＳＷ3A，ＳＷ1B〜ＳＷ3B ス
イッチ
1-3 〜PchTFT3-3 Ｐ型薄膜トランジスタ NchTFT0 〜NchTFT Ｎ型薄膜トランジスタ Ｃ 容量 ＳＷ0A，ＳＷ0B，ＳＷ1A〜ＳＷ3A，ＳＷ1B〜ＳＷ3B ス
イッチ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６２４Ｂ
６４１ ６４１Ｄ
Claims (19)
- 【請求項１】 供給電流に応じた輝度で発光する発光素
子を駆動する発光素子駆動回路であって、 互いにゲートが共通接続され前記発光素子に電流を供給
すべく所定の電流供給能力比を有する複数の駆動トラン
ジスタと、 ゲートとドレインとが短絡されて飽和動作を行い前記複
数の駆動トランジスタと共にカレントミラー回路を構成
する飽和トランジスタと、 前記駆動トランジスタの各ドレインと前記発光素子との
間にそれぞれ設けられた複数のスイッチからなる第一の
スイッチ群と、 前記発光素子の輝度の階調を決定すべく前記第一のスイ
ッチ群の各スイッチのオンオフ制御をなす複数のデジタ
ルデータ線と、 前記デジタルデータ線による前記第一のスイッチ群の各
スイッチ素子のオンオフ制御を可能とするか否かを定め
る複数のスイッチからなる第二のスイッチ群と、 前記飽和トランジスタのゲートと前記駆動トランジスタ
のゲートとの間に設けられた第三のスイッチと、 前記飽和トランジスタのドレインとこのトランジスタの
電流を定める信号線との間に設けられた第四のスイッチ
と、 前記第一〜第四のスイッチのオンオフ制御をなす制御手
段とを含むことを特徴とする発光素子駆動回路。 - 【請求項２】 前記制御手段は、前記第一のスイッチ群
の各スイッチをオフとし、前記第三及び第四のスイッチ
をオンとする第一の動作状態に制御し、 この第一の動作状態において、これ等駆動トランジスタ
及び飽和トランジスタを前記信号線からの電流を入力と
する前記カレントミラー回路として動作させ、前記駆動
トランジスタの各々に前記電流供給能力比に応じた電流
を流せるようなゲート電圧を、これ等各トランジスタの
共通ゲートに記憶せしめるようにしたことを特徴とする
請求項１に記載の発光素子駆動回路。 - 【請求項３】 供給電流に応じた輝度で発光する発光素
子を駆動する発光素子駆動回路であって、 互いにゲートが共通接続され前記発光素子に電流を供給
すべく所定の電流供給能力比を有する複数の駆動トラン
ジスタと、 前記駆動トランジスタの各ドレインと前記発光素子との
間にそれぞれ設けられた複数のスイッチからなる第一の
スイッチ群と、 前記発光素子の輝度の階調を決定すべく前記第一のスイ
ッチ群の各スイッチのオンオフ制御をなす複数のデジタ
ルデータ線と、 前記デジタルデータ線による前記第一のスイッチ群の各
スイッチのオンオフ制御を可能とするか否かを定める複
数のスイッチからなる第二のスイッチ群と、 前記駆動トランジスタのうちの一つのトランジスタのゲ
ートとドレインとの間に設けられた第三のスイッチと、 前記一つのトランジスタのドレインとこのトランジスタ
の電流を定める信号線との間に設けられた第四のスイッ
チと、 前記第一〜第四のスイッチのオンオフ制御をなす制御手
段とを含むことを特徴とする発光素子駆動回路。 - 【請求項４】 前記制御手段は、前記第一のスイッチ群
の各スイッチをオフとし、前記第三及び第四のスイッチ
をオンとする第一の動作状態に制御し、 この第一の動作状態において、前記駆動トランジスタを
前記信号線からの電流を入力とするカレントミラー回路
として動作させ、前記駆動トランジスタの各々に前記電
流供給能力比に応じた電流を流せるようなゲート電圧
を、これ等各トランジスタの共通ゲートに記憶せしめる
ようにしたことを特徴とする請求項３に記載の発光素子
駆動回路。 - 【請求項５】 前記制御手段は、前記第三及び第四のス
イッチをオフとし、前記第二のスイッチ群の各スイッチ
をオンとして前記第一のスイッチ群の各スイッチを前記
デジタルデータ線によるオンオフ制御を可能とする第二
の動作状態に制御し、 この第二の動作状態において、前記デジタルデータ線に
前記発光素子の輝度の階調を決定するデジタルデータが
印加されることで、前記発光素子に目的の階調に対応す
る前記発光素子の電流−輝度特性に合った電流を供給で
きるようにしたことを特徴とする請求項２または４に記
載の発光素子駆動回路。 - 【請求項６】 前記第一のスイッチ群の各スイッチは自
己保持機能を有しており、 前記制御手段は、前記第二のスイッチ群の各スイッチ、
第三及び第四のスイッチをオフとして第三の動作状態に
制御し、 この第三の動作状態において、前記第一のスイッチ群の
各スイッチの自己保持機能により前記第二の動作状態で
決定された目的の階調に対応する電流の供給を維持でき
るようにしたことを特徴とする請求項５に記載の発光素
子駆動回路。 - 【請求項７】 前記制御手段は、前記第一の動作状態か
ら前記第二の動作状態への移行時において、前記第三の
スイッチを前記第四のスイッチよりも早くオフとするこ
とを特徴とする請求項５または６に記載の発光素子駆動
回路。 - 【請求項８】 供給電流に応じた輝度で発光する発光素
子を駆動する発光素子駆動回路であって、 互いにゲートが共通接続され前記発光素子に電流を供給
すべく所定の電流供給能力比を有する複数の駆動トラン
ジスタと、 ゲートとドレインとが短絡されて飽和動作を行い前記複
数の駆動トランジスタと共にカレントミラー回路を構成
する飽和トランジスタと、 前記駆動トランジスタの各ドレインと前記発光素子との
間にそれぞれ設けられた複数のスイッチからなる第一の
スイッチ群と、 前記発光素子の輝度の階調を決定すべく前記第一のスイ
ッチ群の各スイッチのオンオフ制御をなす複数のデジタ
ルデータ線と、 前記デジタルデータ線の各データをラッチして前記第一
のスイッチ群の各スイッチのオンオフ制御をなす複数の
ラッチからなるラッチ群と、 前記飽和トランジスタのゲートと前記駆動トランジスタ
のゲートとの間に設けられた第二のスイッチと、 前記飽和トランジスタのドレインとこのトランジスタの
電流を定める信号線との間に設けられた第三のスイッチ
と、 前記第一〜第三のスイッチのオンオフ制御をなす制御手
段とを含むことを特徴とする発光素子駆動回路。 - 【請求項９】 前記制御手段は、前記第一のスイッチ群
の各スイッチをオフとし、前記第二及び第三のスイッチ
をオンとする第一の動作状態に制御し、 この第一の動作状態において、これ等駆動トランジスタ
及び飽和トランジスタを前記信号線からの電流を入力と
する前記カレントミラー回路として動作させ、前記駆動
トランジスタの各々に前記電流供給能力比に応じた電流
を流せるようなゲート電圧を、これ等各トランジスタの
共通ゲートに記憶せしめるようにしたことを特徴とする
請求項８に記載の発光素子駆動回路。 - 【請求項１０】 供給電流に応じた輝度で発光する発光
素子を駆動する発光素子駆動回路であって、 互いにゲートが共通接続され前記発光素子に電流を供給
すべく所定の電流供給能力比を有する複数の駆動トラン
ジスタと、 前記駆動トランジスタの各ドレインと前記発光素子との
間にそれぞれ設けられた複数のスイッチからなる第一の
スイッチ群と、 前記発光素子の輝度の階調を決定すべく前記第一のスイ
ッチ群の各スイッチのオンオフ制御をなす複数のデジタ
ルデータ線と、 前記デジタルデータ線の各データをラッチして前記第一
のスイッチ群の各スイッチのオンオフ制御をなす複数の
ラッチからなるラッチ群と、 前記駆動トランジスタのうちの一つのトランジスタのゲ
ートとドレインとの間に設けられた第二のスイッチと、 前記一つのトランジスタのドレインとこのトランジスタ
の電流を定める信号線との間に設けられた第三のスイッ
チと、 前記第一〜第四のスイッチのオンオフ制御をなす制御手
段とを含むことを特徴とする発光素子駆動回路。 - 【請求項１１】 前記制御手段は、前記第一のスイッチ
群の各スイッチをオフとし、前記第二及び第三のスイッ
チをオンとする第一の動作状態に制御し、 この第一の動作状態において、前記駆動トランジスタを
前記信号線からの電流を入力とするカレントミラー回路
として動作させ、前記駆動トランジスタの各々に前記電
流供給能力比に応じた電流を流せるようなゲート電圧
を、これ等各トランジスタの共通ゲートに記憶せしめる
と共に、前記デジタルデータ線に前記発光素子の輝度の
階調を決定するデータを供給するようにしたことを特徴
とする請求項１０に記載の発光素子駆動回路。 - 【請求項１２】 前記制御手段は前記第二及び第三のス
イッチをオフとして第二の動作状態に制御し、 この第二の動作状態において、前記第一のスイッチ群の
各スイッチが、前記ラッチの記憶した前記第一の動作状
態で供給された前記階調を決定するデジタルデータによ
る制御されることで、前記発光素子に目的の階調に対応
する前記発光素子の電流−輝度特性に合った電流を供給
できることを特徴とする請求項９または１１に記載の発
光素子駆動回路。 - 【請求項１３】 前記発光素子が表示する階調に変更が
ない場合には、前記デジタルデータ線に前記階調を決定
するデジタルデータを供給せず、前記ラッチの記憶した
デジタルデータにより前記第一のスイッチ群の各スイッ
チが制御されることで、前記発光素子に目的の階調に対
応する前記発光素子の電流−輝度特性に合った電流を供
給できることを特徴とする請求項１２記載の発光素子駆
動回路。 - 【請求項１４】 前記制御手段は、前記第一の動作状態
から前記第二の動作状態への移行時において、前記第二
のスイッチを前記第三のスイッチよりも早くオフとする
ことを特徴とする請求項１２または１３に記載の発光素
子駆動回路。 - 【請求項１５】 前記信号線には、常時、前記階調の最
小値に対応した電流以外の一定電流が供給されているこ
とを特徴とする請求項１〜１４いずれかに記載の発光素
子駆動回路。 - 【請求項１６】 前記トランジスタ及びスイッチはポリ
シリコンＴＦＴ（Thin Film Transistor）であることを
特徴とする請求項１〜１５いずれかに記載の発光素子駆
動回路。 - 【請求項１７】 前記第三及び第四のスイッチは同極性
のポリシリコンＴＦＴであることを特徴とする請求項１
〜６いずれかに記載の発光素子駆動回路。 - 【請求項１８】 前記第二及び第三のスイッチは同極性
のポリシリコンＴＦＴであることを特徴とする請求項８
〜１３いずれかに記載の発光素子駆動回路。 - 【請求項１９】 供給電流に応じた輝度で発光する発光
素子が複数個マトリックス状に配置されており、これ等
発光素子のそれぞれ対応して設けられた請求項１〜１８
いずれかに記載の発光素子駆動回路を含むことを特徴と
する発光表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001258903A JP3656580B2 (ja) | 2001-08-29 | 2001-08-29 | 発光素子駆動回路及びそれを用いた発光表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001258903A JP3656580B2 (ja) | 2001-08-29 | 2001-08-29 | 発光素子駆動回路及びそれを用いた発光表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003066909A true JP2003066909A (ja) | 2003-03-05 |
| JP3656580B2 JP3656580B2 (ja) | 2005-06-08 |
Family
ID=19086345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001258903A Expired - Lifetime JP3656580B2 (ja) | 2001-08-29 | 2001-08-29 | 発光素子駆動回路及びそれを用いた発光表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3656580B2 (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004046128A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004046129A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004046127A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JPWO2003027997A1 (ja) * | 2001-09-21 | 2005-01-13 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動方法 |
| JP2005062859A (ja) * | 2003-07-31 | 2005-03-10 | Semiconductor Energy Lab Co Ltd | 表示装置、表示装置の駆動方法、及び表示装置に搭載される半導体集積回路 |
| JP2005070227A (ja) * | 2003-08-21 | 2005-03-17 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
| JP2006524835A (ja) * | 2003-04-25 | 2006-11-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクスディスプレイパネルを駆動する方法および装置 |
| JP2006309155A (ja) * | 2005-01-31 | 2006-11-09 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、アレイ基板、及び表示装置の駆動方法 |
| US7170479B2 (en) | 2002-05-17 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7184034B2 (en) | 2002-05-17 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2007078772A (ja) * | 2005-09-12 | 2007-03-29 | Sanyo Electric Co Ltd | 自発光型表示装置 |
| JP2007140501A (ja) * | 2005-10-21 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
| US7319443B2 (en) | 2002-08-30 | 2008-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, display device using the same and driving method thereof |
| US7511687B2 (en) | 2002-05-17 | 2009-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic apparatus and navigation system |
| US7532209B2 (en) | 2002-05-17 | 2009-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus and driving method thereof |
| US7583032B2 (en) | 2001-09-21 | 2009-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7728653B2 (en) | 2002-03-06 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Display and method of driving the same |
| JP2011102996A (ja) * | 2005-10-21 | 2011-05-26 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7961160B2 (en) | 2003-07-31 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device |
| US8659529B2 (en) | 2003-01-17 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
| JP2015018258A (ja) * | 2002-05-17 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148687A (ja) * | 1988-10-20 | 1990-06-07 | Eastman Kodak Co | Ｅｌストレージディスプレイ装置 |
| JPH0854835A (ja) * | 1994-08-09 | 1996-02-27 | Nec Corp | アクティブマトリクス型電流制御型発光素子の駆動回路 |
| JPH09305146A (ja) * | 1996-05-15 | 1997-11-28 | Pioneer Electron Corp | 表示装置 |
| JPH11282419A (ja) * | 1998-03-31 | 1999-10-15 | Nec Corp | 素子駆動装置および方法、画像表示装置 |
-
2001
- 2001-08-29 JP JP2001258903A patent/JP3656580B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148687A (ja) * | 1988-10-20 | 1990-06-07 | Eastman Kodak Co | Ｅｌストレージディスプレイ装置 |
| JPH0854835A (ja) * | 1994-08-09 | 1996-02-27 | Nec Corp | アクティブマトリクス型電流制御型発光素子の駆動回路 |
| JPH09305146A (ja) * | 1996-05-15 | 1997-11-28 | Pioneer Electron Corp | 表示装置 |
| JPH11282419A (ja) * | 1998-03-31 | 1999-10-15 | Nec Corp | 素子駆動装置および方法、画像表示装置 |
Cited By (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7915830B2 (en) | 2001-09-21 | 2011-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7138967B2 (en) | 2001-09-21 | 2006-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US8599109B2 (en) | 2001-09-21 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JPWO2003027997A1 (ja) * | 2001-09-21 | 2005-01-13 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動方法 |
| JP2013238868A (ja) * | 2001-09-21 | 2013-11-28 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8378578B2 (en) | 2001-09-21 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8604704B2 (en) | 2001-09-21 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7583032B2 (en) | 2001-09-21 | 2009-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7859520B2 (en) | 2001-09-21 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP2008181159A (ja) * | 2001-09-21 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2010055121A (ja) * | 2001-09-21 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7728653B2 (en) | 2002-03-06 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Display and method of driving the same |
| US8004513B2 (en) | 2002-03-06 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
| US8373694B2 (en) | 2002-03-06 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
| US7170479B2 (en) | 2002-05-17 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7864143B2 (en) | 2002-05-17 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7532209B2 (en) | 2002-05-17 | 2009-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus and driving method thereof |
| JP2004046129A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004046127A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4489373B2 (ja) * | 2002-05-17 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4566523B2 (ja) * | 2002-05-17 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2004046128A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7852297B2 (en) | 2002-05-17 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7184034B2 (en) | 2002-05-17 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7511687B2 (en) | 2002-05-17 | 2009-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic apparatus and navigation system |
| JP2015018258A (ja) * | 2002-05-17 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
| JP4693338B2 (ja) * | 2002-05-17 | 2011-06-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7319443B2 (en) | 2002-08-30 | 2008-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, display device using the same and driving method thereof |
| US9626913B2 (en) | 2003-01-17 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
| US8659529B2 (en) | 2003-01-17 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
| KR101065825B1 (ko) | 2003-04-25 | 2011-09-20 | 티피오 디스플레이스 코포레이션 | 능동형 매트릭스 디스플레이 판넬을 구동하기 위한 방법과디바이스 |
| JP2006524835A (ja) * | 2003-04-25 | 2006-11-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクスディスプレイパネルを駆動する方法および装置 |
| US7961160B2 (en) | 2003-07-31 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device |
| JP2005062859A (ja) * | 2003-07-31 | 2005-03-10 | Semiconductor Energy Lab Co Ltd | 表示装置、表示装置の駆動方法、及び表示装置に搭載される半導体集積回路 |
| JP4595300B2 (ja) * | 2003-08-21 | 2010-12-08 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| JP2005070227A (ja) * | 2003-08-21 | 2005-03-17 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
| JP2006309155A (ja) * | 2005-01-31 | 2006-11-09 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、アレイ基板、及び表示装置の駆動方法 |
| JP2007078772A (ja) * | 2005-09-12 | 2007-03-29 | Sanyo Electric Co Ltd | 自発光型表示装置 |
| US8659521B2 (en) | 2005-10-21 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a plurality of driving transistors and a light emitting element and method for driving the same |
| JP2011102996A (ja) * | 2005-10-21 | 2011-05-26 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2007140501A (ja) * | 2005-10-21 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3656580B2 (ja) | 2005-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3656580B2 (ja) | 発光素子駆動回路及びそれを用いた発光表示装置 | |
| JP2993461B2 (ja) | 液晶表示装置の駆動回路 | |
| US7576718B2 (en) | Display apparatus and method of driving the same | |
| US7446745B2 (en) | Display driver, display device, and driver method | |
| US7079127B2 (en) | Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage | |
| US6911964B2 (en) | Frame buffer pixel circuit for liquid crystal display | |
| US8094144B2 (en) | Electronic circuit, optoelectronic device, method for driving optoelectronic device, and electronic apparatus | |
| JP4929431B2 (ja) | パネル表示装置のデータ線駆動回路 | |
| US6369786B1 (en) | Matrix driving method and apparatus for current-driven display elements | |
| EP1610292B1 (en) | Display device, driving method thereof and electronic device | |
| JP2006003752A (ja) | 表示装置及びその駆動制御方法 | |
| KR0183487B1 (ko) | 액정 표시 장치용 구동 회로 | |
| KR20030013273A (ko) | 단위회로의 제어에 사용되는 데이터선의 구동 | |
| KR20020062218A (ko) | 표시장치, 휴대기기 및 기판 | |
| US7463224B2 (en) | Light emitting device and display device | |
| US6975313B2 (en) | Power supply circuit for display unit, method for controlling same, display unit, and electronic apparatus | |
| WO2004013834A1 (ja) | 電流駆動回路および画像表示装置 | |
| US7477270B2 (en) | Active matrix display device | |
| KR100459624B1 (ko) | 표시 장치 | |
| KR100896404B1 (ko) | 레벨 쉬프터를 갖는 쉬프트 레지스터 | |
| JPH11259052A (ja) | 液晶表示装置の駆動回路 | |
| JP2002140041A (ja) | 表示装置の駆動回路 | |
| KR100706222B1 (ko) | 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법 | |
| WO2022118458A1 (ja) | 表示装置および画素回路 | |
| JP2003131637A (ja) | 表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3656580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |