JP2006524835A

JP2006524835A - アクティブマトリクスディスプレイパネルを駆動する方法および装置

Info

Publication number: JP2006524835A
Application number: JP2006506509A
Authority: JP
Inventors: センペル，アドリアニュス; イェーヘクストラ，ヘルベン; エイフィッシュ，デイヴィッド; ジーナップ，アラン; ジラルド，アンドレア; ティージョンソン，マーク
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2003-04-25
Filing date: 2004-04-15
Publication date: 2006-11-02
Anticipated expiration: 2024-04-15
Also published as: KR20060012275A; US20110109670A1; JP5122131B2; US20060250331A1; TW200501039A; EP1620842A1; US7859493B2; US8384631B2; WO2004097781A1; EP1620842B1; KR101065825B1; TWI380266B

Abstract

アクティブマトリクスディスプレイパネルは、基板と、該基板上の少なくとも一つの列と複数の行とのマトリクスに配置された、それぞれがそこを流れる電流の値によって決定される強度の光を発することのできる発光素子を有しているピクセル回路の配列と、当該パネルに接続されたときにそれぞれが電流駆動回路によって与えられる参照電流を流すよう構成されている少なくとも一つの列導線とを有している。ある列中のピクセル回路は少なくとも一つのピクセル回路からなる複数のグループに分けられている。当該アクティブマトリクスディスプレイパネルは第一のグループと対応付けられた少なくとも一つの電流ミラー回路を有しており、該電流ミラー回路は列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成された第一の電流ミラーを有している。前記第一のグループ中の各ピクセル回路は前記発光素子に接続された出力端子をもつ少なくとも第一の電流記憶段を有し、前記第一の電流記憶段は少なくとも部分的には前記第一の電流ミラー出力にミラーされた電流によって決定される電流を前記出力端子を通じて引き出すことができる。各電流ミラー回路は少なくとも一つの追加的電流ミラーを有しており、該追加的電流ミラーは付随する列導線を流れる参照電流を追加的電流ミラー出力にミラーするよう構成されており、各追加的電流ミラー出力は前記第一の電流ミラー出力と並列に接続されている。

Description

本発明は、アクティブマトリクスディスプレイパネルであって、基板と、該基板上の少なくとも一つの列と複数の行とのマトリクスに配置された、それぞれがそこを流れる電流の値によって決定される強度の光を発することのできる発光素子を有しているピクセル回路の配列と、当該パネルに接続されたときにそれぞれが電流駆動回路によって与えられる参照電流を流すよう構成されている少なくとも一つの列導線とを有しており、ある列中のピクセル回路は少なくとも一つのピクセル回路からなる複数のグループに分けられており、当該アクティブマトリクスディスプレイパネルが第一のグループと対応付けられた少なくとも一つの電流ミラー回路を有しており、該電流ミラー回路は列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成された第一の電流ミラーを有しており、前記第一のグループ中の各ピクセル回路は前記発光素子に接続された出力端子をもつ少なくとも第一の電流記憶段を有し、前記第一の電流記憶段は少なくとも部分的には前記第一の電流ミラー出力にミラーされた電流によって決定される電流を前記出力端子を通じて引き出すことができることを特徴とする、アクティブマトリクスディスプレイパネルに関するものである。

本発明はさらに、あるフレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取り、前記フレーム期間内に前記第一の電流ミラーに接続できる列導線を通じて流れる参照電流を第一のレベルに設定することを含む、そのようなアクティブマトリクスディスプレイパネルを駆動する方法に関するものである。

本発明はまた、そのようなアクティブマトリクスディスプレイパネルを有する表示装置に関するものでもある。

本発明はまた、そのようなアクティブマトリクスディスプレイパネルを駆動するデバイスに関するものでもある。

上に規定したようなアクティブマトリクスディスプレイパネルの例は、たとえばＵＳ5,903,246から知られている。既知のパネルでは、列内に配列された複数のアクティブ有機発光ダイオード（OLED：organic light emitting diode）を所定の輝度で駆動するための一つの電流源に一つの回路が結合されている。該回路は、アクティブＯＬＥＤを駆動するための参照電流を確立するための電流ミラーの入力足と、複数のアクティブＯＬＥＤから一つのＯＬＥＤを個別に選択するための行選択信号に反応する複数の選択手段と、前記選択されたＯＬＥＤに確立された参照電流のミラーを供給するための電流ミラーの出力足と、前記選択されたＯＬＥＤを継続的に駆動するための確立された参照電流のミラーを供給する複数の充電手段とを有している。既知の技術は、当該配列の各列導線上に別個の、デジタル的に調整できる複数の電流源を含んでいる。各列について、デジタル的にプログラムされた電流の流れは、参照ＯＬＥＤおよび分散型電流ミラーの入力足を形成する直列トランジスタを端としている。参照電流は、列内のアクティブＯＬＥＤピクセルのいずれをも駆動する分散型電流ミラー回路によって適正な電流を確立するのに使われる。特に、デジタル的にプログラムできる電流源に結合されている列選択導体は、ともに当該列の最後のピクセルに結合したトランジスタおよび参照ピクセルに電流を供給する。

既知の回路では、パネルのスケールが大きくなると、列選択導体の長さとともに増大する寄生容量のため、列内で相続いて選択されるピクセルそれぞれについてデジタル電流源が新しい電流レベルを動かせるスピードに制限が課される。特に、行を指定するのに利用可能な時間内では大きな電流変化を正確に加えることができない。さらに、分散型電流ミラー内のトランジスタどうしを整合させることも互いに離れているため困難になり、そのため、発光素子によって放出される光の強度を決める電流レベルも行を指定するのに利用可能な時間内で設定できる精度がさらに低下する。

アクティブマトリクスディスプレイパネル、そのようなディスプレイパネルを駆動する方法および装置、ならびに表示装置であって、ピクセル回路内の発光素子を通じて引き出される電流が、各ピクセルに利用可能な時間内で、行間の強度レベル変動がより大きくてもより高精度で設定できるようなものを提供することが本発明の目的の一つである。

この目的は、本発明に基づくアクティブマトリクスディスプレイパネルによって達成される。それは、各電流ミラー回路が少なくとも一つの追加的電流ミラーを有しており、該追加的電流ミラーが付随する列導線を流れる参照電流を追加的電流ミラー出力にミラーするよう構成されており、各追加的電流ミラー出力が第一の電流ミラー出力と並列に接続されていることを特徴とするものである。

第一の電流ミラーおよび追加的電流ミラーが電流ミラー回路内に含まれているため、参照電流または複数の参照電流がミラーされる精度が向上する。トランジスタなどの電流ミラーの構成要素は互いに接近して配されているほど整合をとりやすいからである。二つ以上の電流ミラーが使われており、その出力が並列に接続されているため、ミラーされた電流は足し合わされる。こうして、列導線上の参照電流の値の振れを大きくしなくてもある行と次の行との間のより大きな強度変動が達成される。よって、寄生容量の影響も小さく、正しい参照電流値にもより迅速に到達され、列内の各ピクセルを駆動できる精度も向上する。参照電流値は列導線（一つまたは複数）を通じて与えられ、放出される光の強度はミラーされた電流の和によって決定されるので、ある行と次の行の間の列導線上での電圧降下は列導線上で参照値を設定するときには考慮する必要がない。こうして精度を維持するために駆動アルゴリズムにおいてそのような電圧降下を考慮する必要は除かれる。

好ましくは、当該アクティブマトリクスディスプレイパネルはピクセル回路の各行のための行選択導線を有しており、少なくとも第一の電流記憶段は、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチは行選択信号を前記保存要素に与える回路部分に含まれている。

これにより、前記第一の電流記憶段に異なる参照信号値をプログラムし、行によって参照電流を変えることが可能となる。各行のピクセル回路は、行選択信号を与え、列導線を通る電流を適切なレベルに設定することによって個別にアドレッシングすることができる。

前記アクティブマトリクスディスプレイパネルの第一の変形は、ピクセル回路の各列について少なくともＮ本の（Ｎは１より大きい）列導線を有し、前記電流ミラー回路は、それぞれが列導線のうち対応するものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成された少なくともＮ個の電流ミラーと、前記電流ミラー出力を流れる電流を足し合わせる加算器とを有している。

これにより、各電流ミラーについて意図される参照電流を別個にかつ同時に設定することが可能になる。このことは、各列導線上の電圧および電流が同時に落ち着くという利点がある。ミラーされ、前記加算器に供給される参照電流は、それぞれが放出される光の強度を決定する電流への寄与を定義しており、ほぼ同時に設定される。フレーム期間のうち、前記寄与のそれぞれがピクセル回路内での加算および前記一つまたは複数の電流記憶段への供給のために利用可能である期間の割合は、この場合比較的大きい。この変形の好ましい実施形態では、電流ミラー回路は、対応付けられている電流ミラーの電流ミラー出力と列導線との間の接続を中断し、少なくとも一つのフィード選択信号の一つに反応する少なくとも一つのフィード選択スイッチを有しており、当該アクティブマトリクスディスプレイパネルは、駆動情報を受信するためにディスプレイドライバに接続でき、各フィード選択信号を前記電流ミラーの一つに対応付けられたフィード選択スイッチに供給するよう構成された、アドレッシング回路を有する。

これにより、加算器によって加算されるべき電流寄与をフィード選択信号によって選択することにより、当該アクティブマトリクスディスプレイパネルをデジタル式に駆動することが可能となる。こうして、Ｎ個の参照電流値をフレーム期間の間一定値に設定し、各行のピクセルを、当該ピクセルによって放出されるべき光の強度に基づいてフィード選択信号の適切な組み合わせを供給することによって順に駆動することができる。このことはさらに、各列導線における参照電流値の変動をさらに低減させ、それによりピクセルの正確な駆動のためより時間がとれるようになる。

好ましくは、アドレッシング回路は少なくとも一つのアドレッシング導線および少なくとも一つのデコーダを有しており、該デコーダは別個の入力によって前記アドレッシング導線に、そして各電流ミラーについての別個の出力により各電流ミラーと対応付けられた電流ミラースイッチのそれぞれに接続されており、アドレッシング導線を通じて伝達されたデジタル値を該デジタル値によってエンコードされたフィード選択信号の組み合わせに変換するよう構成されている。

これは、Ｎ個の電流ミラースイッチにＮ個のフィード選択信号を与えるのに必要なアクティブマトリクスディスプレイパネル基板上の導線の数をＮからより小さな値に減少させる。各デジタル値はフィード選択信号の組み合わせを表す。デコーダは入力に与えられたデジタル値に基づいて適切な組み合わせを生成するよう構成される。

本発明のある実施形態では、第一のグループはＭ個のピクセル回路を有している（Ｍは１より大きい）。ここで、アクティブマトリクスディスプレイパネルは第一のグループのための局部列導線を有しており、該局部列導線は電流ミラー回路中の加算器の出力を第一の電流記憶段を有するＭ個のピクセル回路のそれぞれの中の電流ミラーの入力につなぐ。

これにより、参照電流によって定義される寄与を足し合わせる加算器のついた電流ミラー回路は、Ｍ個のピクセル回路によって共有される。Ｍ個のピクセル回路のそれぞれにＮ個の電流ミラー回路を用意する必要がなくなるので、これは基板上の回路の量の著しい節約となる。局部列導線上の電流をミラーするのには、ピクセル回路一つあたり一つの電流ミラー回路で十分である。ピクセル回路の列は複数のグループを含んでおり、局部列導線が参照電流を提供しているのはその列内のピクセル回路のサブセットにのみであることを注意しておく。したがって、局部列導線は、ピクセル回路のすべてに接続できる列導線よりも短く、そのため局部列導線上の寄生容量の問題は比較的小さい。局部列導線は列内の隣接しあうピクセル回路に接続されるはずであるから、参照電流値の変動は普通の画像を表示するディスプレイパネルにとってはあまり起こりそうもない。さらに、ピクセル回路の各行のための行選択導線が存在することは、局部列導線上の参照電流値がグループ内の各ピクセル回路の電流記憶段に同時に提供されてしまうことを防止する。したがって、グループ内のピクセルはやはり個別に駆動できる。

好ましくは、アクティブマトリクスディスプレイパネルは少なくともＮ個の電流廃棄回路段を有している。そのそれぞれはスイッチによってＮ本の列導線のうちの一本に接続でき、対応付けられた電流ミラーを制御するフィード選択スイッチに供給されるＮ個のフィード選択信号の一つに反応する。列導線と電流廃棄回路段との間の接続が確立されるのは、列導線と各電流ミラー出力との間の接続が中断されたときとなるようにする。

こうした手段によって、列導線を通じて提供されている電流が電流ミラーによって引き出されているかどうかにかかわりなく、各列導線へのインピーダンスが実質一定になることが保証される。このように、参照電流が対応付けられた電流ミラーによってミラーされるよう電流ミラースイッチがオンにされるときには電流廃棄回路段は切断され、電流ミラースイッチがオフにされるときには電流廃棄回路段はつながれる。これは列導線の電圧および電流の変動を抑え、落ち着くまでの時間を短くできることの助けとなる。

アクティブマトリクスディスプレイパネルのさらなる変形は、上に述べた変形の諸実施形態のいずれとも組み合わせられるものであるが、そこでは、第一のグループ内の各ピクセル回路はＫ個の電流ミラーを有している（Ｋは１より大きい）。そのそれぞれは、入力と電流記憶段とを有し、該電流記憶段は、発光素子に接続された出力と、該出力を流れる電流を決定する信号値を保存する保存要素と、Ｋ個のサブフレーム選択信号のうちの一つに反応するサブフレーム選択スイッチとを有している。ここで、各サブフレーム選択スイッチは電流ミラーの入力と保存要素との間の回路部分に含まれている。ここで、アクティブマトリクスディスプレイパネルはアドレッシング回路を有しており、該アドレッシング回路は当該アクティブマトリクスディスプレイパネルに接続されているディスプレイドライバから駆動情報を受け取る少なくとも一つの入力端子をもち、各サブフレーム選択信号をＫ個のサブフレーム選択スイッチのうち対応付けられているものに供給するよう構成されている。

この変形によって、Ｋ個の電流記憶段のそれぞれは出力が発光素子に接続されているので、前述した変形と同様に、電流寄与が足し合わされるようなアクティブマトリクスディスプレイパネルの駆動法が実現される。しかし、各電流記憶段が保存要素を有しているため、そしてプログラムされている電流記憶段のみにサブフレーム選択信号を供給することによって各電流記憶段が別個にプログラムできるため、さまざまな電流寄与を逐次的にプログラムすることが可能になる。よって、第一のサブフレーム期間の間は第一の寄与を決定する第一の参照電流を、第二のサブフレーム期間の間は第二の寄与を決定する第二の参照電流を供給することが可能である。第一の寄与は保存要素のおかげで維持され、第二の寄与に加えられる。両方の電流記憶段が発光素子に接続された一つの出力をなすからである。寄与が足し合わせられるので、供給する参照電流を小さくし、それにより上述した列導線の寄生容量によって引き起こされる問題を回避することが可能になる。

この変形の一つの実施形態は、少なくとも一つのリセット導線を有しており、少なくとも一つの電流記憶段がリセット導線上のリセット信号に反応して保存要素に保存される信号値をデフォルト値に直すリセットスイッチを有している。

これにより、発光素子を流れる電流を増加させる寄与をプログラムしたのち、全電流への寄与を除去し、発光素子を流れる全電流を減らすことも可能である。これは電流寄与のそれぞれがフレーム時間の異なる部分周期の間存在するようにできるので有用である。観測される光の強度は、発光素子を流れる電流のみならず光が放出される時間の長さにも依存するため（観測者の目は積分器としてはたらく）、異なる強度レベルの数が有効に増加される。このアクティブマトリクスディスプレイパネルは列導線に加えてリセット導線を有し、該リセット導線はスイッチを制御するので、リセットはデジタル信号によって有効に実施される。これは、列導線上の参照電流をデフォルト値に設定するよりもずっと高速である。

本発明の別の側面によると、本発明に基づくアクティブマトリクスディスプレイパネルを駆動する方法は、フレーム期間内に、電流ミラー回路内に含まれ、列導線を流れる参照電流を第一の電流ミラー出力に並列に接続された追加的電流ミラー出力にミラーするよう構成された追加的な電流ミラーに接続できる列導線を流れる参照電流をある第二のレベルに設定することを特徴としている。

第一と第二のレベルは同じでもよい。この方法のもつ利点は、光の強度を決定する電流が二つのレベルの和によって決定されるということで、そのため各レベルは比較的低くてもよい。よって、あるピクセルが大強度で、隣のピクセルが非常に低強度で光を発する場合に起こる、列導線上での電流および電圧の大きな振れが防止される。よって、列容量の負の影響が防止される。この方法によって、各参照電流が意図されたレベルに落ち着くのに必要な時間が短くなるため、より大きな強度差、あるいはより長い列導線すなわち列内におけるピクセル回路数の増加が可能になる。

この方法のある変形によれば、アクティブマトリクスディスプレイパネルはピクセルの各行について少なくともＮ本の（Ｎは１より大きい）列導線を有しており、前記電流ミラー回路はそれぞれがＮ本の列導線のうち対応付けられたものに接続でき、Ｎ本の列導線のうち対応するものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成されたＮ個の電流ミラーを有しており、前記電流ミラー回路は前記Ｎ個の電流ミラー出力を流れる電流を足し合わせる加算器を有しており、前記列導線のそれぞれの上で参照電流が設定される。

これにより、各電流ミラーについて意図される参照電流を別個にかつ同時に設定することが可能になる。このことは、各列導線上の電圧および電流が同時に落ち着くという利点がある。ミラーされ、前記加算器に供給される参照電流は、それぞれが放出される光の強度を決定する電流への寄与を定義しており、ほぼ同時に設定される。フレーム期間のうち、前記寄与のそれぞれがピクセル回路内における加算および前記一つまたは複数の電流記憶段への供給のために利用可能である期間の割合は、このように比較的大きい。

好ましくは、この方法は、受け取った情報に基づいてＮ個の電流ミラーを対応付けられたＮ本の列導線に選択的に接続することを有する。

これにより、Ｎ個の電流ミラーが選択的に接続されるので、発光素子を流れる全電流への特定の寄与を選択することが可能になる。こうして、列導線を流れる電流はわずかしか、あるいは全く変えずに、各ピクセルに対して異なる全電流を設定することが可能である。これは、参照電流が落ち着くまでにかかる時間が短くなるということを意味し、フレーム時間のより多くの部分が実際にピクセル回路を駆動するのに利用できることになる。

本発明の方法の別の変形は、上に述べた諸実施形態とも組み合わせられるものであるが、そこでは、アクティブマトリクスディスプレイパネルはピクセル回路の各行について行選択導線を有しており、少なくとも第一の電流記憶段は、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチは信号を前記保存要素に与える回路部分に含まれており、フレーム期間が複数のサブフレーム期間を有しており、当該方法が、各サブフレーム期間内に順に各行選択導線上の行選択スイッチを閉じる行選択信号を提供する。

これにより、各ピクセル回路は各フレーム期間ごとに少なくとも二度指定され、それにより異なる強度レベルの数が増大する。

ある好ましい実施形態では、各ピクセル回路がそれぞれ電流記憶段を有するＫ個の電流ミラーを有しており（Ｋは１より大きい）、それぞれの電流記憶段は発光素子に接続された出力と出力を流れる電流を決定する信号値を保存する保存要素とをもっているが、この実施形態は前記行選択信号を用いて前記Ｋ個の電流記憶段のうちの異なるものに実質同時に保存要素内での保存のための信号値を選択的に提供することを有している。

これにより、知覚される強度が光が放出される時間の長さにも依存するという事実を利用することができる。フレーム期間の一部分だけの間発光素子を流れる電流をある値にセットできることにより、表示できる知覚可能な異なる強度の数は有効に増大する。

本発明に基づく方法の別の実施形態は、電流記憶段のうちの少なくとも一つに、フレーム期間内に、保存要素に保存されている信号値をデフォルト値に直すためのリセット信号を与えることを有している。

このように、発光素子を流れる電流を増加させる寄与をプログラムしたのち、そのフレーム期間中に全電流への寄与が除去され、発光素子を流れる全電流が減らされる。これは電流寄与のそれぞれがフレーム時間の異なる部分周期の間存在するようにできるので有用である。観測される光の強度は、発光素子を流れる電流のみならず光が放出される時間の長さにも依存するため（観測者の目は積分器としてはたらく）、異なる強度レベルの数が有効に増加される。

好ましくは、当該方法は、少なくとも一つのさらなるリセット信号を前記Ｋ個の電流記憶段のうちの少なくともさらなる一つに、該さらなる電流記憶段の保存要素によって保存されている信号値をフレーム期間内にデフォルト値に直すために、提供することを有する。

これにより、フレーム期間中にピクセルによって放出される光の強度は段階的に増加させられ、当該フレーム期間が終わる前に強度を決める全電流への寄与のうちの少なくとも二つが全体から再度差し引かれる。

好ましい実施形態では、当該方法は各リセット信号を別個の時点において提供することを有する。さらに好ましい実施形態では、各サブフレーム期間中に保存要素内での保存のための信号値がＫ個の数の電流記憶段のうちの異なるものに順に選択的に提供され、リセット信号は前記数の電流記憶段のそれぞれに逆順に提供される。

これにより、段階的リセット方式が実現される。この方式は、特に当該アクティブマトリクスディスプレイが動画表示に用いられ、電流記憶段が急激にリセットされたときに生じる不自然さを除去するという利点がある。

本発明の別の側面によると、本発明に基づくアクティブマトリクスディスプレイパネルを有する表示装置が提供される。

そのような表示装置は、テレビ画面やコンピュータモニタの形で実装しうるものであるが、与えられた列の大きさ（１列あたりのピクセル数）に対してより高い周波数でアドレッシングができる。もちろん、本発明は与えられた周波数に対して、１つの列導線に接続される列内のピクセル回路を増やすという利点を実現するのに使うこともできる。この場合、効果はピクセル回路の列あたりの列導線の数を減らすことである。各列導線に対して別個の電流駆動回路が必要なのでこれにより駆動回路の量が減少する。

本発明のさらなる側面によれば、フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、本発明に基づく方法を実行するよう構成された、本発明に基づくアクティブマトリクスディスプレイパネルを駆動するデバイスが提供される。

これらのことを含む本発明のさまざまな側面は、以下に記載される実施形態を参照することで明らかとなり、明快に示されるであろう。

図１において、本発明に基づくアクティブマトリクスディスプレイパネルの第一の実施形態におけるある列の大幅に単純化された区画が示されている。４つのピクセル回路１ａ〜１ｄは当該アクティブマトリクスディスプレイパネルの基板上の列内に配列されている。前記基板はガラスまたはその他スチールなどの好適な無機材料であって、そこにたとえばエッチングや蒸着によってピクセル回路１ａ〜１ｄが形成されたのでもよい。あるいはまた、前記基板は好適な光学的性質を有する有機材料からできていてもよい。簡単のため、各ピクセル回路は有機発光ダイオード（ＯＬＥＤ）２ａ〜２ｄを有しているものとする。ピクセルによって放出される光の強度が当該ピクセル内の発光素子を流れる電流の値によって決定される他の種類の発光ディスプレイパネル内であっても本発明が実装しうることを指摘しておく。例としては、電界発光ディスプレイパネルや電界放出ディスプレイパネルが含まれる。もちろん、低分子量のＯＬＥＤ２ａ〜２ｄに代わってポリマーＬＥＤ（ＰＬＥＤ）を使うこともできる。ＰＬＥＤおよびＯＬＥＤは当業界においては既知であり、ここではこれ以上の詳細には立ち入らない。ここでいうピクセル回路の用語は、一つの発光素子を有する単位を指す。他の文献ではそのような単位のことをサブピクセル回路と称する場合がある。各発光素子はしばしば一色の光を発するよう構成され、そのような単位が３つ集まったものをカラーディスプレイパネルにおけるピクセルと称するからである。

本発明の実施形態のそれぞれは、アクティブマトリクスディスプレイパネル上にフレームのシーケンスを表示するのに使われる。本発明の説明は、アクティブマトリクスディスプレイパネル上にいかにしてフレームが構築されるかに焦点を当てることになる。ある列内のあるグループ内のピクセル回路を駆動する駆動回路は、ある時点において、該グループにおける各ピクセル回路のための強度値を含むデータの組を受け取る。これは、本説明のコンテキストにおいて理解されるところの、フレームをエンコードする情報である。前記シーケンス内の次のフレームについて前記駆動回路は別のデータの組を受け取り、該フレームは時間的に次の期間に表示される。これらの期間の間の間隔がフレーム期間と呼ばれる。すなわち、各ピクセル回路内の発光素子を流れる電流を受け取ったデータの組に従って調整するために利用可能な時間である。

図１に示した実施形態は、純粋に逐次的に駆動されるよう構成されており、その仕方は以下にさらに詳細に説明する。逐次的駆動であるから、図１では列導線３は１本しか示されていない。列導線は隣接するピクセル回路列（図示せず）と共有されていてもよい。列導線３は、電流駆動回路によって与えられる参照電流Ｉ_refを導くよう構成されている。列導線３は、基板上または基板内に埋め込まれており、端子（図示せず）を有し、それによって電流駆動回路に接続されうる。電流駆動回路は、接続されたとき、参照電流Ｉ_refを課す。電流駆動回路はピクセル回路が配置される基板上の領域の外にあり、アクティブマトリクスディスプレイパネルの外にあってもよい。すなわち、前記基板上に位置してなくてもいいのである。その場合、列導線３は前記基板の縁まで、あるいはピクセル回路１ａ〜１ｄが配置されている面とは反対側の表面まで行き、外部駆動回路との接続のための端子接点で終わる。ピクセル回路１ａ〜１ｄのそれぞれは４つの電流ミラー４ａ〜４ｐを有している。各電流ミラーは、前記参照電流Ｉ_refを出力にミラーするように構成されているが、それは必ずしもフレーム期間全体にわたってではない。各ピクセル回路１内において、４つの電流ミラー４はＯＬＥＤ２に接続された出力端子をもつ電流記憶段を有している。ここで、前記出力端子が接続される点は加算器５ａ〜５ｄをなす。前記出力端子を通る電流の合計が発光素子を流れるからである。この実施形態では、ＯＬＥＤ２は共通の電源線（図１には示さず）によって給電されており、電流ミラー４のそれぞれは加算器５を通して電流を引き出している。ここでいう引き出すという語は電流が流れる特定の方向を示唆するものではないことは理解されることであろう。これとは逆に、ＯＬＥＤ２が共通ポテンシャル（たとえば接地電位）に逆極性で接続され、電流が各電流ミラー４から加算器５およびＯＬＥＤ２を通ってたとえば接地電位に流れるという状況をも含むことが意図されている。

こうして、各電流ミラー４は、ＯＬＥＤ２によって放出される光の強度を決定する電流への寄与を決定する。このこと自体がすでに、ピクセル回路１が電流ミラー４を一つしか含まない場合に比べて参照電流Ｉ_refが約４分の１になるとい利点をもたらす。そのため、完全にオンのピクセルと完全にオフのピクセルの間の電流Ｉ_refの差がずっと小さくなり、列導線３の寄生容量がＯＬＥＤ２を流れる電流を設定できる精度に及ぼす影響もずっと小さくなる。しかし、逐次的な駆動を可能にするために電流ミラー４の電流記憶段はさらに、その電流記憶段の出力から流れる電流を、よって電流ミラー４の出力を決定する信号値を保存しておくための保存要素を有している。ピクセル回路１ａ〜１ｄの各行に対して、行選択導線６ａ〜６ｄも設けられている。ピクセル回路１ａ〜１ｄのそれぞれにおける各電流記憶段は、前記行選択導線６ａ〜６ｄのうちの対応付けられた一つの信号に反応する行選択スイッチを有する。前記行選択スイッチは保存要素に信号を与える回路部分に含まれている。電流ミラー４のそれぞれはさらに、Ｋ個のサブフレーム選択信号ｓ_kの一つに結び付けられており、反応するサブフレーム選択スイッチを有する。該サブフレーム選択スイッチは、電流ミラーの入力と保存要素の間の回路部分に含まれている。これにより、Ｋ個の電流記憶段に保存されている信号値のそれぞれを、サブフレーム選択スイッチを順に閉じていき、列導線３に適切な参照電流Ｉ_refを与えることによって順に設定していくことができる。その後サブフレーム選択スイッチが再び開かれたときには、前記の信号値は維持され、よってその後のＩ_refがどうなろうとも電流ミラー４の出力を通じては同じ電流が引き出される。

図１の実施形態においては、サブフレーム選択信号ｓ_kは、データビット選択導線７ａ〜７ｄによってドライバ回路（図示せず）から直接与えられている。したがって、データビット選択導線７ａ〜７ｄはアドレッシング回路を形成しており、当該アクティブマトリクスディスプレイパネルに接続されたディスプレイドライバからの駆動情報を受け取るための４つの端子をもち、前記情報をサブフレーム選択信号ｓ_kに変換して該サブフレーム選択信号ｓ_kを電流ミラー４内のサブフレーム選択スイッチに入力するよう構成されている。この場合の対応が一対一対応であることを注意しておく。すなわち、この例でいうディスプレイドライバから受け取った信号にはいっさい変更が加えられない。

ピクセル回路１はさまざまな方法で実装することができる。図２は単純化したピクセル回路の例を示している。このピクセル回路は図１のものに比べて、第一および第二の電流ミラー８ａ、８ｂしかないという意味で単純化されている。各電流ミラーは電流記憶段を含み、列導線９を流れる参照電流Ｉ_refをミラーするよう構成されている。したがって、データビット選択導線も１０ａ、１０ｂの２本のみである。電流ミラー８ａ、８ｂの出力はノード１１において並列に接続されている。第一および第二の電流ミラー８ａ，８ｂはＯＬＥＤ１２およびノード１１を通って引き出される電流に寄与する。図１に示したピクセル回路にするには、ノード１１と列導線９の間の回路を一度複製するだけでよい。

電流ミラー８の構成を第一の電流ミラー８ａを参照しつつ説明する。第二の電流ミラー８ｂの構成も実質的に同じである。第一の電流ミラー８ａは整合の取れた入力トランジスタ１３および出力トランジスタ１４を有している。入力トランジスタ１３および出力トランジスタ１４がいずれもピクセル回路内に位置しているため、両者は基板上で近接しており、整合を達成するのは比較的容易である。本発明のすべての実施形態について、入力トランジスタ１３と出力トランジスタ１４の間で性質のよい整合比が存在し、電流ミラー８ａおよび８ｂの間でその整合比が規定の仕方で変化するような変形が可能であることを注意しておく。この変形においては、列導線９を通じて与えられる参照電流値は一つでも、ノード１１を通じて引き出される電流は、該参照電流Ｉ_refをミラーするのに選択される電流ミラー８によって変わる。よって、ＯＬＥＤ１２を通じて引き出される電流は、駆動情報に基づいて選択された各寄与の重みをかけた合計になる。

第一の電流ミラー８ａは電流記憶段を含み、該電流記憶段は出力トランジスタ１４および保存コンデンサ１５によって形成される。行選択スイッチ１６および第一のサブフレーム選択スイッチ１７は入力トランジスタ１３と保存コンデンサ１５の間に接続されている。保存コンデンサ１５の代わりに別の種類のアナログ保存素子または回路を使うこともできるが、ここで示す実施形態は簡単という長所がある。第二のサブフレーム選択スイッチ１８は第一の電流ミラー８ａの入力と入力トランジスタ１３との間に接続されている。行選択スイッチ１６は行選択導線１９上の信号に反応し、一方、第一および第二のサブフレーム選択スイッチ１７、１８は第一のデータビット選択導線１０ａ上のサブフレーム選択信号に反応する。行選択スイッチ１６ならびに第一および第二のサブフレーム選択スイッチ１７、１８がいずれも閉じられているときには、列導線９を流れる参照電流Ｉ_refは第一の電流ミラー８ａの出力にミラーされる。同時に、保存コンデンサ１５は出力トランジスタ１４のゲートとソースの間の電圧差まで充電される。１６〜１８のいずれかのスイッチが開かれたときには、電圧差は保存コンデンサ１５によって維持され、したがって第一の電流ミラー８ａがアドレッシングを受けていないときには保存コンデンサ１５が前記第一の電流ミラー８ａによって引き出される電流を決定することになる。ＯＬＥＤ１２は各ピクセル回路に共通の電源２０に接続されている。当業者は、図２に示したピクセル回路は、図示したようなＮＦＥＴトランジスタではなくＰＦＥＴトランジスタを使った実装にもすぐ適用できることがわかるであろう。その場合、単に共通電源２０は入力トランジスタ１３、出力トランジスタ１４のドレインより低い電圧レベルに保たれ、ＯＬＥＤ１２は図２に示したのとは逆向きに接続される。同じことは、ここで解説する他のすべての実施形態についてもあてはまる。

前述したように、ディスプレイドライバは通例基板の外部にあるか、少なくともピクセル回路が配置されている表面領域の周辺部にある。よって、データビット選択導線７（図１）はピクセル回路１の列の長さいっぱい走る。このことは、ピクセル回路のレイアウトを簡単にするという利点がある。

図３の実施形態では、列の長さにわたって走るアドレッシング回路のために確保しておく必要のあるスペースが少なくなる。導体の間のスペースもより多くなっており、漏話の危険が低下する。この実施形態では、アドレッシング回路は二つのアドレッシング導線２１ａ、２１ｂおよび４つのピクセル回路２３ａ〜２３ｄのそれぞれに含まれるデコーダ２２ａ〜２２ｄからなる。各デコーダ２２はアドレッシング導線２１の数、すなわち今の例では２に等しい数の入力をもつ。各デコーダ２２は、電流記憶段をなすピクセル回路２３内の電流ミラー２４ａ〜２４ｐの数、すなわち今の例では４に等しい数の出力をもつ。電流ミラー２４ａ〜２４ｐの構成は好ましくは先述した図２の第一の電流ミラー８ａの構成と同一であることを注意しておく。デコーダ２２は２本のアドレッシング導線２１を通じて伝達されたデジタル値をサブフレーム選択信号に変換する。これが電流ミラー２４内のサブフレーム選択スイッチに入力される。これにより実質列の全長にわたって走る線の数の低減が実現されることが理解されるであろう。アドレッシング導線２１ａ、２１ｂを用いて、サブフレーム選択信号の４つの異なる組み合わせが実現できるのである。これは、電流ミラー２４のいずれも、電流ミラー２４ａ〜２４ｐのそれぞれが接続されている単一の列導線２５を流れる参照電流Ｉ_refを同時にミラーすることはないとすれば十分である。

デコーダ２２を二つ以上のピクセル回路２３が共有することによってデコーダ２２の数を減らし、それによってアクティブマトリクスディスプレイパネルの複雑さをも軽減しうることに注意しておく。同じ列にあるピクセル回路２３が参照電流Ｉ_refによって同時にプログラムされる危険はない。各電流ミラー２４は行選択スイッチを有しており、４つの行選択導線２６ａ〜２６ｄのうちの別々のものに接続されているからである。図３は二値コーディングを使った場合の例を図解している。一般には多値論理を使うことで、より多くのデコーダ２２制御やアドレッシング導線２１の数のさらなる削減が可能になる。

図３のアクティブマトリクスディスプレイパネルはその他の点では図１のものと同一であり、やはり純粋に逐次的に駆動されることが意図されている。これは各電流ミラー２４中の電流メモリが順に選択されて参照電流Ｉ_refをミラーし、選択が次に移ったときは最後にミラーされた参照電流を維持するということを意味する。電流ミラー２４の出力を流れる電流はピクセル回路２３内のノード２７ａ〜２７ｄで足し合わされ、電流ミラー２４によって引き出される電流の総和がピクセル回路２３内のＯＬＥＤ２８ａ〜２８ｄから引き出される。アクティブマトリクスディスプレイパネルを駆動する仕方についてのちにより詳細に説明する。

図４は、純粋に並列的に駆動されるよう意図されている本発明の変形を示している。これは、この変形の概念を解説する目的で示している４つのピクセル回路２９ａ〜２９ｄのそれぞれにおいて、そのピクセル回路２９がアドレッシングされたときに、複数の参照電流が同時に、しかし選択的にミラーされるということを意味している。

図示した実施形態では、４本の列導線３０ａ〜３０ｄがあり、そこに同一または異なる値をもつ参照電流Ｉ_ref1〜Ｉ_ref4がディスプレイドライバによって供給されうる。ピクセル回路２９は図１に示した実施形態のものと同一である。それぞれは４つの電流ミラー３１ａ〜３１ｐによって形成される電流ミラー回路を有している。しかし、本応用分野では、並列的に駆動されるアクティブマトリクスディスプレイパネルと逐次的に駆動されるものとの間で微妙に異なる用語を使う。そのため、サブフレーム選択信号の代わりに、この分野では、並列的なアクティブマトリクスディスプレイパネル駆動に使われるときはフィード選択信号という言い方をする。こうした使い分けをするのは、フィード選択信号は、逐次的に駆動されるディスプレイパネルの場合のようにサブフレーム周期ごとに毎回与えられるのではなく、好ましくは各電流ミラー回路にフレーム周期ごとに一回にまとめて提供されるものだからである。それでも使われる原理は同じである。列導線３０ａ〜３０ｄ上の４つの参照電流Ｉ_ref1〜Ｉ_ref4のそれぞれはピクセル回路２９内のＯＬＥＤ３２ａ〜３２ｄから引き出される電流へのある寄与を定義しており、各ピクセル回路２９内の４つの電流ミラー３１が並列に接続されているノード３３ａ〜３３ｄによって形成される加算器を使ってそれらの寄与が足し合わされるのである。図１〜図３の逐次的に駆動される実施形態の場合と同様、ノード３３を通じて引き出される電流は電流ミラー３１の（可能性としては重みをかけた）出力であり、当該パネルは電流駆動である。図１〜図３の実施形態の場合と同様、加算器を使ってミラーされた電流寄与を足し合わせるため、参照電流Ｉ_ref1〜Ｉ_ref4は小さくてすむ。ビット選択導線３４ａ〜３４ｄを通じて供給されるフィード選択信号によって制御される電流ミラースイッチを使うことにより、電流寄与はディスプレイドライバから受け取る駆動情報に基づいて選択的に足し合わされるので、参照電流の変動はほとんどあるいは全くなくてもよい。

図１〜図３の実施形態の場合と同様、ピクセル回路２９ａ〜２９ｄのそれぞれは４つの行選択導線３５ａ〜３５ｄのうちの対応付けられた一つに接続されていることに注意しておく。列導線３０ａ〜３０ｄを流れる参照電流が電流ミラー３１によってミラーされ、ミラーされた電流を決定する信号値が電流ミラー３１に保存されるのは、対応する行選択導線３５の行選択信号に反応してのみである。

サブフレーム選択信号とフィード選択信号との間の類似性を考えれば、図３のデコーダ２２が図４の実施形態においても用いうることは当業者にとっては驚きではないであろう。すなわち、駆動情報をＮ個のフィード選択信号に変換して各フィード選択信号を電流ミラースイッチのうちの対応する一つに供給するよう構成されたアドレッシング回路では、含まれるアドレッシング導線の数をフィード選択スイッチの数よりも小さくできる。アドレッシング導線に別個の入力によって接続され、電流ミラーに対応付けられた各フィード選択スイッチに各電流ミラーごとの別個の出力によって接続されたデコーダは、アドレッシング導線を通じて伝達されたデジタル値を該デジタル値によってエンコードされるフィード選択信号の組み合わせに変更するよう構成される。ここでもまた、電流ミラー回路のそれぞれに対して別個のデコーダがあってもよいし、デコーダを複数の電流ミラー回路で共有してもよい。

図５は、別の種類のデコーダ３７を有するピクセル回路３６ａ〜３６ｄを示している。これらのデコーダ３７ａ〜３７ｄはシフトレジスタを有しており、クロック導線３８上の信号によって制御される。ここで、ディスプレイドライバからピクセル回路３６ａ〜３６ｄを通過して走るクロック導線３７は１本だけでよい。この場合、フィード選択信号の組み合わせに変換されるべきデジタル値は、デコーダ３７に対して逐次的な形で有効に与えられる。当業者は、より低いクロック周波数を使えるようにするため、クロック導線３８と並んで追加的なアドレッシング導線を使うこともできることを理解することであろう。

使用上は、参照電流Ｉ_ref1〜Ｉ_ref4は列導線３９ａ〜３９ｄを流れる。フレーム周期内に、ピクセル回路３６に４本の行選択導線４０ａ〜４０ｄのうちの一本を通じて行選択信号が与えられる。同時に、二値コードがデコーダ３７にクロック導線３８を通じてシリアル的に与えられる。シフトレジスタによって、二値コードはフィード選択信号の組み合わせに変換されうる。これがピクセル回路３６内の電流ミラー４１ａ〜４１ｐに与えられる。ピクセル回路３６のアドレッシングが行選択導線４０を通じて行われる場合、参照電流Ｉ_ref1〜Ｉ_ref4はデコーダ３７によって与えられるフィード選択信号に基づいて電流ミラー４１ａ〜４１ｐによって選択的にミラーされる。ピクセル回路３６の選択が解除されたのちもミラー電流は維持される。ピクセル回路３６内の電流ミラー４１の出力はピクセル回路３６内のノード４２において並列に接続されており、ミラーされたあるいは維持された電流の総和がピクセル回路３６内のＯＬＥＤ４３を通じて引き出される。

図６は、図２のピクセル回路の代替構成を示しており、図４および図５のようなアクティブマトリクスディスプレイパネルの実施形態での用途に好適なものであるが、列導線は４本ではなく４４ａ、４４ｂの２本となっている。このピクセル回路は第一および第二の電流ミラー４５ａ、４５ｂを有し、その出力がノード４６において並列に接続されている。第一の電流ミラー４５ａは入力トランジスタ４７および出力トランジスタ４８を有しており、これらは性質のよい整合比、たとえば１対１で整合がとれている。第一の電流ミラー４５ａは、第一のビット選択導線５０ａ上のフィード選択信号に反応するフィード選択スイッチ４９を有している。ノード４６において足し合わされる電流寄与の合計が第三の電流ミラー５１に入力される。該第三の電流ミラー５１は入力トランジスタ５２および出力トランジスタ５３を有しており、それらの整合はとれている。該第三の電流ミラー５１は電流記憶段を有しており、それは出力トランジスタ５３および保存コンデンサ５４によって形成される。行選択スイッチ５５は、ノード４６を通じて引き出される電流が第三の電流ミラー５１の出力にミラーされ、それによりＯＬＥＤ５６から引き出されるか、あるいは保存コンデンサ５４によって保存されている電圧によって決められる最後にミラーされた電流が引き出されるかを決定する。行選択スイッチ５５は行選択線５７上の行選択信号に反応する。

記載されているすべての実施形態において、電流ミラー回路内の電流ミラーは、付随する列導線（純粋に逐次的）に、あるいは複数の列導線に（並列的）、電流駆動回路によって供給される駆動情報に基づいて選択的に接続されることが想起されるであろう。よって、ある行のピクセル回路が対応付けられた行選択導線上の信号によって選択されているときは常に、列導線を流れる参照電流は加算器にミラーされるかされないかのいずれかである。それは駆動情報がいくつかの二値のフィード選択信号（並列的の場合）またはサブフレーム選択信号（純粋に逐次的に駆動されるディスプレイパネルの場合）に翻訳されたものによって決まる。特に工夫を施されなければ、参照電流を供給する電流駆動回路は、該参照電流がミラーされている場合とそうでない場合とで異なる入力インピーダンスを「見る」ことになる。入力インピーダンスを実質一定に保つため、本発明のさまざまな実施形態は、少なくとも列導線の数に対応するいくつかの電流廃棄回路段を有している。各電流廃棄回路段は、付随する電流ミラーを制御する電流ミラースイッチに供給されるフィード選択信号の一つに反応するスイッチによって列導線の対応付けられた一本に接続され，列導線と各電流ミラー出力の間の接続が中断されたときに列導線と電流廃棄回路段との間の接続が確立されるようになっている。

図６は、本発明の有益な効果に寄与する二つの機能、すなわち参照電流のコピーと電流値の保存との分離を明確に示している。適正な動作のためには、電流ミラー４５、５１の極性を、たとえば第一および第二の電流ミラー４５ａ、４５ｂ内に含めるトランジスタの種類を第三の電流ミラー５１に対して相補的な種類にすることによって、しかるべく選ぶ必要がある。

図７は、ピクセル回路内に電流廃棄回路段が含まれるような、図２のピクセル回路の変形を示している。以前と同様、ピクセル回路は第一の電流ミラー５８ａおよび第二の電流ミラー５８ｂを有している。第一の電流ミラー５８ａは入力トランジスタ５９および出力トランジスタ６０を有している。さらに、第一の電流ミラー５８ａは、出力トランジスタ６０と保存コンデンサ６４によって形成される電流記憶段を有する。ここで、フィード選択スイッチ６３は、二つの列導線６５ａ、６５ｂの一方を流れる参照電流をミラーした電流を第一の電流ミラー５８ａが供給するのを、二つのビット選択導線６６ａ、６６ｂのうちの対応付けられた一つの信号に反応して制御する。フィード選択スイッチ６３が閉じられていたら、参照電流はミラーされ、第一および第二の電流ミラー５８ａ、５８ｂが並列に接続されているノード６７に供給される。ノード６７を通じて、電流ミラー５８ａ、５８ｂの出力はＯＬＥＤ６８にも接続されている。フィード選択スイッチ６３または行選択スイッチ６１、６２が閉じられていなければ、出力トランジスタは保存コンデンサ６４に保存されている電圧によって決定される電流を引き出す。

使用上は、ピクセル回路が該ピクセル回路に対応付けられている行選択導線６９上の信号によってアドレッシングされているときは常に、第一および第二の行選択スイッチ６１、６２は閉じる。こうして入力トランジスタ５９および第一の列導線６５ａの間の接続が確立される。さらに第一のビット選択導線６６ａによってフィード選択信号が供給された場合には、フィード選択スイッチ６３が閉じられ、参照電流がミラーされる。そうでなければ参照電流はミラーされないが、入力トランジスタ５９は第一の列導線６５ａに接続されたままであり、入力トランジスタ５９によって決定される入力インピーダンスはフィード選択スイッチ６３の状態にはよらない。このように、入力トランジスタ５９は局部電流廃棄場所として機能するのである。

図８は、本発明に基づくアクティブマトリクスディスプレイパネルの一般化された実施形態を示している。これは、図１および図３の純粋に逐次的に駆動される実施形態ならびに図４および図５の並列的でしか駆動されない実施形態の組み合わせになっている。さらに、図８は図１、３、４、５の実施形態の変形において実装しうるいくつかの特徴を示している。

図８の実施形態では、列内のピクセル回路７０ａ、７０ｂはまたグループに分けられる。ただし、各グループはＭ個のピクセル回路を有し、Ｍ＞１とする。図示した例では、Ｍ＝２であり、よって図示したピクセル回路７０ａ、７０ｂは同じグループに属している。両ピクセル回路７０はＯＬＥＤ７１ａ、７１ｂを有している。アクティブマトリクスディスプレイパネルは各列についてＮ本の列導線７２ａ〜７２ｄを有しており、そのそれぞれが当該パネルに接続されたときに電流駆動回路（図示せず）によって提供される参照電流Ｉ_n（ｎ＝１…Ｎ）を流すよう構成されている。この例では、Ｎ＝４である。Ｍ個のピクセル回路７０が属するグループには一つの局部電流加算器７３が対応付けられている。局部電流加算器７３は、Ｎ個の電流ミラー７４ａ〜７４ｄを有する電流ミラー回路を有しており、各電流ミラーはＮ本の列導線７２のうちの一本を流れる電流を電流ミラー出力にミラーするよう構成されている。図からわかるように、電流ミラー７４は並列に接続されており、Ｎ個の電流ミラー出力を流れる電流はノード７５において足し合わされる。

図９は、Ｎ＝２の場合について、局部電流加算器において使うのに好適な電流ミラー回路の実施形態を示している。それは第一の電流ミラー７６ａおよび第二の電流ミラー７６ｂを有している。電流ミラー出力はノード７７において並列に接続され、このノードが加算器を形成している。第一および第二の列導線７８ａおよび７８ｂを通る参照電流は、それぞれ第一および第二の電流ミラー７６ａ，７６ｂによって選択的にミラーされる。これは、第一および第二のフィード選択スイッチ７９ａ、７９ｂがそれぞれ第一および第二のビット選択導線８０ａ、８０ｂによって与えられるフィード選択信号に反応して閉じられるかどうかによっている。そうなるのは、第一および第二の行選択スイッチ８１ａ、８１ｂが、Ｍ個のピクセル回路のうちの一つにそれぞれ対応付けられているＭ本の行選択導線８２ａ、８２ｂのうちの一本の行選択信号にそれぞれ反応して閉じられる場合についてのみである。図９の第一および第二の電流ミラー７６ａ、７６ｂは実質的に図６に示した第一および第二の電流ミラー４５ａ、４５ｂに対応していることに注目しておく。

図８に戻ると、Ｍ個のピクセル回路７０ａ、７０ｂのそれぞれは、Ｋ＞１としてＫ個の電流ミラー８３ａ〜８３ｆを有している。この例ではＫ＝３である。図１０はＫ＝２の場合のピクセル回路の例を示している。このピクセル回路は、第一および第二の電流ミラー８４ａ、８４ｂを有している。第一の電流ミラーは入力トランジスタ８５および出力トランジスタ８６、ならびに第一および第二のサブフレーム選択スイッチ８７、８８ならびに第一および第二の行選択スイッチ８９、９０を有している。それはさらに保存コンデンサ９１を有している。第二の電流ミラー８４ｂは構成上は第一の電流ミラー８４ａに対応している。第一および第二の電流ミラー８４ａ、８４ｂの出力はノード９２において並列に接続されている。このノード９２によってそれらはまたＯＬＥＤ９３にも接続されている。第一および第二の電流ミラー８４ａ、８４ｂの入力は局部列導線９４に接続されている。

第一および第二の電流ミラー８４ａ、８４ｂの構成は実質的に図２に示した第一および第二の電流ミラー８ａ，８ｂの構成に対応していることを注意しておく。よって、第一および第二の電流ミラー８４ａ、８４ｂのそれぞれは、電流記憶段も有している。第一の電流ミラー８４ａにおいては、この電流記憶段は保存コンデンサ９１および出力トランジスタ８６を有している。第一および第二の電流ミラー８４ａ，８４ｂに含まれる電流記憶段は、ノード９２を通じてＯＬＥＤ９３に接続されている出力をなす。図２に関連して述べたように、保存コンデンサ９１は第一の電流ミラー８４ａの出力を通じて流れる電流を決定する電圧を保存するよう構成されている。第一および第二のサブフレーム選択スイッチ８７、８８が第一および第二のデータビット選択導線９５ａ、９５ｂ上のサブフレーム選択信号に反応するもので、第一の電流ミラー８４ａの入力と保存コンデンサ９１との間に位置していることにも注意しておく。第一および第二のサブフレーム選択スイッチ８７、８８が閉じられ、第一および第二の行選択スイッチ８９、９０も――行選択導線９６上の信号に反応して――閉じられているとき、局部列導線９４上の電流からミラーされる電流を決定する新たな電圧値が保存コンデンサ９１に設定される。

図８に戻ると、Ｍ個のピクセル回路のグループ内で第一のピクセル回路７０ａをアドレッシングするためには、２本の行選択導線９７ａ、９７ｂのうちの第一の線上で行選択信号が与えられることが見て取れるであろう。列導線７２ａ〜７２ｄを通じて４つの参照電流が与えられている。ビット選択導線９８ａ〜９８ｄを通じてはフィード選択信号が与えられる。このようにして、列導線７２ａ〜７２ｄを流れる参照電流は、電流ミラー７４ａ〜７４ｄの出力に選択的にミラーされる。ミラーされた電流は足し合わされ、その合計が局部列導線９９を流れる。データビット選択導線１００ａ〜１００ｃによって与えられるＫ個のサブフレーム選択信号によって、局部列導線９９を流れる参照電流は、電流記憶段をなすＫ個の電流ミラー８３によって選択的にミラーされる。電流記憶段の出力電流の合計は、このように少なくとも部分的には局部電流加算器７３内の電流ミラー７４のそれぞれによってミラーされた電流によって決定されるものであり、それがＯＬＥＤ７１を通じて引き出される。電流記憶段をなす電流ミラー８３のそれぞれにおいて、出力を通じて引き出される電流を決定する値が、電流記憶段に含まれる保存要素に保存される。これにより、行選択導線９７上に行選択信号がないとき、あるいは電流ミラー８３の一つにサブフレーム選択信号が与えられていないとき、電流ミラー８３内の電流記憶段が、最後にミラーされた電流が引き続きＯＬＥＤ７１から引き出されることを保証する。

局部列導線９９の寄生容量はＭ個のピクセル回路７０をアドレッシングしうるスピードに影響するかもしれないが、局部列導線９９はずっと短くできることを指摘しておく。局部電流加算器７３の位置からはディスプレイパネルの縁までよりもＭ個のピクセル回路７０までの距離が短く、各ピクセル回路７０の電流ミラー８３の入力を局部電流加算器７３の出力につなぐだけでいいだろうからである。

さらに、この実施形態は、Ｍ個のピクセル回路の各グループにさらに局部電流加算器を設け、局部列導線の数に対応する数の局部列導線を設けることによってさらに洗練することができる。これにより、値の異なる参照電流を並列的にＭ個のピクセル回路に与えることができる。そのような実施形態では、局部列導線を通じて提供される参照電流を選択的にミラーするために、ピクセル回路の電流ミラーにおける局部アドレッシング回路および追加のフィード選択スイッチも用いられる。

局部加算器７３内の電流ミラー７４は電流廃棄回路段を有していてもよい。その場合、前記局部加算器は、図７の第一の電流ミラー５８ａの変形を有する。図８は、Ｍ個のピクセル回路のグループに対し、独立した電流廃棄回路１０１が設けられている代替形を示している。電流廃棄回路１０１はＮ個の電流破棄回路段１０２ａ〜１０２ｄを有している。第一の電流破棄回路段１０２ａは、スイッチ１０３によって第一の列導線７２ａに接続されうる。第一の電流破棄回路段１０２ａは第一のビット選択導線９８ａ上のフィード選択信号に反応するが、この信号はまず反転回路１０４を通るようになっている。このため、スイッチ１０３は、第一のビット選択導線９８ａ上にフィード選択信号が存在しないときに閉じ、存在するときに開く。第一の電流破棄回路段１０２ａはトランジスタ１０５を有しており、これは第一の電流ミラー７４ａの入力トランジスタと整合されている。このため、第一の列導線７２ａに接続されている電流駆動回路は、第一のビット選択導線９８ａを通じてフィード選択信号が与えられているかどうかにかかわりなく、常に同じ入力インピーダンスを「見る」ことになる。

ビット選択導線９８ａ〜９８ｄの数Ｎならびにデータビット選択導線１００ａ〜１００ｃの数Ｋを、図２との関連で説明したデコーダ２２や図５との関連で説明したデコーダ３７のようなデコーダを使うことによって減らせることは理解されることであろう。

図１１は、ピクセル回路のさらなる実施形態を示している。これは純粋に逐次的に駆動されることを意図されており、よって図１、３、８において示されているピクセル回路の代わりに用いることができる。図１２、１３は、このピクセル回路の二種類のアドレッシング回路に接続された変形を示している。

図１１では、ピクセル回路は第一、第二、第三の電流ミラー１０６ａ、１０６ｂ、１０６ｃを有する。第一、第二、第三の電流ミラー１０６ａ〜１０６ｃは列導線１０７を流れる参照電流をそれぞれの電流ミラー出力にミラーするよう構成されている。各電流ミラー出力は電流ミラーに含まれる電流記憶段の出力と一致する。第一の電流ミラー１０６ａの場合、電流記憶段は、第一の電流ミラー１０６ａの出力トランジスタ１０８および保存コンデンサ１０９を有する。第一、第二、第三の電流ミラー１０６ａ〜１０６ｃの出力は、並列にされて、ピクセル回路中のノード１１１を通じてＯＬＥＤ１１０に接続される。こうして、各電流記憶段は、少なくとも部分的には第一の電流ミラー出力にミラーされた電流によって決定される電流を出力端子を通じて、したがってＯＬＥＤ１１０を通じて引き出すことができる。

第一の電流ミラー１０６ａは、第一のデータビット選択導線１１４ａ上のサブフレーム選択信号に反応する第一および第二のサブフレーム選択スイッチ１１２、１１３を有している。第二および第三のデータビット選択導線１１４ｂ、１１４ｃはそれぞれ第二および第三の電流ミラー１０６ｂ、１０６ｃにサブフレーム選択信号を伝える。第一の電流ミラー１０６ａはさらに、行選択導線１１７上の行選択信号に反応する第一および第二の行選択スイッチ１１５、１１６を有している。行選択スイッチ１１５、１１６はいずれも、第一の電流ミラーのうちの保存コンデンサ１０９に電圧を供給する回路部分に含まれている。保存コンデンサ１０９に保存されている電圧が第一の電流ミラー１０６ａに含まれる電流記憶段の出力を通じて引き出される電流の値を決定することに注意しておく。

第一の電流ミラー１０６ａに含まれる電流記憶段はさらに、リセット導線１１９上のリセット信号に反応するリセットスイッチ１１８を有する。リセット導線１１９を通じてリセット信号が与えられたときには、保存コンデンサ１０９は放電される。こうして、電圧値はデフォルト値の０Ｖに調整される。出力トランジスタ１０８上でのゲートとソースの電圧差もしたがってデフォルト値の０Ｖに設定され、電流記憶段の出力を通じて実質的に電流は流れない。もちろん、デフォルトのリセット値は別の値とすることも可能である。

リセットスイッチ１１８にリセット信号が与えられていないときには、入力トランジスタ１２０と第二のサブフレーム選択スイッチ１１３と第二の行選択スイッチ１１６との間に接続が維持され、そのため電流記憶段は前述したような通常の仕方でプログラムされうる。

第二および第三の電流ミラー１０６ｂ、１０６ｃは構成上、第一の電流ミラー１０６ａに対応する。

図１２は、リセット導線１２２上のリセット信号によってリセットされうる電流記憶段をもつピクセル回路１２１の別の実施形態を単純化して示すものである。ピクセル回路１２１は４つの電流ミラー１２３ａ〜１２３ｄを有しており、これらは図１１の第一、第二、第三の電流ミラー１０６ａ〜１０６ｃとレイアウト上同様である。それぞれはＯＬＥＤ１２４に接続されている出力をもち、ＯＬＥＤは電源電圧に接続されている。電流ミラー１２３ａ〜１２３ｄは共通の電位線を介して接地電位に接続されている。ここでもやはり、逆の構成で、電流ミラー１２３が共通の電位線１２５を介して電源電圧に接続されておりＯＬＥＤ１２４が逆向きに接地電位に接続されているとすることも可能である。

電流ミラー１２３ａ〜１２３ｄのそれぞれは電流記憶段を有し、その出力は実質的に電流ミラー出力と一致し、ＯＬＥＤ１２４に接続されている。各電流記憶段は、出力を通じて流れる電流を決定する信号値を保存しておくための保存要素を有する。各電流記憶段はさらに、４つのサブフレーム選択信号のうちの一つに反応するサブフレーム選択スイッチを有している。図１２では、サブフレーム選択信号はデータビット選択導線１２６ａ〜１２６ｄを通じて提供され、このそれぞれは４つの電流ミラー１２３ａ〜１２３ｄのうちの対応付けられた一つに接続されている。前述した諸実施形態の場合と同様に、サブフレーム選択信号は、行選択導線１２７によって与えられる行選択信号とともに、列導線１２８を流れる参照電流が接続されている電流ミラー１２３によってミラーされるかどうかを決定する。電流ミラー１２３内のそれぞれの行選択スイッチおよびサブフレーム選択スイッチがオンのときは、列導線１２８上の電流は電流ミラー出力にミラーされる。そうでない場合には、電流記憶段の保存要素に保存されている信号値によって決定される電流が電流ミラー出力を通じて流れる。

各電流ミラー１２３はさらに、リセット導線１２２上のリセット信号に反応して保存要素に保存されている信号値をデフォルト値に調整するリセットスイッチを有している。デフォルト値は、たとえば電流ミラー出力を通じて引き出される電流が実質０になるよう決定する値である。リセットスイッチは、当該電流ミラーが同時にサブフレーム選択信号も与えられているときにのみ動作する。

図１３では、ピクセル回路１２９にフィード選択信号を供給するアドレッシング回路がデコーダ１３０によって簡略化されている。デコーダは付随する入力によって二つのアドレッシング導線１３１ａ、１３１ｂのそれぞれに接続されている。デコーダはさらに、４つの別個の出力によって、４つの電流ミラー１３２ａ〜１３２ｄに、特にそこに含まれるサブフレーム選択スイッチに接続されている。デコーダ１３０は二つのアドレッシング導線１３１ａ、１３１ｂを通じて伝達されるデジタル値をサブフレーム選択信号の組み合わせに変換し、そのサブフレーム選択信号が対応付けられているサブフレーム選択スイッチに入力される。図示した実施形態では、サブフレーム選択信号は別個に、すなわち時間的間隔をあけて、対応付けられている電流ミラーに供給されるようになっているので、選択信号の可能な組み合わせは４通りだけである。そのため、これら４つの組み合わせをエンコードするには二つのアドレッシング導線１３１で十分である。デコーダ１３０はピクセル回路１２９の近傍の基板上に位置される（実際には図示した実施形態ではピクセル回路１２９の中に含まれている）。このため、ピクセル列の実質全長にわたって走る導線の数の削減が達成される（４から２に）。

図１３は、スイッチング・トランジスタ１３３ａ〜１３３ｈを使ったデコーダ１３０の実装の例を示している。これらはＮ型およびＰ型トランジスタを含む。図１３の例は、ここに示す発明のすべての実施形態において使われるようなスイッチの実装の例を与えるために用意されたものである。よって、概略的に示されたサブフレーム選択スイッチ、フィード選択スイッチ、行選択スイッチ、リセットスイッチはスイッチング・トランジスタによって実装することができる。もちろん、他の実装も当業者には明らかであろう。

デコーダ１３０を別とすれば、図１３のピクセル回路１２９は図１２のものと同一である。前述した諸実施形態の場合と同様に、サブフレーム選択信号は、行選択導線１３４によって与えられる行選択信号とともに、列導線１３５を流れる参照電流が接続されている電流ミラー１３２によってミラーされるかどうかを決定する。電流ミラー１３２内のそれぞれの行選択スイッチおよびサブフレーム選択スイッチがオンのときは、列導線１３５上の電流は電流ミラー出力にミラーされる。電流ミラー出力を通って引き出される電流もまたピクセル回路１２９内のＯＬＥＤ１３６を通じて引き出される。行選択信号および関係するフィード／サブフレーム選択信号がない場合には、電流記憶段の保存要素に保存されている信号値によって決定される電流が電流ミラー出力を通じて流れる。

各電流ミラー１３２はさらに、リセット導線１３７上のリセット信号に反応して保存要素に保存されている信号値をデフォルト値に調整するリセットスイッチを有している。デフォルト値は、たとえば電流ミラー出力を通じて引き出される電流が実質０になるよう決定する値である。リセットスイッチは、当該電流ミラー１３２が同時にサブフレーム選択信号も与えられているときにのみ動作する。

議論してきたアクティブマトリクスディスプレイパネルのさまざまな実施形態を駆動するのに使われうる方法について、これからさらに詳細に説明する。各実施形態において、各ピクセル回路について、列導線を流れる参照電流があるフレーム期間中にある第一のレベルに設定され、第一の電流ミラーによってミラーされ、該電流がそのピクセル回路中の発光素子を通じて引き出され、同じフレーム期間中に参照電流は第一の電流ミラーに並列に接続された少なくとも一つのさらなる電流ミラーによってミラーされ、ミラーされた電流どうしが足し合わされる。各実施形態において、動きのある時の像の乱れを避けるために、フレーム時間内に発光のない期間を設けることが有益でありうる。この場合、タイムチャートはこの可能性を組み込むよう調整されるべきである。

本発明の純粋に逐次的な場合にアクティブマトリクスディスプレイパネルを駆動する方法を説明するため、図１を参照する。４つのピクセル回路１ａ〜１ｄが完全な列をなしているものとする。図１４は、データビット選択導線７ａ〜７ｄによって与えられるサブフレーム（subframe）選択信号ｓ_k（ｋ＝１…４）および行選択導線６ａ〜６ｄによって与えられる行（row）選択信号ｒ₁〜ｒ₄の時間変化をちょうど１フレーム期間にわたって示している。

図示した実施形態では、フレーム期間はＫ個のサブフレーム期間Δｔ_kおよびＫ個の電流安定化期間に分割されている。図１４では、フレーム期間内のサブフレーム期間Δｔ_kは同じ長さである。各サブフレーム期間Δｔ_k内では、行選択信号ｒ₁〜ｒ₄が各行選択導線６ａ〜６ｄ上で与えられている。図示した実施形態では、Ｋ個の電流安定化期間があるが、これは列導線３を流れる参照電流Ｉ_refが各サブフレーム期間Δｔ_kの開始前には異なる値に設定されているためである。参照電流Ｉ_refが２つの相続くサブフレーム期間にわたって一定であるような実施形態では、これらの２つのサブフレーム期間の間に電流安定化期間が存在する必要はない。電流安定化期間の間は、行選択導線６ａ〜６ｄには行選択信号は与えられず、電流ミラー４ａ〜４ｐはいずれも動作していない。このことは、列導線３の寄生容量のため電流安定化期間中は参照電流Ｉ_refはきちんと定まらないので、有益である。

図示した実施形態では、各サブフレーム期間Δｔ_kについて異なる値の参照電流Ｉ_refが設定されている。それらの値は二進で重みがかけられたもので、最上位の値が最初にくる、すなわち第一のサブフレーム期間Δｔ₁の間に選択的にミラーされる。第二の参照電流の値は第一のものの半分で、第三のものはその半分、などである。このため、意図されているレベルに適切に落ち着くための電流安定化期間は異なりうる。

図示した実施形態では、ＯＬＥＤ２ａ〜２ｄを通じて引き出される電流はデジタル値によってプログラムしうる。たとえば、第一のピクセル回路１ａにおいてＯＬＥＤ２ａに与えられる値は「１１００」、第二のＯＬＥＤ２ｂを流れる電流の値は「００００」、第三のＯＬＥＤ２ｃを流れる電流の値は「１０１０」、四番目のＯＬＥＤ２ｄは「０００１」とプログラムされるなどである。

各電流ミラー４に電流記憶段を含めているため、あるフレーム期間の第一のサブフレーム期間の間にミラーされた電流は、少なくとも次のフレーム期間の第一のサブフレーム期間まで、すなわち１フレーム期間の間維持される。ただし、リセット導線を有する図１１〜図１３の実施形態の駆動では、のちに説明するように、これは必ずしも成り立たない。

図示されているフレーム期間の開始の時点では、第一のピクセル回路１ａのＯＬＥＤ２ａを通じて電流は流れていないものとする。最下位ビットに対応する電流レベルが１０ｎＡであるとすれば、当該フレーム期間の終了時点においてＯＬＥＤ２ａを流れる電流は、１×８０ｎＡ＋１×４０ｎＡ＋０×２０ｎＡ＋０×１０ｎＡ＝１２０ｎＡとなる。

図１５は、純粋に並列的に駆動される図４に示した実施形態の場合に、同じ電圧レベルがどのようにプログラムされるかを示す。各列導線３０ａ〜３０ｄ上の４つの参照電流Ｉ_ref1〜Ｉ_ref4は同時に設定されるので、１フレーム期間内には電流安定化期間は一つしかない。電流安定化期間の長さは、最下位ビットに対応する電流が落ち着くのに必要とされる時間に等しい。フレーム期間の残りは４つの区間Δｔ₁〜Δｔ₄に分割される。図１４に比べ、フレーム期間のうち電流安定化のために留保されている部分が短いことに注意しておく。各区間の間、フィード選択信号は図４に示した４つのピクセル回路２９ａ〜２９ｄのうちの一つに提供され、行選択信号がピクセル回路２９に対応付けられている行選択導線３５を通じて与えられている。このようにして、参照電流Ｉ_ref1〜Ｉ_ref4は、Δｔ₁と記した期間の間は、第一のピクセル回路２９ａ内の電流ミラー３１ａ〜３１ｄによって、その期間の間のフィード選択信号ｂ₁〜ｂ₄の値に基づいて選択的にミラーされる。

図１６は、一つの列が図１２で示したピクセル回路１２１のような４つのピクセル回路を有するアクティブマトリクスディスプレイパネルを駆動する一つの方法を図解するものである。この実施形態でも、ピクセル回路は逐次的に駆動される。しかし、参照電流Ｉ_refを列導線１２８を通じて二進で重みづけられた値の間で変化させる代わりに、参照電流Ｉ_refはフレーム期間を通じて（そしてあるフレーム期間と次のフレーム期間の間でも）一定に保たれる。このため、参照電流Ｉ_refがその意図されている値に落ち着くのを待つための時間を留保しておく必要はない。同じ効果、すなわちプログラムしうる強度値の数の増加を実現するため、４つのサブフレーム期間Δｔ₁〜Δｔ₄は二進で重みづけられた値に従って長さを変化させてある。別の実施形態では、長さの変化は別のパターンに従ったものでもよい。図示した実施例では、第一のサブフレーム期間が最長で、サブフレーム期間の長さは対応するサブフレーム選択信号ｓ₁〜ｓ₄が与えられる順に減少していく。これと同じようにしてサブフレーム期間Δｔ₁〜Δｔ₄の長さは図１４で図示した方法の変形においても変化させてもよく、図１２のピクセル回路１２１を組み込んでいるアクティブマトリクスディスプレイパネルを駆動する際に参照電流値も変化させることができることを注意しておく。この場合には、フレーム期間はさらに図１４で示したような電流安定化期間を有する。

図１６では、フレーム期間はさらにリセット期間Δｔ_rを有している。リセット期間Δｔ_rの間、列内の各ピクセル回路は、行選択信号を当該ピクセル回路に与えることによって順にアドレッシングされる。同時に、リセット信号が、電流記憶段を含むピクセル回路の電流ミラー内の各電流記憶段に与えられる。リセット信号は、電流ミラー内でサブフレーム選択スイッチを閉じるサブフレーム選択信号と同時に与えられる。こうして、電流記憶段内の保存要素によって保存されている信号値はデフォルト値にリセットされる。デフォルト値は、電流記憶段の出力を通じて、よってそれに接続されている発光素子を通じて流れる電流が０になるよう決定する値である。

たとえば、図１２のピクセル回路１２１がそのような４つのピクセル回路からなる列における第一のピクセル回路であり、図１６に示されたアドレッシング信号が与えられる場合、ＯＬＥＤ１２４を流れる電流の時間変化は、列導線１２８を流れる参照電流をＩ₀に等しいとすると、図１６でＩ_pと記されたようなものになる。第一のサブフレーム期間Δｔ₁の開始の時点において、行選択導線１２７を通じて行選択信号が与えられ、第一のデータビット選択導線１２６ａを通じて第一のサブフレーム選択信号が与えられる。そこで、列導線１２８を流れる参照電流は第一の電流ミラー１２３ａによってミラーされる。該電流ミラーは電流記憶段を有しており、第一の電流ミラー１２３ａ内の電流記憶段の保存要素には、当該記憶段の出力を通じて流れる電流がＩ₀のままとなるような値が保持される。

第二のサブフレーム期間Δｔ₂の開始の時点において、ピクセル回路１２１内の第二の電流ミラー１２３ｂについて前記プロセスが繰り返される。第二の電流ミラー１２３ｂによってミラーされた（そしてその後維持されている）電流が第一の電流ミラー１２３ａによって引き出されている電流に加わるため、ＯＬＥＤ１２４を流れる電流は今では２Ｉ₀である。第三および第四のサブフレーム期間Δｔ₃、Δｔ₄の開始の時点においてはサブフレーム選択信号は与えられない。プログラムすべき値が今の例ではたまたま「１１００」であるためである。

サブフレームリセット期間Δｔ_rの開始の時点において、サブフレームリセット信号がリセット導線１２２を通じて与えられる。それとともに行選択導線１２７を通じて行選択信号が、そして４つのデータビット選択導線１２６ａ〜１２６ｄの全部を通じてサブフレーム選択信号が与えられる。こうして、電流記憶段を構成する４つの電流ミラーのそれぞれによって引き出される電流を決定する値が、リセットスイッチを用いて０というデフォルト値にリセットされる。これでＯＬＥＤ１２４を通じて電流は引き出されなくなる。サブフレーム期間の長さがさまざまであるという事実のため、この場合にも「１１００」という値における最上位のビットは全体としての知覚される強度に対して最大の貢献に対応する。電流寄与Ｉ₀がＯＬＥＤ１２４から引き出されるのは、全フレーム期間からリセット期間Δｔ_rを差し引いた時間の間だからである。

図１６に図示されたアクティブマトリクスディスプレイパネルを駆動する方法を使うと、４つの電流ミラー１２３はすべて、サブフレームリセット期間Δｔ_rの開始の時点において突然オフにされる。これは、ＯＬＥＤ１２４がフレーム期間の比較的長い部分にわたって光を放出でき、そのためより高い強度値あるいはより高い知覚される強度値がより少ない電流によって実現できるという利点がある（光はディスプレイパネルを見る者の知覚において実質的に積分される）。しかし、行ごとに突然ピクセルをオフにするのはこの方法で駆動されるアクティブマトリクスディスプレイパネルによって表示される画像の不自然さを生じる。図１７は、アクティブマトリクスディスプレイパネルを駆動する代替的な方法を図解するもので、ここではピクセル回路における電流記憶段の少なくとも一つがリセットスイッチを有している。

駆動方法のこの変形では、保存要素において保存する信号値は、各サブフレーム期間内にいくつかの電流記憶段のうちの異なる一つに順番に選択的に与えられ、リセット信号は前記数の電流記憶段のそれぞれに逆順に与えられる。図１７に示したように、リセット期間Δｔ_r1〜Δｔ_r3は、ピクセル回路中の各電流記憶段にリセット信号が与えられる時点の間の間隔を定義している。リセット期間Δｔ_r1〜Δｔ_r3の長さは実質的にサブフレーム期間Δｔ₁〜Δｔ₃の長さに対応しているが、逆順で、すなわちΔｔ_r1＝Δｔ₃、Δｔ_r2＝Δｔ₂、Δｔ_r3＝Δｔ₁となっている。このため、ピクセル回路における発光素子を流れる電流の増加と減少は実質対称的である。これは、特に動きの速い画像が表示されるときの目に見える不自然さを防止する。

ここでまた図１２のピクセル回路１２１がそのような４つのピクセル回路からなる列における第一のピクセル回路であるとし、図１７に示されたアドレッシング信号が与えられる場合を考える。ピクセル回路１２１に元来プログラムされているデジタル値は「１１００」である。ＯＬＥＤ１２４を流れる電流の時間変化は、列導線１２８を流れる参照電流をＩ₀に等しいとすると、図１７でＩ_pと記されたようなものになる。破線は、最大のデジタル値「１１１１」がプログラムされたときに電流の時間変化がどのようになるかを示したものである。

第一のサブフレーム期間Δｔ₁の間、行選択導線１２７上に行選択信号が与えられている。同時に、第一のデータビット選択導線１２６ａ上に、プログラムすべき元来のデジタル値の最上位ビットに対応するサブフレーム選択信号が与えられる。これによって活性化されて第一の電流ミラー１２３ａがＩ₀に等しい参照電流をその出力にミラーし、それによりＯＬＥＤ１２４から電流を引き出す。第一の電流ミラー１２３ａ内の保存要素は、該第一の電流ミラー１２３ａがもはや選択されていないときに電流Ｉ₀が維持されるよう決定する信号値を保存する。第一のフレーム期間Δｔ₁の間、第一のサブフレーム選択信号はまた、他の３つのピクセル回路にも選択的に与えられる。第二のサブフレーム期間Δｔ₂の開始の時点において、第二のデータビット選択導線１２６ｂ上でサブフレーム選択信号が与えられており、同時に行選択導線１２７上に行選択信号が与えられている。これが第二の電流ミラー１２３ｂを活性化し、Ｉ₀の値をもつ参照電流が該第二の電流ミラー１２３ｂによってミラーされる。これでＯＬＥＤ１２４を流れる全電流は２Ｉ₀となる。第三および第四のサブフレーム期間Δｔ₃、Δｔ₄の開始時点においては、第三および第四のデータビット選択導線１２６ｃ、１２６ｄ上ではサブフレーム選択信号は与えられない。第四のサブフレーム選択期間Δｔ₄に対応する時間が過ぎたのち、行選択導線１２７上に行選択信号が与えられ、リセット導線１２２上にリセット信号が与えられ、第四のデータビット選択導線１２６ｄ上にはサブフレーム選択信号が与えられて、第四の電流ミラー１２３ｄ内の電流記憶段をリセットする。今の特別の例ではこれは何の影響も起こさないことを注意しておく。もともと第四の電流ミラー１２３ｄによって引き出される電流が０だったからである。この方法については、リセット信号が非デフォルト値の電流を引き出している活動中のミラーに対してのみ与えられるという変形も可能だが、それはディスプレイドライバにおいて余計な論理とメモリを要求することになる。第二のリセット期間Δｔ_r2の開始の時点において、ピクセル回路１２１にはやはりリセット信号および行選択信号が与えられる。サブフレーム選択信号は第三のデータビット選択導線１２６ｃ上に与えられている。第三のリセット期間Δｔ_r3の開始の時点において、行選択導線１２７上には行選択信号が、リセット導線１２２上にはリセット信号が与えられ、サブフレーム選択信号は第二のデータビット選択導線１２６ｂ上に与えられている。これにより、ＯＬＥＤ１２４を流れる電流は２Ｉ₀からＩ₀に減少する。図示した変形では、第一の電流ミラー１２３ａにはリセット信号は与えられていないが、それをするような変形もまた本発明の範囲内である。

本記載を通じて、列導線を流れる電流は少なくともサブフレーム期間の間一定であるという前提に立ってきたが、列導線を流れる参照電流が変調されるような本発明の実施形態も可能である。このことは利用可能な中間階調レベルの範囲をさらに増加させる。変調が保存すべき全電流のある一定割合に限定されていたら、電流参照線の対応する電圧の振れは小さく、高速の安定化が実現できる。変調の割合は、中間階調レベルの数、回路の複雑さ、安定化時間の間の兼ね合いを考えて選ばれる。

上述した実施形態は本発明を限定するものではなく解説するものであり、当業者は付属の特許請求の範囲から逸脱することなく多くの代替的な実施形態を設計することができるであろうことを注意しておくべきである。請求項において、括弧内に参照符号があったとしても、それは当該請求項を限定するものと解釈してはならない。「有する」の語は請求項において挙げられている以外の要素やステップの存在を排除するものではない。要素の単数形の表現はそのような要素の複数の存在を排除するものではない。本発明は、いくつかの異なる要素が集まったハードウェアによっても、あるいは好適にプログラミングされたコンピュータによっても実装されうる。いくつかの手段を列挙している装置請求項においては、それらの手段のうちのいくつかは同じ一つのハードウェア要素によって実施することもできる。ある種の施策が互いに異なる従属請求項に引用されているという事実だけでそれらの施策の組み合わせが好適に用いられないことを示すものではない。

本発明に基づくアクティブマトリクスディスプレイの第一の実施形態の一区画を概略的に示す図である。図１で概略的に示したアクティブマトリクスディスプレイの実施形態の単純化版におけるピクセル回路の実施形態を概略的に示す図である。本発明に基づくアクティブマトリクスディスプレイの第二の実施形態の一区画を概略的に示す図である。本発明に基づくアクティブマトリクスディスプレイの第三の実施形態の一区画を概略的に示す図である。本発明に基づくアクティブマトリクスディスプレイの第四の実施形態の一区画を概略的に示す図である。図４で示したアクティブマトリクスディスプレイの実施形態の単純化版における使用に好適なピクセル回路の実施形態を概略的に示す図である。図４で示したアクティブマトリクスディスプレイの実施形態の単純化版における使用に好適なピクセル回路の別の実施形態を概略的に示す図である。本発明に基づくアクティブマトリクスディスプレイパネルの一般化された第五の実施形態の一区画を概略的に示す図である。本発明のアクティブマトリクスディスプレイパネルのさまざまな実施形態において使われる電流ミラー回路の実施形態を概略的に示す図である。本発明のアクティブマトリクスディスプレイパネルのさまざまな実施形態において使われる二つの電流記憶段を有するピクセル回路の実施形態を概略的に示す図である。本発明に基づくアクティブマトリクスディスプレイパネルの第六の実施形態において使われるピクセル回路の実施形態を概略的に示す図である。図１１で示した第六の実施形態と同様に機能するピクセル回路の単純化された実施形態を概略的に示す図である。図１１で示した第六の実施形態の変形を概略的に示す図である。図１で示した実施形態を駆動するために与えられる信号のタイムチャートを概略的に示す図である。図４で示した実施形態を駆動するために与えられる信号のタイムチャートを概略的に示す図である。本発明に基づく方法の第一の実施形態に基づく図１２で示したピクセル回路を有するアクティブマトリクスディスプレイパネルを駆動するために与えられる信号のタイムチャートを概略的に示す図である。本発明に基づく方法の第二の実施形態に基づく図１２で示したピクセル回路を有するアクティブマトリクスディスプレイパネルを駆動するために与えられる信号のタイムチャートを概略的に示す図である。

Claims

アクティブマトリクスディスプレイパネルであって、基板と、該基板上の少なくとも一つの列と複数の行とのマトリクスに配置された、それぞれがそこを流れる電流の値によって決定される強度の光を発することのできる発光素子を有しているピクセル回路の配列と、当該パネルに接続されたときにそれぞれが電流駆動回路によって与えられる参照電流を流すよう構成されている少なくとも一つの列導線とを有しており、ある列中のピクセル回路は少なくとも一つのピクセル回路からなる複数のグループに分けられており、当該アクティブマトリクスディスプレイパネルが第一のグループと対応付けられた少なくとも一つの電流ミラー回路を有しており、該電流ミラー回路は列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成された第一の電流ミラーを有しており、前記第一のグループ中の各ピクセル回路は前記発光素子に接続された出力端子をもつ少なくとも第一の電流記憶段を有し、前記第一の電流記憶段は少なくとも部分的には前記第一の電流ミラー出力にミラーされた電流によって決定される電流を前記出力端子を通じて引き出すことができるものであって、各電流ミラー回路が少なくとも一つの追加的電流ミラーを有しており、該追加的電流ミラーが付随する列導線を流れる参照電流を追加的電流ミラー出力にミラーするよう構成されており、各追加的電流ミラー出力が前記第一の電流ミラー出力と並列に接続されていることを特徴とする、アクティブマトリクスディスプレイパネル。
ピクセル回路の各行のための行選択導線を有しており、少なくとも前記第一の電流記憶段が、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチが信号を前記保存要素に与える回路部分に含まれていることを特徴とする、請求項１記載のアクティブマトリクスディスプレイパネル。
ピクセル回路の各列について少なくともＮ本の（Ｎは１より大きい）列導線を有し、前記電流ミラー回路が、それぞれが列導線のうち対応するものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成された少なくともＮ個の電流ミラーと、前記電流ミラー出力を流れる電流を足し合わせる加算器とを有していることを特徴とする、請求項１または２記載のアクティブマトリクスディスプレイパネル。
前記電流ミラー回路が、対応付けられている電流ミラーの電流ミラー出力と列導線との間の接続を中断し、少なくとも一つのフィード選択信号の一つに反応する少なくとも一つのフィード選択スイッチを有しており、当該アクティブマトリクスディスプレイパネルが、駆動情報を受信するためにディスプレイドライバに接続でき、各フィード選択信号を前記電流ミラーの一つに対応付けられたフィード選択スイッチに供給するよう構成された、アドレッシング回路を有することを特徴とする、請求項３記載のアクティブマトリクスディスプレイパネル。
前記アドレッシング回路が少なくとも一つのアドレッシング導線および少なくとも一つのデコーダを有しており、該デコーダは別個の入力によって前記アドレッシング導線に、そして各電流ミラーについての別個の出力により各電流ミラーと対応付けられたフィード選択スイッチのそれぞれに接続されており、該デコーダがアドレッシング導線を通じて伝達されたデジタル値を該デジタル値によってエンコードされたフィード選択信号の組み合わせに変換するよう構成されていることを特徴とする、請求項４記載のアクティブマトリクスディスプレイパネル。
前記少なくとも一つのアドレッシング導線がクロック導線であり、前記デコーダがシフトレジスタであって前記クロック導線上の信号によって制御され、出力にフィード選択信号を供給するよう構成されていることを特徴とする、請求項４記載のアクティブマトリクスディスプレイパネル。
前記第一のグループがＭ個のピクセル回路を有しており（Ｍは１より大きい）、当該アクティブマトリクスディスプレイパネルが前記第一のグループのための局部列導線を有しており、該局部列導線は前記電流ミラー回路中の加算器の出力を第一の電流記憶段を有するＭ個のピクセル回路のそれぞれの中の電流ミラーの入力につなぐことを特徴とする、請求項２ないし６のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
少なくともＮ個の電流廃棄回路段を有しており、そのそれぞれがスイッチによってＮ本の列導線のうちの一本に接続でき、対応付けられた電流ミラーを制御するフィード選択スイッチに供給されるＮ個のフィード選択信号の一つに反応するものであり、列導線と電流廃棄回路段との間の接続が確立されるのが該列導線と各電流ミラー出力との間の接続が中断されたときであることを特徴とする、請求項４ないし７のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
第一のグループ内の各ピクセル回路がＫ個の電流ミラーを有しており（Ｋは１より大きい）、そのそれぞれが入力と電流記憶段とを有し、該電流記憶段は前記発光素子に接続された出力と、該出力を流れる電流を決定する信号値を保存する保存要素と、Ｋ個のサブフレーム選択信号のうちの一つに反応するサブフレーム選択スイッチとを有しており、各サブフレーム選択スイッチは前記電流ミラーの入力と前記保存要素との間の回路部分に含まれており、当該アクティブマトリクスディスプレイパネルはアドレッシング回路を有しており、該アドレッシング回路は当該アクティブマトリクスディスプレイパネルに接続されているディスプレイドライバから駆動情報を受け取る少なくとも一つの入力端子をもち、各サブフレーム選択信号をＫ個のサブフレーム選択スイッチのうち対応付けられているものに供給するよう構成されていることを特徴とする、請求項１ないし８のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
前記アドレッシング回路が、各列について少なくともＹ本のアドレッシング導線（Ｙは１またはそれより大きい）ならびに、基板上に位置し、Ｙ個の入力のうちの関連付けられた一つによって前記アドレッシング導線のそれぞれに、またＫ個の出力のうちの別個の一つによってＫ個のサブフレーム選択スイッチのそれぞれに接続されている少なくとも一つのデコーダを有し、該デコーダはＹ本のアドレッシング導線を通じて伝達されるデジタル値をＫ個のサブフレーム選択信号に変換し、各サブフレーム選択信号をＫ個のサブフレーム選択スイッチのうちの対応付けられた一つに供給するよう構成されていることを特徴とする、請求項８記載のアクティブマトリクスディスプレイパネル。
前記Ｙ本のアドレッシング導線がクロック導線であり、デコーダがＫシフトレジスタであって前記クロック導線上の信号によって制御され、Ｋ個の出力にＫ個のサブフレーム選択信号を供給するよう構成されていることを特徴とする、請求項１０記載のアクティブマトリクスディスプレイパネル。
少なくとも一つのリセット導線を有しており、少なくとも一つの電流記憶段が前記リセット導線上のリセット信号に反応して前記保存要素によって保存される信号値をデフォルト値に直すリセットスイッチを有していることを特徴とする、請求項９ないし１１のうちいずれか記載のアクティブマトリクスディスプレイパネル。
前記デフォルト値が、前記電流記憶段の出力を通じて実質的に電流が流れないよう決定するようなものであることを特徴とする、請求項１２記載のアクティブマトリクス。
前記ピクセル回路の前記第一のグループに関連した回路の実質同一のコピーを有し、その他のピクセル回路のグループのそれぞれが前記コピーの一つと対応付けられていることを特徴とする、請求項１ないし１３のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
ピクセル回路のさらなる列を少なくとも一つ有し、さらなる列のそれぞれにおける該ピクセル回路は少なくとも一つのピクセル回路を含む複数のグループに分けられ、当該アクティブマトリクスディスプレイパネルはさらなる列の第一のグループに対応付けられた少なくとも一つの電流ミラー回路を有し、該電流ミラー回路は第一の電流ミラーおよび少なくとも一つの追加的な電流ミラーを出力が並列に接続された形で有し、それぞれのミラーが列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成されており、前記さらなる列の第一のグループ内の各ピクセル回路は出力端子が前記発光素子に接続された少なくとも第一の電流記憶段を有し、該第一の電流記憶段は少なくとも部分的に第一の電流ミラー出力にミラーされた電流によって決定される電流を出力端子を通じて引き出すことができ、当該列の第一のグループ内の前記少なくとも一つの電流ミラーおよびさらなる列の第一のグループ内の少なくとも一つの電流ミラーが、共有されている列導線を流れる参照電流をミラーするよう構成されていることを特徴とする、請求項１ないし１４のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
請求項１のプリアンブルに基づくアクティブマトリクスディスプレイパネルを駆動する方法であって、フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取り、該フレーム期間内に前記第一の電流ミラーに接続できる列導線を流れる参照電流をある第一のレベルに設定することを有する方法であって、さらに前記フレーム期間内に電流ミラー回路内に含まれ、列導線を流れる参照電流を前記第一の電流ミラー出力に並列に接続された追加的電流ミラー出力にミラーするよう構成された追加的な電流ミラーに接続できる列導線を流れる参照電流をある第二のレベルに設定することを特徴とする方法。
当該アクティブマトリクスディスプレイパネルがピクセルの各行について少なくともＮ本の（Ｎは１より大きい）列導線を有しており、前記電流ミラー回路はそれぞれがＮ本の列導線のうち対応付けられたものに接続でき、Ｎ本の列導線のうち対応付けられたものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成されたＮ個の電流ミラーを有しており、前記電流ミラー回路は前記Ｎ個の電流ミラー出力を流れる電流を足し合わせる加算器を有しており、前記列導線のそれぞれの上で参照電流が設定されることを特徴とする、請求項１６記載のアクティブマトリクスディスプレイパネルを駆動する方法。
受け取った情報に基づいてＮ個の電流ミラーを対応付けられたＮ本の列導線に選択的に接続することを有することを特徴とする、請求項１７記載の方法。
参照電流がＮ本の列導線のそれぞれに実質同時に設定されることを特徴とする、請求項１７または１８記載の方法。
当該アクティブマトリクスディスプレイパネルがピクセル回路の各行について行選択導線を有しており、少なくとも第一の電流記憶段は、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチは信号を前記保存要素に与える回路部分に含まれており、フレーム期間が複数のサブフレーム期間を有しており、当該方法が、各サブフレーム期間内に順に各行選択導線上の行選択スイッチを閉じる行選択信号を提供することを特徴とする、請求項１７ないし１９のうちいずれか一項記載の方法。
各ピクセル回路が、それぞれ電流記憶段を有するＫ個の電流ミラーを有しており（Ｋは１より大きい）、各電流記憶段は発光素子に接続された出力と出力を流れる電流を決定する信号値を保存する保存要素とをもっており、前記行選択信号を用いて前記Ｋ個の電流記憶段のうちの異なるものに実質同時に前記保存要素内での保存のための信号値を選択的に提供することを特徴とする、請求項２０記載の方法。
前記信号値が提供されるのが、前記電流ミラーの入力と前記保存要素との間の回路部分に含まれるサブフレーム選択スイッチを閉じて電流記憶段にサブフレーム選択信号を選択的に提供することによって行われることを特徴とする、請求項２１記載の方法。
フレーム期間内に、電流記憶段を有するＫ個の電流ミラーのうち少なくとも二つに異なる参照電流値が選択的に提供されることを特徴とする、請求項２１または２２記載の方法。
前記フレーム期間内に、より高い入力値がより低い入力値よりに先立って選択的に提供されることを特徴とする、請求項２３記載の方法。
前記異なる入力値が二進で重みがかけられていることを特徴とする、請求項２３または２４記載の方法。
前記フレーム期間が長さの異なる複数のサブフレーム期間を有することを特徴とする、請求項１２ないし２５のうちいずれか一項記載の方法。
前記サブフレーム期間の長さが二進で重みがかけられていることを特徴とする、請求項２６記載の方法。
より長いサブフレーム期間がより短いサブフレーム期間に先行することを特徴とする、請求項２６または２７記載の方法。
電流記憶段のうちの少なくとも一つに、フレーム期間内に、保存要素に保存されている信号値をデフォルト値に直すためのリセット信号を与えることを有することを特徴とする、請求項２０ないし２８のうちいずれか一項記載の方法。
少なくとも一つのさらなるリセット信号を前記Ｋ個の電流記憶段のうちの少なくともさらなる一つに、該さらなる電流記憶段の保存要素によって保存されている信号値をフレーム期間内にデフォルト値に直すために、提供することを有することを特徴とする、請求項２１および２９のうちいずれか一項記載の方法。
各リセット信号を異なる時点において提供することを有することを特徴とする、請求項３０記載の方法。
前記異なる時点の間隔が不均等であることを特徴とする、請求項３１記載の方法。
前記時点の間隔が二進で重みがかけられていることを特徴とする、請求項３２記載の方法。
各サブフレーム期間中に保存要素内での保存のための信号値がＫ個の数の電流記憶段のうちの異なるものに順に選択的に提供され、リセット信号は前記数の電流記憶段のそれぞれに逆順に提供されることを特徴とする、請求項３０ないし３３のうちいずれか一項記載の方法。
前記時点の間隔が実質的に前記サブフレーム期間の長さに対応することを特徴とする、請求項３１および３４記載のうちいずれか一項記載の方法。
前記フレーム期間がさらに少なくとも一つの安定化期間を有しており、該安定化期間の間は行選択信号が全く与えられないことを特徴とする、請求項１６ないし３５のうちいずれか一項記載の方法。
前記フレーム期間の間に少なくとも一つの参照電流値を変調することを有することを特徴とする、請求項１６ないし３６のうちいずれか一項記載の方法。
保存要素内で保存する各信号値が当該電流記憶段が含まれている電流ミラーの入力に参照電流を与えることによって提供されることを特徴とする、請求項２１ないし３７のうちいずれか一項記載の方法。
請求項１ないし１５のうちいずれか一項記載のアクティブマトリクスディスプレイパネルを有することを特徴とする、表示装置。
フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、請求項１６ないし３８のうちいずれか一項記載の方法を実行するよう構成された駆動回路を有することを特徴とする、請求項３９記載の表示装置。
フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、請求項１６ないし３８のうちいずれか一項記載の方法を実行するよう構成されていることを特徴とする、請求項１ないし１５のうちいずれか一項記載のアクティブマトリクスディスプレイパネルを駆動する装置。