DE10006507C2 - Kalibrierbarer Digital-/Analogwandler - Google Patents

Kalibrierbarer Digital-/Analogwandler

Info

Publication number
DE10006507C2
DE10006507C2 DE2000106507 DE10006507A DE10006507C2 DE 10006507 C2 DE10006507 C2 DE 10006507C2 DE 2000106507 DE2000106507 DE 2000106507 DE 10006507 A DE10006507 A DE 10006507A DE 10006507 C2 DE10006507 C2 DE 10006507C2
Authority
DE
Germany
Prior art keywords
current
current source
reference current
source group
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
DE2000106507
Other languages
English (en)
Other versions
DE10006507A1 (de
Inventor
Franz Kuttner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000106507 priority Critical patent/DE10006507C2/de
Priority to PCT/EP2001/001712 priority patent/WO2001061862A2/de
Publication of DE10006507A1 publication Critical patent/DE10006507A1/de
Application granted granted Critical
Publication of DE10006507C2 publication Critical patent/DE10006507C2/de
Anticipated expiration legal-status Critical
Withdrawn - After Issue legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die Erfindung betrifft einen Digital-/Analogwandler mit einer Kalibrierschaltung zur Kalibrierung von in dem Wandler ent­ haltenen Stromquellen.
Die WO 98/20616 A1 beschreibt ein Verfahren für eine Vorrich­ tung für eine Digital-Analog-Umwandlungsarchitektur mit hoher Leistungsfähigkeit. Der Digital-Analog-Wandler weist eine erste und eine zweite Stromquellengruppe, die aus parallel angeordneten Stromquellen bestehen, auf.
Die EP 0 740 424 A2 beschreibt einen selbstkalibrierenden Hochgeschwindigkeits-Digital-Analog-Wandler. Der Digital- Analog-Wandler weist einen Kalibrierschaltkreis auf, der ei­ nen festen Kalibrierstrom und eine feste Kalibrierspannung in einem Kalibrierbetriebsmodus liefert.
Die DE 199 16 879 A1 beschreibt einen stromgesteuerten digi­ talen selbst-eichenden Digital-Analog-Wandler.
Die DE 40 41 372 A1 beschreibt eine Schaltungsanordnung zum selbstkalibrierenden Vervielfachen eines stationären Refe­ renzstromes, insbesondere in einem monolithischen Digital- Analog-Umsetzer.
Durch einen Digital-/Analogwandler wird ein digitaler Wert in eine dazu proportionale Spannung umgewandelt. Durch Aufsumma­ tion von Strömen in Abhängigkeit von den Datenbits des zu wandelnden digitalen Wertes wird dabei an einem Lastwider­ stand eine Ausgangsspannung erzeugt, die zu dem zu wandelnden digitalen Wert proportional ist. Die aufsummierten Ströme werden durch in dem Digital-/Analogwandler integrierte Strom­ quellen erzeugt. Derartige Digital-/Analogwandler zeichnen sich durch eine hohe Geschwindigkeit bei der Umwandlung aus. Die Stromquellen sind in einem Stromquellenfeld angeordnet, das durch Steuersignale angesteuert wird. Der zu wandelnde digitale Wert wird als Binärcode in einen Speicher eingelesen und durch einen Decoder in Steuersignale umgewandelt, die in einem Thermometercode codiert sind. Die Steuersignale steuern Schalteinrichtungen, die in Reihe zu den in dem Stromquellen­ feld befindlichen Stromquellen geschaltet sind. Die von den Stromquellen erzeugten Ströme werden bei geschlossenem Schal­ ter an den Lastwiderstand durchgeschaltet. Durch die Verwen­ dung von Schaltsteuersignalen, die im Thermometercode codiert sind, wird die Erzeugung von Schalt-Glitches insbesondere beim Schalten aufgrund von höherwertigen Datenbits vermieden.
Ein Nachteil bei der Verwendung von ausschließlich mit Ther­ mometercode codierten Steuersignalen zur Ansteuerung der Schalteinrichtungen besteht jedoch darin, daß die Anzahl der notwendigen Stromquellen potenzartig mit der Anzahl der zu wandelnden Datenbits des zu wandelnden digitalen Wertes an­ steigt. Beträgt die Anzahl der Datenbits des zu wandelnden digitalen Wertes N, müssen 2n Stromquellen vorgesehen werden.
Damit bei höheren Auflösungen des Digital-/Analogwandlers und somit einer großen Datenwortbreite des zu wandelnden digita­ len Wertes die Anzahl der notwendigen Stromquellen begrenzt bleibt, werden daher zunehmend Digital-/Analogwandler einge­ setzt, die sowohl mit einem Thermometercode codierte Schalt­ steuersignale als auch binärcodierte Schaltsteuersignale ein­ setzen. Dabei werden die höherwertigen Datenbits des zu wan­ delnden digitalen Wertes in einem Decoder in Schaltsteuersig­ nale umgesetzt, die thermometer-codiert sind, wohingegen die niederwertigen Datenbits des zu wandelnden digitalen Wertes, die binärcodiert sind, direkt als Schaltsteuersignale einge­ setzt werden.
Fig. 1 zeigt einen derartigen Digital-/Analogwandler nach dem Stand der Technik, der eine Mischform zwischen Thermometerco­ de und Binärcode zur Ansteuerung der Schalteinrichtungen S benutzt. Bei dem in Fig. 1 gezeigten Beispiel besteht der zu wandelnde digitale Wert D aus sieben Datenbits d0-d6. Die hö­ herwertigen Datenbits d4, d5, d6 werden über Auslesedatenlei­ tungen einem Decoder zugeführt, der die binärcodierten Daten­ bits d4-d6 in ein thermometer-codiertes Steuersignal zur An­ steuerung der Schalteinrichtungen S1-S7 umsetzt. Die nieder­ wertigen Datenbits d3-d0 steuern über Steuerleitungen direkt zugehörige Schalteinrichtungen S8-S11.
Das Stromquellenfeld des in Fig. 1 gezeigten herkömmlichen Digital-/Analogwandlers besteht aus einer ersten Stromquel­ lengruppe Q1-Q7, die parallel zueinander angeordnet sind. Die Stromquellen Q1-Q7 der ersten Stromquellengruppe des Strom­ quellenfeldes sind identisch aufgebaut und erzeugen einen Quellenstrom mit einer bestimmten Stromhöhe IQ.
Das Stromquellenfeld enthält darüber hinaus eine zweite Stromquellengruppe von parallel angeordneten Stromquellen Q8-­ Q11. Die Stromquellen der zweiten Stromquellengruppe sind nicht gleich aufgebaut, sondern erzeugen einen Quellenstrom, dessen Stromhöhe der Wertigkeit des zugeordneten Datenbits d0-d3 entspricht. Die Stromquelle Q8 erzeugt einen Strom Iq3, der halb so groß ist wie die Stromhöhe Iq einer Stromquelle innerhalb der ersten Stromquellengruppe. Die Stromhöhe Iq2 der nächsten Stromquelle Q9 ist wiederum halb so hoch wie Stromhöhe Iq3 der Stromquelle Q8 usw. Weist der zu wandelnde digitale Wert D n niederwertige binäre Datenbits di mit 0 ≦ i ≦ n - 1 und m höherwertige binäre Datenbits dj mit n ≦ j ≦ m + n - 1 auf, beträgt die Stromhöhe Iqi der i-ten Stromquelle inner­ halb der zweiten Stromquellengruppe:
Der in Fig. 1 gezeigte Digital-/Analogwandler nach dem Stand der Technik weist jedoch den Nachteil auf, daß er nicht ka­ librierbar ist. Das Verhältnis der durch die Stromquellen Q1-­ Q7 erzeugten Ströme IQ zu den durch die Stromquellen Q8-Q11 der zweiten Stromquellengruppe erzeugten Ströme Iq weicht aufgrund von Herstellungsungenauigkeiten von dem gewünschten festen Soll-Verhältnis ab. Hierdurch kommt es zu Abweichungen bei der Soll-Stufenhöhe der Digital-/Analogwandler-Kennlinie und somit zu einem hohen DNL-Fehler (DNL: Differentielle Nicht-Linearität).
Es ist daher die Aufgabe der vorliegenden Erfindung, einen Digital-/Analogwandler zu schaffen, der zur Minimierung des DNL-Fehlers kalibrierbar ist.
Diese Aufgabe wird erfindungsgemäß durch einen Digital- /Analogwandler mit den in Patentanspruch 1 angegebenen Merk­ malen gelöst.
Die Erfindung schafft einen kalibrierbaren Digital- /Analogwandler mit
einer Sprecheinrichtung zum Zwischenspeichern eines zu wan­ delnden digitalen Wertes, der n niederwertige binäre Daten­ bits di und m höherwertige binäre Datenbits dj aufweist,
einen Decoder zur Umsetzung der m binären höherwertigen Da­ tenbits in Thermometercode-Steuersignale zum Schalten einer ersten Stromquellengruppe, die aus parallel angeordneten Stromquellen besteht, die jeweils einen Strom mit einer be­ stimmten Stromhöhe IQ erzeugen, an eine Last,
einer zweiten Stromquellengruppe von n parallel angeordneten Stromquellen, die jeweils in Abhängigkeit von einem zugehöri­ gen niederwertigen binären Datenbit di an die Last geschaltet werden, wobei die i-te Stromquelle der zweiten Stromquellen­ gruppe zur Erzeugung eines Stromes mit einer Stromhöhe
vorgesehen ist, und mit
einer Kalibrierschaltung zur Kalibrierung der beiden Strom­ quellengruppen, so daß die Summe aller von der zweiten Strom­ quellengruppe abgegebenen Ströme gleich derjenigen Stromhöhe IQ ist, die durch eine Stromquelle der ersten Stromquellen­ gruppe erzeugt wird.
Die Stromhöhe einer jeden Stromquelle der zweiten Stromquel­ lengruppe ist vorzugsweise durch ein von der Kalibrierschal­ tung abgegebenes Kalibriersteuersignal einstellbar.
Die Kalibrierschaltung weist dabei vorzugsweise eine Haupt-Re­ ferenzstromquelle zur Erzeugung eines Referenzstromes auf.
Bei einer bevorzugten Ausführungsform ist die Haupt- Referenzstromquelle zu jeder Stromquelle der ersten Strom­ quellengruppe identisch aufgebaut und erzeugt einen Referenz­ strom IQR, der die gleiche Stromhöhe aufweist wie ein durch eine Stromquelle der ersten Stromquellengruppe erzeugter Strom IQ.
Die Kalibrierschaltung weist ferner vorzugsweise eine Refe­ renz-Stromquellengruppe auf zur Erzeugung eines Summen- Referenzstromes ISR.
Die Referenz-Stromquellengruppe besteht dabei vorzugsweise aus parallel angeordneten Referenzstromquellen, wobei die Stromhöhe des jeweils erzeugten Referenzstromes durch das Ka­ libriersteuersignal einstellbar ist.
Bei einer besonders bevorzugten Ausführungsform des erfin­ dungsgemäßen kalibrierbaren Digital-/Analogwandlers besteht die Referenz-Stromquellengruppe aus n + 1 Referenzstromquellen, wobei die parallel angeordneten n Referenzstromquellen zu den n parallel angeordneten Stromquellen der zweiten Stromquel­ lengruppe identisch aufgebaut sind und die n + 1-te Referenz­ stromquelle einen Referenzstrom erzeugt, dessen Stromhöhe der den niederwertigen Datenbits zugeordneten Stromquelle der zweiten Stromquellengruppe entspricht.
Die Kalibrierschaltung enthält vorzugsweise eine Komparator­ schaltung zum Vergleichen des von der Haupt-Referenzstrom­ quelle erzeugten Referenzstromes IQR und des von der Refe­ renz-Stromquellengruppe erzeugten Summen-Referenzstromes ISR, wobei die Komparatorschaltung in Abhängigkeit von dem Ver­ gleichsergebnis das Kalibriersteuersignal zur Kalibrierung der Stromquellen der zweiten Stromquellengruppe und der Refe­ renz-Stromquellengruppe abgibt.
Die Komparatorschaltung regelt dabei vorzugsweise die Strom­ quellen der zweiten Stromquellengruppe der Referenz-Strom­ quellengruppe solange nach, bis der von der Haupt-Referenz­ stromquelle erzeugte Referenzstrom IQR und der von der Refe­ renz-Stromquellengruppe erzeugte Summen-Referenzstrom ISR gleich hoch ist.
Jede Stromquelle der ersten Stromquellengruppe ist vorzugs­ weise aus identischen Teilstromquellen zusammengesetzt, die punktsymmetrisch auf einem Halbleiterchip angeordnet sind.
Vorzugsweise ist jede Stromquelle der beiden Stromquellen­ gruppen durch einen steuerbaren Schalter an die Last durch­ schaltbar.
Die Last ist dabei vorzugsweise ein Lastwiderstand.
Bei einer besonders bevorzugten Ausführungsform besteht jede Stromquelle aus einem MOSFET-Transistor, dessen Source- Anschluß an einem bestimmten konstanten Spannungspotential anliegt, dessen Drain-Anschluß den Stromausgang zur Abgabe des erzeugten Referenzstromes bildet und dessen Gate-Anschluß zur Einstellung der Stromhöhe des abgegebenen Referenzstromes vorgesehen ist.
Im weiteren wird eine besonders bevorzugte Ausführungsform des erfindungsgemäßen kalibrierbaren Digital-/Analogwandlers unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.
Es zeigen:
Fig. 1 einen Digital-/Analogwandler nach dem Stand der Technik;
Fig. 2 eine bevorzugte Ausführungsform des erfindungsgemä­ ßen kalibrierbaren Digital-/Analogwandlers.
Wie man aus Fig. 2 erkennen kann, weist der erfindungsgemäße kalibrierbare Digital-/Analogwandler 1 einen digitalen Daten­ eingang 2 zum Anlegen eines digitalen, zu wandelnden Daten­ wertes D auf. Der zu wandelnde digitale Wert wird über Lei­ tungen 3 in eine Speichereinrichtung 4 eingeschrieben. Bei der in Fig. 2 gezeigten Ausführungsform weist der digitale Datenwert D sieben Datenbits d0-d6 auf, wobei die höherwerti­ gen binären Datenbits d4-d6 über Ausleseleitungen 5, 6, 7 mit einem Decoder 8 verbunden sind. Der Decoder 8 wandelt die ü­ ber die Leitungen 5, 6, 7 anliegenden binärcodierten höher­ wertigen Datenbits d4-d6 in ein Thermometercode-Steuersignal zum Schalten der Schalteinrichtungen 9a-9g um. Die Schaltein­ richtungen 9a-9g sind über Steuerleitungen 10a-10g mit dem Decoder 8 verbunden. Die Schalteinrichtungen 9a-9g schalten Stromleitungen 11a-11g, die von einer ersten Stromquellen­ gruppe 12 innerhalb des Stromquellenfeldes 13 des Digital- /Analogwandlers stammen, an eine Summenstromleitung 14 durch. Die erste Stromquellengruppe 12 besteht aus parallel angeord­ neten Stromquellen 15a-15g, die jeweils einen Strom mit einer bestimmten vorgegebenen Stromhöhe IQ erzeugen. In Abhängigkeit von dem an den Leitungen 10a-10g anliegenden Thermome­ tercode-Steuersignal werden die erzeugten Quellenströme IQ auf die Leitung 14 durchgeschaltet und aufsummiert. Je höher der digitale Wert des aus drei Bits bestehenden Datenwortan­ teils d4-d6 ist, desto mehr Stromquellen werden durch das von dem Decoder 8 erzeugte Thermometercode-Steuersignal mittels der Schalteinrichtungen 9a-9g an die Leitung 14 durchgeschal­ tet. Es sind beispielsweise alle drei Datenbits d4-d6 logisch null, und es sind sämtliche Schalter 9a-9g geöffnet, und die Summe der an der Leitung 14 anliegenden Quellenströme ist e­ benfalls null. Nimmt umgekehrt jedes Datenbit d4-d6 einen lo­ gisch hohen Wert ein, werden alle Schalteinrichtungen 9a-9g geschlossen, und die Summe der an der Leitung 14 fließenden Ströme beträgt bei dem in Fig. 2 gezeigten Beispiel 7 × IQ.
Die niederwertigen binären Datenbits d0-d3, die in dem Spei­ cher 4 zwischengespeichert sind, steuern über Leitungen 16, 17, 18, 19 direkt zugehörige Schalteinrichtungen 20a-20d. Die Schalteinrichtungen 20a-20d sind über Stromleitungen 21a-21d mit einer zweiten Stromquellengruppe 22 innerhalb des Strom­ quellenfeldes 13 verbunden. Die zweite Stromquellengruppe 22 besteht aus parallel angeordneten Stromquellen 23a, 23b, 23c, 23d.
Die Speichereinrichtung speichert den digitalen Wert D, der aus n niederwertigen binären Datenbits di besteht, wobei:
0 ≦ i ≦ n - 1
Die Stromhöhe der i-ten Stromquelle innerhalb der zweiten Stromquellengruppe 22 Iqi steht in einem bestimmten festge­ legten Verhältnis zu der Stromhöhe IQ, die durch eine Strom­ quelle 15a-15g der ersten Stromquellengruppe 12 erzeugt wird.
Es gilt:
wobei n die Anzahl der niederwertigen Datenbits des zu wan­ delnden digitalen Werts D ist. Bei dem in Fig. 2 gezeigten Beispiel ist n = 4.
In Abhängigkeit von den im Speicher 4 zwischengespeicherten niederwertigen binärcodierten Datenbits schalten die Schalt­ einrichtungen 20a-20d die erzeugten Quellenströme Iq der zweiten Stromquellengruppe 22 an eine Summenstromleitung 24 durch. An dem Umknoten 25 werden die an der Summenstromlei­ tung 14 anliegenden durchgeschalteten Quellenströme der ers­ ten Stromquellengruppe 12 und die an der Summenstromleitung 24 anliegenden Quellenströme der zweiten Stromquellengruppe 22 aufsummiert und fließen durch eine Last 26. An den Aus­ gangsanschlüssen 27, 28 des Digital-/Analogwandlers 1 wird die an der Last 26 abfallende Spannung Ua abgegriffen. Die Ausgangsspannung ist direkt proportional zu dem in dem Spei­ cher 4 zwischengespeicherten, zu wandelnden digitalen Daten­ wert D.
Der Digital-/Analogwandler 1 enthält eine Kalibrierschaltung zur Kalibrierung der beiden Stromquellengruppen 12, 22 inner­ halb des Stromquellenfeldes 13. Hierzu enthält die Kalibrier­ schaltung 30 eine Haupt-Referenzstromquelle 31 zur Erzeugung eines Referenzstromes IQR. Die Haupt-Referenzstromquelle 31 ist identisch zu jeder Stromquelle 15a-15g der ersten Strom­ quellengruppe 12 aufgebaut und erzeugt den Referenzstrom IQR derart, daß er die gleiche Stromhöhe aufweist wie ein durch eine Stromquelle 15a-15g der ersten Stromquellengruppe er­ zeugter Strom IQ.
Die Kalibrierschaltung 30 enthält ferner eine Referenz- Stromquellengruppe 32 zur Erzeugung eines Summen- Referenzstromes ISR. Die Referenz-Stromquellengruppe 32 be­ steht aus parallel angeordneten Referenzstromquellen 33a-33d sowie einer weiteren Stromquelle 34, die zu der Stromquelle 33a identisch aufgebaut ist. Die Stromquellen der durch die Stromquellen der Referenz-Stromquellengruppe 32 erzeugten Quellenströme ist durch ein Kalibriersteuersignal K einstell­ bar. Das Kalibriersteuersignal K stellt auch die Stromhöhe einer jeden Stromquelle 23a-23d der zweiten Stromquellengrup­ pe 22 ein. Die Stromhöhe des durch die Stromquelle 34 erzeug­ ten Quellenstroms sowie der Referenzstromquelle 33a ent­ spricht derjenigen Stromhöhe, die durch die Stromquelle 23a der zweiten Stromquellengruppe 22 erzeugt wird.
Die Kalibrierschaltung 30 weist eine Komparatorschaltung 35 auf, die über eine Leitung 36 mit der Haupt-Referenzstrom­ quelle 31 verbunden ist. Die Komparatorschaltung 35 ist über einen zweiten Eingang und eine Leitung 37 mit der Referenz- Stromquellengruppe 32 verbunden. Über die Leitung 36 wird der Komparatorschaltung 35 der von der Haupt-Referenzstromquelle erzeugte Referenzstrom IQR zugeführt. Über die Leitung 37 er­ hält die Komparatorschaltung 35 den durch die Referenz- Stromquellengruppe 32 erzeugten Summen-Referenzstrom ISR. Die Komparatorschaltung steuert über eine Steuerleitung 38 die Stromhöhen der Stromquellen 23a-23d innerhalb der zweiten Stromquellengruppe 22 sowie der Stromquellen 33a-33d, 34 in­ nerhalb der Referenz-Stromquellengruppe 32. Die Komparator­ schaltung 35 regelt die Stromquellen der zweiten Stromquel­ lengruppe 22 und der Referenz-Stromquellengruppe 32 solange, bis der von der Haupt-Referenzstromquelle 31 erzeugte Refe­ renzstrom IQR und der von der Referenz-Stromquellengruppe 32 erzeugte Summen-Referenzstrom ISR gleich hoch ist. Durch diesen Regelvorgang wird das Verhältnis der durch die Stromquel­ len 23a-23d erzeugten Quellenströme Iq zu den durch die Stromquellen 15a-15g erzeugten Quellenströme IQ genau einge­ stellt, so daß der DNL-Fehler minimiert ist. Die Stromquellen 15a-15g der ersten Stromquellengruppe 12, die Haupt-Referenz­ stromquelle 31, die Stromquellen 33a-33d, 34 der Referenz- Stromquellengruppe 32 sowie die Stromquellen 23a-23d der zweiten Stromquellengruppe 22 sind an einem Knoten 39 mitein­ ander verbunden und liegen über eine Leitung 40 an einem vor­ definierten Referenzpotential an. Sämtliche Stromquellen be­ stehen jeweils vorzugsweise aus einem MOSFET-Transistor, des­ sen Source-Anschluß an dem Referenzpotential anliegt und des­ sen Drain-Anschluß den Stromausgang zur Abgabe des Quellen­ stromes bildet. Die Einstellung der Stromhöhe des abgegebenen Quellenstromes geschieht dabei über den Gate-Anschluß des MOSFET-Transistors.
Die Kalibrierschaltung 30 kann den Stromvergleich vergleichs­ weise langsam durchführen, selbst wenn der Digital-/Analog­ wandler 1 bei sehr hohen Frequenzen betrieben wird, da der von der Haupt-Referenzstromquelle 31 erzeugte Referenzstrom IQR sowie der durch die Referenz-Stromquellengruppe 32 er­ zeugte Summen-Referenzstroms ISR ständig an der Komparator­ schaltung 35 anliegen. Hierdurch ist es möglich, die Kompara­ torschaltung 30 mit geringem schaltungstechnischem Aufwand zu realisieren.
Bei einer bevorzugten Ausführungsform kann jede Stromquelle 15a-15g der ersten Stromquellengruppe 12 aus identischen Teilstromquellen zusammengesetzt sein, die punktsymmetrisch auf einem Halbleiterchip angeordnet sind. Hierdurch können Stromgradienten aufgrund von Technologie-Ungenauigkeiten zu­ sätzlich beseitigt werden.

Claims (9)

1. Kalibrierbarer Digital-/Analogwandler mit
  • a) einer Speichereinrichtung (4) zum Zwischenspeichern eines zu wandelnden digitalen Wertes D, der n niederwertige binäre Datenbits di(0 ≦ i ≦ n - 1) und m höherwertige binäre Datenbits dj(n ≦ j ≦ m + n - 1) aufweist;
  • b) einem Decoder (8) zur Umsetzung der m binären höherwerti­ gen Datenbits dj in Thermometercode-Steuersignale zum Schalten einer ersten Stromquellengruppe (12), die aus parallel ange­ ordneten Stromquellen (15a-15g) besteht, die jeweils einen Strom mit einer bestimmten Stromhöhe IQ erzeugen, an eine Last (26);
  • c) einer zweiten Stromquellengruppe (22) von n parallel ange­ ordneten Stromquellen (23a-23d), die jeweils in Abhängigkeit von einem zugehörigen niederwertigen Datenbit di an die Last (26) geschaltet werden, wobei die i-te Stromquelle zu der zweiten Stromquellengruppe (22) zur Erzeugung eines Stroms mit einer Stromhöhe
    vorgesehen ist;
  • d) und mit einer Kalibrierschaltung (30) zur Kalibrierung der beiden Stromquellengruppen (12, 22), wobei die Kalibrierschal­ tung (30) eine Referenz-Stromquellen-Gruppe (32) zur Erzeugung eines Summen-Referenzstromes ISR aufweist, wobei die Referenz- Stromquellengruppe (32) aus n + 1 Referenzstromquellen (33a-33d, 34) besteht, wobei parallel angeordnete n Referenzstromquellen (33a-33d) zu den n parallel angeordneten Stromquellen (23a-­ 23d) der zweiten Stromquellengruppe (22) identisch aufgebaut sind und die n + 1-te Referenzstromquelle (34) der Referenz- Stromquellengruppe (32) einen Referenzstrom erzeugt, dessen Stromhöhe der Stromhöhe entspricht, die durch diejenige Strom­ quelle (23a) der zweiten Stromquellengruppe (22) erzeugt wird, die dem niederwertigsten Datenbit d0 des zu wandelnden digita­ len Wertes zugeordnet ist.
2. Kalibrierbarer Digital-/Analogwandler nach Anspruch 1, dadurch gekennzeichnet, dass die Stromhöhe einer jeden Stromquelle (23a-23d) der zwei­ ten Stromquellengruppe (22) durch ein Kalibriersteuersignal K einstellbar ist.
3. Kalibrierbarer Digital-/Analogwandler nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Kalibrierschaltung (30) eine Haupt- Referenzstromquelle (31) zur Erzeugung eines Referenzstromes aufweist.
4. Kalibrierbarer Digital-/Analogwandler nach Anspruch 3, dadurch gekennzeichnet, dass die Haupt-Referenzstromquelle (32) zu jeder Stromquelle (15a-15g) der ersten Stromquellengruppe (12) identisch aufge­ baut ist und einen Referenzstrom IQR erzeugt, der die gleiche Stromhöhe aufweist wie ein durch eine Stromquelle (15a-15g) der ersten Stromquellengruppe erzeugter Quellenstrom IQ.
5. Kalibrierbarer Digital-/Analogwandler nach einem der voran­ gehenden Ansprüche, dadurch gekennzeichnet, dass die Referenz-Stromquellengruppe (32) aus parallel ange­ ordneten Referenz-Stromquellen (33a-33d, 34) besteht, wobei die Höhe des jeweils erzeugten Referenzstromes durch das Ka­ libriersteuersignal K einstellbar ist.
6. Kalibrierbarer Digital-/Analogwandler nach einem der voran­ gehenden Ansprüche, dadurch gekennzeichnet, dass die Kalibrierschaltung (30) eine Komparatorschaltung (35) zum Vergleichen des von der Haupt-Referenzstromquelle (31) er­ zeugten Referenzstromes IQR und des von der Referenz- Stromquellengruppe (32) erzeugten Summen-Referenzstromes ISR aufweist, wobei die Komparatorschaltung (35) in Abhängigkeit von dem Vergleichsergebnis das Kalibriersteuersignal K zur Ka­ librierung der Stromquellen der zweiten Stromquellengruppe (22) und der Referenz-Stromquellengruppe (32) abgibt.
7. Kalibrierbarer Digital-/Analogwandler nach einem der vo­ rangehenden Ansprüche, dadurch gekennzeichnet, dass die Komparatorschaltung (30) die Stromquellen der zweiten Stromquellengruppe (22) und der Referenz-Stromquellengruppe (32) solange regelt, bis der von der Haupt-Referenzstromquelle erzeugte Referenzstrom IQR und der von der Referenz- Stromquellengruppe (32) erzeugte Summen-Referenzstrom ISR gleich hoch ist.
8. Kalibrierbarer Digital-/Analogwandler nach einem der voran­ gehenden Ansprüche, dadurch gekennzeichnet, dass jede Stromquelle der beiden Stromquellengruppen (12, 22) durch einen steuerbaren Schalter (9a-9g, 20a-20d) an die Last (26) durchschaltbar ist.
9. Kalibrierbarer Digital-/Analogwandler nach einem der voran­ gehenden Ansprüche, dadurch gekennzeichnet, dass die Stromquellen aus MOSFET-Transistoren bestehen, deren Source-Anschluss an ein bestimmtes Spannungspotential anliegt, deren Drain-Anschluss den Stromausgang zur Abgabe des Quellen­ stromes bildet und dessen Gate-Anschluss zur Einstellung der Stromhöhe des abgegebenen Referenzstromes vorgesehen ist.
DE2000106507 2000-02-15 2000-02-15 Kalibrierbarer Digital-/Analogwandler Withdrawn - After Issue DE10006507C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2000106507 DE10006507C2 (de) 2000-02-15 2000-02-15 Kalibrierbarer Digital-/Analogwandler
PCT/EP2001/001712 WO2001061862A2 (de) 2000-02-15 2001-02-15 Kalibrierbarer digital-/analogwandler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000106507 DE10006507C2 (de) 2000-02-15 2000-02-15 Kalibrierbarer Digital-/Analogwandler

Publications (2)

Publication Number Publication Date
DE10006507A1 DE10006507A1 (de) 2001-08-30
DE10006507C2 true DE10006507C2 (de) 2002-07-18

Family

ID=7630857

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000106507 Withdrawn - After Issue DE10006507C2 (de) 2000-02-15 2000-02-15 Kalibrierbarer Digital-/Analogwandler

Country Status (2)

Country Link
DE (1) DE10006507C2 (de)
WO (1) WO2001061862A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065825B1 (ko) 2003-04-25 2011-09-20 티피오 디스플레이스 코포레이션 능동형 매트릭스 디스플레이 판넬을 구동하기 위한 방법과디바이스
US7646235B2 (en) * 2007-02-13 2010-01-12 Infineon Technologies Ag Programmable current generator, current generation method and transmitter arrangement
DE102010029345A1 (de) * 2010-05-27 2011-12-08 Robert Bosch Gmbh Verfahren zum Erkennen eines Fehlers in einem AD-Wandler durch Paritätsvorhersagen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4041372A1 (de) * 1990-12-20 1992-06-25 Univ Berlin Humboldt Schaltungsanordnung zum selbstkalibrierenden vervielfachen eines stationaeren referenzstromes, insbesondere in einem monolithischen digital/analog-umsetzer
EP0740424A2 (de) * 1995-04-26 1996-10-30 AT&T IPM Corp. Selbstkalibrierender Hochgeschwindigkeits-Digital-Analog-Wandler
WO1998020616A1 (en) * 1996-11-04 1998-05-14 Telefonaktiebolaget Lm Ericsson (Publ) A method and device to provide a high-performance digital-to-analog conversion architecture
DE19916879A1 (de) * 1998-04-16 1999-10-21 Nat Semiconductor Corp Stromgesteuerter, digital selbst-eichender Digital-Analog-Wandler

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0470215A (ja) * 1990-07-11 1992-03-05 Sony Corp Ｄ／ａ変換器
US5798723A (en) * 1996-07-19 1998-08-25 National Semiconductor Corporation Accurate and precise current matching for low voltage CMOS digital to analog converters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4041372A1 (de) * 1990-12-20 1992-06-25 Univ Berlin Humboldt Schaltungsanordnung zum selbstkalibrierenden vervielfachen eines stationaeren referenzstromes, insbesondere in einem monolithischen digital/analog-umsetzer
EP0740424A2 (de) * 1995-04-26 1996-10-30 AT&T IPM Corp. Selbstkalibrierender Hochgeschwindigkeits-Digital-Analog-Wandler
WO1998020616A1 (en) * 1996-11-04 1998-05-14 Telefonaktiebolaget Lm Ericsson (Publ) A method and device to provide a high-performance digital-to-analog conversion architecture
DE19916879A1 (de) * 1998-04-16 1999-10-21 Nat Semiconductor Corp Stromgesteuerter, digital selbst-eichender Digital-Analog-Wandler

Also Published As

Publication number Publication date
WO2001061862A2 (de) 2001-08-23
WO2001061862A3 (de) 2001-12-20
DE10006507A1 (de) 2001-08-30

Similar Documents

Publication Publication Date Title
DE10038372C2 (de) Differentieller Digital/Analog-Wandler
DE19916879B4 (de) Stromgesteuerter, digital selbst-eichender Digital-Analog-Wandler
US6914547B1 (en) Triple resistor string DAC architecture
DE112014001378B4 (de) Mehrketten-Digital-Analog-Wandler
DE112013002311B4 (de) Segmentierter Digital/Analog-Umsetzer mit gewichteten Stromquellen
US7348912B2 (en) High resolution and low consumption digital-to-analog converter
DE102016111432B4 (de) Mehrstufiger Digital-Analog-Wandler
DE3586877T2 (de) Mehrschritt-parallelanalog/digitalwandler.
DE19854652C2 (de) Digital-zu-Analog-Wandler-Vorrichtung und Verfahren zum Verbessern der integralen Nichtlinearitätsanpassung derselben
DE60312641T2 (de) Ein stromgesteuerter Digital Analog Wandler mit gleichbleibender Genauigkeit
DE10139488C1 (de) Analog/Digital-Wandler
DE10254651B3 (de) Quantisierer für einen Sigma-Delta-Modulator und Sigma-Delta-Modulator
DE69720237T2 (de) Verfahren und vorrichtung zum erzielen einer digital-analalog-umwandlungsarchitektur mit hochleistungsfähigkeit
DE3855117T2 (de) Analog-Digital-Umsetzer mit schrittweiser Annäherung
DE102008050001B4 (de) Digital-Analog-Umsetzer
DE10154249C1 (de) Analog/Digital-Wandler
DE10006507C2 (de) Kalibrierbarer Digital-/Analogwandler
DE10112777A1 (de) D/A-Umsetzungsgerät
DE60124812T2 (de) Analog-Digital-Wandler nach dem Parallelverfahren
DE60126877T2 (de) D/A-Wandler
DE10052944C2 (de) Digital/Analog-Wandler
DE60319065T2 (de) Parallele Wiederabtastung für Digital-Analog-Wandler
DE69228444T2 (de) Analog-Digitalwandler
EP1350325B1 (de) Analog-digital-wandler und verfahren zur wandlung eines analogsignals in ein digitalsignal
DE2701875B2 (de) Analog-Digital-Umsetzer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8330 Complete disclaimer