JP2003330416A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP2003330416A JP2003330416A JP2002142366A JP2002142366A JP2003330416A JP 2003330416 A JP2003330416 A JP 2003330416A JP 2002142366 A JP2002142366 A JP 2002142366A JP 2002142366 A JP2002142366 A JP 2002142366A JP 2003330416 A JP2003330416 A JP 2003330416A
- Authority
- JP
- Japan
- Prior art keywords
- current
- display device
- image display
- reference current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 72
- 239000010409 thin film Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 33
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 31
- 239000011521 glass Substances 0.000 description 30
- 239000010408 film Substances 0.000 description 8
- 239000003086 colorant Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 241000287107 Passer Species 0.000 description 2
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101000887307 Arabidopsis thaliana Short-chain dehydrogenase reductase ATA1 Proteins 0.000 description 1
- 101000713305 Homo sapiens Sodium-coupled neutral amino acid transporter 1 Proteins 0.000 description 1
- 102100036916 Sodium-coupled neutral amino acid transporter 1 Human genes 0.000 description 1
- 101100214497 Solanum lycopersicum TFT5 gene Proteins 0.000 description 1
- 101100268335 Solanum lycopersicum TFT9 gene Proteins 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】画素に発光素子がある画像表示装置で、解像度
が高く、多階調表示が可能な画像表示装置を提供する。 【解決手段】本発明の画像表示装置は、画素回路に所定
の駆動電流を発生する電流制限手段と、所定の駆動電流
を発光素子に供給する時間を変調する時間変調回路を具
備している。本発明の画像表示装置は、画素回路に所定
の駆動電流を発生する電流制限手段と、所定の駆動電流
を基準として複数値の電流を発生する電流発生回路を具
備している。
が高く、多階調表示が可能な画像表示装置を提供する。 【解決手段】本発明の画像表示装置は、画素回路に所定
の駆動電流を発生する電流制限手段と、所定の駆動電流
を発光素子に供給する時間を変調する時間変調回路を具
備している。本発明の画像表示装置は、画素回路に所定
の駆動電流を発生する電流制限手段と、所定の駆動電流
を基準として複数値の電流を発生する電流発生回路を具
備している。
Description
【０００１】
【発明の属する技術分野】本発明は画像表示装置に関す
る。特に本発明は画素に発光素子がある画像表示装置に
関する。
る。特に本発明は画素に発光素子がある画像表示装置に
関する。
【０００２】
【従来の技術】画素に発光素子を使用した画像表示装置
として、エレクトロルミネッセンス（以下、ＥＬと略
す）素子を用いたＥＬディスプレイが報告されている。
さらに、アクティブマトリクス型のＥＬディスプレイで
は、信号や電流を伝える配線をマトリクス状に配線し、
画素にはＥＬ素子の他に、アクティブ素子である薄膜ト
ランジスタ（以下ＴＦＴと略す）で形成した画素回路を
内蔵している。画素回路がＥＬ素子の発光強度を制御す
る方法として、画素回路がＥＬ素子へ供給する電圧を制
御する方法と電流を制御する方法があるが、電流で制御
する場合、（１）電流に比例してＥＬ素子の発光強度が
変化するので、制御しやすい。（２）電源配線による電
圧降下を受けにくい。（３）ＥＬ素子の劣化の影響を受
けにくい。という利点が得られる。電流によってＥＬ素
子の発光強度を制御する方法として、IEEE,IDEM98,pp87
5-878のFig.7,8に報告されている。ＥＬ素子を使った従
来の画素を図１４に示す。画素１５０は、画素回路とＥ
Ｌ素子１５６によって構成され、画素回路はＴＦＴ１５
１〜１５４、キャパシタ１５５によって構成されてい
る。表示信号であるアナログ電流ＩＤＡＤＡを画素回路
に書き込むときにはＴＦＴ１５１、１５３をＯＮにす
る。すると、ＴＦＴ１５１、１５２を通してＥＬ素子１
５６に電流ＩＤＡＴＡが流れ、キャパシタ１５５にはＴ
ＦＴ１５２が電流ＩＤＡＴＡ流すのに必要なゲート−ソ
ース電極間電圧Ｖが記憶される。記憶した電流をＥＬ素
子１５６に再現するときには、ＴＦＴ１５４をＯＮに
し、ＴＦＴ１５２に電流を供給する。すると、キャパシ
タ１５５には電圧Ｖが記憶されていることによって、Ｔ
ＦＴ１５４を流れる電流、すなわちＥＬ素子１５６を流
れる電流は電流ＩＤＡＴＡに制限される。ＥＬ素子１５
６の電流と発光強度は比例するので、表示信号であるア
ナログ電流ＩＤＡＤＡに従ってＥＬ素子の発光強度を制
御することができる。電流量に比例して発光強度を変化
するＥＬ素子として有機ＥＬダイオードが知られてい
る。このような画素を２次元的に配列し、順番に電流Ｉ
ＤＡＴＡを書き込むことによって画像を表示できる。
として、エレクトロルミネッセンス（以下、ＥＬと略
す）素子を用いたＥＬディスプレイが報告されている。
さらに、アクティブマトリクス型のＥＬディスプレイで
は、信号や電流を伝える配線をマトリクス状に配線し、
画素にはＥＬ素子の他に、アクティブ素子である薄膜ト
ランジスタ（以下ＴＦＴと略す）で形成した画素回路を
内蔵している。画素回路がＥＬ素子の発光強度を制御す
る方法として、画素回路がＥＬ素子へ供給する電圧を制
御する方法と電流を制御する方法があるが、電流で制御
する場合、（１）電流に比例してＥＬ素子の発光強度が
変化するので、制御しやすい。（２）電源配線による電
圧降下を受けにくい。（３）ＥＬ素子の劣化の影響を受
けにくい。という利点が得られる。電流によってＥＬ素
子の発光強度を制御する方法として、IEEE,IDEM98,pp87
5-878のFig.7,8に報告されている。ＥＬ素子を使った従
来の画素を図１４に示す。画素１５０は、画素回路とＥ
Ｌ素子１５６によって構成され、画素回路はＴＦＴ１５
１〜１５４、キャパシタ１５５によって構成されてい
る。表示信号であるアナログ電流ＩＤＡＤＡを画素回路
に書き込むときにはＴＦＴ１５１、１５３をＯＮにす
る。すると、ＴＦＴ１５１、１５２を通してＥＬ素子１
５６に電流ＩＤＡＴＡが流れ、キャパシタ１５５にはＴ
ＦＴ１５２が電流ＩＤＡＴＡ流すのに必要なゲート−ソ
ース電極間電圧Ｖが記憶される。記憶した電流をＥＬ素
子１５６に再現するときには、ＴＦＴ１５４をＯＮに
し、ＴＦＴ１５２に電流を供給する。すると、キャパシ
タ１５５には電圧Ｖが記憶されていることによって、Ｔ
ＦＴ１５４を流れる電流、すなわちＥＬ素子１５６を流
れる電流は電流ＩＤＡＴＡに制限される。ＥＬ素子１５
６の電流と発光強度は比例するので、表示信号であるア
ナログ電流ＩＤＡＤＡに従ってＥＬ素子の発光強度を制
御することができる。電流量に比例して発光強度を変化
するＥＬ素子として有機ＥＬダイオードが知られてい
る。このような画素を２次元的に配列し、順番に電流Ｉ
ＤＡＴＡを書き込むことによって画像を表示できる。
【０００３】
【発明が解決しようとする課題】図１４のようにして、
表示信号をアナログ電流として画素に書き込む場合、配
線１６１を通して複数の画素に順番に供給することにな
るのだが、配線１６１には交差する信号線や、隣接する
配線、ＥＬ素子の電極などディスプレイを構成する部品
との間に発生する負荷容量１６２がある。画素が配列さ
れた表示領域の外部の電流駆動回路１５７から、所定の
画素のＥＬ素子まで電流信号を伝えるためには、この負
荷容量１６２を充電することを避けることができない。
負荷容量１６２を充電する時間はＣ（容量）×Ｖ（電
圧）＝Ｉ（電流）×ｔ（時間）の関係から、電流に反比
例する。そのため、画素が明るい表示をする場合に比べ
て、画素が暗い表示をする場合、ＥＬ素子に流れる電流
が少なくなるために負荷容量の充電時間が長くなる。た
とえば、最も明るい表示の時の負荷容量の充電時間が１
μｓであったとすると、１／１０の明るさを表示すると
きは充電時間が１０μｓ、１／１００の明るさを表示す
るときは充電時間が１００μｓになる。一方、画素が配
列された表示領域の外部の駆動回路から所定の画素のＥ
Ｌ素子まで電流信号を伝える時間は長くても１ライン期
間以内に完了する必要がある。１ライン期間は横１列に
並ぶ画素に表示情報を書き込む時間に相当し、ＱＶＧＡ
（３２０画素×２４０画素）の解像度では約６０μｓ、
ＶＧＡ（６４０画素×４８０画素）の解像度では３０μ
ｓ、ＸＧＡ（１０２４画素×７６８画素）の解像度では
約２０μｓと解像度の増加に伴い減少する。多階調を表
示することが難しい。また、１ライン期間が短くなる解
像度の高いＥＬディスプレイを構成することが困難にな
る。本発明では、画素が明るく表示するときの比較的大
きな電流を基準電流として画素に書き込み、この基準電
流を基準として複数の輝度階調を発生する。
表示信号をアナログ電流として画素に書き込む場合、配
線１６１を通して複数の画素に順番に供給することにな
るのだが、配線１６１には交差する信号線や、隣接する
配線、ＥＬ素子の電極などディスプレイを構成する部品
との間に発生する負荷容量１６２がある。画素が配列さ
れた表示領域の外部の電流駆動回路１５７から、所定の
画素のＥＬ素子まで電流信号を伝えるためには、この負
荷容量１６２を充電することを避けることができない。
負荷容量１６２を充電する時間はＣ（容量）×Ｖ（電
圧）＝Ｉ（電流）×ｔ（時間）の関係から、電流に反比
例する。そのため、画素が明るい表示をする場合に比べ
て、画素が暗い表示をする場合、ＥＬ素子に流れる電流
が少なくなるために負荷容量の充電時間が長くなる。た
とえば、最も明るい表示の時の負荷容量の充電時間が１
μｓであったとすると、１／１０の明るさを表示すると
きは充電時間が１０μｓ、１／１００の明るさを表示す
るときは充電時間が１００μｓになる。一方、画素が配
列された表示領域の外部の駆動回路から所定の画素のＥ
Ｌ素子まで電流信号を伝える時間は長くても１ライン期
間以内に完了する必要がある。１ライン期間は横１列に
並ぶ画素に表示情報を書き込む時間に相当し、ＱＶＧＡ
（３２０画素×２４０画素）の解像度では約６０μｓ、
ＶＧＡ（６４０画素×４８０画素）の解像度では３０μ
ｓ、ＸＧＡ（１０２４画素×７６８画素）の解像度では
約２０μｓと解像度の増加に伴い減少する。多階調を表
示することが難しい。また、１ライン期間が短くなる解
像度の高いＥＬディスプレイを構成することが困難にな
る。本発明では、画素が明るく表示するときの比較的大
きな電流を基準電流として画素に書き込み、この基準電
流を基準として複数の輝度階調を発生する。
【０００４】
【課題を解決するための手段】本発明の画像表示装置
は、画素回路に所定の駆動電流を発生する電流制限手段
と、所定の駆動電流を発光素子に供給する時間を変調す
る時間変調回路を具備している。さらに、本発明の画像
表示装置では、前記時間変調回路はアナログ電圧信号か
デジタル信号によって変調される。さらに、本発明の画
像表示装置は、画素回路に所定の駆動電流を発生する電
流制限手段と、所定の駆動電流を基準として複数値の電
流を発生する電流発生回路を具備している。さらに、本
発明の画像表示装置では、電流発生回路で発生する電流
値は表示信号であるアナログ電圧信号によって制御され
る。さらに、本発明の画像表示装置では、電流制限手段
が発生する電流は、発光素子を流れる最大電流である。
さらに、本発明の画像表示装置では、画素回路の外部に
所定の駆動電流である基準電流を発生する基準電流源を
具備し、前記電流制限手段は、前記基準電流源が発生す
る基準電流に比例した電流を発生することを特徴とする
画像表示装置。
は、画素回路に所定の駆動電流を発生する電流制限手段
と、所定の駆動電流を発光素子に供給する時間を変調す
る時間変調回路を具備している。さらに、本発明の画像
表示装置では、前記時間変調回路はアナログ電圧信号か
デジタル信号によって変調される。さらに、本発明の画
像表示装置は、画素回路に所定の駆動電流を発生する電
流制限手段と、所定の駆動電流を基準として複数値の電
流を発生する電流発生回路を具備している。さらに、本
発明の画像表示装置では、電流発生回路で発生する電流
値は表示信号であるアナログ電圧信号によって制御され
る。さらに、本発明の画像表示装置では、電流制限手段
が発生する電流は、発光素子を流れる最大電流である。
さらに、本発明の画像表示装置では、画素回路の外部に
所定の駆動電流である基準電流を発生する基準電流源を
具備し、前記電流制限手段は、前記基準電流源が発生す
る基準電流に比例した電流を発生することを特徴とする
画像表示装置。
【０００５】
【発明の実施の形態】（１）本発明の第一の実施例の画
素およびその周辺の回路図を図１に示す。画像を表示す
る表示領域１１には２次元的に画素１２が複数配列され
ている。画素１２は、ＴＦＴ１３〜１８、キャパシタ１
９、２０で構成される画素回路と、ＥＬ素子２１で構成
されている。ＥＬ素子２１の陰極は共通電極２９に接続
されている。ＴＦＴ１３〜１８は全てｎチャネル型の薄
膜トランジスタである。表示領域１１には、表示信号を
含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、基準
となる電流およびＥＬ素子２１に流す電流を供給する配
線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線
Ｗ１、Ｗ２、Ｐ１、Ｐ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とが
マトリクス状に配線されている。表示領域の外部には基
準電流源２２があり、基準電流源２２はＴＦＴ２３、２
４、抵抗器２５が紙面横方向に複数配列して構成され、
基準電流と電源電流を切り替える信号線Ｓ＿ｐｏｗ、Ｅ
Ｌ素子２１に電流を供給する電源２６、基準電流を発生
するための電源２７と、配線Ｅ１、Ｅ２に接続してい
る。電源２７の陰極は接地電極２８に接続している。接
地電極２８と共通電極２９は電気的に接続している。図
２に本発明の実施例の構成図を示す。ガラス基板１の表
面には、表示領域１１があり、複数の画素１２が形成さ
れている。図２の本発明の実施例の構成図において、本
発明の第一の実施例では、ガラス基板１の表面には、信
号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒ
ｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍと、信号線Ｌ１
〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎの制御信
号を発生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発
生する信号回路３、配線Ｅ１、Ｅ２に電流を発生する基
準電流源２２が配置されている。走査回路２、信号回路
３、基準電流源２２はそれぞれＴＦＴでガラス基板１上
に形成するか、あるいは半導体ＬＳＩを取り付けること
によって構成される。走査回路２は表示領域１１の両側
に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ
１〜Ｐｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げること
ができる。また、信号回路３と基準電流源２２は表示領
域に対して紙面上下方向いずれの辺に配置してもかまわ
ない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ
１〜Ｐｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生する
のロジック回路である。信号回路３はＤ１〜Ｄｍに表示
信号であるアナログ電圧信号を発生するアナログ回路で
ある。図２には記載していないが、表示領域１１を覆う
ように共通電極２９が形成されており、画素１２のＥＬ
素子２１の陰極に接続している。画素１２のＥＬ素子２
１の発光は、ガラス基板１からガラス基板の背面方向に
透過し、図２の図面の背面から表示画像を見ることがで
きる。共通電極２９を透明にした場合は、図２の図面の
正面からでも表示画像を見ることができる。ＥＬ素子に
は有機ＥＬダイオードを使用することができる。また、
ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用
いることで、カラー表示をすることもできる。ところ
で、図１では表示領域１１に画素１２を２×２の４つし
か記述しなかったが、実用的にはさらに多くあり、カラ
ーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解
像度場合、紙面横方向の画素数はｍ＝１９２０になり、
紙面縦方向の画素数はｎ＝４８０になる。同様に信号線
Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１
〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎは４８０
本になる。図３（Ａ）に本発明の第一の実施例の画素の
駆動電圧波形、動作電圧波形、および動作電流波形を示
す。また、図３（Ｂ）は１フレーム期間における図３
（Ａ）の波形のタイミングチャートを示す。図３（Ａ）
の横軸は時間である。波線の部分では時間の連続性はな
く、各期間Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃの順番は入れ替
え可能であることを意味している。Ｓ＿ｐｏｗ、Ｌ１、
Ｒ１、Ｐ１、Ｗ１、Ｄ１は各信号線に入力する電圧を縦
軸に表している。ａ、ｂは各ノードで発生する電圧を縦
軸に表している。ＩＬＥＤはＥＬ素子２１に流れる電流
を縦軸に表している。いずれも図面上方向が＋方向であ
る。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｐ１、Ｗ１の信号はそれ
ぞれＨレベルかＬレベルである２値のロジック電圧であ
り、Ｄ１の信号はアナログ電圧である。Ｈレベルは画素
１２内のＴＦＴを全てＯＮにする電圧よりも高い電圧で
あり、Ｌレベルは画素１２内のＴＦＴを全てＯＦＦにす
る電圧よりも低い電圧である。図３（Ａ）の斜線部分は
複数の値を取り得るか、あるいは動作に無関係であるこ
とを示している。なお、図３（Ａ）のＬ１、Ｒ１、Ｐ
１、Ｗ１、Ｄ１の記号の数字”１”は、１列目、１行目
の画素１２に供給する信号を意味する数字であるので、
ほかの画素の場合には対応する列と行に数字は変更にな
る。図３（Ｂ）のタイミングチャートは縦軸を表示領域
１１のライン番号を、横軸に１フレーム期間内の時間を
表している。ここで、ライン番号は表示領域の上側から
何行目の画素１２であるかを表している。１フレーム期
間は、画素に表示信号を書き込む期間Ａ、画素に基準電
流を書き込む期間Ｂ、ＥＬ素子が発光して画像を表示す
る期間Ｃに分かれている。さらに期間Ａは、自分の画素
に表示信号を書き込む期間Ａ１と自分以外の画素に表示
信号を書き込む期間Ａ２に分かれ、期間Ｂは、自分の画
素に基準信号を書き込む期間Ｂ１と自分以外の画素に電
基準電流を書き込む期間Ｂ２に分かれている。期間Ａに
おいて期間Ａ１が１番ラインから順番に２番ライン、３
番ラインと割り当てられ、期間Ａの最後でｎ番ラインに
割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２
である。同じく、期間Ｂにおいて期間Ｂ１が１番ライン
から順番に２番ライン、３番ラインと割り当てられ、期
間Ｂの最後でｎ番ラインに割り当てられる。期間Ｂ１以
降の残りの時間は期間Ｂ２である。期間Ａ１では、画素
回路のＴＦＴ１３〜１５とキャパシタ１９が動作する。
信号線Ｄ１には表示信号であるアナログ電圧信号Ｖｄａ
ｔａを供給すると、接続するキャパシタ１９の一端にも
同電圧が供給される。はじめにＰ１をＨレベルにする
と、ＴＦＴ１５を通してノードｂに電圧を供給される。
次にＷ１をＨレベルにするとＴＦＴ１３がＯＮになり、
ノードｂもＨレベルになる。その後、Ｐ１をＬレベルに
するとＴＦＴ１４を通して電流が流れ、ノードａとノー
ドｂにはＴＦＴ１４のドレイン電極-ソース電極間のＯ
Ｎ／ＯＦＦがちょうど切り替わるときのゲート電極−ソ
ース電極間の電圧であるスレッショルド電圧Ｖｔｈが残
留し、キャパシタ１９のもう一端に印加される。最後
に、Ｗ１をＬレベルにするとノードａはノードｂと切り
離され、キャパシタ１９はＶｄａｔａ−Ｖｔｈの電圧を
記憶する。期間Ａ２では、他のラインの画素に書き込み
をしているので、Ｌ１、Ｒ１、Ｐ１、Ｗ１は変化しな
い。このとき、信号線Ｄ１の電圧は変化するが、ＴＦＴ
１３がＯＦＦであるのでキャパシタ１９が記憶したＶｄ
ａｔａ−Ｖｔｈの電圧は保存されている。期間Ｂにおい
て、Ｓ＿ｐｏｗをＬレベルに保つと、基準電流源２２の
ＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗器２
５を通して電源２７から電流が供給される。配線Ｅ１を
流れる電流値ｉｒｅｆは、電源２７の電圧を十分高くす
ることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電
圧、Ｒｘ：抵抗器２５の抵抗値）の定電流を得ることが
できる。抵抗器２５は薄膜トランジスタのソース電極や
ドレイン電極に使われるポリシリコン膜や、ゲート電極
に使われる金属配線を細長く加工することで形成するこ
とができる。なお、電源２７の高電圧がＥ１、Ｅ２に発
生するのを防止するため、保護ダイオード回路としてＴ
ＦＴ２４を設けている。期間Ｂ１では、画素回路のＴＦ
Ｔ１６〜１８とキャパシタ２０が動作する。期間Ｂ１で
はＬ１とＲ１をＨレベルにして、ＴＦＴ１６と１７をＯ
Ｎにする。すると、ＴＦＴ１８には基準電流源２２が発
生する定電流ｉｒｅｆが流れる。このときＴＦＴ１８は
飽和領域で動作し、ＴＦＴ１８のゲート−ソース電極間
にはＴＦＴ１８がドレイン−ソース電極間に電流ｉｒｅ
ｆを流すのに必要な電圧Ｖｒｅｆが発生し、キャパシタ
２０に印加される。その後、Ｌ１とＲ１がＬレベルにな
り、ＴＦＴ１６、１７がＯＦＦになるとＴＦＴ１８を流
れる電流は０になるが、キャパシタ２０には、電圧Ｖｒ
ｅｆを記憶している。期間Ｂ２では、他のラインの画素
に電流ｉｒｅｆを書き込んでいるが、制御信号Ｌ１、Ｒ
１がＬレベルであるので、ＴＦＴ１６、１７がＯＦＦ状
態を保ち、キャパシタ２０の電圧は保存されている。期
間Ｃでは、Ｓ＿ｐｏｗをＨレベルにするのでＴＦＴ２３
がＯＮになり、基準電流源２２は動作せず、基準電流源
２２をパスして電源２６から配線Ｅ１、Ｅ２に電流を供
給する。また、Ｌ１をＨレベルにすることで、ＴＦＴ１
６を通してＴＦＴ１８に電源２６からの電流が供給され
る。このとき、全ての画素回路では、ＴＦＴ１８はキャ
パシタ２０が記憶した電圧Ｖｒｅｆによって定電流ｉｒ
ｅｆを発生し、ＥＬ素子２１にはｉｒｅｆが流れて、Ｅ
Ｌ素子２１は均一な強度で発光する（ＥＬ素子：Ｏ
Ｎ）。一方、信号線Ｄ１には、表示信号であるアナログ
電圧のとり得る範囲の最低電圧から最高電圧へ変化する
三角波を入力する。期間Ｃにおいて時間が経過すると、
信号線Ｄ１の電圧は三角波に従い徐々に上昇するので、
画素１２のノードａの電圧も上昇する。信号線Ｄ１の電
圧と、各画素１２に期間Ａ１の時に書き込んだ電圧Ｖｄ
ａｔａとが等しくなったとき、ノードａの電圧がＴＦＴ
１４のスレッショルド電圧Ｖｔｈになって、ＴＦＴ１４
はＯＦＦからＯＮに変化し、キャパシタ２０の電荷がＴ
ＦＴ１４を通して放電され、ノードｂの電位はＬレベル
になる。するとＩｒｅｆを流していたＴＦＴ１８はＯＦ
Ｆになり、ＴＦＴ１８を流れる電流が０になってＥＬ素
子１２は消灯する（ＥＬ素子：ＯＦＦ）。このＥＬ素子
２１のＯＮとＯＦＦ時間の比率は、表示信号として各画
素１２のキャパシタ１９書き込まれた電圧Ｖｄａｔａに
よって０％から１００％まで変化できる。ＯＮの時の発
光強度はＩｒｅｆによって一定に保たれているので、画
素１２の平均輝度はこのＯＮ／ＯＦＦの時間比率によっ
て制御される。また、この三角波の傾斜角度に変化をつ
けることでアナログ信号電圧Ｖｄａｔａ−平均輝度の関
係に対してガンマ補正をすることもできる。さらに、図
示された三角波に代えて、時間経過に対して電圧が不連
続に増加する波形を用いてもよい。例えば、階段状に増
加する波形を用いることができる。この三角波又はこれ
に代わる電圧信号はその時間経過に伴う電圧変化により
各画素の発光素子への電流供給を止めるタイミングを決
める。
素およびその周辺の回路図を図１に示す。画像を表示す
る表示領域１１には２次元的に画素１２が複数配列され
ている。画素１２は、ＴＦＴ１３〜１８、キャパシタ１
９、２０で構成される画素回路と、ＥＬ素子２１で構成
されている。ＥＬ素子２１の陰極は共通電極２９に接続
されている。ＴＦＴ１３〜１８は全てｎチャネル型の薄
膜トランジスタである。表示領域１１には、表示信号を
含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、基準
となる電流およびＥＬ素子２１に流す電流を供給する配
線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線
Ｗ１、Ｗ２、Ｐ１、Ｐ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とが
マトリクス状に配線されている。表示領域の外部には基
準電流源２２があり、基準電流源２２はＴＦＴ２３、２
４、抵抗器２５が紙面横方向に複数配列して構成され、
基準電流と電源電流を切り替える信号線Ｓ＿ｐｏｗ、Ｅ
Ｌ素子２１に電流を供給する電源２６、基準電流を発生
するための電源２７と、配線Ｅ１、Ｅ２に接続してい
る。電源２７の陰極は接地電極２８に接続している。接
地電極２８と共通電極２９は電気的に接続している。図
２に本発明の実施例の構成図を示す。ガラス基板１の表
面には、表示領域１１があり、複数の画素１２が形成さ
れている。図２の本発明の実施例の構成図において、本
発明の第一の実施例では、ガラス基板１の表面には、信
号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒ
ｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍと、信号線Ｌ１
〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎの制御信
号を発生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発
生する信号回路３、配線Ｅ１、Ｅ２に電流を発生する基
準電流源２２が配置されている。走査回路２、信号回路
３、基準電流源２２はそれぞれＴＦＴでガラス基板１上
に形成するか、あるいは半導体ＬＳＩを取り付けること
によって構成される。走査回路２は表示領域１１の両側
に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ
１〜Ｐｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げること
ができる。また、信号回路３と基準電流源２２は表示領
域に対して紙面上下方向いずれの辺に配置してもかまわ
ない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ
１〜Ｐｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生する
のロジック回路である。信号回路３はＤ１〜Ｄｍに表示
信号であるアナログ電圧信号を発生するアナログ回路で
ある。図２には記載していないが、表示領域１１を覆う
ように共通電極２９が形成されており、画素１２のＥＬ
素子２１の陰極に接続している。画素１２のＥＬ素子２
１の発光は、ガラス基板１からガラス基板の背面方向に
透過し、図２の図面の背面から表示画像を見ることがで
きる。共通電極２９を透明にした場合は、図２の図面の
正面からでも表示画像を見ることができる。ＥＬ素子に
は有機ＥＬダイオードを使用することができる。また、
ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用
いることで、カラー表示をすることもできる。ところ
で、図１では表示領域１１に画素１２を２×２の４つし
か記述しなかったが、実用的にはさらに多くあり、カラ
ーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解
像度場合、紙面横方向の画素数はｍ＝１９２０になり、
紙面縦方向の画素数はｎ＝４８０になる。同様に信号線
Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１
〜Ｌｎ、Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎは４８０
本になる。図３（Ａ）に本発明の第一の実施例の画素の
駆動電圧波形、動作電圧波形、および動作電流波形を示
す。また、図３（Ｂ）は１フレーム期間における図３
（Ａ）の波形のタイミングチャートを示す。図３（Ａ）
の横軸は時間である。波線の部分では時間の連続性はな
く、各期間Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃの順番は入れ替
え可能であることを意味している。Ｓ＿ｐｏｗ、Ｌ１、
Ｒ１、Ｐ１、Ｗ１、Ｄ１は各信号線に入力する電圧を縦
軸に表している。ａ、ｂは各ノードで発生する電圧を縦
軸に表している。ＩＬＥＤはＥＬ素子２１に流れる電流
を縦軸に表している。いずれも図面上方向が＋方向であ
る。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｐ１、Ｗ１の信号はそれ
ぞれＨレベルかＬレベルである２値のロジック電圧であ
り、Ｄ１の信号はアナログ電圧である。Ｈレベルは画素
１２内のＴＦＴを全てＯＮにする電圧よりも高い電圧で
あり、Ｌレベルは画素１２内のＴＦＴを全てＯＦＦにす
る電圧よりも低い電圧である。図３（Ａ）の斜線部分は
複数の値を取り得るか、あるいは動作に無関係であるこ
とを示している。なお、図３（Ａ）のＬ１、Ｒ１、Ｐ
１、Ｗ１、Ｄ１の記号の数字”１”は、１列目、１行目
の画素１２に供給する信号を意味する数字であるので、
ほかの画素の場合には対応する列と行に数字は変更にな
る。図３（Ｂ）のタイミングチャートは縦軸を表示領域
１１のライン番号を、横軸に１フレーム期間内の時間を
表している。ここで、ライン番号は表示領域の上側から
何行目の画素１２であるかを表している。１フレーム期
間は、画素に表示信号を書き込む期間Ａ、画素に基準電
流を書き込む期間Ｂ、ＥＬ素子が発光して画像を表示す
る期間Ｃに分かれている。さらに期間Ａは、自分の画素
に表示信号を書き込む期間Ａ１と自分以外の画素に表示
信号を書き込む期間Ａ２に分かれ、期間Ｂは、自分の画
素に基準信号を書き込む期間Ｂ１と自分以外の画素に電
基準電流を書き込む期間Ｂ２に分かれている。期間Ａに
おいて期間Ａ１が１番ラインから順番に２番ライン、３
番ラインと割り当てられ、期間Ａの最後でｎ番ラインに
割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２
である。同じく、期間Ｂにおいて期間Ｂ１が１番ライン
から順番に２番ライン、３番ラインと割り当てられ、期
間Ｂの最後でｎ番ラインに割り当てられる。期間Ｂ１以
降の残りの時間は期間Ｂ２である。期間Ａ１では、画素
回路のＴＦＴ１３〜１５とキャパシタ１９が動作する。
信号線Ｄ１には表示信号であるアナログ電圧信号Ｖｄａ
ｔａを供給すると、接続するキャパシタ１９の一端にも
同電圧が供給される。はじめにＰ１をＨレベルにする
と、ＴＦＴ１５を通してノードｂに電圧を供給される。
次にＷ１をＨレベルにするとＴＦＴ１３がＯＮになり、
ノードｂもＨレベルになる。その後、Ｐ１をＬレベルに
するとＴＦＴ１４を通して電流が流れ、ノードａとノー
ドｂにはＴＦＴ１４のドレイン電極-ソース電極間のＯ
Ｎ／ＯＦＦがちょうど切り替わるときのゲート電極−ソ
ース電極間の電圧であるスレッショルド電圧Ｖｔｈが残
留し、キャパシタ１９のもう一端に印加される。最後
に、Ｗ１をＬレベルにするとノードａはノードｂと切り
離され、キャパシタ１９はＶｄａｔａ−Ｖｔｈの電圧を
記憶する。期間Ａ２では、他のラインの画素に書き込み
をしているので、Ｌ１、Ｒ１、Ｐ１、Ｗ１は変化しな
い。このとき、信号線Ｄ１の電圧は変化するが、ＴＦＴ
１３がＯＦＦであるのでキャパシタ１９が記憶したＶｄ
ａｔａ−Ｖｔｈの電圧は保存されている。期間Ｂにおい
て、Ｓ＿ｐｏｗをＬレベルに保つと、基準電流源２２の
ＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗器２
５を通して電源２７から電流が供給される。配線Ｅ１を
流れる電流値ｉｒｅｆは、電源２７の電圧を十分高くす
ることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電
圧、Ｒｘ：抵抗器２５の抵抗値）の定電流を得ることが
できる。抵抗器２５は薄膜トランジスタのソース電極や
ドレイン電極に使われるポリシリコン膜や、ゲート電極
に使われる金属配線を細長く加工することで形成するこ
とができる。なお、電源２７の高電圧がＥ１、Ｅ２に発
生するのを防止するため、保護ダイオード回路としてＴ
ＦＴ２４を設けている。期間Ｂ１では、画素回路のＴＦ
Ｔ１６〜１８とキャパシタ２０が動作する。期間Ｂ１で
はＬ１とＲ１をＨレベルにして、ＴＦＴ１６と１７をＯ
Ｎにする。すると、ＴＦＴ１８には基準電流源２２が発
生する定電流ｉｒｅｆが流れる。このときＴＦＴ１８は
飽和領域で動作し、ＴＦＴ１８のゲート−ソース電極間
にはＴＦＴ１８がドレイン−ソース電極間に電流ｉｒｅ
ｆを流すのに必要な電圧Ｖｒｅｆが発生し、キャパシタ
２０に印加される。その後、Ｌ１とＲ１がＬレベルにな
り、ＴＦＴ１６、１７がＯＦＦになるとＴＦＴ１８を流
れる電流は０になるが、キャパシタ２０には、電圧Ｖｒ
ｅｆを記憶している。期間Ｂ２では、他のラインの画素
に電流ｉｒｅｆを書き込んでいるが、制御信号Ｌ１、Ｒ
１がＬレベルであるので、ＴＦＴ１６、１７がＯＦＦ状
態を保ち、キャパシタ２０の電圧は保存されている。期
間Ｃでは、Ｓ＿ｐｏｗをＨレベルにするのでＴＦＴ２３
がＯＮになり、基準電流源２２は動作せず、基準電流源
２２をパスして電源２６から配線Ｅ１、Ｅ２に電流を供
給する。また、Ｌ１をＨレベルにすることで、ＴＦＴ１
６を通してＴＦＴ１８に電源２６からの電流が供給され
る。このとき、全ての画素回路では、ＴＦＴ１８はキャ
パシタ２０が記憶した電圧Ｖｒｅｆによって定電流ｉｒ
ｅｆを発生し、ＥＬ素子２１にはｉｒｅｆが流れて、Ｅ
Ｌ素子２１は均一な強度で発光する（ＥＬ素子：Ｏ
Ｎ）。一方、信号線Ｄ１には、表示信号であるアナログ
電圧のとり得る範囲の最低電圧から最高電圧へ変化する
三角波を入力する。期間Ｃにおいて時間が経過すると、
信号線Ｄ１の電圧は三角波に従い徐々に上昇するので、
画素１２のノードａの電圧も上昇する。信号線Ｄ１の電
圧と、各画素１２に期間Ａ１の時に書き込んだ電圧Ｖｄ
ａｔａとが等しくなったとき、ノードａの電圧がＴＦＴ
１４のスレッショルド電圧Ｖｔｈになって、ＴＦＴ１４
はＯＦＦからＯＮに変化し、キャパシタ２０の電荷がＴ
ＦＴ１４を通して放電され、ノードｂの電位はＬレベル
になる。するとＩｒｅｆを流していたＴＦＴ１８はＯＦ
Ｆになり、ＴＦＴ１８を流れる電流が０になってＥＬ素
子１２は消灯する（ＥＬ素子：ＯＦＦ）。このＥＬ素子
２１のＯＮとＯＦＦ時間の比率は、表示信号として各画
素１２のキャパシタ１９書き込まれた電圧Ｖｄａｔａに
よって０％から１００％まで変化できる。ＯＮの時の発
光強度はＩｒｅｆによって一定に保たれているので、画
素１２の平均輝度はこのＯＮ／ＯＦＦの時間比率によっ
て制御される。また、この三角波の傾斜角度に変化をつ
けることでアナログ信号電圧Ｖｄａｔａ−平均輝度の関
係に対してガンマ補正をすることもできる。さらに、図
示された三角波に代えて、時間経過に対して電圧が不連
続に増加する波形を用いてもよい。例えば、階段状に増
加する波形を用いることができる。この三角波又はこれ
に代わる電圧信号はその時間経過に伴う電圧変化により
各画素の発光素子への電流供給を止めるタイミングを決
める。
【０００６】したがって、表示信号であるアナログ信号
電圧Ｖｄａｔａによって各画素の平均輝度を多段階に制
御することができるので、本発明の第一の実施例によっ
て階調のある画像を表示することができる。さらに、画
素１２に供給する電流信号は、最大の輝度でＥＬ素子２
１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持
っている負荷容量を高速に充電することができる。さら
に、画素を暗く点灯することは、アナログ信号電圧Ｖｄ
ａｔａによってＥＬ素子の発光時間を短く制御すること
により実現している。したがって本発明の第一の実施例
によって、多階調なＥＬディスプレイや、解像度の高い
ＥＬディスプレイを構成することができる。 （２）図４に本発明の第二の実施例の画素およびその周
辺の回路図を示す。画像を表示する表示領域１１には２
次元的に画素１２が複数配列されている。本発明の第二
の実施例では、画素１２は、ＴＦＴ３１〜３７、キャパ
シタ３８、３９で構成される画素回路と、ＥＬ素子２１
で構成されている。ＥＬ素子２１の陰極は共通電極２９
で接続されている。ＴＦＴ３１〜３７は全てｐチャネル
型の薄膜トランジスタである。表示領域１１には、表示
信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ
２、基準となる電流を供給する配線Ｅ１、Ｅ２と、画素
１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｐ１、Ｐ
２、Ｒ１、Ｒ２とがマトリクス状に配線されている。ま
た、ＥＬ素子２１に電流を供給する電源２６と、電源電
流の供給を制御する信号線Ｓ＿ｐｏｗとが全ての画素１
２に接続している。表示領域の外部には基準電流源４０
があり、基準電流源４０は定電流を発生するための抵抗
器４１と、配線Ｅ１、Ｅ２に高い負電圧が発生するのを
防止するための保護ダイオードであるＴＦＴ４２が紙面
横方向に複数配列して構成され、基準電流を発生するた
めの電源２７と、定電流を供給する配線Ｅ１、Ｅ２に接
続している。電源２７の陽極は接地電極２８に接続して
いる。接地電極２８と共通電極２９は電気的に接続して
いる。図２に本発明の実施例の構成図を示す。ガラス基
板１の表面には、表示領域１１があり、複数の画素１２
が形成されている。図２の本発明の実施例の構成図にお
いて、本発明の第二の実施例では、ガラス基板１の表面
には、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎ、信
号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍと、信号線Ｐ１〜Ｐ
ｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発生する走査
回路２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路
３、配線Ｅ１、Ｅ２に電流を発生する基準電流源４０が
配置されている。走査回路２、信号回路３、基準電流源
４０はそれぞれＴＦＴでガラス基板１上に形成するか、
あるいは半導体ＬＳＩを取り付けることによって構成さ
れる。走査回路２は表示領域１１の両側に配置すること
で、信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信
号の供給能力を上げることができる。また、信号回路３
と基準電流源４０は表示領域に対して紙面上下方向いず
れの辺に配置してもかまわない。走査回路２は信号線Ｐ
１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信
号を発生するのロジック回路である。信号回路３はＤ１
〜Ｄｍに表示信号であるアナログ電圧信号を発生するア
ナログ回路である。図２には記載していないが、表示領
域１１を覆うように共通電極２９が形成されており、画
素１２のＥＬ素子２１の陰極に接続している。画素１２
のＥＬ素子２１の発光は、ガラス基板１からガラス基板
の背面方向に透過し、図２の図面の背面から表示画像を
見ることができる。共通電極２９を透明にした場合は、
図２の図面の正面からでも表示画像を見ることができ
る。ＥＬ素子には有機ＥＬダイオードを使用することが
できる。また、ＥＬ素子２１のそれぞれに、赤、緑、青
の発光材料を用いることで、カラー表示をすることもで
きる。なお、本発明の第二の実施例では図２の信号線Ｌ
１〜Ｌｍは不要である。ところで、図４では表示領域１
１に画素１２を２×２の４つしか記述していないが、実
用的にはさらに多くあり、カラーＶＧＡ（６４０画素×
ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の
画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ
＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜
Ｅｍは１９２０本、信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ
１〜Ｒｎは４８０本になる。本発明の第二の実施例が本
発明の第一の実施例と異なる点は、画素を構成する薄膜
トランジスタがｐチャネル型であること、配線Ｅ１、Ｅ
２からＥＬ素子２１に電源を供給する線が分離して、配
線Ｅ１、Ｅ２は基準となる電流だけを流す構成になって
いること、基準電流源４０と構成が異なる基準電流源４
０になったことである。本発明の第二の実施例では、画
素の駆動電圧波形、動作電圧波形、動作電流波形は本発
明の第一の実施例と同じく図３に従う。ただし、本発明
の第一の実施例を構成する薄膜トランジスタはｎチャネ
ル型であったが、本発明の第二の実施例を構成する薄膜
トランジスタはｐチャネル型であるので、全ての波形の
極性が逆向きとなり、図面上方向が−方向となり、Ｈレ
ベルとＬレベルの電圧関係も逆転する。また、配線Ｅ
１、Ｅ２からＥＬ素子２１に電源を供給する線が分離し
たため、図３のＬ１、Ｌ２信号は不要となる。基準電流
源４０では、電源２７の電圧を十分高くすることで、ｉ
ｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵
抗器４１の抵抗値）の定電流を得ることができる。抵抗
器２５は薄膜トランジスタのソース電極やドレイン電極
に使われるポリシリコン膜や、ゲート電極に使われる金
属配線を細長く加工することで形成することができる。
期間Ａにおいて、ＴＦＴ３１〜３３とキャパシタ３８が
動作し、キャパシタ３８に表示データを含むアナログ電
圧を記憶する。期間Ｂにおいて、ＴＦＴ３４〜３７とキ
ャパシタ３９が動作し、キャパシタ３９にＴＦＴ３４が
ドレイン電極−ソース電極間に電流Ｉｒｅｆを流すのに
必要なゲート電極とソース電極の間の電圧Ｖｒｅｆを記
憶している。期間Ｃでは、信号線Ｄ１に三角波を入力
し、各画素１２のキャパシタ３８が記憶したアナログ電
圧にしたがって電圧Ｖｄａｔａによって０％から１００
％まで変化できる。ＯＮの時の発光強度はｉｒｅｆによ
って一定に保たれているので、画素１２の平均輝度はこ
のＯＮ／ＯＦＦの時間比率によって制御される。したが
って、表示信号であるアナログ信号電圧Ｖｄａｔａによ
って各画素の平均輝度は多段階に制御することができる
ので、本発明の第二の実施例によって階調のある画像を
表示することができる。さらに、画素１２に供給する電
流信号は、最大の輝度でＥＬ素子２１を発光する定電流
ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を
高速に充電することができる。さらに、画素を暗く点灯
することは、アナログ信号電圧ＶｄａｔａによってＥＬ
素子の発光時間を短く制御することにより実現してい
る。したがって本発明の第二の実施例によって、多階調
なＥＬディスプレイや、解像度の高いＥＬディスプレイ
を構成することができる。 （３）図５に本発明の第三の実施例の画素およびその周
辺の回路図を示す。画像を表示する表示領域１１には２
次元的に画素１２が複数配列されている。画素１２は、
ＴＦＴ５１〜５６、キャパシタ５７、５８で構成される
画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子
２１の陰極は共通電極２９に接続されている。ＴＦＴ５
１〜５６は全てｎチャネル型の薄膜トランジスタであ
る。ＴＦＴ５６のソース電極とキャパシタ５７の一端は
それぞれ接地電極５９、６０に接続しており、接地電極
５９、６０は接地配線を設けて接地電位に固定されてい
るか、あるいは接地電極５９、６０は共通電極２９と接
続している。表示領域１１には、表示信号を含むアナロ
グ電圧信号を伝える信号線Ｄ１、Ｄ２、基準となる電流
およびＥＬ素子２１に流す電流を供給する配線Ｅ１、Ｅ
２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ
２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とがマトリクス状に配線さ
れている。表示領域の外部には基準電流源２２があり、
基準電流源２２はＴＦＴ２３、２４、抵抗器２５が紙面
横方向に複数配列して構成され、基準電流と電源電流を
切り替える信号線Ｓ＿ｐｏｗ、ＥＬ素子２１に電流を供
給する電源２６、基準電流を発生するための電源２７
と、電流を供給する配線Ｅ１、Ｅ２に接続している。電
源２７の陰極は共通電極２８に接続している。接地電極
２８と共通電極２９は電気的に接続している。図２に本
発明の実施例の構成図を示す。ガラス基板１の表面に
は、表示領域１１があり、複数の画素１２が形成されて
いる。図２の本発明の実施例の構成図において、本発明
の第三の実施例では、ガラス基板１の表面には、信号線
Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎ、信号線Ｄ１〜Ｄ
ｍ、配線Ｅ１〜Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗ
ｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号
線Ｄ１〜Ｄｍの信号を発生する信号回路３、配線Ｅ１、
Ｅ２に電流を供給する基準電流源２２が配置されてい
る。走査回路２、信号回路３、基準電流源２２はそれぞ
れＴＦＴでガラス基板１上に形成するか、あるいは半導
体ＬＳＩを取り付けることによって構成される。走査回
路２は表示領域１１の両側に配置することで、信号線Ｌ
１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力
を上げることができる。また、信号回路３と基準電流源
２２は表示領域に対して紙面上下方向いずれの辺に配置
してもかまわない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ
１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生する
のロジック回路である。信号回路３はＤ１〜Ｄｍに表示
信号であるデジタル信号を発生するロジック回路であ
る。図２には記載していないが、表示領域１１を覆うよ
うに共通電極２９が形成されており、画素１２のＥＬ素
子２１の陰極に接続している。画素１２のＥＬ素子２１
の発光は、ガラス基板１からガラス基板の背面方向に透
過し、図２の図面の背面から表示画像を見ることができ
る。共通電極２９を透明にした場合は、図２の図面の正
面からでも表示画像を見ることができる。ＥＬ素子には
有機ＥＬダイオードを使用することができる。また、Ｅ
Ｌ素子２１のそれぞれに、赤、緑、青の発光材料を用い
ることで、カラー表示をすることもできる。なお、本発
明の第四の実施例では図２の信号線Ｐ１〜Ｐｍは不要で
ある。ところで、図５では表示領域１１に画素１２を２
×２の４つしか記述していないが、実用的にはさらに多
くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８
０画素）の解像度場合、紙面横方向の画素数はｍ＝１９
２０になり、紙面縦方向の画素数はｎ＝４８０になる。
同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０
本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８
０本になる。図６（Ａ）に本発明の第三の実施例の画素
の駆動電圧波形、動作電圧波形、および動作電流波形を
示す。また、図６（Ｂ）は１フレーム期間における図６
（Ａ）の波形のタイミングチャートを示す。図６（Ａ）
の横軸は時間である。波線の部分では時間の連続性はな
く、各期間Ｂ１、Ｂ２、Ａ１、Ａ２、Ｃの順番は入れ替
え可能であることを意味している。Ｓ＿ｐｏｗ、Ｌ１、
Ｒ１、Ｗ１は各信号線に入力する電圧を縦軸に表してい
る。ａ、ｂは各ノードで発生する電圧を縦軸に表してい
る。ＩＬＥＤはＥＬ素子２１に流れる電流を縦軸に表し
ている。いずれも図面上方向が＋方向である。Ｓ＿ｐｏ
ｗ、Ｌ１、Ｒ１、Ｗ１、Ｄ１の信号はそれぞれＨレベル
かＬレベルである２値のロジック電圧である。Ｈレベル
は画素１２内のＴＦＴを全てＯＮにする電圧よりも高い
電圧であり、Ｌレベルは画素１２内のＴＦＴを全てＯＦ
Ｆにする電圧よりも低い電圧である。図６（Ａ）の斜線
部分は複数の値を取り得るか、あるいは動作に無関係で
あることを示している。なお、図６（Ａ）のＤ１、Ｌ
１、Ｒ１、Ｗ１の記号の数字”１”は、１列目、１行目
の画素１２に供給する信号を意味する数字であるので、
ほかの画素の場合には対応する列と行に数字は変更にな
る。図６（Ｂ）のタイミングチャートは縦軸を表示領域
１１のライン番号を、横軸に１フレーム期間内の時間を
表している。ここで、ライン番号は表示領域の上側から
何行目の画素１２であるかを表している。１フレーム期
間は、画素に基準電流を書き込む期間Ｂ、画素に表示信
号を書き込む期間Ａ、ＥＬ素子が発光して画像を表示す
る期間Ｃに分かれている。期間Ｂは、自分の画素に基準
電流を書き込む期間Ｂ１と自分以外の画素に基準電流を
書き込む期間Ｂ２に分かれ、期間Ａは、自分の画素に表
示信号を書き込む期間Ａ１と自分以外の画素に表示信号
を書き込む期間Ａ２に分かれている。期間Ａにおいて期
間Ａ１が１番ラインから順番に２番ライン、３番ライン
と割り当てられ、期間Ａの最後でｎ番ラインに割り当て
られる。期間Ａ１以降の残りの時間は期間Ａ２である。
同じく、期間Ｂにおいて期間Ｂ１が１番ラインから順番
に２番ライン、３番ラインと割り当てられ、期間Ｂの最
後でｎ番ラインに割り当てられる。期間Ｂ１以降の残り
の時間は期間Ｂ２である。期間Ａと期間Ｃはそれぞれペ
アになって複数回繰り返される。繰り返される回数は表
示信号のビット数により決まる。ビット数とは表示信号
を２進数で表すのに必要になる桁数であり、たとえば、
表示信号が８階調のとき３ビット、６４階調のとき６ビ
ットになる。図６では表示信号が８階調で３ビットの場
合であり、期間Ａのぞれぞれで、表示信号であるデジタ
ル信号ＤＡＴＡの各ビットに対応した２値の電圧信号ｂ
２〜ｂ０を信号線Ｄ１に供給する。期間Ｃの時間幅は、
直前の期間Ａのビットの重みに対応した長さになってお
り、３ビットの場合、４：２：１になっている。期間Ｂ
において、Ｓ＿ｐｏｗはＬレベルであり、基準電流源２
２のＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗
器２５を通して電源２７から電流が供給される。配線Ｅ
１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高
くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７
の電圧、Ｒｘ：抵抗器２５の抵抗値）の基準電流を得る
ことができる。抵抗器２５は薄膜トランジスタのソース
電極やドレイン電極に使われるポリシリコン膜や、ゲー
ト電極に使われる金属配線を細長く加工することで形成
することができる。なお、電源２７の高電圧がＥ１、Ｅ
２に発生するのを防止するため、保護ダイオード回路と
してＴＦＴ２４を設けている。期間Ｂ１では、画素回路
のＴＦＴ５３〜５７とキャパシタ５８が動作する。期間
Ｂ１ではＬ１とＲ１をＯＮにして、ＴＦＴ５４〜５６を
ＯＮにする。すると、ＴＦＴ５３には基準電流源２２が
発生する定電流ｉｒｅｆが流れる。このときＴＦＴ５３
は飽和領域で動作し、ＴＦＴ５３のゲート−ソース電極
間にはＴＦＴ５３がドレイン−ソース電極間に電流ｉｒ
ｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、キャパシ
タ５８に印加される。その後、Ｌ１とＲ１がＬレベルに
なり、ＴＦＴ５４〜５６がＯＦＦになるとＴＦＴ５３を
流れる電流は０になるが、キャパシタ５８は電圧Ｖｒｅ
ｆを記憶している。期間Ｂ２では、他のラインの画素に
電流ｉｒｅｆを書き込んでいるが、制御信号Ｌ１、Ｒ１
がＬレベルであるので、ＴＦＴ５４〜５７がＯＦＦ状態
を保ち、キャパシタ５８の電圧Ｖｒｅｆは保存されてい
る。期間Ａ１では、画素回路のＴＦＴ５１、５２とキャ
パシタ５７が動作する。信号線Ｄ１にデジタル信号ＤＡ
ＴＡの各ビットデータに対応した２値の電圧ｂｘを供給
し、ＴＦＴ５１のゲート電極が接続するＷ１にＨレベル
のパルスを供給すると、キャパシタ５７にデジタル電圧
信号ｂｘが印加される。デジタル電圧信号ｂｘはＨレベ
ルかＬレベルの２値の電圧である。Ｗ１がＬレベルにな
った後もキャパシタ５７によってデジタル電圧信号ｂｘ
は記憶される。ＴＦＴ５２のＯＮ／ＯＦＦ状態はキャパ
シタ５７のデジタル電圧信号ｂｘによって制御され、ｂ
ｘ＝Ｈレベルの場合はＴＦＴ５２はＯＮ、ｂｘ＝Ｌレベ
ルの場合はＴＦＴ５２はＯＦＦになる。なお、ｂｘは１
フレーム期間内に複数ある期間Ａ１において、デジタル
信号ＤＡＴＡの各ビットデータｂ２、ｂ１、ｂ０が順番
に供給されることを意味する。期間Ａ２では、他のライ
ンの画素にデジタル電圧信号の書き込みをしているの
で、Ｗ１は変化しない。このとき、信号線Ｄ１の電圧は
変化するが、ＴＦＴ５１がＯＦＦであるのでキャパシタ
１９が記憶したデジタル電圧信号ＤＡＴＡは保存されて
いる。期間Ｃでは、Ｓ＿ｐｏｗをＨレベルにすること
で、ＴＦＴ２３がＯＮになるために基準電流源２２は動
作せず、基準電流源２２をパスして電源２６から配線Ｅ
１、Ｅ２に電流を供給する。また、Ｌ１がＨレベルにな
るので、ＴＦＴ５５がＯＮになる。キャパシタ５７が記
憶したデジタル電圧信号ｂｘがＨレベルの場合、ＴＦＴ
５２がＯＮであるので、ＴＦＴ５５、５３、５２を通し
て配線Ｅ１からＥＬ素子２１へ電流が流れる。このとき
ＴＦＴ５３はキャパシタ５８が記憶した電圧によって定
電流ｉｒｅｆを発生し、ＥＬ素子２１にはｉｒｅｆが流
れ、ＥＬ素子２１は均一な強度で発光する（ＥＬ素子：
ＯＮ）。キャパシタ５７が記憶したデジタル電圧信号ｂ
ｘがＬレベルの場合、ＴＦＴ５２がＯＦＦであるので、
ＴＦＴ５２で電流が遮断され、ＥＬ素子２１を流れるの
電流は０であり、ＥＬ素子は発光しない（ＥＬ素子：Ｏ
ＦＦ）したがって、信号線Ｄ１に入力するデジタル電圧
信号ｂｘによって、ＥＬ素子２１のＯＮ／ＯＦＦを制御
できる。１フレーム期間において期間Ａと期間Ｃは３回
繰り返され、それぞれの期間Ａで、信号線Ｄ１にはデジ
タル電圧信号ｂ２〜ｂ０が入力され、その直後の期間Ｃ
でＥＬ素子２１は入力したデジタル電圧信号ｂ２〜ｂ０
に従ってＯＮ／ＯＦＦを制御される。期間Ｃは各ビット
の重み付けによって時間幅が変えられているので、１フ
レーム期間合計のＥＬ素子２１の発光時間はデジタル信
号ＤＡＴＡに比例した８段階の長さとなる。その結果、
１フレーム期間でのＥＬ素子２１の平均輝度は表示信号
であるデジタル表示信号ＤＡＴＡに比例して８階調に変
化する。したがって、表示信号であるデジタル信号ＤＡ
ＴＡによって各画素の平均輝度を多段階に制御すること
ができるので、本発明の第三の実施例によって、階調の
ある画像を表示することができる。さらに、１フレーム
期間において期間Ａと期間Ｃの繰り返し回数を多くする
ことで、さらに多階調の画像を表示することができる。
なお、本発明の第三の実施例は、本発明の第一の実施例
から構造を変更して第二の実施例としたのと同様にして
ｐチャネルで構成することもできるのは明らかである。
さらに、画素１２に供給する電流信号は、最大の輝度で
ＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配
線Ｅ１が持っている負荷容量を高速に充電することがで
きる。さらに、画素を暗く点灯することは、アナログ信
号電圧ＶｄａｔａによってＥＬ素子の発光時間を短く制
御することにより実現している。したがって本発明の第
三の実施例によって、多階調なＥＬディスプレイや、解
像度の高いＥＬディスプレイを構成することができる。
（４）図７に本発明の第四の実施例の画素およびその周
辺の回路図を示す。画像を表示する表示領域１１には２
次元的に画素１２が複数配列されている。画素１２は、
ＴＦＴ７１〜７７、キャパシタ７８〜８０、抵抗器８２
で構成される画素回路と、ＥＬ素子２１で構成されてい
る。ＥＬ素子２１の陰極は共通電極２９に接続されてい
る。ＴＦＴ７１〜７７は全てｎチャネル型の薄膜トラン
ジスタである。ＴＦＴ７４のソース電極は接地電極８１
接続しており、接地配線を設けて接地電位に固定されて
いるか、あるいは共通電極２８と接続している。抵抗器
８２はＥＬ素子２１と同程度の抵抗値を持った抵抗器で
あり、ゲート配線に使用する金属膜を細長く加工して形
成するか、薄膜トランジスタのソース電極やドレイン電
極に使われるポリシリコン膜で形成するか、あるいは、
ＥＬ素子２１と同じＥＬ素子を用いて、配線をオーバー
ラップさせて外部から発光が見えないようにしたダミー
のＥＬ素子で形成する。表示領域１１には、表示信号を
含むアナログ電圧信号を伝える信号線Ｄｐ１、Ｄｐ２、
Ｄｎ１、Ｄｎ２、基準となる電流およびＥＬ素子２１に
流す電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素
回路を制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、
Ｒ２とがマトリクス状に配線されている。表示領域の外
部には基準電流源２２があり、基準電流源２２はＴＦＴ
２３、２４、抵抗器２５が紙面横方向に複数配列して構
成され、基準電流と電源電流を切り替える信号線Ｓ＿ｐ
ｏｗ、ＥＬ素子２１に電流を供給する電源２６、基準電
流を発生するための電源２７と、電流を供給する配線Ｅ
１、Ｅ２に接続している。電源２７の陰極は共通電極２
８に接続している。共通電極２８と共通電極２９は電気
的に接続している。図２に本発明の実施例の構成図を示
す。ガラス基板１の表面には、表示領域１１があり、複
数の画素１２が形成されている。図２の本発明の実施例
の構成図において、本発明の第四の実施例では、ガラス
基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ
１〜Ｒｎ、信号線Ｄｐ１〜Ｄｐｍ、Ｄｎ１〜Ｄｎｍ、配
線Ｅ１〜Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１
〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄｐ１
〜Ｄｐｍ、Ｄｎ１〜Ｄｎｍ（図中ではＤ１〜Ｄｍと記
載）の信号を発生する信号回路３、配線Ｅ１〜Ｅｍに電
流を供給する基準電流源２２が配置されている。走査回
路２、信号回路３、基準電流源２２はそれぞれＴＦＴで
ガラス基板１上に形成するか、あるいは半導体ＬＳＩを
取り付けることによって構成される。走査回路２は表示
領域１１の両側に配置することで、信号線Ｌ１〜Ｌｎ、
Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げるこ
とができる。また、信号回路３と基準電流源２２は表示
領域に対して紙面上下方向いずれの辺に配置してもかま
わない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、
Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック
回路である。信号回路３は信号線Ｄｐ１〜Ｄｐｍ、Ｄｎ
１〜Ｄｎｍに表示信号であるアナログ電圧信号を発生す
るアナログ回路である。図２には記載していないが、表
示領域１１を覆うように共通電極２９が形成されてお
り、画素１２のＥＬ素子２１の陰極に接続している。画
素１２のＥＬ素子２１の発光は、ガラス基板１からガラ
ス基板の背面方向に透過し、図２の図面の背面から表示
画像を見ることができる。共通電極２９を透明にした場
合は、図２の図面の正面からでも表示画像を見ることが
できる。ＥＬ素子には有機ＥＬダイオードを使用するこ
とができる。また、ＥＬ素子２１のそれぞれに、赤、
緑、青の発光材料を用いることで、カラー表示をするこ
ともできる。なお、本発明の第四の実施例では図２の信
号線Ｐ１〜Ｐｍは不要である。ところで、図７では表示
領域１１に画素１２を２×２の４つしか記述していない
が、実用的にはさらに多くあり、カラーＶＧＡ（６４０
画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横
方向の画素数はｍ＝１９２０になり、紙面縦方向の画素
数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線
Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗ
ｎ、Ｒ１〜Ｒｎは４８０本になる。図８（Ａ）に本発明
の第四の実施例の画素の駆動電圧波形、動作電圧波形、
および動作電流波形を示す。また、図８（Ｂ）は１フレ
ーム期間における図８（Ａ）の波形のタイミングチャー
トを示す。図８（Ａ）の横軸は時間である。波線の部分
では時間の連続性はなく、各期間Ａ１、Ａ２、Ｂ１、Ｂ
２、Ｃの順番は入れ替え可能であることを意味してい
る。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｗ１、Ｄｐ１、Ｄｎ１は
各信号線に入力する電圧を縦軸に表している。ＶＣ７
８、ＶＣ７９はキャパシタ７８、７９の両端にかかる電
圧をそれぞれ縦軸に表している。ＩＲＥＦはＴＦＴ７５
を、ＩＬＥＤはＴＦＴ７３およびＥＬ素子２１を、ＩＢ
ＹＰはＴＦＴ７４を流れる電流をそれぞれ縦軸に表して
いる。いずれも図面上方向が＋方向である。Ｓ＿ｐｏ
ｗ、Ｌ１、Ｒ１、Ｗ１の信号はそれぞれＨレベルかＬレ
ベルである２値のロジック電圧であり、Ｄｐ１、Ｄｎ１
の信号はアナログ電圧である。Ｈレベルは画素１２内の
ＴＦＴを全てＯＮにする電圧よりも高い電圧であり、Ｌ
レベルは画素１２内のＴＦＴを全てＯＦＦにする電圧よ
りも低い電圧である。図８（Ａ）の斜線部分は複数の値
を取り得るか、あるいは動作に無関係であることを示し
ている。なお、図８（Ａ）のＤｐ１、Ｄｎ１、Ｌ１、Ｒ
１、Ｗ１の記号の数字”１”は、１列目、１行目の画素
１２に供給する信号を意味する数字であるので、ほかの
画素の場合には対応する列と行に数字は変更になる。図
８（Ｂ）のタイミングチャートは縦軸を表示領域１１の
ライン番号を、横軸に１フレーム期間内の時間を表して
いる。ここで、ライン番号は表示領域の上側から何行目
の画素１２であるかを表している。１フレーム期間は、
画素に表示信号を書き込む期間Ａ、画素に基準電流を書
き込む期間Ｂ、ＥＬ素子が発光して画像を表示する期間
Ｃに分かれている。さらに期間Ａは、自分の画素に表示
信号を書き込む期間Ａ１と自分以外の画素に表示信号を
書き込む期間Ａ２に分かれ、期間Ｂは、自分の画素に基
準電流を書き込む期間Ｂ１と自分以外の画素に基準電流
を書き込む期間Ｂ２に分かれている。期間Ａにおいて期
間Ａ１が１番ラインから順番に２番ライン、３番ライン
と割り当てられ、期間Ａの最後でｎ番ラインに割り当て
られる。期間Ａ１以降の残りの時間は期間Ａ２である。
同じく、期間Ｂにおいて期間Ｂ１が１番ラインから順番
に２番ライン、３番ラインと割り当てられ、期間Ｂの最
後でｎ番ラインに割り当てられる。期間Ｂ１以降の残り
の時間は期間Ｂ２である。期間Ａ１では、画素回路のＴ
ＦＴ７１〜７４とキャパシタ７８、７９が動作する。信
号線Ｄｐ１、Ｄｎ２には表示信号であるアナログ電圧信
号Ｖｄａｔａ１、Ｖｄａｔａ２を供給し、ＴＦＴ７１、
７２のゲート電極が接続するＷ１にＨレベルのパルスを
供給すると、キャパシタ７８、７９に同電圧がそれぞれ
供給され、ＶＣ７８＝Ｖｄａｔａ１、ＶＣ７９＝Ｖｄａ
ｔａ２になる。Ｗ１がＬレベルになった後もキャパシタ
７８、７９によってアナログ電圧信号Ｖｄａｔａ１、Ｖ
ｄａｔａ２は記憶されている。期間Ａ２では、他のライ
ンの画素に表示信号の書き込みをしているので、制御信
号Ｗ１は変化しない。このとき、信号線Ｄｐ１、Ｄｎ１
の電圧は変化するが、ＴＦＴ７１、７２がＯＦＦである
のでキャパシタ７８、７９が記憶したアナログ電圧信号
Ｖｄａｔａ１、Ｖｄａｔａ２は保存されている。期間Ｂ
において、Ｓ＿ｐｏｗはＬレベルであり、基準電流源２
２のＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗
器２５を通して電源２７から電流が供給される。配線Ｅ
１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高
くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７
の電圧、Ｒｘ：抵抗器２５の抵抗値）の基準電流を得る
ことができる。抵抗器２５は薄膜トランジスタのソース
電極やドレイン電極に使われるポリシリコン膜や、ゲー
ト電極に使われる金属配線を細長く加工することで形成
することができる。なお、電源２７の高電圧がＥ１、Ｅ
２に発生するのを防止するため、保護ダイオード回路と
してＴＦＴ２４を設けている。期間Ｂ１では、画素回路
のＴＦＴ７５〜７７とキャパシタ８０が動作する。期間
Ｂ１ではＬ１とＲ１をＨレベルにするのでＴＦＴ７６、
７７がＯＮになる。すると、ＴＦＴ７５には基準電流源
２２が発生する定電流ｉｒｅｆが流れる。このときＴＦ
Ｔ７５は飽和領域で動作し、ＴＦＴ７５のゲート−ソー
ス電極間にはＴＦＴ７５がドレイン−ソース電極間に電
流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、こ
の電圧がキャパシタ８０に印加される。その後、Ｌ１と
Ｒ１をＬレベルにすると、ＴＦＴ７６、７７がＯＦＦに
なり、ＴＦＴ７５を流れる電流は０になるが、キャパシ
タ８０はＴＦＴ７５が電圧Ｖｒｅｆを記憶している。期
間Ｂ２では、他のラインの画素に電流ｉｒｅｆを書き込
んでいるがで、制御信号Ｌ１、Ｒ１がＬレベルであるの
で、ＴＦＴ７６、７７がＯＦＦ状態を保ち、キャパシタ
２０の電圧は保存されている。期間Ｃでは、Ｓ＿ｐｏｗ
がＨレベルをするので、ＴＦＴ２３がＯＮになるために
基準電流源２２は動作せず、基準電流源２２をパスして
電源２６から配線Ｅ１、Ｅ２に電流を供給する。また、
Ｌ１をＨレベルにするので、ＴＦＴ７７がＯＮになり、
配線Ｅ１の電流は、ＴＦＴ７７、ＴＦＴ７５を通り、Ｔ
ＦＴ７３および７４で分流され、一方は電流ＩＬＥＤと
してＥＬ素子２１を通って接地電極２８に、もう一方は
電流ＩＢＹＰとして抵抗器８２を通して接地電極８１に
流れる。このときＩＬＥＤ＝ｉ１、ＩＢＹＰ＝ｉ２の電
流が流れ、ｉ１とｉ２はＶｄａｔａ１とＶｄａｔａ２に
依存する。ＴＦＴ７３、７４は、アナログ電圧信号Ｖｄ
ａｔａ１とＶｄａｔａ２をＴＦＴ７３、７４を線形領域
で駆動するような高い電圧範囲で供給することで、アナ
ログ電圧信号Ｖｄａｔａ１とＶｄａｔａ２によって抵抗
値が変化する可変抵抗として動作する。すると、図９に
示すようにｉ１とｉ２はＶｄａｔａ１とＶｄａｔａ２に
よって変化する。図９はＶｄａｔａ１とＶｄａｔａ２の
差電流に対する電流ｉ１とｉ２を表したグラフである。
Ｖｄａｔａ１−Ｖｄａｔａ２が大きくなるとＴＦＴ７３
の抵抗値がＴＦＴ７４の抵抗値に比べて相対的に小さく
なり、ｉ１が増加する。Ｖｄａｔａ１−Ｖｄａｔａ２が
小さくなるとＴＦＴ７４の抵抗値がＴＦＴ７３の抵抗値
に比べて相対的に小さくなり、ｉ２が増加する。ただ
し、Ｖｄａｔａ１−Ｖｄａｔａ２の値にかかわらず、ｉ
１＋ｉ２＝ｉｒｅｆとなり一定である。ＥＬ素子２１の
発光強度は電流ｉ１に比例し、発光時間はＬ１によって
一定に保たれているので、１フレーム期間の画素１２の
平均輝度は電流ｉ１に比例する。したがって、図９のグ
ラフに基づいて表示信号であるアナログ電圧信号Ｖｄａ
ｔａ１、Ｖｄａｔａ２を信号線Ｄｐ１、Ｄｎ１に供給す
ることによって、各画素の平均輝度を多段階に制御する
ことができるので、本発明の第四の実施例によって階調
のある画像を表示することができる。さらに、画素１２
に供給する電流信号は、最大の輝度でＥＬ素子２１を発
光する定電流ｉｒｅｆだけであり、配線Ｅ１が持ってい
る負荷容量を高速に充電することができる。さらに、画
素を暗く点灯することは、アナログ信号電圧Ｖｄａｔａ
１、Ｖｄａｔａ２によって画素内でｉｒｅｆより少ない
電流を発生してＥＬ素子に供給することで実現してい
る。したがって本発明の第四の実施例によって、多階調
なＥＬディスプレイや、解像度の高いＥＬディスプレイ
を構成することができる。 （５）図１０に本発明の第五の実施例の画素およびその
周辺の回路図を示す。画像を表示する表示領域１１には
２次元的に画素１２が複数配列されている。画素１２
は、ＴＦＴ９１〜１０２、キャパシタ１０３〜１０６で
構成される画素回路と、ＥＬ素子２１で構成されてい
る。ＥＬ素子２１の陽極は共通電極２９に接続されてい
る。ＴＦＴ７１〜７７は全てｎチャネル型の薄膜トラン
ジスタである。ＴＦＴ９４〜９７、１００のソース電極
とキャパシタ１０３〜１０５の一端は全て接地電極１０
８に接続しており。接地電極１０８は接地配線を設けて
接地電位に固定されている。ＴＦＴ１００とＴＦＴ９７
〜ＴＦＴ９９は非常に似通った特性の薄膜トランジスタ
で形成されており、また、ＴＦＴ９７はチャネル幅がＴ
ＦＴ１０６のチャネル幅の４／７、ＴＦＴ９８は２／
７、ＴＦＴ９９は１／７になるように形成されている。
表示領域１１には、表示信号を含むデジタル信号を伝え
る３本の信号線バスＤｂｕｓ１、Ｄｂｕｓ２、基準とな
る電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回
路を制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、Ｒ
２とがマトリクス状に配線されている。信号線バスＤｂ
ｕｓ１、Ｄｂｕｓ２はそれぞれｂ２、ｂ１、ｂ０の信号
線で構成されている。表示領域の外部には基準電流源１
１１があり、基準電流源１１１はＴＦＴ１１３、抵抗器
１１２が紙面横方向に複数配列して構成され、基準電流
を発生するための電源２７と、電流を供給する配線Ｅ
１、Ｅ２に接続している。ＥＬ素子２１に電流を供給す
る電源２６の陰極は接地電極１０８、陽極は共通電極２
９に接続している。図２に本発明の実施例の構成図を示
す。ガラス基板１の表面には、表示領域１１があり、複
数の画素１２が形成されている。図２の本発明の実施例
の構成図において、本発明の第五の実施例では、ガラス
基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ
１〜Ｒｎ、信号線Ｄｂｕｓ１〜Ｄｂｕｓｍ、配線Ｅ１〜
Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの
制御信号を発生する走査回路２、信号線Ｄｂｕｓ１〜Ｄ
ｂｕｓｍ（図中ではＤ１〜Ｄｍと記載）の信号を発生す
る信号回路３、配線Ｅ１、Ｅ２に電流を発生する基準電
流源１１１が配置されている。走査回路２、信号回路
３、基準電流源１１１はそれぞれＴＦＴでガラス基板１
上に形成するか、あるいは半導体ＬＳＩを取り付けるこ
とによって構成される。走査回路２は表示領域１１の両
側に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、
Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。
また、信号回路３と基準電流源１１１は表示領域に対し
て紙面上下方向いずれの辺に配置してもかまわない。走
査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎ
に２値のデジタル信号を発生するのロジック回路であ
る。信号回路３は信号線Ｄｂｕｓ１〜Ｄｂｕｓｍに表示
信号であるデジタル信号を発生するロジック回路であ
る。図２には記載していないが、表示領域１１を覆うよ
うに共通電極２９が形成されており、画素１２のＥＬ素
子２１の陽極に接続している。画素１２のＥＬ素子２１
の発光は、ガラス基板１からガラス基板の背面方向に透
過し、図２の図面の背面から表示画像を見ることができ
る。共通電極２９を透明にした場合は、図２の図面の正
面からでも表示画像を見ることができる。ＥＬ素子には
有機ＥＬダイオードを使用することができる。また、Ｅ
Ｌ素子２１のそれぞれに、赤、緑、青の発光材料を用い
ることで、カラー表示をすることもできる。なお、本発
明の第五の実施例では図２の信号線Ｐ１〜Ｐｍは不要で
ある。ところで、図１０では表示領域１１に画素１２を
２×２の４つしか記述していないが、実用的にはさらに
多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４
８０画素）の解像度場合、紙面横方向の画素数はｍ＝１
９２０になり、紙面縦方向の画素数はｎ＝４８０にな
る。同様に信号線Ｄｂｕｓ１〜Ｄｂｕｓｍ、配線Ｅ１〜
Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ
１〜Ｒｎは４８０本になる。図１１（Ａ）に本発明の第
五の実施例の画素の駆動電圧波形、動作電圧波形、およ
び動作電流波形を示す。また、図１１（Ｂ）は１フレー
ム期間における図１１（Ａ）の波形のタイミングチャー
トを示す。図１１（Ａ）の横軸は時間である。波線の部
分では時間の連続性はなく、各期間Ａ１、Ａ２の順番は
入れ替え可能であることを意味している。Ｌ１、Ｒ１、
Ｗ１、Ｄｂｕｓ１は各信号線に入力する電圧を縦軸に表
している。ＶＣはキャパシタ１０３〜１０５が記憶する
デジタル信号、ｂはノードｂで発生する電圧を縦軸に表
している。ＩＲＥＦはＴＦＴ１００、ＩＬＥＤはＥＬ素
子２１に流れる電流を縦軸に表している。いずれも図面
上方向が＋方向である。Ｌ１、Ｒ１、Ｗ１、Ｄｂｕｓ１
の信号はそれぞれＨレベルかＬレベルである２値のロジ
ック電圧である。Ｈレベルは画素１２内のＴＦＴを全て
ＯＮにする電圧よりも高い電圧であり、Ｌレベルは画素
１２内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧
である。図６（Ａ）の斜線部分は複数の値を取り得る
か、あるいはその分の値が動作に無関係であることを示
している。なお、図６（Ａ）のＤｂｕｓ１、Ｌ１、Ｒ
１、Ｗ１の記号の数字”１”は、１列目、１行目の画素
１２に供給する信号を意味する数字であるので、ほかの
画素の場合には対応する列と行に数字は変更になる。図
１１（Ｂ）のタイミングチャートは縦軸を表示領域１１
のライン番号を、横軸に１フレーム期間内の時間を表し
ている。ここで、ライン番号は表示領域の上側から何行
目の画素１２であるかを表している。１フレーム期間は
期間Ａで占められ、期間Ａは、自分の画素に表示信号と
基準電流を書き込む期間Ａ１と自分以外の画素に書き込
む期間Ａ２に分かれている。期間Ａにおいて期間Ａ１が
１番ラインから順番に２番ライン、３番ラインと割り当
てられ、期間Ａの最後でｎ番ラインに割り当てられる。
期間Ａにおける期間Ａ１の以外の時間は期間Ａ２であ
る。期間Ａにおいて、配線Ｅ１には基準電流源１１１の
抵抗器１１２を通して電源２７から電流が供給される。
配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の電圧を
十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電
源２７の電圧、Ｒｘ：抵抗器１１１の抵抗値）の定電流
を得ることができる。抵抗器１１１は薄膜トランジスタ
のソース電極やドレイン電極に使われるポリシリコン膜
や、ゲート電極に使われる金属配線を細長く加工するこ
とで形成することができる。なお、電源２７の高電圧が
Ｅ１、Ｅ２に発生するのを防止するため、保護ダイオー
ド回路としてＴＦＴ１１３を設けている。期間Ａ１にお
いて、信号線バスＤｂｕｓ１のｂ２〜ｂ０に表示信号で
ある３ビットのデジタル電圧信号ＤＡＴＡを供給し、Ｔ
ＦＴ９１〜９３のゲート電極が接続するＷ１にＨレベル
のパルスを供給すると、キャパシタ１０３〜１０５にデ
ジタル電圧信号ＤＡＴＡの各ビットの電圧が印加され
る。Ｗ１がＬレベルになった後もキャパシタ１０３〜１
０５はデジタル電圧信号ＤＡＴＡを記憶している。ＴＦ
Ｔ９４〜９６のＯＮ／ＯＦＦ状態はキャパシタ１０３〜
１０５の電圧によって制御され、Ｈレベルの場合はＯ
Ｎ、Ｌレベルの場合はＯＦＦになる。また、期間Ａ１で
はＬ１とＲ１にＨレベルのパルスを供給して、ＴＦＴ１
０１、１０２をＯＮにする。すると、ＴＦＴ１００には
基準電流源１１１が発生する定電流ｉｒｅｆが流れる。
このときＴＦＴ１００は飽和領域で動作し、ＴＦＴ１０
０のゲート−ソース電極間にはＴＦＴ１００がドレイン
−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖ
ｒｅｆが発生し、この電圧がキャパシタ１０６に印加さ
れる。その後、Ｌ１とＲ１をＬレベルにすると、ＴＦＴ
１０１と１０２がＯＦＦになるのでＴＦＴ１００を流れ
る電流は０になるが、キャパシタ１０６は電圧Ｖｒｅｆ
を記憶している。期間Ａ２では、他のラインの画素に表
示信号と電流ｉｒｅｆの書き込みをしているので、Ｗ
１、Ｌ１、Ｒ１はＬレベルであり、ＴＦＴ９１〜９３が
ＯＦＦであるのでキャパシタ１０３〜１０５が記憶した
デジタル信号ＤＡＴＡは保存されている。また、ＴＦＴ
１０１、１０２がＯＦＦであるので、キャパシタ１０６
の電圧Ｖｒｅｆは保存されている。前述したように、Ｔ
ＦＴ１０６とＴＦＴ９７〜ＴＦＴ９９は非常に似通った
特性の薄膜トランジスタで形成されており、また、ＴＦ
Ｔ９７はチャネル幅がＴＦＴ１００のチャネル幅の４／
７、ＴＦＴ９８は２／７、ＴＦＴ９９は１／７になって
いるので、キャパシタ１０６が保存している電圧Ｖｒｅ
ｆが、ＴＦＴ９７〜９９のゲート電極に印加されること
によって、ＴＦＴ９４がＯＮのときＴＦＴ９７には（４
／７）×ｉｒｅｆが、ＴＦＴ９５がＯＮのときＴＦＴ９
８には（２／７）×ｉｒｅｆが、ＴＦＴ９５がＯＮのと
きＴＦＴ９７には（１／７）×ｉｒｅｆがそれぞれ流れ
る。これらの電流の合計がＥＬ素子を流れる電流ＩＬＥ
Ｄになるので、ＥＬ素子２１にはキャパシタ１０３〜１
０５が記憶しているデジタル信号ＤＡＴＡに比例した８
段階の電流（０／７、１／７、２／７、３／７、４／
７、５／７、６／７、７／７）×ｉｒｅｆの電流が流れ
る。ＥＬ素子２１の発光強度は電流ＩＬＥＤに比例し、
発光時間は１フレーム期間であり一定に保たれているの
で、１フレーム期間の画素１２の平均輝度は電流ＩＬＥ
Ｄに比例する。したがって、表示信号であるデジタル電
圧信号ＤＡＴＡを信号線バスＤｂｕｓに供給することに
よって各画素の平均輝度を多段階に制御することができ
るので、本発明の第五の実施例によって階調のある画像
を表示することができる。また、信号線バスＤ１、Ｄ２
の本数を増やし、チャネル幅の異なるＴＦＴであるＴＦ
Ｔ９７〜９９とその付属回路の並列数を増やすことで、
さらに多階調の画像を表示できる。さらに、画素１２に
供給する電流信号は、最大の輝度でＥＬ素子２１を発光
する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている
負荷容量を高速に充電することができる。さらに、画素
を暗く点灯することは、デジタル信号ＤＡＴＡによって
画素内でｉｒｅｆより少ない電流を発生してＥＬ素子に
供給することで実現している。したがって本発明の第五
の実施例によって、多階調なＥＬディスプレイや、解像
度の高いＥＬディスプレイを構成することができる。 （６）図１２に本発明の第六の実施例の画素およびその
周辺の回路図を示す。画像を表示する表示領域１１には
２次元的に画素１２が複数配列されている。画素１２
は、ＴＦＴ１２１〜１２７、キャパシタ１２８、１２９
で構成される画素回路と、ＥＬ素子２１で構成されてい
る。ＥＬ素子２１の陰極は共通電極２９に接続されてい
る。ＴＦＴ１２２はｐチャネル型、その他はｎチャネル
型の薄膜トランジスタであり、ｎチャネル型のＴＦＴ１
２１とｐチャネル型のＴＦＴ１２２により相補型インバ
ータ回路が構成されている。ＴＦＴ１２１のソース電極
は接地電極１３０に、ＴＦＴ１２４のソース電極は接地
電極１３１に接続しており、接地電極１３０、１３１
は、接地配線を設けて接地電位に固定されているか、あ
るいは共通電極２９と接続している。表示領域１１に
は、表示信号を含むアナログ電圧信号を伝える信号線Ｄ
１、Ｄ２、基準となる電流およびＥＬ素子２１に流す電
流を供給する配線Ｅ１〜Ｅｍと、画素１２の画素回路を
制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２と
がマトリクス状に配線されている。表示領域の外部には
基準電流源２２があり、基準電流源２２はＴＦＴ２３、
２４、抵抗器２５が紙面横方向に複数配列して構成さ
れ、基準電流と電源電流を切り替える信号線Ｓ＿ｐｏ
ｗ、ＥＬ素子２１に電流を供給する電源２６、基準電流
を発生するための電源２７と、電流を供給する配線Ｅ
１、Ｅ２に接続している。電源２７の陰極は共通電極２
８に接続している。共通電極２８と共通電極２９は電気
的に接続している。図２に本発明の実施例の構成図を示
す。ガラス基板１の表面には、表示領域１１があり、複
数の画素１２が形成されている。図２の本発明の実施例
の構成図において、本発明の第六の実施例では、ガラス
基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ
１〜Ｒｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１、Ｅ２と、信号
線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発
生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発生する
信号回路３、配線Ｅ１〜Ｅｍに電流を発生する基準電流
源２２が配置されている。走査回路２、信号回路３、基
準電流源２２はそれぞれＴＦＴでガラス基板１上に形成
するか、あるいは半導体ＬＳＩを取り付けることによっ
て構成される。走査回路２は表示領域１１の両側に配置
することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒ
ｎへの信号の供給能力を上げることができる。また、信
号回路３と基準電流源２２は表示領域に対して紙面上下
方向いずれの辺に配置してもかまわない。走査回路２は
信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデ
ジタル信号を発生するのロジック回路である。信号回路
３は信号線Ｄ１〜Ｄｍに表示信号であるアナログ電圧信
号を発生するアナログ回路である。図２には記載してい
ないが、表示領域１１を覆うように共通電極２９が形成
されており、画素１２のＥＬ素子２１の陰極に接続して
いる。画素１２のＥＬ素子２１の発光は、ガラス基板１
からガラス基板の背面方向に透過し、図２の図面の背面
から表示画像を見ることができる。共通電極２９を透明
にした場合は、図２の図面の正面からでも表示画像を見
ることができる。ＥＬ素子には有機ＥＬダイオードを使
用することができる。また、ＥＬ素子２１のそれぞれ
に、赤、緑、青の発光材料を用いることで、カラー表示
をすることもできる。なお、本発明の第四の実施例では
図２の信号線Ｐ１〜Ｐｍは不要である。ところで、図１
２では表示領域１１に画素１２を２×２の４つしか記述
していないが、実用的にはさらに多くあり、カラーＶＧ
Ａ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場
合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦
方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜
Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌ
ｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。図１３
（Ａ）に本発明の第六の実施例の画素の駆動電圧波形、
動作電圧波形、および動作電流波形を示す。また、図１
３（Ｂ）は１フレーム期間における図１３（Ａ）の波形
のタイミングチャートを示す。図１３（Ａ）の横軸は時
間である。波線の部分では時間の連続性はなく、各期間
Ａ１、Ａ２、Ｃの順番は入れ替え可能であることを意味
している。Ｓ＿ｐｏｗ、Ｌ１、Ｗ１、Ｒ１、Ｄ１は各信
号線に入力する電圧を縦軸に表している。ａ、ｂは各ノ
ード発生する電圧を縦軸に表している。ＶＣはキャパシ
タ１２９の両端にかかる電圧を縦軸に表している。ＩＬ
ＥＤはＥＬ素子２１に流れる電流を縦軸に表している。
いずれも図面上方向が＋方向である。Ｓ＿ｐｏｗ、Ｌ
１、Ｗ１、Ｒ１の信号はそれぞれＨレベルかＬレベルで
ある２値のロジック電圧であり、Ｄ１の信号はアナログ
電圧である。Ｈレベルは画素１２内のＴＦＴを全てＯＮ
にする電圧よりも高い電圧であり、Ｌレベルは画素１２
内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧であ
る。図８（Ａ）の斜線部分は複数の値を取り得るか、あ
るいは動作に無関係であることを示している。なお、図
８（Ａ）のＤ１、Ｌ１、Ｗ１、Ｒ１の記号の数字”１”
は、１列目、１行目の画素１２に供給する信号を意味す
る数字であるので、ほかの画素の場合には対応する列と
行に数字は変更になる。図１３（Ｂ）のタイミングチャ
ートは縦軸を表示領域１１のライン番号を、横軸に１フ
レーム期間内の時間を表している。ここで、ライン番号
は表示領域の上側から何行目の画素１２であるかを表し
ている。１フレーム期間は、画素に表示信号および基準
電流を書き込む期間Ａ、ＥＬ素子が発光して画像を表示
する期間Ｃに分かれている。さらに期間Ａは、自分の画
素に表示信号と基準電流を書き込む期間Ａ１と自分以外
の画素に書き込む期間Ａ２に分かれている。期間Ａにお
いて期間Ａ１が１番ラインから順番に２番ライン、３番
ラインと割り当てられ、期間Ａの最後でｎ番ラインに割
り当てられる。期間Ａ１以降の残りの時間は期間Ａ２で
ある。期間Ａにおいて、Ｓ＿ｐｏｗはＬレベルであり、
基準電流源２２のＴＦＴ２３はＯＦＦであるので、配線
Ｅ１には抵抗器２５を通して電源２７から電流が供給さ
れる。配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の
電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖ
ｘ：電源２７の電圧、Ｒｘ：抵抗器２５の抵抗値）の定
電流を得ることができる。抵抗器２５は薄膜トランジス
タのソース電極やドレイン電極に使われるポリシリコン
膜や、ゲート電極に使われる金属配線を細長く加工する
ことで形成することができる。なお、電源２７の高電圧
がＥ１、Ｅ２に発生するのを防止するため、保護ダイオ
ード回路としてＴＦＴ２４を設けている。期間Ａ１で
は、始めにＬ１をＨレベルにして、Ｒ１にＨレベルのパ
ルスを供給する。するとＴＦＴ１２４〜１２６がＯＮに
なり、ＴＦＴ１２７には基準電流源２２が発生する定電
流ｉｒｅｆが流れる。このときＴＦＴ１２７は飽和領域
で動作し、ＴＦＴ１２７のゲート電極−ソース電極間に
はＴＦＴ１２７がドレイン電極−ソース電極間に電流ｉ
ｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、この電
圧がキャパシタ１２９に印加される。その後、Ｒ１がＬ
レベルになり、ＴＦＴ１２４、１２５がＯＦＦになって
も、キャパシタ１２９は電圧Ｖｒｅｆを記憶している。
続いて、Ｌ１がＨレベルの状態でＷ１にＨレベルのパル
スを供給する。すると、ＴＦＴ１２３がＯＮになって、
ＴＦＴ１２１と１２２で構成するインバータ回路の入力
と出力であるノードａ−ｂ間がショートされ、両ノード
ともにインバータ回路のスレッショルド電圧Ｖｒｅｓに
なり、電圧Ｖｒｅｓはキャパシタ１２８の一端に印加さ
れる。一方、信号線Ｄ１には表示信号であるアナログ電
圧信号Ｖｄａｔａを供給すると、接続するキャパシタ１
２８のもう一端にも電圧Ｖｄａｔａが印加される。最後
にＷ１をＬレベルにするとＴＦＴ１２３がＯＦＦになっ
てノードａはノードｂと切り離され、キャパシタ１２８
は”Ｖｄａｔａ−Ｖｒｅｓ”の電圧を記憶する。期間Ａ
２では、他のラインの画素に表示信号および基準電流を
書き込んでいるが、Ｌ１、Ｒ１、Ｗ１がＬレベルである
ので、ＴＦＴ１２３〜１２６がＯＦＦ状態を保ち、キャ
パシタ１２９、１３０の電圧ＶｒｅｆおよびＶｒｅｓは
保存されている。期間Ｃでは、Ｓ＿ｐｏｗをＨレベルに
するので、ＴＦＴ２３がＯＮになるために基準電流源２
２は動作せず、基準電流源２２をパスして電源２６から
配線Ｅ１、Ｅ２に直接電流を供給する。またＬ１をＨレ
ベルにするので、ＴＦＴ１２６を通してＴＦＴ１２７に
電源２６からの電流が供給される。一方、信号線Ｄ１に
は、表示信号であるアナログ電圧のとり得る範囲の最低
電圧から最高電圧へ変化する三角波を入力する。期間Ｃ
の始めでは、信号線Ｄ１の電圧は前記最低電圧であり、
ノードａの電圧はインバータのスレッショルド電圧Ｖｒ
ｅｓよりも低い電圧となるので、インバータを構成する
ＴＦＴ１２２はＯＮ、ＴＦＴ１２１はＯＦＦになる。す
ると、配線Ｅ１からの電流は、ＴＦＴ１２６、１２７、
１２２を通してＥＬ素子２１に供給され、ＥＬ素子２１
は発光する。このとき、ＴＦＴ１２７はキャパシタ１２
９が記憶した電圧Ｖｒｅｆによって定電流ｉｒｅｆを発
生し、ＥＬ素子２１にはｉｒｅｆが流れて、ＥＬ素子２
１は均一な強度で発光する（ＥＬ素子：ＯＮ）。期間Ｃ
において時間が経過すると、信号線Ｄ１の電圧は三角波
に従い徐々に上昇するので、ノードａの電圧も上昇す
る。信号線Ｄ１の電圧と、各画素１２に期間Ａ１の時に
書き込んだ電圧Ｖｄａｔａがちょうど等しくなったと
き、ノードａの電圧がちょうどインバータのスレッショ
ルド電圧Ｖｒｅｓになって、ＴＦＴ１２２はＯＮからＯ
ＦＦに、ＴＦＴ１２１はＯＦＦからＯＮに変化し、ノー
ドｂは０Ｖになり、ＥＬ素子１２は消灯する（ＥＬ素
子：ＯＦＦ）。このＥＬ素子２１のＯＮとＯＦＦ時間の
比率は、表示信号として各画素１２のキャパシタ１２８
書き込まれた電圧Ｖｄａｔａによって０％から１００％
まで変化できる。ＯＮの時の発光強度はｉｒｅｆによっ
て一定に保たれているので、画素１２の平均輝度はこの
ＯＮ／ＯＦＦの時間比率によって制御される。また、こ
の三角波の傾斜角度に変化をつけることでアナログ信号
電圧Ｖｄａｔａ−平均輝度の関係に対してガンマ補正を
することもできる。したがって、表示信号であるアナロ
グ電圧信号Ｖｄａｔａによって各画素の平均輝度を多段
階に制御することができるので、本発明の第六の実施例
によって階調のある画像を表示することができる。さら
に、画素１２に供給する電流信号は、最大の輝度でＥＬ
素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ
１が持っている負荷容量を高速に充電することができ
る。さらに、画素を暗く点灯することは、アナログ信号
電圧ＶｄａｔａによってＥＬ素子の発光時間を短く制御
することにより実現している。したがって本発明の第一
の実施例によって、多階調なＥＬディスプレイや、解像
度の高いＥＬディスプレイを構成することができる。
電圧Ｖｄａｔａによって各画素の平均輝度を多段階に制
御することができるので、本発明の第一の実施例によっ
て階調のある画像を表示することができる。さらに、画
素１２に供給する電流信号は、最大の輝度でＥＬ素子２
１を発光する定電流ｉｒｅｆだけであり、配線Ｅ１が持
っている負荷容量を高速に充電することができる。さら
に、画素を暗く点灯することは、アナログ信号電圧Ｖｄ
ａｔａによってＥＬ素子の発光時間を短く制御すること
により実現している。したがって本発明の第一の実施例
によって、多階調なＥＬディスプレイや、解像度の高い
ＥＬディスプレイを構成することができる。 （２）図４に本発明の第二の実施例の画素およびその周
辺の回路図を示す。画像を表示する表示領域１１には２
次元的に画素１２が複数配列されている。本発明の第二
の実施例では、画素１２は、ＴＦＴ３１〜３７、キャパ
シタ３８、３９で構成される画素回路と、ＥＬ素子２１
で構成されている。ＥＬ素子２１の陰極は共通電極２９
で接続されている。ＴＦＴ３１〜３７は全てｐチャネル
型の薄膜トランジスタである。表示領域１１には、表示
信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ
２、基準となる電流を供給する配線Ｅ１、Ｅ２と、画素
１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｐ１、Ｐ
２、Ｒ１、Ｒ２とがマトリクス状に配線されている。ま
た、ＥＬ素子２１に電流を供給する電源２６と、電源電
流の供給を制御する信号線Ｓ＿ｐｏｗとが全ての画素１
２に接続している。表示領域の外部には基準電流源４０
があり、基準電流源４０は定電流を発生するための抵抗
器４１と、配線Ｅ１、Ｅ２に高い負電圧が発生するのを
防止するための保護ダイオードであるＴＦＴ４２が紙面
横方向に複数配列して構成され、基準電流を発生するた
めの電源２７と、定電流を供給する配線Ｅ１、Ｅ２に接
続している。電源２７の陽極は接地電極２８に接続して
いる。接地電極２８と共通電極２９は電気的に接続して
いる。図２に本発明の実施例の構成図を示す。ガラス基
板１の表面には、表示領域１１があり、複数の画素１２
が形成されている。図２の本発明の実施例の構成図にお
いて、本発明の第二の実施例では、ガラス基板１の表面
には、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎ、信
号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍと、信号線Ｐ１〜Ｐ
ｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発生する走査
回路２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路
３、配線Ｅ１、Ｅ２に電流を発生する基準電流源４０が
配置されている。走査回路２、信号回路３、基準電流源
４０はそれぞれＴＦＴでガラス基板１上に形成するか、
あるいは半導体ＬＳＩを取り付けることによって構成さ
れる。走査回路２は表示領域１１の両側に配置すること
で、信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信
号の供給能力を上げることができる。また、信号回路３
と基準電流源４０は表示領域に対して紙面上下方向いず
れの辺に配置してもかまわない。走査回路２は信号線Ｐ
１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信
号を発生するのロジック回路である。信号回路３はＤ１
〜Ｄｍに表示信号であるアナログ電圧信号を発生するア
ナログ回路である。図２には記載していないが、表示領
域１１を覆うように共通電極２９が形成されており、画
素１２のＥＬ素子２１の陰極に接続している。画素１２
のＥＬ素子２１の発光は、ガラス基板１からガラス基板
の背面方向に透過し、図２の図面の背面から表示画像を
見ることができる。共通電極２９を透明にした場合は、
図２の図面の正面からでも表示画像を見ることができ
る。ＥＬ素子には有機ＥＬダイオードを使用することが
できる。また、ＥＬ素子２１のそれぞれに、赤、緑、青
の発光材料を用いることで、カラー表示をすることもで
きる。なお、本発明の第二の実施例では図２の信号線Ｌ
１〜Ｌｍは不要である。ところで、図４では表示領域１
１に画素１２を２×２の４つしか記述していないが、実
用的にはさらに多くあり、カラーＶＧＡ（６４０画素×
ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の
画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ
＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜
Ｅｍは１９２０本、信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ
１〜Ｒｎは４８０本になる。本発明の第二の実施例が本
発明の第一の実施例と異なる点は、画素を構成する薄膜
トランジスタがｐチャネル型であること、配線Ｅ１、Ｅ
２からＥＬ素子２１に電源を供給する線が分離して、配
線Ｅ１、Ｅ２は基準となる電流だけを流す構成になって
いること、基準電流源４０と構成が異なる基準電流源４
０になったことである。本発明の第二の実施例では、画
素の駆動電圧波形、動作電圧波形、動作電流波形は本発
明の第一の実施例と同じく図３に従う。ただし、本発明
の第一の実施例を構成する薄膜トランジスタはｎチャネ
ル型であったが、本発明の第二の実施例を構成する薄膜
トランジスタはｐチャネル型であるので、全ての波形の
極性が逆向きとなり、図面上方向が−方向となり、Ｈレ
ベルとＬレベルの電圧関係も逆転する。また、配線Ｅ
１、Ｅ２からＥＬ素子２１に電源を供給する線が分離し
たため、図３のＬ１、Ｌ２信号は不要となる。基準電流
源４０では、電源２７の電圧を十分高くすることで、ｉ
ｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７の電圧、Ｒｘ：抵
抗器４１の抵抗値）の定電流を得ることができる。抵抗
器２５は薄膜トランジスタのソース電極やドレイン電極
に使われるポリシリコン膜や、ゲート電極に使われる金
属配線を細長く加工することで形成することができる。
期間Ａにおいて、ＴＦＴ３１〜３３とキャパシタ３８が
動作し、キャパシタ３８に表示データを含むアナログ電
圧を記憶する。期間Ｂにおいて、ＴＦＴ３４〜３７とキ
ャパシタ３９が動作し、キャパシタ３９にＴＦＴ３４が
ドレイン電極−ソース電極間に電流Ｉｒｅｆを流すのに
必要なゲート電極とソース電極の間の電圧Ｖｒｅｆを記
憶している。期間Ｃでは、信号線Ｄ１に三角波を入力
し、各画素１２のキャパシタ３８が記憶したアナログ電
圧にしたがって電圧Ｖｄａｔａによって０％から１００
％まで変化できる。ＯＮの時の発光強度はｉｒｅｆによ
って一定に保たれているので、画素１２の平均輝度はこ
のＯＮ／ＯＦＦの時間比率によって制御される。したが
って、表示信号であるアナログ信号電圧Ｖｄａｔａによ
って各画素の平均輝度は多段階に制御することができる
ので、本発明の第二の実施例によって階調のある画像を
表示することができる。さらに、画素１２に供給する電
流信号は、最大の輝度でＥＬ素子２１を発光する定電流
ｉｒｅｆだけであり、配線Ｅ１が持っている負荷容量を
高速に充電することができる。さらに、画素を暗く点灯
することは、アナログ信号電圧ＶｄａｔａによってＥＬ
素子の発光時間を短く制御することにより実現してい
る。したがって本発明の第二の実施例によって、多階調
なＥＬディスプレイや、解像度の高いＥＬディスプレイ
を構成することができる。 （３）図５に本発明の第三の実施例の画素およびその周
辺の回路図を示す。画像を表示する表示領域１１には２
次元的に画素１２が複数配列されている。画素１２は、
ＴＦＴ５１〜５６、キャパシタ５７、５８で構成される
画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子
２１の陰極は共通電極２９に接続されている。ＴＦＴ５
１〜５６は全てｎチャネル型の薄膜トランジスタであ
る。ＴＦＴ５６のソース電極とキャパシタ５７の一端は
それぞれ接地電極５９、６０に接続しており、接地電極
５９、６０は接地配線を設けて接地電位に固定されてい
るか、あるいは接地電極５９、６０は共通電極２９と接
続している。表示領域１１には、表示信号を含むアナロ
グ電圧信号を伝える信号線Ｄ１、Ｄ２、基準となる電流
およびＥＬ素子２１に流す電流を供給する配線Ｅ１、Ｅ
２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ
２、Ｌ１、Ｌ２、Ｒ１、Ｒ２とがマトリクス状に配線さ
れている。表示領域の外部には基準電流源２２があり、
基準電流源２２はＴＦＴ２３、２４、抵抗器２５が紙面
横方向に複数配列して構成され、基準電流と電源電流を
切り替える信号線Ｓ＿ｐｏｗ、ＥＬ素子２１に電流を供
給する電源２６、基準電流を発生するための電源２７
と、電流を供給する配線Ｅ１、Ｅ２に接続している。電
源２７の陰極は共通電極２８に接続している。接地電極
２８と共通電極２９は電気的に接続している。図２に本
発明の実施例の構成図を示す。ガラス基板１の表面に
は、表示領域１１があり、複数の画素１２が形成されて
いる。図２の本発明の実施例の構成図において、本発明
の第三の実施例では、ガラス基板１の表面には、信号線
Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎ、信号線Ｄ１〜Ｄ
ｍ、配線Ｅ１〜Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗ
ｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路２、信号
線Ｄ１〜Ｄｍの信号を発生する信号回路３、配線Ｅ１、
Ｅ２に電流を供給する基準電流源２２が配置されてい
る。走査回路２、信号回路３、基準電流源２２はそれぞ
れＴＦＴでガラス基板１上に形成するか、あるいは半導
体ＬＳＩを取り付けることによって構成される。走査回
路２は表示領域１１の両側に配置することで、信号線Ｌ
１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力
を上げることができる。また、信号回路３と基準電流源
２２は表示領域に対して紙面上下方向いずれの辺に配置
してもかまわない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ
１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデジタル信号を発生する
のロジック回路である。信号回路３はＤ１〜Ｄｍに表示
信号であるデジタル信号を発生するロジック回路であ
る。図２には記載していないが、表示領域１１を覆うよ
うに共通電極２９が形成されており、画素１２のＥＬ素
子２１の陰極に接続している。画素１２のＥＬ素子２１
の発光は、ガラス基板１からガラス基板の背面方向に透
過し、図２の図面の背面から表示画像を見ることができ
る。共通電極２９を透明にした場合は、図２の図面の正
面からでも表示画像を見ることができる。ＥＬ素子には
有機ＥＬダイオードを使用することができる。また、Ｅ
Ｌ素子２１のそれぞれに、赤、緑、青の発光材料を用い
ることで、カラー表示をすることもできる。なお、本発
明の第四の実施例では図２の信号線Ｐ１〜Ｐｍは不要で
ある。ところで、図５では表示領域１１に画素１２を２
×２の４つしか記述していないが、実用的にはさらに多
くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８
０画素）の解像度場合、紙面横方向の画素数はｍ＝１９
２０になり、紙面縦方向の画素数はｎ＝４８０になる。
同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０
本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８
０本になる。図６（Ａ）に本発明の第三の実施例の画素
の駆動電圧波形、動作電圧波形、および動作電流波形を
示す。また、図６（Ｂ）は１フレーム期間における図６
（Ａ）の波形のタイミングチャートを示す。図６（Ａ）
の横軸は時間である。波線の部分では時間の連続性はな
く、各期間Ｂ１、Ｂ２、Ａ１、Ａ２、Ｃの順番は入れ替
え可能であることを意味している。Ｓ＿ｐｏｗ、Ｌ１、
Ｒ１、Ｗ１は各信号線に入力する電圧を縦軸に表してい
る。ａ、ｂは各ノードで発生する電圧を縦軸に表してい
る。ＩＬＥＤはＥＬ素子２１に流れる電流を縦軸に表し
ている。いずれも図面上方向が＋方向である。Ｓ＿ｐｏ
ｗ、Ｌ１、Ｒ１、Ｗ１、Ｄ１の信号はそれぞれＨレベル
かＬレベルである２値のロジック電圧である。Ｈレベル
は画素１２内のＴＦＴを全てＯＮにする電圧よりも高い
電圧であり、Ｌレベルは画素１２内のＴＦＴを全てＯＦ
Ｆにする電圧よりも低い電圧である。図６（Ａ）の斜線
部分は複数の値を取り得るか、あるいは動作に無関係で
あることを示している。なお、図６（Ａ）のＤ１、Ｌ
１、Ｒ１、Ｗ１の記号の数字”１”は、１列目、１行目
の画素１２に供給する信号を意味する数字であるので、
ほかの画素の場合には対応する列と行に数字は変更にな
る。図６（Ｂ）のタイミングチャートは縦軸を表示領域
１１のライン番号を、横軸に１フレーム期間内の時間を
表している。ここで、ライン番号は表示領域の上側から
何行目の画素１２であるかを表している。１フレーム期
間は、画素に基準電流を書き込む期間Ｂ、画素に表示信
号を書き込む期間Ａ、ＥＬ素子が発光して画像を表示す
る期間Ｃに分かれている。期間Ｂは、自分の画素に基準
電流を書き込む期間Ｂ１と自分以外の画素に基準電流を
書き込む期間Ｂ２に分かれ、期間Ａは、自分の画素に表
示信号を書き込む期間Ａ１と自分以外の画素に表示信号
を書き込む期間Ａ２に分かれている。期間Ａにおいて期
間Ａ１が１番ラインから順番に２番ライン、３番ライン
と割り当てられ、期間Ａの最後でｎ番ラインに割り当て
られる。期間Ａ１以降の残りの時間は期間Ａ２である。
同じく、期間Ｂにおいて期間Ｂ１が１番ラインから順番
に２番ライン、３番ラインと割り当てられ、期間Ｂの最
後でｎ番ラインに割り当てられる。期間Ｂ１以降の残り
の時間は期間Ｂ２である。期間Ａと期間Ｃはそれぞれペ
アになって複数回繰り返される。繰り返される回数は表
示信号のビット数により決まる。ビット数とは表示信号
を２進数で表すのに必要になる桁数であり、たとえば、
表示信号が８階調のとき３ビット、６４階調のとき６ビ
ットになる。図６では表示信号が８階調で３ビットの場
合であり、期間Ａのぞれぞれで、表示信号であるデジタ
ル信号ＤＡＴＡの各ビットに対応した２値の電圧信号ｂ
２〜ｂ０を信号線Ｄ１に供給する。期間Ｃの時間幅は、
直前の期間Ａのビットの重みに対応した長さになってお
り、３ビットの場合、４：２：１になっている。期間Ｂ
において、Ｓ＿ｐｏｗはＬレベルであり、基準電流源２
２のＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗
器２５を通して電源２７から電流が供給される。配線Ｅ
１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高
くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７
の電圧、Ｒｘ：抵抗器２５の抵抗値）の基準電流を得る
ことができる。抵抗器２５は薄膜トランジスタのソース
電極やドレイン電極に使われるポリシリコン膜や、ゲー
ト電極に使われる金属配線を細長く加工することで形成
することができる。なお、電源２７の高電圧がＥ１、Ｅ
２に発生するのを防止するため、保護ダイオード回路と
してＴＦＴ２４を設けている。期間Ｂ１では、画素回路
のＴＦＴ５３〜５７とキャパシタ５８が動作する。期間
Ｂ１ではＬ１とＲ１をＯＮにして、ＴＦＴ５４〜５６を
ＯＮにする。すると、ＴＦＴ５３には基準電流源２２が
発生する定電流ｉｒｅｆが流れる。このときＴＦＴ５３
は飽和領域で動作し、ＴＦＴ５３のゲート−ソース電極
間にはＴＦＴ５３がドレイン−ソース電極間に電流ｉｒ
ｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、キャパシ
タ５８に印加される。その後、Ｌ１とＲ１がＬレベルに
なり、ＴＦＴ５４〜５６がＯＦＦになるとＴＦＴ５３を
流れる電流は０になるが、キャパシタ５８は電圧Ｖｒｅ
ｆを記憶している。期間Ｂ２では、他のラインの画素に
電流ｉｒｅｆを書き込んでいるが、制御信号Ｌ１、Ｒ１
がＬレベルであるので、ＴＦＴ５４〜５７がＯＦＦ状態
を保ち、キャパシタ５８の電圧Ｖｒｅｆは保存されてい
る。期間Ａ１では、画素回路のＴＦＴ５１、５２とキャ
パシタ５７が動作する。信号線Ｄ１にデジタル信号ＤＡ
ＴＡの各ビットデータに対応した２値の電圧ｂｘを供給
し、ＴＦＴ５１のゲート電極が接続するＷ１にＨレベル
のパルスを供給すると、キャパシタ５７にデジタル電圧
信号ｂｘが印加される。デジタル電圧信号ｂｘはＨレベ
ルかＬレベルの２値の電圧である。Ｗ１がＬレベルにな
った後もキャパシタ５７によってデジタル電圧信号ｂｘ
は記憶される。ＴＦＴ５２のＯＮ／ＯＦＦ状態はキャパ
シタ５７のデジタル電圧信号ｂｘによって制御され、ｂ
ｘ＝Ｈレベルの場合はＴＦＴ５２はＯＮ、ｂｘ＝Ｌレベ
ルの場合はＴＦＴ５２はＯＦＦになる。なお、ｂｘは１
フレーム期間内に複数ある期間Ａ１において、デジタル
信号ＤＡＴＡの各ビットデータｂ２、ｂ１、ｂ０が順番
に供給されることを意味する。期間Ａ２では、他のライ
ンの画素にデジタル電圧信号の書き込みをしているの
で、Ｗ１は変化しない。このとき、信号線Ｄ１の電圧は
変化するが、ＴＦＴ５１がＯＦＦであるのでキャパシタ
１９が記憶したデジタル電圧信号ＤＡＴＡは保存されて
いる。期間Ｃでは、Ｓ＿ｐｏｗをＨレベルにすること
で、ＴＦＴ２３がＯＮになるために基準電流源２２は動
作せず、基準電流源２２をパスして電源２６から配線Ｅ
１、Ｅ２に電流を供給する。また、Ｌ１がＨレベルにな
るので、ＴＦＴ５５がＯＮになる。キャパシタ５７が記
憶したデジタル電圧信号ｂｘがＨレベルの場合、ＴＦＴ
５２がＯＮであるので、ＴＦＴ５５、５３、５２を通し
て配線Ｅ１からＥＬ素子２１へ電流が流れる。このとき
ＴＦＴ５３はキャパシタ５８が記憶した電圧によって定
電流ｉｒｅｆを発生し、ＥＬ素子２１にはｉｒｅｆが流
れ、ＥＬ素子２１は均一な強度で発光する（ＥＬ素子：
ＯＮ）。キャパシタ５７が記憶したデジタル電圧信号ｂ
ｘがＬレベルの場合、ＴＦＴ５２がＯＦＦであるので、
ＴＦＴ５２で電流が遮断され、ＥＬ素子２１を流れるの
電流は０であり、ＥＬ素子は発光しない（ＥＬ素子：Ｏ
ＦＦ）したがって、信号線Ｄ１に入力するデジタル電圧
信号ｂｘによって、ＥＬ素子２１のＯＮ／ＯＦＦを制御
できる。１フレーム期間において期間Ａと期間Ｃは３回
繰り返され、それぞれの期間Ａで、信号線Ｄ１にはデジ
タル電圧信号ｂ２〜ｂ０が入力され、その直後の期間Ｃ
でＥＬ素子２１は入力したデジタル電圧信号ｂ２〜ｂ０
に従ってＯＮ／ＯＦＦを制御される。期間Ｃは各ビット
の重み付けによって時間幅が変えられているので、１フ
レーム期間合計のＥＬ素子２１の発光時間はデジタル信
号ＤＡＴＡに比例した８段階の長さとなる。その結果、
１フレーム期間でのＥＬ素子２１の平均輝度は表示信号
であるデジタル表示信号ＤＡＴＡに比例して８階調に変
化する。したがって、表示信号であるデジタル信号ＤＡ
ＴＡによって各画素の平均輝度を多段階に制御すること
ができるので、本発明の第三の実施例によって、階調の
ある画像を表示することができる。さらに、１フレーム
期間において期間Ａと期間Ｃの繰り返し回数を多くする
ことで、さらに多階調の画像を表示することができる。
なお、本発明の第三の実施例は、本発明の第一の実施例
から構造を変更して第二の実施例としたのと同様にして
ｐチャネルで構成することもできるのは明らかである。
さらに、画素１２に供給する電流信号は、最大の輝度で
ＥＬ素子２１を発光する定電流ｉｒｅｆだけであり、配
線Ｅ１が持っている負荷容量を高速に充電することがで
きる。さらに、画素を暗く点灯することは、アナログ信
号電圧ＶｄａｔａによってＥＬ素子の発光時間を短く制
御することにより実現している。したがって本発明の第
三の実施例によって、多階調なＥＬディスプレイや、解
像度の高いＥＬディスプレイを構成することができる。
（４）図７に本発明の第四の実施例の画素およびその周
辺の回路図を示す。画像を表示する表示領域１１には２
次元的に画素１２が複数配列されている。画素１２は、
ＴＦＴ７１〜７７、キャパシタ７８〜８０、抵抗器８２
で構成される画素回路と、ＥＬ素子２１で構成されてい
る。ＥＬ素子２１の陰極は共通電極２９に接続されてい
る。ＴＦＴ７１〜７７は全てｎチャネル型の薄膜トラン
ジスタである。ＴＦＴ７４のソース電極は接地電極８１
接続しており、接地配線を設けて接地電位に固定されて
いるか、あるいは共通電極２８と接続している。抵抗器
８２はＥＬ素子２１と同程度の抵抗値を持った抵抗器で
あり、ゲート配線に使用する金属膜を細長く加工して形
成するか、薄膜トランジスタのソース電極やドレイン電
極に使われるポリシリコン膜で形成するか、あるいは、
ＥＬ素子２１と同じＥＬ素子を用いて、配線をオーバー
ラップさせて外部から発光が見えないようにしたダミー
のＥＬ素子で形成する。表示領域１１には、表示信号を
含むアナログ電圧信号を伝える信号線Ｄｐ１、Ｄｐ２、
Ｄｎ１、Ｄｎ２、基準となる電流およびＥＬ素子２１に
流す電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素
回路を制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、
Ｒ２とがマトリクス状に配線されている。表示領域の外
部には基準電流源２２があり、基準電流源２２はＴＦＴ
２３、２４、抵抗器２５が紙面横方向に複数配列して構
成され、基準電流と電源電流を切り替える信号線Ｓ＿ｐ
ｏｗ、ＥＬ素子２１に電流を供給する電源２６、基準電
流を発生するための電源２７と、電流を供給する配線Ｅ
１、Ｅ２に接続している。電源２７の陰極は共通電極２
８に接続している。共通電極２８と共通電極２９は電気
的に接続している。図２に本発明の実施例の構成図を示
す。ガラス基板１の表面には、表示領域１１があり、複
数の画素１２が形成されている。図２の本発明の実施例
の構成図において、本発明の第四の実施例では、ガラス
基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ
１〜Ｒｎ、信号線Ｄｐ１〜Ｄｐｍ、Ｄｎ１〜Ｄｎｍ、配
線Ｅ１〜Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１
〜Ｒｎの制御信号を発生する走査回路２、信号線Ｄｐ１
〜Ｄｐｍ、Ｄｎ１〜Ｄｎｍ（図中ではＤ１〜Ｄｍと記
載）の信号を発生する信号回路３、配線Ｅ１〜Ｅｍに電
流を供給する基準電流源２２が配置されている。走査回
路２、信号回路３、基準電流源２２はそれぞれＴＦＴで
ガラス基板１上に形成するか、あるいは半導体ＬＳＩを
取り付けることによって構成される。走査回路２は表示
領域１１の両側に配置することで、信号線Ｌ１〜Ｌｎ、
Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げるこ
とができる。また、信号回路３と基準電流源２２は表示
領域に対して紙面上下方向いずれの辺に配置してもかま
わない。走査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、
Ｒ１〜Ｒｎに２値のデジタル信号を発生するのロジック
回路である。信号回路３は信号線Ｄｐ１〜Ｄｐｍ、Ｄｎ
１〜Ｄｎｍに表示信号であるアナログ電圧信号を発生す
るアナログ回路である。図２には記載していないが、表
示領域１１を覆うように共通電極２９が形成されてお
り、画素１２のＥＬ素子２１の陰極に接続している。画
素１２のＥＬ素子２１の発光は、ガラス基板１からガラ
ス基板の背面方向に透過し、図２の図面の背面から表示
画像を見ることができる。共通電極２９を透明にした場
合は、図２の図面の正面からでも表示画像を見ることが
できる。ＥＬ素子には有機ＥＬダイオードを使用するこ
とができる。また、ＥＬ素子２１のそれぞれに、赤、
緑、青の発光材料を用いることで、カラー表示をするこ
ともできる。なお、本発明の第四の実施例では図２の信
号線Ｐ１〜Ｐｍは不要である。ところで、図７では表示
領域１１に画素１２を２×２の４つしか記述していない
が、実用的にはさらに多くあり、カラーＶＧＡ（６４０
画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横
方向の画素数はｍ＝１９２０になり、紙面縦方向の画素
数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線
Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗ
ｎ、Ｒ１〜Ｒｎは４８０本になる。図８（Ａ）に本発明
の第四の実施例の画素の駆動電圧波形、動作電圧波形、
および動作電流波形を示す。また、図８（Ｂ）は１フレ
ーム期間における図８（Ａ）の波形のタイミングチャー
トを示す。図８（Ａ）の横軸は時間である。波線の部分
では時間の連続性はなく、各期間Ａ１、Ａ２、Ｂ１、Ｂ
２、Ｃの順番は入れ替え可能であることを意味してい
る。Ｓ＿ｐｏｗ、Ｌ１、Ｒ１、Ｗ１、Ｄｐ１、Ｄｎ１は
各信号線に入力する電圧を縦軸に表している。ＶＣ７
８、ＶＣ７９はキャパシタ７８、７９の両端にかかる電
圧をそれぞれ縦軸に表している。ＩＲＥＦはＴＦＴ７５
を、ＩＬＥＤはＴＦＴ７３およびＥＬ素子２１を、ＩＢ
ＹＰはＴＦＴ７４を流れる電流をそれぞれ縦軸に表して
いる。いずれも図面上方向が＋方向である。Ｓ＿ｐｏ
ｗ、Ｌ１、Ｒ１、Ｗ１の信号はそれぞれＨレベルかＬレ
ベルである２値のロジック電圧であり、Ｄｐ１、Ｄｎ１
の信号はアナログ電圧である。Ｈレベルは画素１２内の
ＴＦＴを全てＯＮにする電圧よりも高い電圧であり、Ｌ
レベルは画素１２内のＴＦＴを全てＯＦＦにする電圧よ
りも低い電圧である。図８（Ａ）の斜線部分は複数の値
を取り得るか、あるいは動作に無関係であることを示し
ている。なお、図８（Ａ）のＤｐ１、Ｄｎ１、Ｌ１、Ｒ
１、Ｗ１の記号の数字”１”は、１列目、１行目の画素
１２に供給する信号を意味する数字であるので、ほかの
画素の場合には対応する列と行に数字は変更になる。図
８（Ｂ）のタイミングチャートは縦軸を表示領域１１の
ライン番号を、横軸に１フレーム期間内の時間を表して
いる。ここで、ライン番号は表示領域の上側から何行目
の画素１２であるかを表している。１フレーム期間は、
画素に表示信号を書き込む期間Ａ、画素に基準電流を書
き込む期間Ｂ、ＥＬ素子が発光して画像を表示する期間
Ｃに分かれている。さらに期間Ａは、自分の画素に表示
信号を書き込む期間Ａ１と自分以外の画素に表示信号を
書き込む期間Ａ２に分かれ、期間Ｂは、自分の画素に基
準電流を書き込む期間Ｂ１と自分以外の画素に基準電流
を書き込む期間Ｂ２に分かれている。期間Ａにおいて期
間Ａ１が１番ラインから順番に２番ライン、３番ライン
と割り当てられ、期間Ａの最後でｎ番ラインに割り当て
られる。期間Ａ１以降の残りの時間は期間Ａ２である。
同じく、期間Ｂにおいて期間Ｂ１が１番ラインから順番
に２番ライン、３番ラインと割り当てられ、期間Ｂの最
後でｎ番ラインに割り当てられる。期間Ｂ１以降の残り
の時間は期間Ｂ２である。期間Ａ１では、画素回路のＴ
ＦＴ７１〜７４とキャパシタ７８、７９が動作する。信
号線Ｄｐ１、Ｄｎ２には表示信号であるアナログ電圧信
号Ｖｄａｔａ１、Ｖｄａｔａ２を供給し、ＴＦＴ７１、
７２のゲート電極が接続するＷ１にＨレベルのパルスを
供給すると、キャパシタ７８、７９に同電圧がそれぞれ
供給され、ＶＣ７８＝Ｖｄａｔａ１、ＶＣ７９＝Ｖｄａ
ｔａ２になる。Ｗ１がＬレベルになった後もキャパシタ
７８、７９によってアナログ電圧信号Ｖｄａｔａ１、Ｖ
ｄａｔａ２は記憶されている。期間Ａ２では、他のライ
ンの画素に表示信号の書き込みをしているので、制御信
号Ｗ１は変化しない。このとき、信号線Ｄｐ１、Ｄｎ１
の電圧は変化するが、ＴＦＴ７１、７２がＯＦＦである
のでキャパシタ７８、７９が記憶したアナログ電圧信号
Ｖｄａｔａ１、Ｖｄａｔａ２は保存されている。期間Ｂ
において、Ｓ＿ｐｏｗはＬレベルであり、基準電流源２
２のＴＦＴ２３はＯＦＦであるので、配線Ｅ１には抵抗
器２５を通して電源２７から電流が供給される。配線Ｅ
１を流れる電流値ｉｒｅｆは、電源２７の電圧を十分高
くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源２７
の電圧、Ｒｘ：抵抗器２５の抵抗値）の基準電流を得る
ことができる。抵抗器２５は薄膜トランジスタのソース
電極やドレイン電極に使われるポリシリコン膜や、ゲー
ト電極に使われる金属配線を細長く加工することで形成
することができる。なお、電源２７の高電圧がＥ１、Ｅ
２に発生するのを防止するため、保護ダイオード回路と
してＴＦＴ２４を設けている。期間Ｂ１では、画素回路
のＴＦＴ７５〜７７とキャパシタ８０が動作する。期間
Ｂ１ではＬ１とＲ１をＨレベルにするのでＴＦＴ７６、
７７がＯＮになる。すると、ＴＦＴ７５には基準電流源
２２が発生する定電流ｉｒｅｆが流れる。このときＴＦ
Ｔ７５は飽和領域で動作し、ＴＦＴ７５のゲート−ソー
ス電極間にはＴＦＴ７５がドレイン−ソース電極間に電
流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、こ
の電圧がキャパシタ８０に印加される。その後、Ｌ１と
Ｒ１をＬレベルにすると、ＴＦＴ７６、７７がＯＦＦに
なり、ＴＦＴ７５を流れる電流は０になるが、キャパシ
タ８０はＴＦＴ７５が電圧Ｖｒｅｆを記憶している。期
間Ｂ２では、他のラインの画素に電流ｉｒｅｆを書き込
んでいるがで、制御信号Ｌ１、Ｒ１がＬレベルであるの
で、ＴＦＴ７６、７７がＯＦＦ状態を保ち、キャパシタ
２０の電圧は保存されている。期間Ｃでは、Ｓ＿ｐｏｗ
がＨレベルをするので、ＴＦＴ２３がＯＮになるために
基準電流源２２は動作せず、基準電流源２２をパスして
電源２６から配線Ｅ１、Ｅ２に電流を供給する。また、
Ｌ１をＨレベルにするので、ＴＦＴ７７がＯＮになり、
配線Ｅ１の電流は、ＴＦＴ７７、ＴＦＴ７５を通り、Ｔ
ＦＴ７３および７４で分流され、一方は電流ＩＬＥＤと
してＥＬ素子２１を通って接地電極２８に、もう一方は
電流ＩＢＹＰとして抵抗器８２を通して接地電極８１に
流れる。このときＩＬＥＤ＝ｉ１、ＩＢＹＰ＝ｉ２の電
流が流れ、ｉ１とｉ２はＶｄａｔａ１とＶｄａｔａ２に
依存する。ＴＦＴ７３、７４は、アナログ電圧信号Ｖｄ
ａｔａ１とＶｄａｔａ２をＴＦＴ７３、７４を線形領域
で駆動するような高い電圧範囲で供給することで、アナ
ログ電圧信号Ｖｄａｔａ１とＶｄａｔａ２によって抵抗
値が変化する可変抵抗として動作する。すると、図９に
示すようにｉ１とｉ２はＶｄａｔａ１とＶｄａｔａ２に
よって変化する。図９はＶｄａｔａ１とＶｄａｔａ２の
差電流に対する電流ｉ１とｉ２を表したグラフである。
Ｖｄａｔａ１−Ｖｄａｔａ２が大きくなるとＴＦＴ７３
の抵抗値がＴＦＴ７４の抵抗値に比べて相対的に小さく
なり、ｉ１が増加する。Ｖｄａｔａ１−Ｖｄａｔａ２が
小さくなるとＴＦＴ７４の抵抗値がＴＦＴ７３の抵抗値
に比べて相対的に小さくなり、ｉ２が増加する。ただ
し、Ｖｄａｔａ１−Ｖｄａｔａ２の値にかかわらず、ｉ
１＋ｉ２＝ｉｒｅｆとなり一定である。ＥＬ素子２１の
発光強度は電流ｉ１に比例し、発光時間はＬ１によって
一定に保たれているので、１フレーム期間の画素１２の
平均輝度は電流ｉ１に比例する。したがって、図９のグ
ラフに基づいて表示信号であるアナログ電圧信号Ｖｄａ
ｔａ１、Ｖｄａｔａ２を信号線Ｄｐ１、Ｄｎ１に供給す
ることによって、各画素の平均輝度を多段階に制御する
ことができるので、本発明の第四の実施例によって階調
のある画像を表示することができる。さらに、画素１２
に供給する電流信号は、最大の輝度でＥＬ素子２１を発
光する定電流ｉｒｅｆだけであり、配線Ｅ１が持ってい
る負荷容量を高速に充電することができる。さらに、画
素を暗く点灯することは、アナログ信号電圧Ｖｄａｔａ
１、Ｖｄａｔａ２によって画素内でｉｒｅｆより少ない
電流を発生してＥＬ素子に供給することで実現してい
る。したがって本発明の第四の実施例によって、多階調
なＥＬディスプレイや、解像度の高いＥＬディスプレイ
を構成することができる。 （５）図１０に本発明の第五の実施例の画素およびその
周辺の回路図を示す。画像を表示する表示領域１１には
２次元的に画素１２が複数配列されている。画素１２
は、ＴＦＴ９１〜１０２、キャパシタ１０３〜１０６で
構成される画素回路と、ＥＬ素子２１で構成されてい
る。ＥＬ素子２１の陽極は共通電極２９に接続されてい
る。ＴＦＴ７１〜７７は全てｎチャネル型の薄膜トラン
ジスタである。ＴＦＴ９４〜９７、１００のソース電極
とキャパシタ１０３〜１０５の一端は全て接地電極１０
８に接続しており。接地電極１０８は接地配線を設けて
接地電位に固定されている。ＴＦＴ１００とＴＦＴ９７
〜ＴＦＴ９９は非常に似通った特性の薄膜トランジスタ
で形成されており、また、ＴＦＴ９７はチャネル幅がＴ
ＦＴ１０６のチャネル幅の４／７、ＴＦＴ９８は２／
７、ＴＦＴ９９は１／７になるように形成されている。
表示領域１１には、表示信号を含むデジタル信号を伝え
る３本の信号線バスＤｂｕｓ１、Ｄｂｕｓ２、基準とな
る電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回
路を制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、Ｒ
２とがマトリクス状に配線されている。信号線バスＤｂ
ｕｓ１、Ｄｂｕｓ２はそれぞれｂ２、ｂ１、ｂ０の信号
線で構成されている。表示領域の外部には基準電流源１
１１があり、基準電流源１１１はＴＦＴ１１３、抵抗器
１１２が紙面横方向に複数配列して構成され、基準電流
を発生するための電源２７と、電流を供給する配線Ｅ
１、Ｅ２に接続している。ＥＬ素子２１に電流を供給す
る電源２６の陰極は接地電極１０８、陽極は共通電極２
９に接続している。図２に本発明の実施例の構成図を示
す。ガラス基板１の表面には、表示領域１１があり、複
数の画素１２が形成されている。図２の本発明の実施例
の構成図において、本発明の第五の実施例では、ガラス
基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ
１〜Ｒｎ、信号線Ｄｂｕｓ１〜Ｄｂｕｓｍ、配線Ｅ１〜
Ｅｍと、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの
制御信号を発生する走査回路２、信号線Ｄｂｕｓ１〜Ｄ
ｂｕｓｍ（図中ではＤ１〜Ｄｍと記載）の信号を発生す
る信号回路３、配線Ｅ１、Ｅ２に電流を発生する基準電
流源１１１が配置されている。走査回路２、信号回路
３、基準電流源１１１はそれぞれＴＦＴでガラス基板１
上に形成するか、あるいは半導体ＬＳＩを取り付けるこ
とによって構成される。走査回路２は表示領域１１の両
側に配置することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、
Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。
また、信号回路３と基準電流源１１１は表示領域に対し
て紙面上下方向いずれの辺に配置してもかまわない。走
査回路２は信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎ
に２値のデジタル信号を発生するのロジック回路であ
る。信号回路３は信号線Ｄｂｕｓ１〜Ｄｂｕｓｍに表示
信号であるデジタル信号を発生するロジック回路であ
る。図２には記載していないが、表示領域１１を覆うよ
うに共通電極２９が形成されており、画素１２のＥＬ素
子２１の陽極に接続している。画素１２のＥＬ素子２１
の発光は、ガラス基板１からガラス基板の背面方向に透
過し、図２の図面の背面から表示画像を見ることができ
る。共通電極２９を透明にした場合は、図２の図面の正
面からでも表示画像を見ることができる。ＥＬ素子には
有機ＥＬダイオードを使用することができる。また、Ｅ
Ｌ素子２１のそれぞれに、赤、緑、青の発光材料を用い
ることで、カラー表示をすることもできる。なお、本発
明の第五の実施例では図２の信号線Ｐ１〜Ｐｍは不要で
ある。ところで、図１０では表示領域１１に画素１２を
２×２の４つしか記述していないが、実用的にはさらに
多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４
８０画素）の解像度場合、紙面横方向の画素数はｍ＝１
９２０になり、紙面縦方向の画素数はｎ＝４８０にな
る。同様に信号線Ｄｂｕｓ１〜Ｄｂｕｓｍ、配線Ｅ１〜
Ｅｍは１９２０本、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ
１〜Ｒｎは４８０本になる。図１１（Ａ）に本発明の第
五の実施例の画素の駆動電圧波形、動作電圧波形、およ
び動作電流波形を示す。また、図１１（Ｂ）は１フレー
ム期間における図１１（Ａ）の波形のタイミングチャー
トを示す。図１１（Ａ）の横軸は時間である。波線の部
分では時間の連続性はなく、各期間Ａ１、Ａ２の順番は
入れ替え可能であることを意味している。Ｌ１、Ｒ１、
Ｗ１、Ｄｂｕｓ１は各信号線に入力する電圧を縦軸に表
している。ＶＣはキャパシタ１０３〜１０５が記憶する
デジタル信号、ｂはノードｂで発生する電圧を縦軸に表
している。ＩＲＥＦはＴＦＴ１００、ＩＬＥＤはＥＬ素
子２１に流れる電流を縦軸に表している。いずれも図面
上方向が＋方向である。Ｌ１、Ｒ１、Ｗ１、Ｄｂｕｓ１
の信号はそれぞれＨレベルかＬレベルである２値のロジ
ック電圧である。Ｈレベルは画素１２内のＴＦＴを全て
ＯＮにする電圧よりも高い電圧であり、Ｌレベルは画素
１２内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧
である。図６（Ａ）の斜線部分は複数の値を取り得る
か、あるいはその分の値が動作に無関係であることを示
している。なお、図６（Ａ）のＤｂｕｓ１、Ｌ１、Ｒ
１、Ｗ１の記号の数字”１”は、１列目、１行目の画素
１２に供給する信号を意味する数字であるので、ほかの
画素の場合には対応する列と行に数字は変更になる。図
１１（Ｂ）のタイミングチャートは縦軸を表示領域１１
のライン番号を、横軸に１フレーム期間内の時間を表し
ている。ここで、ライン番号は表示領域の上側から何行
目の画素１２であるかを表している。１フレーム期間は
期間Ａで占められ、期間Ａは、自分の画素に表示信号と
基準電流を書き込む期間Ａ１と自分以外の画素に書き込
む期間Ａ２に分かれている。期間Ａにおいて期間Ａ１が
１番ラインから順番に２番ライン、３番ラインと割り当
てられ、期間Ａの最後でｎ番ラインに割り当てられる。
期間Ａにおける期間Ａ１の以外の時間は期間Ａ２であ
る。期間Ａにおいて、配線Ｅ１には基準電流源１１１の
抵抗器１１２を通して電源２７から電流が供給される。
配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の電圧を
十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電
源２７の電圧、Ｒｘ：抵抗器１１１の抵抗値）の定電流
を得ることができる。抵抗器１１１は薄膜トランジスタ
のソース電極やドレイン電極に使われるポリシリコン膜
や、ゲート電極に使われる金属配線を細長く加工するこ
とで形成することができる。なお、電源２７の高電圧が
Ｅ１、Ｅ２に発生するのを防止するため、保護ダイオー
ド回路としてＴＦＴ１１３を設けている。期間Ａ１にお
いて、信号線バスＤｂｕｓ１のｂ２〜ｂ０に表示信号で
ある３ビットのデジタル電圧信号ＤＡＴＡを供給し、Ｔ
ＦＴ９１〜９３のゲート電極が接続するＷ１にＨレベル
のパルスを供給すると、キャパシタ１０３〜１０５にデ
ジタル電圧信号ＤＡＴＡの各ビットの電圧が印加され
る。Ｗ１がＬレベルになった後もキャパシタ１０３〜１
０５はデジタル電圧信号ＤＡＴＡを記憶している。ＴＦ
Ｔ９４〜９６のＯＮ／ＯＦＦ状態はキャパシタ１０３〜
１０５の電圧によって制御され、Ｈレベルの場合はＯ
Ｎ、Ｌレベルの場合はＯＦＦになる。また、期間Ａ１で
はＬ１とＲ１にＨレベルのパルスを供給して、ＴＦＴ１
０１、１０２をＯＮにする。すると、ＴＦＴ１００には
基準電流源１１１が発生する定電流ｉｒｅｆが流れる。
このときＴＦＴ１００は飽和領域で動作し、ＴＦＴ１０
０のゲート−ソース電極間にはＴＦＴ１００がドレイン
−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖ
ｒｅｆが発生し、この電圧がキャパシタ１０６に印加さ
れる。その後、Ｌ１とＲ１をＬレベルにすると、ＴＦＴ
１０１と１０２がＯＦＦになるのでＴＦＴ１００を流れ
る電流は０になるが、キャパシタ１０６は電圧Ｖｒｅｆ
を記憶している。期間Ａ２では、他のラインの画素に表
示信号と電流ｉｒｅｆの書き込みをしているので、Ｗ
１、Ｌ１、Ｒ１はＬレベルであり、ＴＦＴ９１〜９３が
ＯＦＦであるのでキャパシタ１０３〜１０５が記憶した
デジタル信号ＤＡＴＡは保存されている。また、ＴＦＴ
１０１、１０２がＯＦＦであるので、キャパシタ１０６
の電圧Ｖｒｅｆは保存されている。前述したように、Ｔ
ＦＴ１０６とＴＦＴ９７〜ＴＦＴ９９は非常に似通った
特性の薄膜トランジスタで形成されており、また、ＴＦ
Ｔ９７はチャネル幅がＴＦＴ１００のチャネル幅の４／
７、ＴＦＴ９８は２／７、ＴＦＴ９９は１／７になって
いるので、キャパシタ１０６が保存している電圧Ｖｒｅ
ｆが、ＴＦＴ９７〜９９のゲート電極に印加されること
によって、ＴＦＴ９４がＯＮのときＴＦＴ９７には（４
／７）×ｉｒｅｆが、ＴＦＴ９５がＯＮのときＴＦＴ９
８には（２／７）×ｉｒｅｆが、ＴＦＴ９５がＯＮのと
きＴＦＴ９７には（１／７）×ｉｒｅｆがそれぞれ流れ
る。これらの電流の合計がＥＬ素子を流れる電流ＩＬＥ
Ｄになるので、ＥＬ素子２１にはキャパシタ１０３〜１
０５が記憶しているデジタル信号ＤＡＴＡに比例した８
段階の電流（０／７、１／７、２／７、３／７、４／
７、５／７、６／７、７／７）×ｉｒｅｆの電流が流れ
る。ＥＬ素子２１の発光強度は電流ＩＬＥＤに比例し、
発光時間は１フレーム期間であり一定に保たれているの
で、１フレーム期間の画素１２の平均輝度は電流ＩＬＥ
Ｄに比例する。したがって、表示信号であるデジタル電
圧信号ＤＡＴＡを信号線バスＤｂｕｓに供給することに
よって各画素の平均輝度を多段階に制御することができ
るので、本発明の第五の実施例によって階調のある画像
を表示することができる。また、信号線バスＤ１、Ｄ２
の本数を増やし、チャネル幅の異なるＴＦＴであるＴＦ
Ｔ９７〜９９とその付属回路の並列数を増やすことで、
さらに多階調の画像を表示できる。さらに、画素１２に
供給する電流信号は、最大の輝度でＥＬ素子２１を発光
する定電流ｉｒｅｆだけであり、配線Ｅ１が持っている
負荷容量を高速に充電することができる。さらに、画素
を暗く点灯することは、デジタル信号ＤＡＴＡによって
画素内でｉｒｅｆより少ない電流を発生してＥＬ素子に
供給することで実現している。したがって本発明の第五
の実施例によって、多階調なＥＬディスプレイや、解像
度の高いＥＬディスプレイを構成することができる。 （６）図１２に本発明の第六の実施例の画素およびその
周辺の回路図を示す。画像を表示する表示領域１１には
２次元的に画素１２が複数配列されている。画素１２
は、ＴＦＴ１２１〜１２７、キャパシタ１２８、１２９
で構成される画素回路と、ＥＬ素子２１で構成されてい
る。ＥＬ素子２１の陰極は共通電極２９に接続されてい
る。ＴＦＴ１２２はｐチャネル型、その他はｎチャネル
型の薄膜トランジスタであり、ｎチャネル型のＴＦＴ１
２１とｐチャネル型のＴＦＴ１２２により相補型インバ
ータ回路が構成されている。ＴＦＴ１２１のソース電極
は接地電極１３０に、ＴＦＴ１２４のソース電極は接地
電極１３１に接続しており、接地電極１３０、１３１
は、接地配線を設けて接地電位に固定されているか、あ
るいは共通電極２９と接続している。表示領域１１に
は、表示信号を含むアナログ電圧信号を伝える信号線Ｄ
１、Ｄ２、基準となる電流およびＥＬ素子２１に流す電
流を供給する配線Ｅ１〜Ｅｍと、画素１２の画素回路を
制御する信号線Ｗ１、Ｗ２、Ｌ１、Ｌ２、Ｒ１、Ｒ２と
がマトリクス状に配線されている。表示領域の外部には
基準電流源２２があり、基準電流源２２はＴＦＴ２３、
２４、抵抗器２５が紙面横方向に複数配列して構成さ
れ、基準電流と電源電流を切り替える信号線Ｓ＿ｐｏ
ｗ、ＥＬ素子２１に電流を供給する電源２６、基準電流
を発生するための電源２７と、電流を供給する配線Ｅ
１、Ｅ２に接続している。電源２７の陰極は共通電極２
８に接続している。共通電極２８と共通電極２９は電気
的に接続している。図２に本発明の実施例の構成図を示
す。ガラス基板１の表面には、表示領域１１があり、複
数の画素１２が形成されている。図２の本発明の実施例
の構成図において、本発明の第六の実施例では、ガラス
基板１の表面には、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ
１〜Ｒｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１、Ｅ２と、信号
線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎの制御信号を発
生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発生する
信号回路３、配線Ｅ１〜Ｅｍに電流を発生する基準電流
源２２が配置されている。走査回路２、信号回路３、基
準電流源２２はそれぞれＴＦＴでガラス基板１上に形成
するか、あるいは半導体ＬＳＩを取り付けることによっ
て構成される。走査回路２は表示領域１１の両側に配置
することで、信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒ
ｎへの信号の供給能力を上げることができる。また、信
号回路３と基準電流源２２は表示領域に対して紙面上下
方向いずれの辺に配置してもかまわない。走査回路２は
信号線Ｌ１〜Ｌｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎに２値のデ
ジタル信号を発生するのロジック回路である。信号回路
３は信号線Ｄ１〜Ｄｍに表示信号であるアナログ電圧信
号を発生するアナログ回路である。図２には記載してい
ないが、表示領域１１を覆うように共通電極２９が形成
されており、画素１２のＥＬ素子２１の陰極に接続して
いる。画素１２のＥＬ素子２１の発光は、ガラス基板１
からガラス基板の背面方向に透過し、図２の図面の背面
から表示画像を見ることができる。共通電極２９を透明
にした場合は、図２の図面の正面からでも表示画像を見
ることができる。ＥＬ素子には有機ＥＬダイオードを使
用することができる。また、ＥＬ素子２１のそれぞれ
に、赤、緑、青の発光材料を用いることで、カラー表示
をすることもできる。なお、本発明の第四の実施例では
図２の信号線Ｐ１〜Ｐｍは不要である。ところで、図１
２では表示領域１１に画素１２を２×２の４つしか記述
していないが、実用的にはさらに多くあり、カラーＶＧ
Ａ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場
合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦
方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜
Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｌ１〜Ｌ
ｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。図１３
（Ａ）に本発明の第六の実施例の画素の駆動電圧波形、
動作電圧波形、および動作電流波形を示す。また、図１
３（Ｂ）は１フレーム期間における図１３（Ａ）の波形
のタイミングチャートを示す。図１３（Ａ）の横軸は時
間である。波線の部分では時間の連続性はなく、各期間
Ａ１、Ａ２、Ｃの順番は入れ替え可能であることを意味
している。Ｓ＿ｐｏｗ、Ｌ１、Ｗ１、Ｒ１、Ｄ１は各信
号線に入力する電圧を縦軸に表している。ａ、ｂは各ノ
ード発生する電圧を縦軸に表している。ＶＣはキャパシ
タ１２９の両端にかかる電圧を縦軸に表している。ＩＬ
ＥＤはＥＬ素子２１に流れる電流を縦軸に表している。
いずれも図面上方向が＋方向である。Ｓ＿ｐｏｗ、Ｌ
１、Ｗ１、Ｒ１の信号はそれぞれＨレベルかＬレベルで
ある２値のロジック電圧であり、Ｄ１の信号はアナログ
電圧である。Ｈレベルは画素１２内のＴＦＴを全てＯＮ
にする電圧よりも高い電圧であり、Ｌレベルは画素１２
内のＴＦＴを全てＯＦＦにする電圧よりも低い電圧であ
る。図８（Ａ）の斜線部分は複数の値を取り得るか、あ
るいは動作に無関係であることを示している。なお、図
８（Ａ）のＤ１、Ｌ１、Ｗ１、Ｒ１の記号の数字”１”
は、１列目、１行目の画素１２に供給する信号を意味す
る数字であるので、ほかの画素の場合には対応する列と
行に数字は変更になる。図１３（Ｂ）のタイミングチャ
ートは縦軸を表示領域１１のライン番号を、横軸に１フ
レーム期間内の時間を表している。ここで、ライン番号
は表示領域の上側から何行目の画素１２であるかを表し
ている。１フレーム期間は、画素に表示信号および基準
電流を書き込む期間Ａ、ＥＬ素子が発光して画像を表示
する期間Ｃに分かれている。さらに期間Ａは、自分の画
素に表示信号と基準電流を書き込む期間Ａ１と自分以外
の画素に書き込む期間Ａ２に分かれている。期間Ａにお
いて期間Ａ１が１番ラインから順番に２番ライン、３番
ラインと割り当てられ、期間Ａの最後でｎ番ラインに割
り当てられる。期間Ａ１以降の残りの時間は期間Ａ２で
ある。期間Ａにおいて、Ｓ＿ｐｏｗはＬレベルであり、
基準電流源２２のＴＦＴ２３はＯＦＦであるので、配線
Ｅ１には抵抗器２５を通して電源２７から電流が供給さ
れる。配線Ｅ１を流れる電流値ｉｒｅｆは、電源２７の
電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖ
ｘ：電源２７の電圧、Ｒｘ：抵抗器２５の抵抗値）の定
電流を得ることができる。抵抗器２５は薄膜トランジス
タのソース電極やドレイン電極に使われるポリシリコン
膜や、ゲート電極に使われる金属配線を細長く加工する
ことで形成することができる。なお、電源２７の高電圧
がＥ１、Ｅ２に発生するのを防止するため、保護ダイオ
ード回路としてＴＦＴ２４を設けている。期間Ａ１で
は、始めにＬ１をＨレベルにして、Ｒ１にＨレベルのパ
ルスを供給する。するとＴＦＴ１２４〜１２６がＯＮに
なり、ＴＦＴ１２７には基準電流源２２が発生する定電
流ｉｒｅｆが流れる。このときＴＦＴ１２７は飽和領域
で動作し、ＴＦＴ１２７のゲート電極−ソース電極間に
はＴＦＴ１２７がドレイン電極−ソース電極間に電流ｉ
ｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、この電
圧がキャパシタ１２９に印加される。その後、Ｒ１がＬ
レベルになり、ＴＦＴ１２４、１２５がＯＦＦになって
も、キャパシタ１２９は電圧Ｖｒｅｆを記憶している。
続いて、Ｌ１がＨレベルの状態でＷ１にＨレベルのパル
スを供給する。すると、ＴＦＴ１２３がＯＮになって、
ＴＦＴ１２１と１２２で構成するインバータ回路の入力
と出力であるノードａ−ｂ間がショートされ、両ノード
ともにインバータ回路のスレッショルド電圧Ｖｒｅｓに
なり、電圧Ｖｒｅｓはキャパシタ１２８の一端に印加さ
れる。一方、信号線Ｄ１には表示信号であるアナログ電
圧信号Ｖｄａｔａを供給すると、接続するキャパシタ１
２８のもう一端にも電圧Ｖｄａｔａが印加される。最後
にＷ１をＬレベルにするとＴＦＴ１２３がＯＦＦになっ
てノードａはノードｂと切り離され、キャパシタ１２８
は”Ｖｄａｔａ−Ｖｒｅｓ”の電圧を記憶する。期間Ａ
２では、他のラインの画素に表示信号および基準電流を
書き込んでいるが、Ｌ１、Ｒ１、Ｗ１がＬレベルである
ので、ＴＦＴ１２３〜１２６がＯＦＦ状態を保ち、キャ
パシタ１２９、１３０の電圧ＶｒｅｆおよびＶｒｅｓは
保存されている。期間Ｃでは、Ｓ＿ｐｏｗをＨレベルに
するので、ＴＦＴ２３がＯＮになるために基準電流源２
２は動作せず、基準電流源２２をパスして電源２６から
配線Ｅ１、Ｅ２に直接電流を供給する。またＬ１をＨレ
ベルにするので、ＴＦＴ１２６を通してＴＦＴ１２７に
電源２６からの電流が供給される。一方、信号線Ｄ１に
は、表示信号であるアナログ電圧のとり得る範囲の最低
電圧から最高電圧へ変化する三角波を入力する。期間Ｃ
の始めでは、信号線Ｄ１の電圧は前記最低電圧であり、
ノードａの電圧はインバータのスレッショルド電圧Ｖｒ
ｅｓよりも低い電圧となるので、インバータを構成する
ＴＦＴ１２２はＯＮ、ＴＦＴ１２１はＯＦＦになる。す
ると、配線Ｅ１からの電流は、ＴＦＴ１２６、１２７、
１２２を通してＥＬ素子２１に供給され、ＥＬ素子２１
は発光する。このとき、ＴＦＴ１２７はキャパシタ１２
９が記憶した電圧Ｖｒｅｆによって定電流ｉｒｅｆを発
生し、ＥＬ素子２１にはｉｒｅｆが流れて、ＥＬ素子２
１は均一な強度で発光する（ＥＬ素子：ＯＮ）。期間Ｃ
において時間が経過すると、信号線Ｄ１の電圧は三角波
に従い徐々に上昇するので、ノードａの電圧も上昇す
る。信号線Ｄ１の電圧と、各画素１２に期間Ａ１の時に
書き込んだ電圧Ｖｄａｔａがちょうど等しくなったと
き、ノードａの電圧がちょうどインバータのスレッショ
ルド電圧Ｖｒｅｓになって、ＴＦＴ１２２はＯＮからＯ
ＦＦに、ＴＦＴ１２１はＯＦＦからＯＮに変化し、ノー
ドｂは０Ｖになり、ＥＬ素子１２は消灯する（ＥＬ素
子：ＯＦＦ）。このＥＬ素子２１のＯＮとＯＦＦ時間の
比率は、表示信号として各画素１２のキャパシタ１２８
書き込まれた電圧Ｖｄａｔａによって０％から１００％
まで変化できる。ＯＮの時の発光強度はｉｒｅｆによっ
て一定に保たれているので、画素１２の平均輝度はこの
ＯＮ／ＯＦＦの時間比率によって制御される。また、こ
の三角波の傾斜角度に変化をつけることでアナログ信号
電圧Ｖｄａｔａ−平均輝度の関係に対してガンマ補正を
することもできる。したがって、表示信号であるアナロ
グ電圧信号Ｖｄａｔａによって各画素の平均輝度を多段
階に制御することができるので、本発明の第六の実施例
によって階調のある画像を表示することができる。さら
に、画素１２に供給する電流信号は、最大の輝度でＥＬ
素子２１を発光する定電流ｉｒｅｆだけであり、配線Ｅ
１が持っている負荷容量を高速に充電することができ
る。さらに、画素を暗く点灯することは、アナログ信号
電圧ＶｄａｔａによってＥＬ素子の発光時間を短く制御
することにより実現している。したがって本発明の第一
の実施例によって、多階調なＥＬディスプレイや、解像
度の高いＥＬディスプレイを構成することができる。
【０００７】
【発明の効果】本発明では、画素が明るく表示するとき
の比較的大きな電流を基準電流として画素に書き込んで
いるので、電流を供給する配線の負荷容量を高速に充電
でき、解像度の高い画像表示装置を実現できる。さら
に、この基準電流を基準として時間変調回路や電流発生
回路によって画素に多段階の明るさを発生させることが
できるので、多階調表示が可能な画像表示装置を実現で
きる。
の比較的大きな電流を基準電流として画素に書き込んで
いるので、電流を供給する配線の負荷容量を高速に充電
でき、解像度の高い画像表示装置を実現できる。さら
に、この基準電流を基準として時間変調回路や電流発生
回路によって画素に多段階の明るさを発生させることが
できるので、多階調表示が可能な画像表示装置を実現で
きる。
【図１】本発明の第一の実施例の画素およびその周辺の
回路を表した図である。
回路を表した図である。
【図２】本発明の実施例の構成を表した図である。
【図３】本発明の第一の実施例の画素の駆動電圧波形、
動作電圧波形、動作電流波形およびそれらの１フレーム
期間におけるタイミングチャートを表した図である。
動作電圧波形、動作電流波形およびそれらの１フレーム
期間におけるタイミングチャートを表した図である。
【図４】本発明の第二の実施例の画素およびその周辺の
回路を表した図である。
回路を表した図である。
【図５】本発明の第三の実施例の画素およびその周辺の
回路を表した図である。
回路を表した図である。
【図６】本発明の第三の実施例の画素の駆動電圧波形、
動作電圧波形、動作電流波形およびそれらの１フレーム
期間におけるタイミングチャートを表した図である。
動作電圧波形、動作電流波形およびそれらの１フレーム
期間におけるタイミングチャートを表した図である。
【図７】本発明の第四の実施例の画素およびその周辺の
回路を表した図である。
回路を表した図である。
【図８】本発明の第四の実施例の画素の駆動電圧波形、
動作電圧波形、動作電流波形およびそれらの１フレーム
期間におけるタイミングチャートを表した図である。
動作電圧波形、動作電流波形およびそれらの１フレーム
期間におけるタイミングチャートを表した図である。
【図９】Ｖｄａｔａ１とＶｄａｔａ２の差電流に対する
電流ｉ１とｉ２を表したグラフである。
電流ｉ１とｉ２を表したグラフである。
【図１０】本発明の第五の実施例の画素およびその周辺
の回路を表した図である。
の回路を表した図である。
【図１１】本発明の第五の実施例の画素の駆動電圧波
形、動作電圧波形、動作電流波形およびそれらの１フレ
ーム期間におけるタイミングチャートを表した図であ
る。
形、動作電圧波形、動作電流波形およびそれらの１フレ
ーム期間におけるタイミングチャートを表した図であ
る。
【図１２】本発明の第六の実施例の画素およびその周辺
の回路を表した図である。
の回路を表した図である。
【図１３】本発明の第六の実施例の画素の駆動電圧波
形、動作電圧波形、動作電流波形およびそれらの１フレ
ーム期間におけるタイミングチャートを表した図であ
る。
形、動作電圧波形、動作電流波形およびそれらの１フレ
ーム期間におけるタイミングチャートを表した図であ
る。
【図１４】ＥＬ素子を使った従来の画素の回路を表した
図である。
図である。
１…ガラス基板、２…走査回路、３…信号回路、１１〜
１８…ＴＦＴ、１９〜２０…キャパシタ、２１…ＥＬ素
子、２２…基準電流源、２３…ＴＦＴ、２４…ＴＦＴ
（保護ダイオード）、２５…抵抗器、２６〜２７…電
源、２８…接地電極、２９…共通電極、３１〜３７…Ｔ
ＦＴ、３８〜３９…キャパシタ、４０…基準電流源、４
１…抵抗器、４２…ＴＦＴ（保護ダイオード）、５１〜
５６…ＴＦＴ、５７〜５８…キャパシタ、５９〜６０…
接地電極、７１〜７７…ＴＦＴ、７８〜８０…キャパシ
タ、８１…接地電極、８２…抵抗器、９１〜１０２…Ｔ
ＦＴ、１０３〜１０６…キャパシタ、１０８…接地電
極、１１１…基準電流源、１１２…抵抗器、１１３…Ｔ
ＦＴ（保護ダイオード）、１２１〜１２７…ＴＦＴ、１
２８〜１２９…キャパシタ、１３０〜１３１…接地電
極、１５０…画素、１５１〜１５４…ＴＦＴ、１５５…
キャパシタ、１５６…ＥＬ素子、１５７…電流駆動回
路、１６１…配線、１６２…負荷容量。
１８…ＴＦＴ、１９〜２０…キャパシタ、２１…ＥＬ素
子、２２…基準電流源、２３…ＴＦＴ、２４…ＴＦＴ
（保護ダイオード）、２５…抵抗器、２６〜２７…電
源、２８…接地電極、２９…共通電極、３１〜３７…Ｔ
ＦＴ、３８〜３９…キャパシタ、４０…基準電流源、４
１…抵抗器、４２…ＴＦＴ（保護ダイオード）、５１〜
５６…ＴＦＴ、５７〜５８…キャパシタ、５９〜６０…
接地電極、７１〜７７…ＴＦＴ、７８〜８０…キャパシ
タ、８１…接地電極、８２…抵抗器、９１〜１０２…Ｔ
ＦＴ、１０３〜１０６…キャパシタ、１０８…接地電
極、１１１…基準電流源、１１２…抵抗器、１１３…Ｔ
ＦＴ（保護ダイオード）、１２１〜１２７…ＴＦＴ、１
２８〜１２９…キャパシタ、１３０〜１３１…接地電
極、１５０…画素、１５１〜１５４…ＴＦＴ、１５５…
キャパシタ、１５６…ＥＬ素子、１５７…電流駆動回
路、１６１…配線、１６２…負荷容量。
フロントページの続き
Ｆターム(参考） 3K007 AB17 DB03 GA04
5C080 AA06 BB05 DD03 DD08 EE29
FF11 JJ02 JJ03 JJ04 JJ05
Claims (29)
- 【請求項１】基板上に、複数の画素が形成され、該画素
に表示信号を入力するたの複数の信号線と、前記画素に
制御信号を入力するための複数の信号線がマトリクス状
に形成され、前記画素のそれぞれには電流によって発光
強度が変化する発光素子と、該発光素子を駆動するため
の画素回路が形成された画像表示装置であって、前記画
素回路には、所定の駆動電流を発生する電流制限手段
と、前記所定の駆動電流を前記発光素子に供給する時間
を変調する時間変調回路を具備することを特徴とする画
像表示装置。 - 【請求項２】請求項１の画像表示装置であって、前記時
間変調回路は表示信号であるアナログ電圧信号によって
変調されることを特徴とする画像表示装置。 - 【請求項３】請求項１の画像表示装置であって、前記時
間変調回路は表示信号であるデジタル信号によって変調
されることを特徴とする画像表示装置。 - 【請求項４】請求項１の画像表示装置であって、前記電
流制限手段が発生する前記所定の駆動電流は、前記発光
素子を流れる最大電流であることを特徴とする画像表示
装置。 - 【請求項５】請求項１の画像表示装置であって、前記電
流制限手段が発生する前記所定の駆動電流は、前記基準
電流源が発生する基準電流によって変更が可能であるこ
とを特徴とする画像表示装置。 - 【請求項６】請求項１の画像表示装置であって、前記画
素回路は薄膜トランジスタを用いて形成されていること
を特徴とする画像表示装置。 - 【請求項７】請求項１の画像表示装置であって、前記画
素回路はｎチャネル型あるいはｐチャネル型のいずれか
一方の薄膜トランジスタのみを用いて形成されているこ
とを特徴とする画 - 【請求項８】請求項１の画像表示装置であって、前記画
素回路の外部に基準電流を発生する基準電流源を具備
し、前記電流制限手段は、前記基準電流源が発生する基
準電流を基準として、前記所定の駆動電流を発生するこ
とを特徴とする画像表示装置。 - 【請求項９】請求項１の画像表示装置であって、前記画
素回路の外部に基準電流を発生する基準電流源を具備
し、前記電流制限手段は、前記基準電流源が発生する基
準電流の電流値情報を記憶する記憶手段を具備している
ことを特徴とする画像表示装置。 - 【請求項１０】請求項１の画像表示装置であって、前記
画素回路の外部に基準電流を発生する基準電流源を具備
し、前記基準電流源が発生する基準電流を前記電流制限
手段に供給するための複数の配線を具備することを特徴
とする画像表示装置。 - 【請求項１１】請求項１の画像表示装置であって、前記
画素回路の外部に基準電流を発生する基準電流源を具備
し、前記基準電流源は、前記基板上に薄膜トランジスタ
を用いて形成されていることを特徴とする画像表示装
置。 - 【請求項１２】請求項１の画像表示装置であって、前記
画素回路の外部に基準電流を発生する基準電流源を具備
し、前記基準電流源は、前記基板上に金属配線抵抗ある
いはシリコン薄膜で形成された抵抗器を用いて構成され
ていること特徴とする画像表示装置。 - 【請求項１３】請求項１の画像表示装置であって、前記
画素回路の外部に基準電流を発生する基準電流源を具備
し、前記電流制限手段は、前記基準電流源が発生する基
準電流の電流値情報を記憶する記憶手段を具備し、前記
記憶手段は前記時間変調回路によりリセットされること
を特徴とする画像表示装置。 - 【請求項１４】請求項１の画像表示装置であって、前記
画素回路の外部に基準電流を発生する基準電流源を具備
し、前記電流制限手段は、前記基準電流源が発生する基
準電流の電流値情報を記憶する記憶手段を具備し、前記
電流制限手段は、少なくとも１つの薄膜トランジスタで
構成され、前記記憶手段はキャパシタで構成され、前記
基準電流源が発生した基準電流が前記薄膜トランジスタ
を流れるときの前記薄膜トランジスタのゲート電圧を前
記キャパシタが記憶することを特徴とする画像表示装
置。 - 【請求項１５】請求項１４の画像表示装置であって、前
記キャパシタの電圧が前記時間変調回路によってリセッ
トされ、前記リセットによって前記薄膜トランジスタの
ドレイン−ソース電極間が遮断状態になることを特徴と
する画像表示装置。 - 【請求項１６】請求項１４の画像表示装置であって、前
記時間変調回路には三角波掃引電圧が入力され、前記時
間変調回路は、該三角波掃引電圧が予め記憶されていた
前記アナログ電圧信号と一致した際に前記キャパシタの
電圧をリセットする回路により構成されたことを特徴と
する画像表示装置。 - 【請求項１７】請求項１の画像表示装置であって、前記
時間変調回路には三角波掃引電圧が入力され、前記時間
変調回路は、前記三角波掃引電圧が予め記憶されていた
前記アナログ電圧信号と一致したときに電流の供給およ
び遮断の状態を反転するインバータ回路により構成され
たことを特徴とする画像表示装置。 - 【請求項１８】基板上に、複数の画素が形成され、該画
素に表示信号を入力するたの複数の信号線と、前記画素
に制御信号を入力するための複数の信号線がマトリクス
状に形成され、前記画素のそれぞれには電流によって発
光強度が変化する発光素子と、該発光素子を駆動するた
めの画素回路が形成された画像表示装置であって、前記
画素回路には、所定の駆動電流を発生する電流制限手段
と、前記所定の駆動電流を基準として複数値の電流を発
生する電流発生回路を具備することを特徴とする画像表
示装置。 - 【請求項１９】請求項１８の画像表示装置であって、前
記電流発生回路で発生する電流値は表示信号であるアナ
ログ電圧信号によって制御されることを特徴とする画像
表示装置。 - 【請求項２０】請求項１８の画像表示装置であって、前
記電流発生回路で発生する電流値は表示信号であるデジ
タル信号によって制御されることを特徴とする画像表示
装置。 - 【請求項２１】請求項１８の画像表示装置であって、前
記電流制限手段が発生する前記所定の駆動電流は、前記
発光素子を流れる最大電流であることを特徴とする画像
表示装置。 - 【請求項２２】請求項１８の画像表示装置であって、前
記電流制限手段が発生する前記所定の駆動電流は、前記
基準電流源が発生する基準電流によって変更が可能であ
ることを特徴とする画像表示装置。 - 【請求項２３】請求項１８の画像表示装置であって、前
記画素回路は薄膜トランジスタを用いて形成されている
ことを特徴とする画像表示装置。 - 【請求項２４】請求項１８の画像表示装置であって、前
記画素回路はｎチャネル型あるいはｐチャネル型のいず
れか一方の薄膜トランジスタのみを用いて形成されてい
ることを特徴とする画 - 【請求項２５】請求項１８の画像表示装置であって、前
記画素回路の外部に基準電流を発生する基準電流源を具
備し、前記電流制限手段は、前記基準電流源が発生する
基準電流を基準として、前記所定の駆動電流を発生する
ことを特徴とする画像表示装置。 - 【請求項２６】請求項１８の画像表示装置であって、前
記画素回路の外部に基準電流を発生する基準電流源を具
備し、前記電流制限手段は、前記基準電流源が発生する
基準電流の電流値情報を記憶する記憶手段を具備してい
ることを特徴とする画像表示装置。 - 【請求項２７】請求項１８の画像表示装置であって、電
流発生回路は少なくとも２つの薄膜トランジスタで構成
され、該薄膜トランジスタのうち、１つの薄膜トランジ
スタは前記発光素子に電流を供給し、もう１つの薄膜ト
ランジスタは前記発光素子をバイパスして電流を流し、
前記アナログ電圧信号によって前記２つの薄膜トランジ
スタのドレイン−ソース間抵抗比率を変えることを特徴
とする画像表示装置。 - 【請求項２８】請求項１８の画像表示装置であって、前
記電流発生回路は、チャネル幅の異なる複数の薄膜トラ
ンジスタで構成したカレントミラー回路で構成されてい
ることを特徴とする画像表示装置。 - 【請求項２９】請求項１８の画像表示装置であって、前
記電流発生回路は、それぞれ２のべき乗に比例したチャ
ネル幅である複数の薄膜トランジスタを用いたカレント
ミラー回路で構成されていることを特徴とする画像表示
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002142366A JP4089289B2 (ja) | 2002-05-17 | 2002-05-17 | 画像表示装置 |
| KR1020030019550A KR101005646B1 (ko) | 2002-05-17 | 2003-03-28 | 화상표시장치 |
| TW092108922A TWI358706B (en) | 2002-05-17 | 2003-04-17 | Image display apparatus |
| US10/438,037 US7145532B2 (en) | 2002-05-17 | 2003-05-15 | Image display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002142366A JP4089289B2 (ja) | 2002-05-17 | 2002-05-17 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003330416A true JP2003330416A (ja) | 2003-11-19 |
| JP4089289B2 JP4089289B2 (ja) | 2008-05-28 |
Family
ID=29416998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002142366A Expired - Lifetime JP4089289B2 (ja) | 2002-05-17 | 2002-05-17 | 画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7145532B2 (ja) |
| JP (1) | JP4089289B2 (ja) |
| KR (1) | KR101005646B1 (ja) |
| TW (1) | TWI358706B (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004046128A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004046129A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2005173142A (ja) * | 2003-12-10 | 2005-06-30 | Chi Mei Electronics Corp | 画像表示装置 |
| JP2005292436A (ja) * | 2004-03-31 | 2005-10-20 | Nec Corp | 電気回路、その駆動方法、表示装置の画素回路、表示装置及びその駆動方法 |
| WO2006035715A1 (ja) * | 2004-09-28 | 2006-04-06 | Toshiba Matsushita Display Technology Co., Ltd. | 表示装置及びその駆動方法 |
| JP2006126779A (ja) * | 2004-09-30 | 2006-05-18 | Seiko Epson Corp | 画素回路、画素駆動方法及び電子機器 |
| JP2006276706A (ja) * | 2005-03-30 | 2006-10-12 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置 |
| JP2006524835A (ja) * | 2003-04-25 | 2006-11-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクスディスプレイパネルを駆動する方法および装置 |
| US7138967B2 (en) | 2001-09-21 | 2006-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP2007011282A (ja) * | 2005-06-28 | 2007-01-18 | Korea Advanced Inst Of Science & Technol | アクティブマトリックス型有機発光素子の駆動方法及び駆動回路とそれを利用したデータ駆動回路 |
| US7170479B2 (en) | 2002-05-17 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7184034B2 (en) | 2002-05-17 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2007108568A (ja) * | 2005-10-17 | 2007-04-26 | Sony Corp | 表示装置及びその駆動方法 |
| WO2007105778A1 (en) * | 2006-03-10 | 2007-09-20 | Canon Kabushiki Kaisha | Driving circuit of display element and image display apparatus |
| US7511687B2 (en) | 2002-05-17 | 2009-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic apparatus and navigation system |
| US7532209B2 (en) | 2002-05-17 | 2009-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus and driving method thereof |
| US8035663B2 (en) | 2007-05-23 | 2011-10-11 | Hitachi Displays, Ltd. | Image display device |
| JP2013033228A (ja) * | 2011-06-30 | 2013-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9135855B2 (en) | 2012-08-14 | 2015-09-15 | Samsung Display Co., Ltd. | Display device, electronic device, driving circuit, and driving method thereof |
| US9349313B2 (en) | 2012-12-03 | 2016-05-24 | Samsung Display Co., Ltd. | Display device and driving method thereof |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1300826A3 (en) * | 2001-10-03 | 2009-11-18 | Nec Corporation | Display device and semiconductor device |
| US7474285B2 (en) | 2002-05-17 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus and driving method thereof |
| JP4206693B2 (ja) * | 2002-05-17 | 2009-01-14 | 株式会社日立製作所 | 画像表示装置 |
| JP2004157250A (ja) * | 2002-11-05 | 2004-06-03 | Hitachi Ltd | 表示装置 |
| JP2005208241A (ja) * | 2004-01-21 | 2005-08-04 | Nec Electronics Corp | 発光素子駆動回路 |
| JP5008110B2 (ja) * | 2004-03-25 | 2012-08-22 | 株式会社ジャパンディスプレイイースト | 表示装置 |
| JP4543315B2 (ja) * | 2004-09-27 | 2010-09-15 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
| KR100599497B1 (ko) * | 2004-12-16 | 2006-07-12 | 한국과학기술원 | 액티브 매트릭스 유기발광소자의 픽셀회로 및 그구동방법과 이를 이용한 디스플레이 장치 |
| KR100700820B1 (ko) * | 2005-05-13 | 2007-03-27 | 삼성에스디아이 주식회사 | 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법 |
| KR100743498B1 (ko) * | 2005-08-18 | 2007-07-30 | 삼성전자주식회사 | 표시 장치의 전류 구동 데이터 드라이버 및 이를 가지는표시 장치 |
| EP1857907B1 (en) * | 2006-04-28 | 2009-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101102343B1 (ko) * | 2006-12-20 | 2012-01-03 | 엘지전자 주식회사 | 케이스 및 이를 채용한 이동통신 단말기 |
| TWI352317B (en) | 2007-09-20 | 2011-11-11 | Nuvoton Technology Corp | Image processing methods and systems |
| TW202405777A (zh) | 2017-12-25 | 2024-02-01 | 日商半導體能源研究所股份有限公司 | 顯示器及包括該顯示器的電子裝置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5170155A (en) * | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
| JP3353731B2 (ja) * | 1999-02-16 | 2002-12-03 | 日本電気株式会社 | 有機エレクトロルミネッセンス素子駆動装置 |
| US6618031B1 (en) * | 1999-02-26 | 2003-09-09 | Three-Five Systems, Inc. | Method and apparatus for independent control of brightness and color balance in display and illumination systems |
| KR100888004B1 (ko) | 1999-07-14 | 2009-03-09 | 소니 가부시끼 가이샤 | 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법 |
| EP1207512A4 (en) * | 2000-03-30 | 2005-10-12 | Seiko Epson Corp | DISPLAY |
| EP1405297A4 (en) * | 2001-06-22 | 2006-09-13 | Ibm | OLED-POWER CONTROL CIRCUIT PIXEL |
-
2002
- 2002-05-17 JP JP2002142366A patent/JP4089289B2/ja not_active Expired - Lifetime
-
2003
- 2003-03-28 KR KR1020030019550A patent/KR101005646B1/ko active IP Right Grant
- 2003-04-17 TW TW092108922A patent/TWI358706B/zh not_active IP Right Cessation
- 2003-05-15 US US10/438,037 patent/US7145532B2/en not_active Expired - Lifetime
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138967B2 (en) | 2001-09-21 | 2006-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US8599109B2 (en) | 2001-09-21 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7859520B2 (en) | 2001-09-21 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7532209B2 (en) | 2002-05-17 | 2009-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus and driving method thereof |
| US7852297B2 (en) | 2002-05-17 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4489373B2 (ja) * | 2002-05-17 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2004046129A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP4566523B2 (ja) * | 2002-05-17 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2004046128A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7864143B2 (en) | 2002-05-17 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7170479B2 (en) | 2002-05-17 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7184034B2 (en) | 2002-05-17 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7511687B2 (en) | 2002-05-17 | 2009-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic apparatus and navigation system |
| JP2006524835A (ja) * | 2003-04-25 | 2006-11-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクスディスプレイパネルを駆動する方法および装置 |
| JP2005173142A (ja) * | 2003-12-10 | 2005-06-30 | Chi Mei Electronics Corp | 画像表示装置 |
| JP2005292436A (ja) * | 2004-03-31 | 2005-10-20 | Nec Corp | 電気回路、その駆動方法、表示装置の画素回路、表示装置及びその駆動方法 |
| WO2006035715A1 (ja) * | 2004-09-28 | 2006-04-06 | Toshiba Matsushita Display Technology Co., Ltd. | 表示装置及びその駆動方法 |
| KR100865812B1 (ko) * | 2004-09-28 | 2008-10-28 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 디스플레이 및 그 구동 방법 |
| JP2006126779A (ja) * | 2004-09-30 | 2006-05-18 | Seiko Epson Corp | 画素回路、画素駆動方法及び電子機器 |
| JP4501785B2 (ja) * | 2004-09-30 | 2010-07-14 | セイコーエプソン株式会社 | 画素回路及び電子機器 |
| US7924246B2 (en) | 2004-09-30 | 2011-04-12 | Seiko Epson Corporation | Pixel circuit, method of driving pixel, and electronic apparatus |
| JP2006276706A (ja) * | 2005-03-30 | 2006-10-12 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置 |
| JP2007011282A (ja) * | 2005-06-28 | 2007-01-18 | Korea Advanced Inst Of Science & Technol | アクティブマトリックス型有機発光素子の駆動方法及び駆動回路とそれを利用したデータ駆動回路 |
| JP2007108568A (ja) * | 2005-10-17 | 2007-04-26 | Sony Corp | 表示装置及びその駆動方法 |
| US8629817B2 (en) | 2006-03-10 | 2014-01-14 | Canon Kabushiki Kaisha | Driving circuit of display element and image display apparatus |
| US8599111B2 (en) | 2006-03-10 | 2013-12-03 | Canon Kabushiki Kaisha | Driving circuit of display element and image display apparatus |
| WO2007105778A1 (en) * | 2006-03-10 | 2007-09-20 | Canon Kabushiki Kaisha | Driving circuit of display element and image display apparatus |
| US8035663B2 (en) | 2007-05-23 | 2011-10-11 | Hitachi Displays, Ltd. | Image display device |
| JP2013033228A (ja) * | 2011-06-30 | 2013-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| USRE48576E1 (en) | 2011-06-30 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US9508759B2 (en) | 2011-06-30 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US9135855B2 (en) | 2012-08-14 | 2015-09-15 | Samsung Display Co., Ltd. | Display device, electronic device, driving circuit, and driving method thereof |
| US9349313B2 (en) | 2012-12-03 | 2016-05-24 | Samsung Display Co., Ltd. | Display device and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030214522A1 (en) | 2003-11-20 |
| KR101005646B1 (ko) | 2011-01-05 |
| KR20030089419A (ko) | 2003-11-21 |
| TW200402682A (en) | 2004-02-16 |
| JP4089289B2 (ja) | 2008-05-28 |
| TWI358706B (en) | 2012-02-21 |
| US7145532B2 (en) | 2006-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4089289B2 (ja) | 画像表示装置 | |
| JP4206693B2 (ja) | 画像表示装置 | |
| KR100842511B1 (ko) | 화상 표시 장치 | |
| US7123220B2 (en) | Self-luminous display device | |
| KR100518294B1 (ko) | 전류 구동형 발광 소자를 갖는 표시 장치 및 그 구동 방법 | |
| US7079092B2 (en) | Organic light-emitting diode (OLED) pre-charge circuit for use in a common anode large-screen display | |
| JP3570394B2 (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法 | |
| JP4170384B2 (ja) | 自発光型表示装置 | |
| US7609234B2 (en) | Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same | |
| US7187375B2 (en) | Apparatus and method of generating gamma voltage | |
| JP2001142413A (ja) | アクティブマトリクス型表示装置 | |
| US7537946B2 (en) | Display apparatus | |
| JPWO2002077958A1 (ja) | アクティブマトリクス型発光素子の駆動回路 | |
| WO2002075710A1 (fr) | Circuit de commande d'un element lumineux a matrice active | |
| JP2013061390A (ja) | 表示装置 | |
| JP2003114644A (ja) | アクティブマトリクス型表示装置及びその駆動方法 | |
| US20060043371A1 (en) | Active matrix organic electroluminescent display device | |
| JP2004341516A (ja) | 共通アノード受動マトリクス有機発光ダイオード（ｏｌｅｄ）ディスプレイ、そのための駆動回路、その有機発光ダイオードをプリチャージするための方法、および配置 | |
| KR20070031924A (ko) | 능동 매트릭스 디스플레이 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050506 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4089289 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |