JP2010034279A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010034279A JP2010034279A JP2008194675A JP2008194675A JP2010034279A JP 2010034279 A JP2010034279 A JP 2010034279A JP 2008194675 A JP2008194675 A JP 2008194675A JP 2008194675 A JP2008194675 A JP 2008194675A JP 2010034279 A JP2010034279 A JP 2010034279A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- region
- silicon carbide
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 228
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 138
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 137
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 122
- 239000000956 alloy Substances 0.000 claims abstract description 122
- 239000000203 mixture Substances 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 416
- 239000011229 interlayer Substances 0.000 claims description 97
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 33
- 150000001875 compounds Chemical class 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 10
- 239000002253 acid Substances 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000010408 film Substances 0.000 description 284
- 239000012535 impurity Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体基板6のうち第1〜第3コンタクトホール12〜14から露出した部位に、炭化珪素とAlとNiとが反応してそれぞれ形成された合金層15が設けられている。この合金層15におけるAlとNiとの元素組成比は1:4.6〜1:10.6であり、合金層15の厚さは20nm以上100nm以下になっている。これにより、合金層15と半導体基板6とがオーミック接触となり、低いコンタクト抵抗率を得ることが可能となる。
【選択図】図1
Description
本発明の一実施形態を適用した炭化珪素半導体装置について説明する。図1は、本実施形態における炭化珪素半導体装置の断面図である。以下、この図に基づいて炭化珪素半導体装置の構成について説明する。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図8は、本実施形態における炭化珪素半導体装置の断面図である。この図に示されるように、本実施形態に係る炭化珪素半導体装置では、図1に示される構造に対して、層間絶縁膜11上に化合膜23が形成された構造になっている。そして、合金層15および化合膜23の上にゲート配線16、ソース配線17、およびゲート電極18が形成されている。
上記各実施形態ではJ−FETを備えた炭化珪素半導体装置について説明したが、1つのコンタクトホール内に、p型とn型とのオーミック電極が配置されているMOSFETにも適用可能である。このことについて、図10を参照して説明する。
本実施形態では、第3実施形態と異なる部分についてのみ説明する。図11は、本実施形態に係る炭化珪素半導体装置の断面図である。図11に示されるMOSFETについては、層間絶縁膜42からゲート電極層41が露出するようにゲートコンタクトホール48が設けられている。そして、n+型ソース領域34の表面、p型コンタクト領域35の表面、ゲート電極層41の表面、および層間絶縁膜42の上に50nmの厚さのNi膜と10nmの厚さのAlによってできた100nm程度の合金層46が形成されている。
上記第1、第2実施形態では、J−FETが形成された炭化珪素半導体装置において、バリッドゲートとして機能するゲート電極18が形成されたものが示されているが、該ゲート電極18が形成されていない構造を採用しても良い。
2 n−型ドリフト層
3 p+型層
4 n−型層
5 n+型層
6 半導体基板
7 第1の溝
8 n−型エピ層
9 p+型層
11 層間絶縁膜
12 第1コンタクトホール
13 第2コンタクトホール
15 合金層
16 ゲート配線
17 ソース配線
19 ドレイン電極
Claims (12)
- 第1導電型の炭化珪素からなる基板(1)に、該基板(1)よりも低濃度な炭化珪素からなる第1導電型の第1半導体層(2)、炭化珪素からなる第2導電型の第2半導体層(3)、炭化珪素からなる第1導電型の第3半導体層(4、5)が順に形成されてなる半導体基板(6)と、
前記半導体基板(6)のセル部に形成され、前記第3、第2半導体層(3〜5)を貫通して前記第1半導体層(2)まで達する溝(7)と、
前記溝(7)の内壁面に形成された第1導電型のチャネル層(8)と、
前記チャネル層(8)の上に形成された炭化珪素からなる第2導電型半導体領域(9)と、
前記半導体基板(6)の上に形成されたSiO2よりなる層間絶縁膜(11)と、
前記第2導電型半導体領域(9)が露出するように前記層間絶縁膜(11)が開口された第1コンタクトホール(12)と、
前記第3半導体層(4、5)が露出するように前記層間絶縁膜(11)が開口された第2コンタクトホール(13)と、
前記半導体基板(6)のうち前記第1コンタクトホール(12)から露出した前記第2導電型半導体領域(9)、および前記第2コンタクトホール(13)から露出した前記第3半導体層(4、5)に、前記炭化珪素とAlとNiとが反応してそれぞれ形成された合金層(15)と、
前記第2導電型半導体領域(9)の上に形成された前記合金層(15)の上に形成され、前記第2導電型半導体領域(9)をゲート層として、該ゲート層と電気的に接続されたゲート配線(16)と、
前記第3半導体層(4、5)の上に形成された前記合金層(15)の上に形成され、前記第3半導体層(4、5)をソース層として、該ソース層と電気的に接続されたソース配線(17)と、
前記基板(1)の裏面に形成されたドレイン電極(19)とを備え、
前記合金層(15)におけるAlとNiとの元素組成比は1:4.6〜1:10.6であり、前記合金層(15)の厚さは20nm以上100nm以下であることを特徴とする炭化珪素半導体装置。 - 第1導電型の炭化珪素からなる基板(30)の表面側に、該基板(30)よりも低濃度な炭化珪素からなる第1導電型の半導体層(31)と、炭化珪素からなる第2導電型のベース領域(32)とが順に形成されてなる半導体基板(33)と、
前記ベース領域(32)の所定領域に形成された第1導電型のソース領域(34)と、
前記ベース領域(32)の所定領域に形成された第2導電型のコンタクト領域(35)と、
前記ベース領域(32)と前記ソース領域(34)とを共に貫通し、前記半導体層(31)に達する溝(36)と、
前記溝(36)の内壁面に形成されたゲート絶縁膜(40)と、
前記溝(36)内における前記ゲート絶縁膜(40)の内側に形成されたゲート電極層(41)と、
前記ゲート電極層(41)上に形成され、前記ソース領域(34)および前記コンタクト領域(35)に連通するコンタクトホール(43)を備えたSiO2よりなる層間絶縁膜(42)と、
前記半導体基板(33)のうち前記コンタクトホール(43)から露出する前記ソース領域(34)および前記コンタクト領域(35)に、前記炭化珪素とAlとNiとが反応して形成された合金層(44)と、
前記合金層(44)の上に形成されたソース電極層(45)と、
前記基板(30)の裏面に形成された裏面電極層(47)とを備え、
前記合金層(44)におけるAlとNiとの元素組成比は1:4.6〜1:10.6であり、前記合金層(44)の厚さは20nm以上100nm以下であることを特徴とする炭化珪素半導体装置。 - 前記合金層におけるAlとNiとの元素組成比は1:7.6であることを特徴とする請求項1または2に記載の炭化珪素半導体装置。
- 第1導電型の炭化珪素からなる基板(1)に、該基板(1)よりも低濃度な炭化珪素からなる第1導電型の第1半導体層(2)、炭化珪素からなる第2導電型の第2半導体層(3)、炭化珪素からなる第1導電型の第3半導体層(4、5)が順に形成されてなる半導体基板(6)を用意する工程と、
前記半導体基板(6)のセル部に、前記第3、第2半導体層(3〜5)を貫通して前記第1半導体層(2)まで達する溝(7)を形成し、前記溝(7)の内壁面に第1導電型のチャネル層(8)を形成し、前記チャネル層(8)の上に炭化珪素からなる第2導電型半導体領域(9)を形成する工程と、
前記半導体基板(6)の上にSiO2よりなる層間絶縁膜(11)を形成する工程と、
前記第2導電型半導体領域(9)が露出するように前記層間絶縁膜(11)を開口させた第1コンタクトホール(12)、および前記第3半導体層(4、5)が露出するように前記層間絶縁膜(11)を開口させた第2コンタクトホール(13)を形成する工程と、
前記層間絶縁膜(11)の上、および前記第1、第2コンタクトホール(12、13)から露出した前記第2導電型半導体領域(9)および前記第3半導体層(4、5)の上に、10nm以上20nm以下のNi膜(20)と2nm以上4nm以下のAl膜(21)とを前記Ni膜(20)から順に積層する工程と、
無酸素雰囲気において1000℃以下の熱処理により、前記炭化珪素とAlとNiとを反応させて前記第1、第2コンタクトホール(12、13)内に合金層(15)を形成する工程と、
前記層間絶縁膜(11)の上に形成されたNiおよびAlによる化合物層(22)を酸洗浄で除去する工程と、
前記第2導電型半導体領域(9)の上に形成された前記合金層(15)の上に、前記第2導電型半導体領域(9)をゲート層として該ゲート層と電気的に接続されたゲート配線(16)を形成すると共に、前記第3半導体層(4、5)の上に形成された前記合金層(15)の上に、前記第3半導体層(4、5)をソース層として該ソース層と電気的に接続されたソース配線(17)とを形成する工程と、
前記基板(1)の裏面にドレイン電極(19)を形成する工程とを含んでいることを特徴とする炭化珪素半導体装置の製造方法。 - 第1導電型の炭化珪素からなる基板(30)の表面側に、該基板(30)よりも低濃度な炭化珪素からなる第1導電型の半導体層(31)と、炭化珪素からなる第2導電型のベース領域(32)とが順に形成されてなる半導体基板(33)を用意する工程と、
前記ベース領域(32)の所定領域に第1導電型のソース領域(34)と第2導電型のコンタクト領域(35)とを形成する工程と、
前記ベース領域(32)と前記ソース領域(34)とを共に貫通し、前記半導体層(31)に達する溝(36)を形成し、前記溝(36)の内壁面にゲート絶縁膜(40)を形成し、前記溝(36)内における前記ゲート絶縁膜(40)の内側にゲート電極層(41)を形成する工程と、
前記ゲート電極層(41)上にSiO2よりなる層間絶縁膜(42)を形成する工程と、
前記層間絶縁膜(42)において、前記ソース領域(34)および前記コンタクト領域(35)に連通するコンタクトホール(43)を形成する工程と、
前記層間絶縁膜(42)の上、および前記コンタクトホール(43)から露出した前記ソース領域(34)および前記コンタクト領域(35)の上に、10nm以上20nm以下のNi膜(20)と2nm以上4nm以下のAl膜(21)とを前記Ni膜(20)から順に積層する工程と、
無酸素雰囲気において1000℃以下の熱処理により、前記炭化珪素とAlとNiとを反応させて前記コンタクトホール(43)内に合金層(44)を形成する工程と、
前記層間絶縁膜(42)の上に形成されたNiおよびAlによる化合物層(22)を酸洗浄で除去する工程と、
前記合金層(44)の上にソース電極層(45)を形成する工程と、
前記基板(30)の裏面に裏面電極層(47)を形成する工程とを含んでいることを特徴とする炭化珪素半導体装置の製造方法。 - 第1導電型の炭化珪素からなる基板(1)に、該基板(1)よりも低濃度な炭化珪素からなる第1導電型の第1半導体層(2)、炭化珪素からなる第2導電型の第2半導体層(3)、炭化珪素からなる第1導電型の第3半導体層(4、5)が順に形成されてなる半導体基板(6)を用意する工程と、
前記半導体基板(6)のセル部に、前記第3、第2半導体層(3〜5)を貫通して前記第1半導体層(2)まで達する溝(7)を形成し、前記溝(7)の内壁面に第1導電型のチャネル層(8)を形成し、前記チャネル層(8)の上に炭化珪素からなる第2導電型半導体領域(9)を形成する工程と、
前記半導体基板(6)の上にSiO2よりなる層間絶縁膜(11)を形成する工程と、
前記第2導電型半導体領域(9)が露出するように前記層間絶縁膜(11)を開口させた第1コンタクトホール(12)、および前記第3半導体層(4、5)が露出するように前記層間絶縁膜(11)を開口させた第2コンタクトホール(13)を形成する工程と、
前記層間絶縁膜(11)の上、および前記第1、第2コンタクトホール(12、13)から露出した前記第2導電型半導体領域(9)および前記第3半導体層(4、5)の上に、20nm以上50nm以下のNi膜(20)と、Al膜(21)と前記Ni膜(20)との膜厚比が1:3〜1:7であるAl膜(21)とを積層する工程と、
無酸素雰囲気において1000℃以下の熱処理により、前記炭化珪素とAlとNiとを反応させて前記第1、第2コンタクトホール(12、13)内に合金層(15)を形成する工程と、
前記第2導電型半導体領域(9)の上に形成された前記合金層(15)の上に、前記第2導電型半導体領域(9)をゲート層として該ゲート層と電気的に接続されたゲート配線(16)を形成すると共に、前記第3半導体層(4、5)の上に形成された前記合金層(15)の上に、前記第3半導体層(4、5)をソース層として該ソース層と電気的に接続されたソース配線(17)とを形成する工程と、
前記基板(1)の裏面にドレイン電極(19)を形成する工程とを含んでいることを特徴とする炭化珪素半導体装置の製造方法。 - 前記ゲート配線(16)および前記ソース配線(17)を形成する工程では、前記ゲート配線(16)および前記ソース配線(17)を形成した後、前記ゲート配線(16)および前記ソース配線(17)をマスクとして、前記層間絶縁膜(11)上に形成されたNi、Al、およびSiO2による化合膜(23)をドライエッチングによって除去する工程が含まれていることを特徴とする請求項6に記載の炭化珪素半導体装置の製造方法。
- 前記ゲート配線(16)および前記ソース配線(17)を形成する工程では、
前記合金層(15)および前記層間絶縁膜(11)上に形成されたNi、Al、およびSiO2による化合膜(23)の上に金属膜を形成する工程と、
前記金属膜の上にレジストを形成してパターニングする工程と、
前記パターニングされたレジストをマスクとして、前記金属膜および前記化合膜(23)を連続してドライエッチングして除去することにより、前記ゲート配線(16)および前記ソース配線(17)を形成する工程と含んでいることを特徴とする請求項6に記載の炭化珪素半導体装置の製造方法。 - 第1導電型の炭化珪素からなる基板(30)の表面側に、該基板(30)よりも低濃度な炭化珪素からなる第1導電型の半導体層(31)と、炭化珪素からなる第2導電型のベース領域(32)とが順に形成されてなる半導体基板(33)を用意する工程と、
前記ベース領域(32)の所定領域に第1導電型のソース領域(34)と第2導電型のコンタクト領域(35)とを形成する工程と、
前記ベース領域(32)と前記ソース領域(34)とを共に貫通し、前記半導体層(31)に達する溝(36)を形成し、前記溝(36)の内壁面にゲート絶縁膜(40)を形成し、前記溝(36)内における前記ゲート絶縁膜(40)の内側にゲート電極層(41)を形成する工程と、
前記ゲート電極層(41)上にSiO2よりなる層間絶縁膜(42)を形成する工程と、
前記層間絶縁膜(42)において、前記ソース領域(34)および前記コンタクト領域(35)に連通するコンタクトホール(43)を形成する工程と、
前記層間絶縁膜(42)の上、および前記コンタクトホール(43)から露出した前記ソース領域(34)および前記コンタクト領域(35)の上に、20nm以上50nm以下のNi膜(20)と、Al膜(21)と前記Ni膜(20)との膜厚比が1:3〜1:7であるAl膜(21)とを積層する工程と、
無酸素雰囲気において1000℃以下の熱処理により、前記炭化珪素とAlとNiとを反応させて前記コンタクトホール(43)内に合金層(46)を形成する工程と、
前記合金層(46)の上にソース電極層(45)を形成する工程と、
前記基板(30)の裏面に裏面電極層(47)を形成する工程とを含んでいることを特徴とする炭化珪素半導体装置の製造方法。 - 第1導電型の炭化珪素からなる基板(30)の表面側に、該基板(30)よりも低濃度な炭化珪素からなる第1導電型の半導体層(31)と、炭化珪素からなる第2導電型のベース領域(32)とが順に形成されてなる半導体基板(33)を用意する工程と、
前記ベース領域(32)の所定領域に第1導電型のソース領域(34)と第2導電型のコンタクト領域(35)とを形成する工程と、
前記ベース領域(32)と前記ソース領域(34)とを共に貫通し、前記半導体層(31)に達する溝(36)を形成し、前記溝(36)の内壁面にゲート絶縁膜(40)を形成し、前記溝(36)内における前記ゲート絶縁膜(40)の内側にゲート電極層(41)を形成する工程と、
前記ゲート電極層(41)上にSiO2よりなる層間絶縁膜(42)を形成する工程と、
前記層間絶縁膜(42)において、前記ソース領域(34)および前記コンタクト領域(35)に連通するコンタクトホール(43)と、前記ゲート電極層(41)に連通するゲートコンタクトホール(48)とを形成する工程と、
前記層間絶縁膜(42)の上、前記コンタクトホール(43)から露出した前記ソース領域(34)および前記コンタクト領域(35)の上、および前記ゲートコンタクトホール(48)から露出した前記ゲート電極層(41)の上に、20nm以上50nm以下のNi膜(20)と、Al膜(21)と前記Ni膜(20)との膜厚比が1:3〜1:7であるAl膜(21)とを積層する工程と、
無酸素雰囲気において1000℃以下の熱処理により、前記炭化珪素とAlとNiとを反応させて前記コンタクトホール(43)内および前記ゲートコンタクトホール(48)内に合金層(46)を形成する工程と、
前記ゲート電極層(45)の上に形成された前記合金層(46)の上にゲート配線(49)を形成すると共に、前記ソース領域(34)および前記コンタクト領域(35)の上に形成された前記合金層(46)の上にソース電極層(45)を形成する工程と、
前記基板(30)の裏面に裏面電極層(47)を形成する工程とを含んでいることを特徴とする炭化珪素半導体装置の製造方法。 - 前記ゲート配線(49)および前記ソース電極層(45)を形成する工程では、前記ゲート配線(49)および前記ソース電極層(45)を形成した後、前記ゲート配線(49)および前記ソース電極層(45)をマスクとして、前記層間絶縁膜(42)上に形成されたNi、Al、およびSiO2による化合膜をドライエッチングによって除去する工程が含まれていることを特徴とする請求項10に記載の炭化珪素半導体装置の製造方法。
- 前記Ni膜(20)と前記Al膜(21)とを積層する工程では、前記Al膜(21)と前記Ni膜(20)との膜厚比を1:5とすることを特徴とする請求項4ないし11のいずれか1つに記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008194675A JP5499449B2 (ja) | 2008-07-29 | 2008-07-29 | 炭化珪素半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008194675A JP5499449B2 (ja) | 2008-07-29 | 2008-07-29 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010034279A true JP2010034279A (ja) | 2010-02-12 |
JP5499449B2 JP5499449B2 (ja) | 2014-05-21 |
Family
ID=41738419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008194675A Expired - Fee Related JP5499449B2 (ja) | 2008-07-29 | 2008-07-29 | 炭化珪素半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5499449B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120080728A1 (en) * | 2010-09-30 | 2012-04-05 | Denso Corporation | Semiconductor device with junction field-effect transistor and manufacturing method of the same |
DE102011082289B4 (de) | 2010-09-14 | 2023-04-06 | Denso Corporation | Verfahren zur Herstellung einer SiC-Halbleitervorrichtung |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012846A (ja) * | 1998-06-22 | 2000-01-14 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2002261280A (ja) * | 2002-01-11 | 2002-09-13 | Denso Corp | 炭化珪素半導体装置 |
JP2003086534A (ja) * | 2001-09-10 | 2003-03-20 | Nissan Motor Co Ltd | 炭化珪素半導体のオーミック電極構造及び、炭化珪素半導体のオーミック電極製造方法 |
JP2003318409A (ja) * | 2002-04-23 | 2003-11-07 | Denso Corp | 半導体装置及びその製造方法 |
JP2005150352A (ja) * | 2003-11-14 | 2005-06-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2005150353A (ja) * | 2003-11-14 | 2005-06-09 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2005166724A (ja) * | 2003-11-28 | 2005-06-23 | Denso Corp | 炭化珪素半導体装置 |
-
2008
- 2008-07-29 JP JP2008194675A patent/JP5499449B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012846A (ja) * | 1998-06-22 | 2000-01-14 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2003086534A (ja) * | 2001-09-10 | 2003-03-20 | Nissan Motor Co Ltd | 炭化珪素半導体のオーミック電極構造及び、炭化珪素半導体のオーミック電極製造方法 |
JP2002261280A (ja) * | 2002-01-11 | 2002-09-13 | Denso Corp | 炭化珪素半導体装置 |
JP2003318409A (ja) * | 2002-04-23 | 2003-11-07 | Denso Corp | 半導体装置及びその製造方法 |
JP2005150352A (ja) * | 2003-11-14 | 2005-06-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2005150353A (ja) * | 2003-11-14 | 2005-06-09 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2005166724A (ja) * | 2003-11-28 | 2005-06-23 | Denso Corp | 炭化珪素半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011082289B4 (de) | 2010-09-14 | 2023-04-06 | Denso Corporation | Verfahren zur Herstellung einer SiC-Halbleitervorrichtung |
US20120080728A1 (en) * | 2010-09-30 | 2012-04-05 | Denso Corporation | Semiconductor device with junction field-effect transistor and manufacturing method of the same |
JP2012079795A (ja) * | 2010-09-30 | 2012-04-19 | Denso Corp | 接合型電界効果トランジスタを備えた半導体装置およびその製造方法 |
US8519452B2 (en) | 2010-09-30 | 2013-08-27 | Denso Corporation | Semiconductor device with junction field-effect transistor and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP5499449B2 (ja) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR101051850B1 (ko) | 탄화규소 반도체장치 및 그 제조방법 | |
US8188484B2 (en) | Semiconductor device | |
WO2010110246A1 (ja) | 半導体装置 | |
JP2006024880A (ja) | 半導体装置及びその製造方法 | |
JP2004260140A (ja) | Iii族窒化物半導体を有する半導体素子 | |
JP6739918B2 (ja) | 窒化物半導体装置およびその製造方法 | |
JP6286823B2 (ja) | 半導体装置の製造方法 | |
JP2009200300A (ja) | 半導体装置およびその製造方法 | |
JP2012243985A (ja) | 半導体装置及びその製造方法 | |
JP2023080193A (ja) | トレンチ型半導体装置の製造方法 | |
JP5547022B2 (ja) | 半導体装置 | |
JP3759145B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2009212529A (ja) | Iii族窒化物半導体を有する半導体素子 | |
JP6068918B2 (ja) | 半導体装置およびその製造方法 | |
JP5499449B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
EP3499549B1 (en) | Semiconductor device | |
JP2007115861A (ja) | へテロ接合トランジスタ | |
US20150091021A1 (en) | Method of Manufacturing Semiconductor Device and the Semiconductor Device | |
JP5991629B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005327912A (ja) | 半導体装置 | |
CN115206803A (zh) | 用于制造开关器件的方法 | |
JP2022159941A (ja) | 半導体装置 | |
JP6286824B2 (ja) | 半導体装置およびその製造方法 | |
JP2023091426A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5499449 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |