JP2010025785A - リングレーザジャイロの光路長制御回路及びリングレーザジャイロ - Google Patents

リングレーザジャイロの光路長制御回路及びリングレーザジャイロ Download PDF

Info

Publication number
JP2010025785A
JP2010025785A JP2008188137A JP2008188137A JP2010025785A JP 2010025785 A JP2010025785 A JP 2010025785A JP 2008188137 A JP2008188137 A JP 2008188137A JP 2008188137 A JP2008188137 A JP 2008188137A JP 2010025785 A JP2010025785 A JP 2010025785A
Authority
JP
Japan
Prior art keywords
output
reference voltage
multiplier
carrier
integrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008188137A
Other languages
English (en)
Other versions
JP4996559B2 (ja
Inventor
Riichi Suzuki
利一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Priority to JP2008188137A priority Critical patent/JP4996559B2/ja
Publication of JP2010025785A publication Critical patent/JP2010025785A/ja
Application granted granted Critical
Publication of JP4996559B2 publication Critical patent/JP4996559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Gyroscopes (AREA)

Abstract

【課題】レーザ発振の高次モードの山の部分で制御することがないようにする。
【解決手段】キャリア生成回路21と、フォトダイオード22によって検出されるレーザ光量の検出出力とキャリアとを掛算する掛算器24と、掛算器24の出力を積分する積分器25と、制御出力を出力する制御手段30と、キャリアと制御出力とを掛算する掛算器41と、掛算器41の出力と積分器25の出力とを加算する加算器26とを備える。制御手段30は第1の基準電圧生成回路31と、レーザ光量の検出出力から第1の基準電圧を減算する減算器33と、減算器33の出力を積分する反転型の積分器34と、第2の基準電圧生成回路32と、積分器34の出力と第2の基準電圧とを加算して制御出力とする加算器35とよりなる。加算器26の出力で光路長を制御するミラートランスデューサ15を駆動する。
【選択図】図1

Description

この発明はリングレーザジャイロに関し、特にガラスブロック内の光路長を制御する光路長制御回路に関する。
リングレーザジャイロはガラスブロック内に形成されたリング状光路に互いに逆向き(時計回り、反時計回り)に伝播する一対のレーザ光を発振させるもの(レーザ発振管)で、角速度が入力すると2つのレーザ光間に発振周波数差が生じ、これら2つのレーザ光を重ね合わせることによって形成される干渉縞から入力角速度を検知するものとなっている。
このような構成のリングレーザジャイロでは、温度変化によってガラスブロックが膨張・収縮すると、光路長が変化し、リングレーザジャイロ出力に回転誤差(スケールファクタ誤差)を生じるため、レーザ光量を最大光量に保つことによって光路長を一定にする光路長制御が行われている。図4は光路長制御回路の従来構成例をガラスブロックと共に示したものである。
ガラスブロック11は図4では模式的に示しているが、内部に三角形をなす光路が形成されており、その三角形の各頂点にミラー12〜14が配されている。図中、15は光路長を制御すべく、ミラー14を変位させるミラートランスデューサを示し、16は2方向(時計回り、反時計回り)に伝播しているレーザ光を示す。
ミラートランスデューサ15はキャリア生成回路21で生成されるキャリア(搬送波)によって駆動され、これによりミラー(可動ミラー)14が振動して光路長が変動し、レーザ光16の光量が変化する。レーザ光量はフォトダイオード22によって検出され、増幅器23でフォトダイオード22の出力電流が電圧に変換されて増幅される。増幅されたレーザ光量の検出出力は掛算器24に入力されてキャリアと掛算され、即ちキャリアを用いて同期検波される。掛算器24の出力は積分器25で積分され、この積分器25の出力が加算器26によりミラートランスデューサ15を駆動するキャリアに加算されるものとなっており、このような回路構成によりミラートランスデューサ15はレーザ光量を最大とする位置に制御される。
図5及び6はこのような光路長制御の原理を示したものであり、図5はミラートランスデューサ15の変位量とレーザ光量の関係及びキャリア印加によるレーザ光量の変化を図中に示したa〜dの4点について示したものである。また、図6はa〜dの各点に位置している場合の同期検波後の出力(掛算器24の出力)及び平滑化後の出力(積分器25の出力)を示したものである。光路長が変動してa点あるいはc点のようにレーザ光量が低下する位置になると、フォトダイオード22はレーザ光量の低下を検出して、積分器25の出力電圧はミラートランスデューサ15をb点位置にする電圧となる。
b点に位置し、レーザ光量が最大の時は、フォトダイオード22によって検出されるレーザ光量の光量変化はキャリアの2倍の周波数となり、同期検波すると0となることを利用して光路長制御を行うものとなっている。なお、図5においては、b点及びd点におけるレーザ光量の振幅変化を誇張して示している。
ところで、ガラスブロック11に形成されているレーザ発振管は高次のレーザ発振モードを持っている。そのため、レーザ発振の光量が最小になるところで、図7に示したように高次モードのレーザ発振が発生する場合がある。高次モードが発生するとしても、通常、この高次モードが発生している位置で光路長制御が行われることはないが、例えば電源投入時やミラー位置をリセット(ミラー位置を初期状態に戻すこと)した場合、あるいはミラートランスデューサ15を変位させるようなノイズによって、この高次モードの山の部分で制御されるといった状況が生じうる。高次モードの山の部分で制御されると、リングレーザジャイロは正常に動作せず、大きな問題となる。
一方、本来、レーザ光はその光量が最大、かつ一定の状態が望ましく、その点で光路長制御のためにミラートランスデューサを駆動してミラーを振動させるキャリアはないことが望ましい。このため、キャリアの振幅をできるだけ小さくするのが好ましいが、小さくすると信号とノイズの比が小さくなり、キャリアの振幅を小さくするほど、ノイズの影響で高次モードの山の部分で制御されるといったことが生じ易くなる。
このような問題に対処すべく、特許文献1には電源投入時及びリセット時にキャリアの振幅を大きくし、その後、徐々にキャリアの振幅を小さくして、ある大きさで一定とすることが記載されている。
特許第2626897号公報
特許文献1に記載されているような方法によれば、電源投入時及びリセット時にはキャリアの振幅が高次モードの領域を超えてミラーを大きく振動させることになり、高次モードの山の部分で制御されることを回避することができる。
しかしながら、この特許文献1に記載されている方法では、時間が経過すると、キャリア振幅は小さくなる。従って、キャリア振幅が小さくなった状態で、ノイズにより基本モードの山から高次モードの山に移行すると、この場合にはキャリア振幅は小さいままであるため、基本モードの山に復帰することはできず、高次モードの山で制御されることになる。
この発明の目的はこのような問題に鑑み、高次モードの山で制御することがないようにし、常に適切に光路長制御を行うことができるようにした光路長制御回路を提供することにある。
請求項1の発明によれば、ガラスブロック内の光路を一対のレーザ光が互いに逆向きに伝播するリングレーザジャイロの光路長制御回路は、キャリアを生成するキャリア生成回路と、フォトダイオードによって検出されるレーザ光量の検出出力とキャリアとを掛算する第1の掛算器と、その第1の掛算器の出力を積分する第1の積分器と、制御出力を出力する制御手段と、キャリアと制御出力とを掛算する第2の掛算器と、その第2の掛算器の出力と第1の積分器の出力とを加算する第1の加算器とを備える。制御手段は、第1の基準電圧を生成する第1の基準電圧生成回路と、レーザ光量の検出出力から第1の基準電圧を減算する減算器と、その減算器の出力を積分する反転型の第2の積分器と、第2の基準電圧を生成する第2の基準電圧生成回路と、第2の積分器の出力と第2の基準電圧とを加算して前記制御出力とする第2の加算器とよりなり、第1の加算器の出力で光路長を制御するミラートランスデューサを駆動する構成とされる。
請求項2の発明によれば、ガラスブロック内の光路を一対のレーザ光が互いに逆向きに伝播するリングレーザジャイロの光路長制御回路は、キャリアの2倍周波数の信号を出力する発振器と、その発振器の出力を分周してキャリアを生成する分周器と、フォトダイオードによって検出されるレーザ光量の検出出力とキャリアとを掛算する第1の掛算器と、その第1の掛算器の出力を積分する第1の積分器と、制御出力を出力する制御手段と、キャリアと制御出力とを掛算する第2の掛算器と、その第2の掛算器の出力と第1の積分器の出力とを加算する第1の加算器とを備える。制御手段は、レーザ光量の検出出力と発振器の出力とを掛算する第3の掛算器と、第1の基準電圧を生成する第1の基準電圧生成回路と、第3の掛算器の出力から第1の基準電圧を減算する減算器と、その減算器の出力を積分する反転型の第2の積分器と、第2の基準電圧を生成する第2の基準電圧生成回路と、第2の積分器の出力と第2の基準電圧とを加算して前記制御出力とする第2の加算器とよりなり、第1の加算器の出力で光路長を制御するミラートランスデューサを駆動する構成とされる。
請求項3の発明ではリングレーザジャイロは請求項1又は2記載の光路長制御回路を具備するものとされる。
この発明によれば、キャリアの振幅は常に制御され、レーザ光量が小さい時にはキャリアの振幅を大きくし、レーザ光量が大きい時にはキャリアの振幅を小さくすることができるものとなっており、よって高次モードの山の部分で制御されるといった不具合を解消することができ、常に適切に光路長を制御することができる。
この発明の実施形態を図面を参照して実施例により説明する。
図1はこの発明による光路長制御回路の第1の実施例の構成を示したものであり、図4と対応する部分には同一符号を付してある。
この例では光路長制御回路は図4に示した従来の構成に、制御手段30と掛算器41とが付加されたものとなっており、制御手段30は第1の基準電圧を生成する基準電圧生成回路31と第2の基準電圧を生成する基準電圧生成回路32と減算器33と積分器34と加算器35とによって構成されている。
レーザ光量はフォトダイオード22によって検出され、増幅器23で電流が電圧に変換されて増幅される。増幅器23によって増幅されたレーザ光量の検出出力(検出電圧)は直流電圧にキャリア信号成分が重畳した信号だが、キャリア信号成分の振幅は直流電圧に比べて非常に小さい。また、制御手段30はキャリア信号成分を制御に使用しない。従って、制御手段30へ入力される増幅器23の出力は直流電圧として説明する。
増幅器23の出力(増幅されたレーザ光量の検出出力)は制御手段30の減算器33に入力される。減算器33には基準電圧生成回路31から第1の基準電圧が入力され、減算器33は増幅器23の出力から第1の基準電圧を減算し、減算して得られた差を積分器34に入力する。積分器34は入力された差を積分する。加算器35には積分器34の出力と、基準電圧生成回路32で生成された第2の基準電圧とが入力され、加算器35はこれらを加算する。加算器35の出力は制御出力とされ、制御手段30はこの制御出力を掛算器41に出力する。
掛算器41は入力された制御出力と、キャリア生成回路21で生成されたキャリア(以下、キャリア(1)と言う)とを掛算し、このキャリア(1)に制御出力が掛け合わされた掛算器41の出力(以下、キャリア(2)と言う)は加算器26に入力される。
上記において、基準電圧生成回路31が生成する第1の基準電圧は、レーザ光量が最大値の時(図5におけるb点)の増幅器23の出力より小さい電圧とし、例えばレーザ光量が最大値の時の増幅器23の出力の半分の電圧とする。例えば、仮りにレーザ光量が最大値の時の増幅器23の出力を+1Vとすると、第1の基準電圧はその半分の+0.5Vとされる。
積分器34の入力電圧は増幅器23の出力が第1の基準電圧より大きい時、言い換えればフォトダイオード22によって検出されたレーザ光量が基準値より大きい時は正となり、小さい時は負となる。積分器34は反転型の積分器であって、積分器34の出力は極性が反転され、入力が正の時は出力は負となる。積分器34として例えば飽和電圧±5Vの積分器を使用した場合、入力が正の時の負の出力は最小−5Vとなる。
基準電圧生成回路32が生成する第2の基準電圧は積分器34の出力より大きい電圧(例えば、+10V)とし、加算器35において積分器34の出力に加算される。
第2の基準電圧を+10Vとすると、増幅器23の出力(レーザ光量の検出出力)が第1の基準電圧より大きい時は、積分器34の出力と第2の基準電圧との加算値は例えば+5Vとなり、掛算器41は5V振幅でキャリア(2)を出力する。これに対し、増幅器23の出力が第1の基準電圧より小さい時は、積分器34の出力は正(例えば、最大+5V)となり、積分器34の出力と第2の基準電圧との加算値は第2の基準電圧より大きい値(例えば、+15V)となり、掛算器41は15V振幅でキャリア(2)を出力する。
一方、増幅器23の出力は掛算器24に入力されてキャリア(1)と掛算され、同期検波される。これにより、レーザ光量が最大値の時(図5におけるb点)は積分器25の出力は0で、この時は掛算器41の出力は振幅最小のキャリア(2)となり、加算器26において積分器25の出力と加算されてミラートランスデューサ15を駆動する。
つまり、この例では積分器25の出力と足し合わされてミラートランスデューサ15を駆動制御するキャリア(2)の振幅は常に制御されるものとなっており、所定のレーザ光量より大きいレーザ光量が得られている時は、積分器25の出力は最小振幅のキャリア(2)と加算され、レーザ光量が最大(基本モードの山)になるようにミラートランスデューサ15を駆動制御する。
レーザ光量が所定のレーザ光量より小さい時は、高次モードの山付近にいる可能性があるため、キャリア(2)の振幅を大きくして、高次モードの山にとどまらないように、ミラートランスデューサ15を大きく変位させる。
従って、レーザ光量の低下あるいはノイズ電圧の増大により、信号とノイズの比が小さくなったとしても、ノイズの影響によって高次モードの山で制御されるといったことはない。
次に、図2に示したこの発明による光路長制御回路の第2の実施例について説明する。
この例では第1の実施例と制御手段の構成が異なり、また図1のキャリア生成回路21に替えて、キャリア(1)の2倍周波数の信号を出力する発振器61と、その発振器61の出力を1/2に分周してキャリア(1)を生成する分周器62とを具備するものとなっており、分周器62からキャリア(1)が出力される。制御手段50はこの例では第1の基準電圧を生成する基準電圧生成回路51と第2の基準電圧を生成する基準電圧生成回路52と掛算器53と減算器54と積分器55と加算器56とによって構成されている。なお、発振器61の出力を以下においては2fキャリアと呼ぶ。
増幅器23の出力は制御手段50の掛算器53に入力される。掛算器53には発振器61から2fキャリアが入力され、掛算器53は増幅器23の出力と2fキャリアとを掛算する。図3はレーザ光量が図5のa〜dの各点である場合の掛算器53の出力波形及びそれを平均化した値を示したものであり、図3に示したようにレーザ光量の山の部分(b点)では掛算器53の出力の平均値は正電圧となる。基準電圧生成回路51が生成する第1の基準電圧は、レーザ光量がb点(最大値)である場合の掛算器53の出力の平均値より少し小さい値とする。
掛算器53の出力及び第1の基準電圧は減算器54に入力され、減算器54は掛算器53の出力から第1の基準電圧を減算する。減算器54の出力は積分器55に入力されて積分される。積分器55は反転型の積分器であって、減算器54の出力の平均値が正の場合、出力は負となる。
基準電圧生成回路52が生成する第2の基準電圧は第1の実施例と同様、積分器55の最大出力電圧(飽和電圧)より大きい電圧とされ、加算器56において積分器55の出力に加算される。加算器56の出力は制御出力とされ、制御手段50はこの制御出力を掛算器41に出力する。
掛算器41は入力された制御出力と、分周器62で生成されたキャリア(1)とを掛算する。掛算器41の出力はキャリア(1)の振幅が制御されたキャリア(2)となり、加算器26に入力される。加算器26は第1の実施例と同様、積分器25の出力とキャリア(2)とを加算し、この加算器26の出力によってミラートランスデューサ15を駆動する。
この例では増幅器23の出力と2fキャリアの掛算後の値(平均値)が最大となるのはレーザ光量が最大の時であり、このレーザ光量が最大の時はキャリア(2)の振幅が最小となるように制御される。
一方、レーザ光量の最大値(基本モードの山)を外れてレーザ光量が小さくなってくると、掛算器53の出力の平均値よりも第1の基準電圧の値が大きくなり、負の入力が積分器55に入力されるため、積分器55で極性が反転されて出力は正となり、これによりキャリア(2)の振幅が大きくなる。従って、ミラートランスデューサ15を大きく変位させることができ、高次モードの山の部分で制御されるといった状況を回避することができる。
以上、この発明の第1及び第2の実施例について説明したが、図1に示した第1の実施例はレーザ光量の絶対値を見ているため、構成は簡単であるものの、レーザ光量は温度による変化や経年変化が生じるため、この変化が問題となり、例えば第1の基準電圧やキャリアの大きさを設定する際に、設計自由度が減少するといった問題がある。
これに対し、第2の実施例は第1の実施例と比べて構成は複雑になるものの、レーザ光量の絶対値を見るのではなく、キャリア信号成分の大きさによって光量変化を見ているから、直流電圧の変動として現れるレーザ光量の温度による変化や経年変化の影響を受けない。その点で第1の基準電圧やキャリアの大きさの設計自由度は増大し、所望の性能を実現することが容易となる。
この発明による光路長制御回路の第1の実施例の構成を示すブロック図。 この発明による光路長制御回路の第2の実施例の構成を示すブロック図。 図2における制御手段の掛算器の出力波形及びその平均化した値を示す図。 光路長制御回路の従来構成例を示すブロック図。 光路長制御の原理を説明するための図。 図4における同期検波後の出力及び平滑化後の出力を示す図。 レーザ光量に高次モードの山が発生している状態を示す図。

Claims (3)

  1. ガラスブロック内の光路を一対のレーザ光が互いに逆向きに伝播するリングレーザジャイロの光路長制御回路であって、
    キャリアを生成するキャリア生成回路と、
    フォトダイオードによって検出されるレーザ光量の検出出力と前記キャリアとを掛算する第1の掛算器と、
    その第1の掛算器の出力を積分する第1の積分器と、
    制御出力を出力する制御手段と、
    前記キャリアと前記制御出力とを掛算する第2の掛算器と、
    その第2の掛算器の出力と前記第1の積分器の出力とを加算する第1の加算器とを備え、
    前記制御手段は、
    第1の基準電圧を生成する第1の基準電圧生成回路と、
    前記レーザ光量の検出出力から前記第1の基準電圧を減算する減算器と、
    その減算器の出力を積分する反転型の第2の積分器と、
    第2の基準電圧を生成する第2の基準電圧生成回路と、
    前記第2の積分器の出力と前記第2の基準電圧とを加算して前記制御出力とする第2の加算器とよりなり、
    前記第1の加算器の出力で光路長を制御するミラートランスデューサを駆動する構成とされていることを特徴とするリングレーザジャイロの光路長制御回路。
  2. ガラスブロック内の光路を一対のレーザ光が互いに逆向きに伝播するリングレーザジャイロの光路長制御回路であって、
    キャリアの2倍周波数の信号を出力する発振器と、
    その発振器の出力を分周してキャリアを生成する分周器と、
    フォトダイオードによって検出されるレーザ光量の検出出力と前記キャリアとを掛算する第1の掛算器と、
    その第1の掛算器の出力を積分する第1の積分器と、
    制御出力を出力する制御手段と、
    前記キャリアと前記制御出力とを掛算する第2の掛算器と、
    その第2の掛算器の出力と前記第1の積分器の出力とを加算する第1の加算器とを備え、
    前記制御手段は、
    前記レーザ光量の検出出力と前記発振器の出力とを掛算する第3の掛算器と、
    第1の基準電圧を生成する第1の基準電圧生成回路と、
    前記第3の掛算器の出力から前記第1の基準電圧を減算する減算器と、
    その減算器の出力を積分する反転型の第2の積分器と、
    第2の基準電圧を生成する第2の基準電圧生成回路と、
    前記第2の積分器の出力と前記第2の基準電圧とを加算して前記制御出力とする第2の加算器とよりなり、
    前記第1の加算器の出力で光路長を制御するミラートランスデューサを駆動する構成とされていることを特徴とするリングレーザジャイロの光路長制御回路。
  3. 請求項1又は2記載の光路長制御回路を具備することを特徴とするリングレーザジャイロ。
JP2008188137A 2008-07-22 2008-07-22 リングレーザジャイロの光路長制御回路及びリングレーザジャイロ Active JP4996559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008188137A JP4996559B2 (ja) 2008-07-22 2008-07-22 リングレーザジャイロの光路長制御回路及びリングレーザジャイロ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008188137A JP4996559B2 (ja) 2008-07-22 2008-07-22 リングレーザジャイロの光路長制御回路及びリングレーザジャイロ

Publications (2)

Publication Number Publication Date
JP2010025785A true JP2010025785A (ja) 2010-02-04
JP4996559B2 JP4996559B2 (ja) 2012-08-08

Family

ID=41731755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008188137A Active JP4996559B2 (ja) 2008-07-22 2008-07-22 リングレーザジャイロの光路長制御回路及びリングレーザジャイロ

Country Status (1)

Country Link
JP (1) JP4996559B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666571A (ja) * 1992-07-09 1994-03-08 Natl Space Dev Agency Japan<Nasda> リングレーザジャイロ光路長の制御回路
JP2000509820A (ja) * 1997-02-20 2000-08-02 ハネウエル・インコーポレーテッド リングレーザージャイロにおける経路長リセットを改善する方法
JP2008064567A (ja) * 2006-09-06 2008-03-21 Japan Aviation Electronics Industry Ltd リングレーザジャイロの光路長制御回路、角速度信号生成回路及びリングレーザジャイロ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666571A (ja) * 1992-07-09 1994-03-08 Natl Space Dev Agency Japan<Nasda> リングレーザジャイロ光路長の制御回路
JP2000509820A (ja) * 1997-02-20 2000-08-02 ハネウエル・インコーポレーテッド リングレーザージャイロにおける経路長リセットを改善する方法
JP2008064567A (ja) * 2006-09-06 2008-03-21 Japan Aviation Electronics Industry Ltd リングレーザジャイロの光路長制御回路、角速度信号生成回路及びリングレーザジャイロ装置

Also Published As

Publication number Publication date
JP4996559B2 (ja) 2012-08-08

Similar Documents

Publication Publication Date Title
US10215980B2 (en) Oscillation device, scanning-type scanner device, information terminal, phase-shift amount adjustment device, and phase-shift amount adjustment method
JP5487546B2 (ja) 角速度センサ
JP5717376B2 (ja) 物理量センサ
JP2010230673A (ja) 光ファイバ・ジャイロスコープにおける変調歪みによる回転検知エラーを抑制するための最適変調振幅の判定方法
JP2009229152A (ja) 角速度センサ
JP4996559B2 (ja) リングレーザジャイロの光路長制御回路及びリングレーザジャイロ
JP4786767B1 (ja) 繰り返し周波数制御装置
JP4763657B2 (ja) リングレーザジャイロ用信号処理回路及びリングレーザジャイロ装置
JP6561702B2 (ja) 物理量検出システム、電子機器及び移動体
JP2011182215A (ja) 原子発振器
JP5183374B2 (ja) 角速度検出装置
JP2011058860A (ja) 角速度検出装置
JP2007114136A (ja) リングレーザジャイロ
JP2007245246A (ja) 静電容量型memsアクチュエータ
JP2008064567A (ja) リングレーザジャイロの光路長制御回路、角速度信号生成回路及びリングレーザジャイロ装置
JP4996411B2 (ja) 閉ループ型光干渉角速度計
JP2013024802A (ja) リングレーザジャイロ用ディザ制御回路及びリングレーザジャイロ装置
JP2532326B2 (ja) 光干渉角速度計
JP2006166650A (ja) サイリスタ変換器の制御装置
JP2013195886A (ja) 光学走査装置
JP4847509B2 (ja) リングレーザジャイロ
JP2023115546A (ja) リングレーザージャイロスコープ
JP2004012421A (ja) 音圧変換装置
JP6380571B2 (ja) 発振装置、走査型スキャナ装置、情報端末、移相量調整装置、及び移相量調整方法
JP2007093551A (ja) リングレーザジャイロ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120501

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4996559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250