JP2013024802A - リングレーザジャイロ用ディザ制御回路及びリングレーザジャイロ装置 - Google Patents

Abstract

【課題】ディザピックオフ抵抗器の抵抗値の調整作業を不要とし、その分、コストダウンを図る。
【解決手段】ディザ制御回路はステートマシン６２を具備する。ステートマシン６２は、ディザ角速度信号の出力を選択するセレクト信号をマルチプレクサ６１に出力し、コントローラ目標値Ｘｂを減算器５３に出力した時のＡ／Ｄ変換されたディザピックオフ信号の振幅Ｘａを取得する状態と、Ａ／Ｄ変換されたディザピックオフ信号の出力を選択するセレクト信号をマルチプレクサ６１に出力し、振幅Ｘａをコントローラ目標値として減算器５３に出力する状態とを有する。
【選択図】図１

Description

この発明はリングレーザジャイロ装置におけるディザ制御回路に関する。

リングレーザジャイロはロックイン現象による不感帯の発生を回避するために、ある一定の角速度振幅でリングレーザジャイロを構成するガラスブロックを角振動させるディザリングを行う必要がある（例えば、特許文献１参照）。

図３はこのようなディザリングを行うためのディザ制御回路の従来構成例を、リングレーザジャイロ１０及びジャイロ信号処理回路２０と共に示したものである。

リングレーザジャイロ１０を構成するガラスブロック１１の中央には、駆動用及び検出用の圧電素子を備えて構成されたディザ機構１２が取り付けられている。圧電素子の圧電効果により生じるディザピックオフ信号はＡ／Ｄ変換器４１に入力されてＡ／Ｄ変換される。

ジャイロ信号処理回路２０には、リングレーザジャイロ１０のデュアルフォトディテクタ１３から読み出されるリードアウト信号（Ａ相出力：Ａφ及びＢ相出力：Ｂφ）とＡ／Ｄ変換されたディザピックオフ信号が入力され、ジャイロ信号処理回路２０はこれら信号を処理してリングレーザジャイロ１０に入力された角速度に対応する入力角速度信号を生成し、ジャイロ出力として出力する。

一方、ディザ制御回路はＡ／Ｄ変換されたディザピックオフ信号にコントローラ指令値を乗算し、これをＤ／Ａ変換してディザ駆動信号を生成するものとなっており、この例では振幅検出回路５１とメモリ５２と減算器５３とＰＩコントローラ５４と乗算器５５とＤ／Ａ変換器５６とを備えて構成されている。Ａ／Ｄ変換されたディザピックオフ信号は振幅検出回路５１及び乗算器５５にそれぞれ入力される。

振幅検出回路５１は入力されたディザピックオフ信号の振幅を検出して出力する。振幅検出回路５１の出力及びメモリ５２に格納されているコントローラ目標値は減算器５３に入力され、減算器５３はコントローラ目標値から振幅検出回路５１の出力を減算して誤差を求め、求めた誤差をＰＩコントローラ５４に出力する。ＰＩコントローラ５４は入力された誤差を元にコントローラ指令値を演算して求め、乗算器５５に出力する。乗算器５５はＡ／Ｄ変換されたディザピックオフ信号にコントローラ指令値を乗算する。乗算器５５の出力はＤ／Ａ変換器５６に入力され、Ｄ／Ａ変換器５６は乗算器５５の出力をＤ／Ａ変換してディザ駆動信号を生成する。ディザ駆動信号は駆動回路７０に入力され、駆動回路７０によってディザ機構１２が駆動される。

ディザ制御回路はこのようにディザピックオフ信号を用いて駆動信号を生成する帰還制御を行うものとなっており、これによりディザピックオフ信号の電圧振幅がある一定のコントローラ目標値になるように制御される。

特表平８−５０８５６６号公報

上述したように、ディザ制御回路はディザピックオフ信号の電圧振幅がある一定のコントローラ目標値（ディザリングの角速度振幅目標値）になるように制御するものであるが、実際にはある一定の角速度振幅でディザリングを行った場合、ディザピックオフ信号の電圧振幅はリングレーザジャイロの個体差によって、それぞれ異なる値になる。

そこで、従来はディザピックオフ抵抗器４２の抵抗値をリングレーザジャイロの個体ごとに変更することにより、ディザピックオフ信号の電圧振幅とコントローラ目標値とが一致するように製造工程の中で調整を行っていた。

この調整作業はディザ周波数とコントローラ目標値から角度振幅目標値を算出し、オートコリメータを用いてディザ角度振幅を測りつつ、測定したディザ角度振幅が角度振幅目標値となるように、ディザピックオフ抵抗器４２の抵抗値を調整するものであり、具体的にはノミナル値の抵抗器をまず取り付けておき、これに調整抵抗を取り付けるといった作業を行っていた。

従来においては、このような調整作業を個々のリングレーザジャイロに対して行っており、よって工数がかかり、リングレーザジャイロのコストアップに繋がっていた。また、調整のためにオートコリメータやディザ周波数を計測する周波数カウンタといった計測手段を用意しなければならず、その点で面倒なものとなっていた。

この発明の目的はこのような状況に鑑み、周波数カウンタやオートコリメータを必要とする面倒で工数のかかる調整作業を不要とし、個々のリングレーザジャイロにおいてディザピックオフ信号の電圧振幅とコントローラ目標値とを一致させる調整を自立的に行うことができるようにしたディザ制御回路を提供することにあり、さらにそのディザ制御回路を備えたリングレーザジャイロ装置を提供することにある。

請求項１の発明によれば、リングレーザジャイロのリードアウト信号を処理して角速度信号を生成し、Ａ／Ｄ変換されたディザピックオフ信号を用いた帰還制御により角速度信号からディザ角速度信号を差し引いて入力角速度信号を生成するジャイロ信号処理回路を備えたリングレーザジャイロのディザ制御回路は、Ａ／Ｄ変換されたディザピックオフ信号とディザ角速度信号とが入力されるマルチプレクサと、マルチプレクサの出力の振幅を検出して出力する振幅検出回路と、コントローラ目標値から振幅検出回路の出力を減算して誤差を求める減算器と、前記誤差を元にコントローラ指令値を演算して出力するコントローラと、Ａ／Ｄ変換されたディザピックオフ信号にコントローラ指令値を乗算する乗算器と、乗算器の出力をＤ／Ａ変換してディザ駆動信号を生成するＤ／Ａ変換器と、ステートマシンとを備える。

ステートマシンは、ディザ角速度信号の出力を選択するセレクト信号をマルチプレクサに出力し、コントローラ目標値Ｘｂを減算器に出力した時のＡ／Ｄ変換されたディザピックオフ信号の振幅Ｘａを取得する状態と、Ａ／Ｄ変換されたディザピックオフ信号の出力を選択するセレクト信号をマルチプレクサに出力し、振幅Ｘａをコントローラ目標値として減算器に出力する状態とを有する。

請求項２の発明によれば、リングレーザジャイロのリードアウト信号を処理して角速度信号を生成し、Ａ／Ｄ変換されたディザピックオフ信号を用いた帰還制御により角速度信号からディザ角速度信号を差し引いて入力角速度信号を生成するジャイロ信号処理回路を備えたリングレーザジャイロのディザ制御回路は、Ａ／Ｄ変換されたディザピックオフ信号とディザ角速度信号とが入力されるマルチプレクサと、マルチプレクサの出力の振幅を検出して出力する振幅検出回路と、コントローラ目標値から振幅検出回路の出力を減算して誤差を求める減算器と、前記誤差を元にコントローラ指令値を演算して出力するコントローラと、Ａ／Ｄ変換されたディザピックオフ信号にコントローラ指令値を乗算する乗算器と、乗算器の出力をＤ／Ａ変換してディザ駆動信号を生成するＤ／Ａ変換器と、ステートマシンとを備える。

ステートマシンは、Ａ／Ｄ変換されたディザピックオフ信号の出力を選択するセレクト信号をマルチプレクサに出力し、コントローラ目標値Ｘ０を減算器に出力する状態１と、ディザ角速度信号の出力を選択するセレクト信号をマルチプレクサに出力し、コントローラ目標値Ｘｂを減算器に出力し、Ａ／Ｄ変換されたディザピックオフ信号の振幅Ｘａを取得する状態２と、Ａ／Ｄ変換されたディザピックオフ信号の出力を選択するセレクト信号をマルチプレクサに出力し、振幅Ｘａをコントローラ目標値として減算器に出力する状態３とを有し、振幅設定モードが入力された場合、状態１から状態２、状態３に順次遷移し、通常モードが入力された場合、状態３に直接遷移する。

請求項３の発明では請求項２の発明において、コントローラはＰＩコントローラとされ、ステートマシンは状態１及び状態３においてＰＩコントローラに比例ゲインＫｐａ，積分ゲインＫｉａを出力し、状態２においてＰＩコントローラに比例ゲインＫｐｂ，積分ゲインＫｉｂを出力する。

請求項４の発明では請求項３の発明において、メモリインタフェースを介してステートマシンと接続されたメモリを備え、メモリに比例ゲインＫｐａ，Ｋｐｂ、積分ゲインＫｉａ，Ｋｉｂ及びコントローラ目標値Ｘ０，Ｘｂが格納されており、ステートマシンは状態２で取得した振幅Ｘａをメモリに格納する。

請求項５の発明では請求項２乃至４のいずれかの発明において、ＯＮ信号の入力によりパルスノイズを出力するディザランダム発生器と、ＰＩコントローラから出力されて乗算器に入力されるコントローラ指令値に前記パルスノイズを加算する加算器とを備え、ステートマシンは状態３においてＯＮ信号をディザランダム発生器に出力する。

請求項６の発明によれば、リングレーザジャイロ装置は請求項１乃至５記載のいずれかのリングレーザジャイロ用ディザ制御回路を具備する。

この発明によれば、ディザ制御回路はステートマシンを備え、自立的にコントローラ目標値を定めてディザリングを行うものとなっており、つまり従来のようなディザピックオフ抵抗器の抵抗値を調整するといったリングレーザジャイロの個体ごとの面倒で工数のかかる作業は不要であって、調整が自動で行われるものとなっている。よって、調整作業が不要な分、リングレーザジャイロのコストダウンを図ることができる。

加えて、例えば経年変化によりディザリングに狂いが生じた場合でも、特別な装置等を要することなく、自立的に再調整することができる。

この発明によるディザ制御回路を備えたリングレーザジャイロ装置の一実施例の構成を説明するための図。 図１におけるステートマシンの状態遷移を示す図。 ディザ制御回路の従来構成例を説明するための図。

この発明の実施形態を図面を参照して実施例により説明する。

図１はこの発明によるディザ制御回路を備えたリングレーザジャイロ装置の一実施例の機能構成を示したものである。ジャイロ信号処理回路２０はこの例ではその構成を詳細に示しているが、図３に示したジャイロ信号処理回路２０と同じ処理機能を有するものである。

まず、ジャイロ信号処理回路２０の構成・処理を簡単に説明する。

リングレーザジャイロ１０のデュアルフォトディテクタ１３から読み出されるリードアウト信号（Ａ相出力：Ａφ及びＢ相出力：Ｂφ）は波形整形回路２１に入力され、矩形波とされる。矩形波は４倍化回路２２に入力され、４倍化回路２２によってＣＷパルスとＣＣＷパルスが生成される。ＣＷパルス及びＣＣＷパルスはＵ／Ｄカウンタ２３に入力され、角速度信号が生成される。

リングレーザジャイロ１０に入力した角速度に対応する入力角速度信号は光学系帰還制御により角速度信号からディザ角速度信号を差し引くことによって生成される。光学系帰還制御はこの例では移相器３１、乗算器３２、微分器３３、減算器３４、同期検波回路３５、積分器３６、増幅器３７によって構成されており、Ａ／Ｄ変換されたディザピックオフ信号は移相器３１に入力されて位相角が調整されるものとなっている。

光学系帰還制御によって生成されたディザ角速度信号は減算器３４に入力され、減算器３４はＵ／Ｄカウンタ２３から入力される角速度信号からディザ角速度信号を減算して入力角速度信号を生成する。

入力角速度信号は同期検波回路３５に入力され、同期検波回路３５はディザ同期クロック信号を参照して入力角速度信号を同期検波する。同期検波回路３５の出力は積分器３６で積分された後、増幅器３７で増幅され、乗算器３２に帰還される。乗算器３２は移相器３１の出力と増幅器３７の出力を乗算して微分器３３に出力し、乗算器３２の出力が微分されてディザ角速度信号が生成される。なお、移相器３１の出力は微分器３８を介して同期クロック発生部３９に入力され、同期クロック発生部３９はディザ同期クロック信号を生成して同期検波回路３５に出力する。

ディザ制御回路はこの例では図３に示した振幅検出回路５１、減算器５３、ＰＩコントローラ５４、乗算器５５、Ｄ／Ａ変換器５６に加え、マルチプレクサ６１、ステートマシン６２、メモリインタフェース６３、メモリ６４、ディザランダム発生器６５、加算器６６、移相器６７及び振幅検出回路６８を備えて構成されている。

ステートマシン６２は図１に示したように、減算器５３に対してはコントローラ目標値を与え、ＰＩコントローラ５４に対しては積分ゲイン、比例ゲインを与える。また、マルチプレクサ６１に対してはセレクト信号を与え、ディザランダム発生器６５に対してはＯＮ／ＯＦＦ信号を与える。ステートマシン６２にはメモリインタフェース６３を介してメモリ６４が接続されている。ステートマシン６２は例えばＦＰＧＡによって構成され、メモリ６４は例えばＥＥＰＲＯＭとされる。

Ａ／Ｄ変換器４１によりＡ／Ｄ変換されたディザピックオフ信号はマルチプレクサ６１と移相器６７と振幅検出回路６８に入力される。マルチプレクサ６１にはさらにジャイロ信号処理回路２０において生成されるディザ角速度信号が入力される。図１ではディザピックオフ信号の入力をＡ、ディザ角速度信号の入力をＢとしている。

振幅検出回路５１はセレクト信号により選択されてマルチプレクサ６１から出力される信号の振幅を検出し、減算器５３に出力する。減算器５３はコントローラ目標値から振幅検出回路５１の出力を減算して誤差を求め、求めた誤差をＰＩコントローラ５４に出力する。ＰＩコントローラ５４は入力された誤差を元にコントローラ指令値を演算する。コントローラ指令値はこの例では加算器６６に出力される。

ディザランダム発生器６５はステートマシン６２からのＯＮ信号によりパルスノイズを出力するもので、パルスノイズは加算器６６に入力されてコントローラ指令値に加算される。加算器６６の出力は乗算器５５に入力される。乗算器５５には移相器６７により位相角が調整されたディザピックオフ信号が入力され、乗算器５５はディザピックオフ信号に加算器６６の出力を乗算する。乗算器５５の出力はＤ／Ａ変換器５６に入力され、Ｄ／Ａ変換器５６は乗算器の出力をＤ／Ａ変換してディザ駆動信号を生成し、駆動回路７０に出力する。

上記のように、Ａ／Ｄ変換されたディザピックオフ信号を移相器６７を用いて位相角の調整を行うことにより、共振点での自励振動によるディザリングを行えるものとなっている。なお、移相器６７を使用せずに、共振点近傍で自励振動させてもよい。また、ディザランダム発生器６５を備え、コントローラ指令値にパルスノイズを加算することで、ディザリングの性能をより向上させることができるものとなっている。

次に、ステートマシン６２について説明する。ステートマシン６２はこの例では図２に示したように、ＬＯＡＤ、モード検出、状態１、状態２、状態２−ＳＡＶＥ、状態３の６つの状態間を遷移するものとなっている。状態１はリングレーザジャイロ１０を発光させる状態、状態２は角速度振幅目標値でディザ振動させる状態、状態２−ＳＡＶＥは状態２のディザ振動でディザピックオフ信号の振幅をメモリ６４に格納する状態、状態３は状態２−ＳＡＶＥで格納した値を使用し、ディザ振動させて角速度入力を計測する実使用状態である。まず、各状態について説明する。

＜ＬＯＡＤ＞
メモリインタフェース６３を介してメモリ（ＥＥＰＲＯＭ）６４からパラメータ（データ）をロードしてレジスタ６２ａに格納する。レジスタ６２ａに格納されるパラメータは比例ゲイン：Ｋｐａ，Ｋｐｂ、積分ゲイン：Ｋｉａ，Ｋｉｂ、コントローラ目標値：Ｘ０，Ｘｂであり、メモリ６４にコントローラ目標値：Ｘａが格納されている場合はＸａもレジスタ６２ａに格納する。

ＬＯＡＤは電源ＯＮ、ＲＥＳＥＴ信号解除により実行される。

＜モード検出＞
モード検出を行う。モードは回路上のスイッチ、上位システムからの指令、運用時間が一定以上に達したことを示すフラグなどによりステートマシン６２に入力される。モード検出により振幅設定モード（調整モード）か通常モードかが検出される。

＜状態１＞
比例ゲイン：Ｋｐａ、積分ゲイン：Ｋｉａ、コントローラ目標値：Ｘ０、セレクタＡ選択信号、ディザランダムＯＦＦ信号を出力する。

＜状態２＞
比例ゲイン：Ｋｐｂ、積分ゲイン：Ｋｉｂ、コントローラ目標値：Ｘｂ、セレクタＢ選択信号、ディザランダムＯＦＦ信号を出力する。

＜状態２−ＳＡＶＥ＞
振幅検出回路６８より出力されるディザピックオフ信号の振幅Ｘａを取得してレジスタ６２ａに格納し、さらに振幅Ｘａをコントローラ目標値としてメモリ（ＥＥＰＲＯＭ）６４に格納する。この間も、比例ゲイン：Ｋｐｂ、積分ゲイン：Ｋｉｂ、コントローラ目標値：Ｘｂ、セレクタＢ選択信号、ディザランダムＯＦＦ信号を出力する。

＜状態３＞
比例ゲイン：Ｋｐａ、積分ゲイン：Ｋｉａ、コントローラ目標値：Ｘａ、セレクタＡ選択信号、ディザランダムＯＮ信号を出力する。

モード検出で振幅設定モードが検出された場合、ステートマシン６２は状態１→状態２→状態２−ＳＡＶＥ→状態３へと順次遷移する。

状態１は振幅設定モードの最初の状態で、リングレーザジャイロ１０の個体によらない共通のコントローラ目標値：Ｘ０を用いてディザリングを開始し、レーザ発光させる。比例ゲイン：Ｋｐａ、積分ゲイン：ＫｉａはセレクタＡ選択信号によりディザピックオフ信号を入力として使用した時に対応するゲインとなっている。

光学系帰還制御が静定するまで一定時間待った後、状態２へ遷移する。状態２ではディザ角速度信号と共通のコントローラ目標値：Ｘｂ（ディザリングの角速度振幅目標値）を用いてディザリングを行う。比例ゲイン：Ｋｐｂ、積分ゲイン：Ｋｉｂはディザ角速度信号を入力として使用した時に対応するゲインとなっており、状態１からのこれらパラメータの変更により光学系帰還制御が変化するため、静定するまで一定時間待つ。静定後、状態２−ＳＡＶＥへ遷移し、振幅Ｘａのメモリ６４への格納が完了したら、状態３へ遷移する。状態３はリングレーザジャイロの通常の使用状態であり、ここではディザランダム発生器６５を動作させる。

状態２では、セレクタＢ選択信号により、振幅検出回路５１により検出されたディザ角速度信号の振幅値が、コントローラ目標値Ｘｂとなるように動作するのでディザリングの角速度は角速度振幅目標値に一致する。この時、振幅検出回路６８により検出されたディザピックオフ信号の振幅をＸａとする。この振幅Ｘａは個体により異なる値であり、ガラスブロック１１が角速度振幅目標値でディザリングされているときの、ディザピックオフ信号の振幅値である。

状態３では、セレクタＡ選択信号によりディザピックオフ信号を入力として、コントローラ目標値をＸａとすることで、ディザリングの角速度は角速度振幅目標値となる。ここで、ディザピックオフ信号を入力とするのは、従来と同様にディザピックオフ信号を用いて駆動信号を生成する帰還制御によるディザリングを行うためである。

一方、モード検出で通常モードが検出された場合は、状態３へ直接遷移する。これにより、自動調整に時間を費やすことなく、速やかにリングレーザジャイロを始動することができる。

以上説明したように、この例では従来のようにディザピックオフ抵抗器４２の抵抗値を調整するのではなく、コントローラ目標値を自動調整して、ディザピックオフ信号の電圧振幅とコントローラ目標値とを一致させるものとなっている。自動調整プロセスはステートマシン６２によって実行され、振幅調整モードを検出すると開始される。ステートマシン６２は上述したように順次状態遷移することにより自立的にコントローラ目標値を定める。

コントローラ目標値の自動調整はジャイロ信号処理回路２０内で生成されるディザ角速度信号を用いて行われるため、外部の計測手段は不要であり、またディザ角速度信号は光学系帰還制御が静定している限りにおいては角速度信号から入力角速度信号を引いた値に等しくなるため、入力角速度の影響を受けることなく、調整を行うことができる。

１０ リングレーザジャイロ １１ ガラスブロック
１２ ディザ機構 １３ デュアルフォトディテクタ
２０ ジャイロ信号処理回路 ２１ 波形整形回路
２２ ４倍化回路 ２３ Ｕ／Ｄカウンタ
３１ 移相器 ３２ 乗算器
３３ 微分器 ３４ 減算器
３５ 同期検波回路 ３６ 積分器
３７ 増幅器 ３８ 微分器
３９ 同期クロック発生部 ４１ Ａ／Ｄ変換器
４２ ディザピックオフ抵抗器 ５１ 振幅検出回路
５２ メモリ ５３ 減算器
５４ ＰＩコントローラ ５５ 乗算器
５６ Ｄ／Ａ変換器 ６１ マルチプレクサ
６２ ステートマシン ６２ａ レジスタ
６３ メモリインタフェース ６４ メモリ
６５ ディザランダム発生器 ６６ 加算器
６７ 移相器 ６８ 振幅検出回路
７０ 駆動回路

Claims (6)

1. リングレーザジャイロのリードアウト信号を処理して角速度信号を生成し、Ａ／Ｄ変換されたディザピックオフ信号を用いた帰還制御により前記角速度信号からディザ角速度信号を差し引いて入力角速度信号を生成するジャイロ信号処理回路を備えたリングレーザジャイロのディザ制御回路であって、
   前記Ａ／Ｄ変換されたディザピックオフ信号と前記ディザ角速度信号とが入力されるマルチプレクサと、
   前記マルチプレクサの出力の振幅を検出して出力する振幅検出回路と、
   コントローラ目標値から前記振幅検出回路の出力を減算して誤差を求める減算器と、
   前記誤差を元にコントローラ指令値を演算して出力するコントローラと、
   前記Ａ／Ｄ変換されたディザピックオフ信号に前記コントローラ指令値を乗算する乗算器と、
   前記乗算器の出力をＤ／Ａ変換してディザ駆動信号を生成するＤ／Ａ変換器と、
   ステートマシンとを備え、
   前記ステートマシンは、
   前記ディザ角速度信号の出力を選択するセレクト信号を前記マルチプレクサに出力し、コントローラ目標値Ｘｂを前記減算器に出力した時の前記Ａ／Ｄ変換されたディザピックオフ信号の振幅Ｘａを取得する状態と、
   前記Ａ／Ｄ変換されたディザピックオフ信号の出力を選択するセレクト信号を前記マルチプレクサに出力し、前記振幅Ｘａをコントローラ目標値として前記減算器に出力する状態とを有することを特徴とするリングレーザジャイロ用ディザ制御回路。
2. リングレーザジャイロのリードアウト信号を処理して角速度信号を生成し、Ａ／Ｄ変換されたディザピックオフ信号を用いた帰還制御により前記角速度信号からディザ角速度信号を差し引いて入力角速度信号を生成するジャイロ信号処理回路を備えたリングレーザジャイロのディザ制御回路であって、
   前記Ａ／Ｄ変換されたディザピックオフ信号と前記ディザ角速度信号とが入力されるマルチプレクサと、
   前記マルチプレクサの出力の振幅を検出して出力する振幅検出回路と、
   コントローラ目標値から前記振幅検出回路の出力を減算して誤差を求める減算器と、
   前記誤差を元にコントローラ指令値を演算して出力するコントローラと、
   前記Ａ／Ｄ変換されたディザピックオフ信号に前記コントローラ指令値を乗算する乗算器と、
   前記乗算器の出力をＤ／Ａ変換してディザ駆動信号を生成するＤ／Ａ変換器と、
   ステートマシンとを備え、
   前記ステートマシンは、
   前記Ａ／Ｄ変換されたディザピックオフ信号の出力を選択するセレクト信号を前記マルチプレクサに出力し、コントローラ目標値Ｘ０を前記減算器に出力する状態１と、
   前記ディザ角速度信号の出力を選択するセレクト信号を前記マルチプレクサに出力し、コントローラ目標値Ｘｂを前記減算器に出力し、前記Ａ／Ｄ変換されたディザピックオフ信号の振幅Ｘａを取得する状態２と、
   前記Ａ／Ｄ変換されたディザピックオフ信号の出力を選択するセレクト信号を前記マルチプレクサに出力し、前記振幅Ｘａをコントローラ目標値として前記減算器に出力する状態３とを有し、
   振幅設定モードが入力された場合、状態１から状態２、状態３に順次遷移し、通常モードが入力された場合、状態３に直接遷移することを特徴とするリングレーザジャイロ用ディザ制御回路。
3. 請求項２記載のリングレーザジャイロ用ディザ制御回路において、
   前記コントローラはＰＩコントローラとされ、
   前記ステートマシンは、前記状態１及び状態３において前記ＰＩコントローラに比例ゲインＫｐａ，積分ゲインＫｉａを出力し、前記状態２において前記ＰＩコントローラに比例ゲインＫｐｂ，積分ゲインＫｉｂを出力することを特徴とするリングレーザジャイロ用ディザ制御回路。
4. 請求項３記載のリングレーザジャイロ用ディザ制御回路において、
   メモリインタフェースを介して前記ステートマシンと接続されたメモリを備え、
   前記メモリに前記比例ゲインＫｐａ，Ｋｐｂ、前記積分ゲインＫｉａ，Ｋｉｂ及びコントローラ目標値Ｘ０，Ｘｂが格納されており、
   前記ステートマシンは前記状態２で取得した振幅Ｘａを前記メモリに格納することを特徴とするリングレーザジャイロ用ディザ制御回路。
5. 請求項２乃至４記載のいずれかのリングレーザジャイロ用ディザ制御回路において、
   ＯＮ信号の入力によりパルスノイズを出力するディザランダム発生器と、前記コントローラから出力されて前記乗算器に入力される前記コントローラ指令値に前記パルスノイズを加算する加算器とを備え、
   前記ステートマシンは前記状態３において前記ＯＮ信号を前記ディザランダム発生器に出力することを特徴とするリングレーザジャイロ用ディザ制御回路。
6. 請求項１乃至５記載のいずれかのリングレーザジャイロ用ディザ制御回路を具備することを特徴とするリングレーザジャイロ装置。

Images