JP2010016379A - Mram及びその改良 - Google Patents
Mram及びその改良 Download PDFInfo
- Publication number
- JP2010016379A JP2010016379A JP2009155857A JP2009155857A JP2010016379A JP 2010016379 A JP2010016379 A JP 2010016379A JP 2009155857 A JP2009155857 A JP 2009155857A JP 2009155857 A JP2009155857 A JP 2009155857A JP 2010016379 A JP2010016379 A JP 2010016379A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cell
- oxygen barrier
- substrate
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【課題】本発明は、磁気抵抗ランダムアクセスメモリ(MRAM)及びその改良に関し、特にMRAM装置における低抵抗セルを容量セルに変換する方法に関する。
【解決手段】MRAM装置における低抵抗セルを容量セルに変換する方法が開示される。低抵抗セルは基板上に複数の層を備える。基板から離れた少なくとも1層は、酸素注入の影響を受けやすい。この方法は、基板から離れた少なくとも1層の表面の少なくとも一部を露出させるために、セルのキャップ層を除去する段階と、セルの周囲に酸素バリアを適用する段階とを含む。前記少なくとも1層は酸化される。酸素バリアは除去される。
【選択図】図3
【解決手段】MRAM装置における低抵抗セルを容量セルに変換する方法が開示される。低抵抗セルは基板上に複数の層を備える。基板から離れた少なくとも1層は、酸素注入の影響を受けやすい。この方法は、基板から離れた少なくとも1層の表面の少なくとも一部を露出させるために、セルのキャップ層を除去する段階と、セルの周囲に酸素バリアを適用する段階とを含む。前記少なくとも1層は酸化される。酸素バリアは除去される。
【選択図】図3
Description
本発明は、磁気抵抗ランダムアクセスメモリ(MRAM)及びその改良に関し、特にMRAM装置における低抵抗セルを容量セルに変換する方法に関するが、それに限定されるものではない。
MRAMにおける多くの応用は、並列配置に関連するものである。単一の低抵抗通路では、低抵抗通路を通るドレイン電流がより大きくなる。低抵抗通路は、薄膜工程の間に表面の凹凸または異物混入に起因して形成され得る。短絡されたセルは電流の急上昇を引き起こすため、これは、MRAM装置の効率的動作にとって望ましい結果ではない。これによって、電流が電流源の容量を超過する結果となり得る。並列クロスバー接続は容易に作製することができるが、このような低抵抗通路の影響を受けやすい。ウエハープローブレベルであらゆるこのような低抵抗通路を除去することは、このようなリスクを軽減、望ましくは取り除くための助けとなる。ある列の1つのセルが短絡すると、その列全体が使用できなくなる。
本発明は、MRAM装置における低抵抗セルを容量セルに変換する方法を提供することを目的とする。
例示的側面では、MRAM装置における低抵抗セルを容量セルに変換する方法が提供されている。低抵抗セルは、基板上に複数の層を備える。基板から離れた少なくとも1層は、酸素注入の影響を受けやすい。この方法は、基板から離れた少なくとも1層の表面の少なくとも一部を露出させるために、セルのキャップ層を除去する段階と、セルの周囲に酸素バリアを適用する段階とを含む。前記少なくとも1層は酸化される。前記酸素バリアは除去される。第2キャップ層を適用してもよい。前記少なくとも1層を酸化することによって、前記少なくとも1層はセラミック状態に変換され得る。
別の例示的側面では、MRAM装置における低抵抗セルを容量セルに変換する方法が提供されている。低抵抗セルは、基板上に複数の層を備える。基板から離れた少なくとも1層は、酸素注入の影響を受けやすい。この方法は、基板から離れた少なくとも1層の表面の少なくとも一部を露出させるために、セルのキャップ層を除去する段階と、セルの周囲に酸素バリアを適用する段階とを含む。前記少なくとも1層は少なくとも部分的にセラミック状態に変換される。前記酸素バリアは除去される。第2キャップ層を適用してもよい。前記変換は少なくとも1層の酸化によるものであり得る。
さらに別の例示的側面では、MRAM装置における低抵抗セルを容量セルから絶縁する方法が提供され、低抵抗セルは基板上に複数の層を備え、基板から離れた少なくとも1層は、酸素注入の影響を受けやすく、
前記方法は、
セルのキャップ層を除去する段階と、
基板から離れた少なくとも1層の表面の少なくとも一部を露出させるためにセルの周囲に酸素バリアを適用する段階と、
前記少なくとも1層を少なくとも部分的にセラミック状態に変換する段階、及び前記少なくとも1層を少なくとも部分的に酸化する段階、から成る群から選択された少なくとも一方を実施することによって低抵抗セルを絶縁する段階と、を含む。
前記方法は、
セルのキャップ層を除去する段階と、
基板から離れた少なくとも1層の表面の少なくとも一部を露出させるためにセルの周囲に酸素バリアを適用する段階と、
前記少なくとも1層を少なくとも部分的にセラミック状態に変換する段階、及び前記少なくとも1層を少なくとも部分的に酸化する段階、から成る群から選択された少なくとも一方を実施することによって低抵抗セルを絶縁する段階と、を含む。
全ての側面において、変換は部分的、大部分、または実質的に完全であり得る。変換によって、少なくとも1層はキャパシタのように作用するようになり得る。前記少なくとも1層は、2つの最上層及び隣接層を備え得る。キャップ層の除去によって、2つの最上層及び隣接層の内の最上層の上表面が露出され得る。最上層は、基板から最も離れた層であり得る。酸素バリアは上表面の周囲であって上部以外に適用され得、または上表面と部分的に重なり得る。キャップ層の除去は化学エッチング、レーザーの使用、または適切な光学装置の使用によってなされ得る。酸素バリアは、防酸素被覆であり得る。酸化は、高酸化処理であり得る。高酸化処理は、気体酸化または化学液体酸化であり得る。酸化の間に熱的補助が適用され得る。基板と前記少なくとも1層との間の中間層は、半導体または絶縁体であり得る。酸化は中間層を超えて進行しない場合がある。キャップ層の除去に先立って、低抵抗セルが検出及び特定され得る。
発明が完全に理解され、容易に実施されるために、ここで添付の図面を参照して非限定的な例によって例示的実施形態を説明する。
図面において、同様の構成部品は関連する図面を示す識別番号とともに同様の参照数字を有する。
図1は、基板101と、多数の層102、103、104、105、106と、さらに(電気接続層としての)キャップ層107と、を備えた周知の典型的な多層薄膜MRAM装置100を示す。粒子対粒子(grain-to-grain)絶縁体108が備えられている。2つの最上層及び隣接層105及び106は、酸素注入の影響を比較的受けやすい。例えばこれらの層は、Co、Fe及び/またはCoFeの化合物であり得る。層104は、例えばMgO及び/またはAl2O3などの半導体または絶縁体である材料から成り得る。等価“接地”抵抗150は、比較的高抵抗として示されている。このような場合、電流152はゼロアンペアを超える。図2では、等価接地抵抗250が比較的低いような短絡されたセル220が示されている。短絡されたセル220は、混入物質及び/または異常成長に起因するものであり得る。
例示的な工程が図3から5に図示されている。例えばデジタルパルス感知を備えたウエハープローブを使用することによって、短絡されたセルが検出された場合(561)、積層体の抵抗分布に応じて使用される方法論で低抵抗セルまたは短絡されたセル332が特定される(562)。
その後、基板301から最も離れた層である最上層306の上表面を露出させるためにセルのキャップ層207が除去され(563)、最上層306の上表面の周囲に、上表面を完全に覆うことなく酸素バリアまたは防酸素被覆310が適用される(564)。被覆310は最上層306と重なり得るが、最上層306を完全に覆ってはならない。酸素バリアは、完全にとは言わないまでも、実質的に最上層306と重ならないことが好ましい。必要または希望に応じて、キャップ層207が除去される前に酸素バリア310が適用されるようにプロセスアクション(563)及び(564)の順序を逆にしてもよい。キャップ層207の除去は、例えばエッチングによって行われ得る。エッチングは、化学エッチングもしくはレーザーまたはその他の適切な光学装置を使用するものであり得る。
少なくともセル、好ましくはウエハーが酸化処理、好ましくは高酸化処理を施される(565)。酸化処理は、例えば蒸気を使用した気体酸化、または例えば過酸化水素(H2O2)を使用した化学液体酸化のいずれかであり得る。層305及び306の材料は酸素注入の影響を受けやすいため、酸化によって、少なくとも部分的であるが、好ましくは大部分、さらに好ましくは実質的に完全にセラミック状態へと変換される。
変換の程度は、2つの層305、306において相違し得る。例えば、層305は層306を通過する酸素によってのみ変換されるため、層306は層305より高程度に変換され得る。層305及び306の両層が少なくとも部分的に変換されることが好ましい。しかしながら、少なくとも1層306は少なくとも部分的に変換されるべきである。酸化の程度を高め、かつ/または酸化速度を加速するために、酸化中に熱的補助が適用され得る。例えば、酸化に蒸気を使用する場合、蒸気は100℃を超え得るが、過熱蒸気の温度範囲ではないだろう。蒸気は、層305、306の酸化を実現するのに十分な推進力を有する圧力を有するべきである。層304の材料が半導体または絶縁体であることにより酸化は層304を超えて進行しないため、層302及び303は酸化されない。
酸化後、典型的なフォトレジスト除去方法を使用して酸素バリア310は除去される(566)。第2キャップ層411が追加され得る(567)。工程が終了する(568)。
層405、406の酸化により層405、406における材料がセラミック状態へと変換されるため、層405、406はそれぞれキャパシタ450のように作用するであろう。2つの層405、406はキャップ層407と基板401との間にあるため、接地への直接的な低抵抗通路を避ける。層405、406の酸化/変換は効果的に短絡されたセル420を隔離する。隔離とは、実質的な絶縁を意味する。
説明した例示的実施形態により、短絡されたセルを避けるためのクロスバー接続及び並列接続設計が可能となり得る。列レベルのスイッチングが、動作周波数を低下させることも可能にする。さらに、ウエハーの収率が上昇し、部品の価格が低下し得る。さらに、マルチセル薄膜電池においてクロスバーMRAMが接続されることが可能になる。
前述の説明は典型的実施形態を説明したが、本発明の範囲を逸脱することなく設計、構成及び/または動作の詳細における多くの変形がなされ得ることが当業者に理解されるだろう。
101、201、301、401 基板
102、103、104、105、202、203、204、205、302、303、304、305、402、403、404、405 層
106、206、306、406、 最上層
107、207 キャップ層
108、208、308、408 絶縁体
150、250 等価接地抵抗
152 電流
220、320、420 短絡されたセル
310 酸素バリア/防酸素被覆
411 第2キャップ層
450 キャパシタ
102、103、104、105、202、203、204、205、302、303、304、305、402、403、404、405 層
106、206、306、406、 最上層
107、207 キャップ層
108、208、308、408 絶縁体
150、250 等価接地抵抗
152 電流
220、320、420 短絡されたセル
310 酸素バリア/防酸素被覆
411 第2キャップ層
450 キャパシタ
Claims (20)
- MRAM装置における低抵抗セルを容量セルに変換する方法であって、前記低抵抗セルが基板上に複数の層を備え、前記基板から離れた少なくとも1層が酸素注入の影響を受けやすく、
前記方法が、
前記セルのキャップ層を除去する段階と、
前記基板から離れた前記少なくとも1層の表面の少なくとも一部を露出させるために前記セルの周囲に酸素バリアを適用する段階と、
前記少なくとも1層を酸化する段階と、
前記酸素バリアを除去する段階と、
を含むことを特徴とする方法。 - 前記少なくとも1層を酸化する段階が、前記少なくとも1層をセラミック状態に変換し、前記変換が、部分的、大部分、及び実質的に完全、からなる群から選択され、前記変換により前記少なくとも1層がキャパシタのように作用するようになることを特徴とする、請求項1に記載の方法。
- 前記少なくとも1層が2つの最上層及び隣接層を備え、前記キャップ層を除去する段階により前記2つの最上層及び隣接層の内の最上層の上表面が露出され、前記最上層が前記基板から最も離れた層であることを特徴とする、請求項1に記載の方法。
- 前記酸素バリアが、前記上表面の周囲であって前記上表面の上部以外、及び前記上表面を一部覆う部分、からなる群から選択された部分に適用されることを特徴とする請求項3に記載の方法。
- 前記キャップ層を除去する段階が、エッチング、化学エッチング、レーザーの使用及び適切な光学装置の使用からなる群から選択された少なくとも1つで行われることを特徴とする請求項1に記載の方法。
- 前記酸素バリアが防酸素被覆であり、前記酸化が気体酸化及び液体酸化からなる群から選択された高酸化処理であることを特徴とする、請求項1に記載の方法。
- 前記キャップ層を除去する前に、前記低抵抗セルが検出及び特定されることを特徴とする、請求項1に記載の方法。
- MRAM装置における低抵抗セルを容量セルに変換する方法であって、前記低抵抗セルが基板上に複数の層を備え、前記基板から離れた少なくとも1層が酸素注入の影響を受けやすく、
前記方法が、
前記セルのキャップ層を除去する段階と、
前記基板から離れた前記少なくとも1層の表面の少なくとも一部を露出させるために、前記セルの周りに酸素バリアを適用する段階と、
前記少なくとも1層を少なくとも部分的にセラミック状態に変換する段階と、
前記酸素バリアを除去する段階と、
を含むことを特徴とする方法。 - 前記変換が、前記少なくとも1層を酸化することによるものであり、前記変換が、部分的、大部分、及び実質的に完全、からなる群から選択され、前記変換により前記少なくとも1層がキャパシタのように作用するようになることを特徴とする、請求項8に記載の方法。
- 前記少なくとも1層が2つの最上層及び隣接層を備え、前記キャップ層の除去により前記2つの最上層及び隣接層の内の最上層の上表面が露出され、前記最上層が前記基板から最も離れた層であることを特徴とする、請求項8に記載の方法。
- 前記酸素バリアが、前記上表面の周囲であって上部以外、及び前記上表面と部分的に重なる部分からなる群から選択された部分に適用されることを特徴とする、請求項10に記載の方法。
- 前記酸素バリアが、防酸素被覆であり、前記酸化が気体酸化及び化学液体酸化からなる群から選択された高酸化処理であることを特徴とする、請求項8に記載の方法。
- 前記キャップ層が除去される前に、前記低抵抗セルが検出及び特定されることを特徴とする、請求項8に記載の方法。
- MRAM装置における低抵抗セルを容量セルから絶縁する方法であって、前記低抵抗セルが基板上に複数の層を備え、前記基板から離れた少なくとも1層が酸素注入の影響を受けやすく、
前記方法が、
前記セルのキャップ層を除去する段階と、
前記セルの周囲に酸素バリアを適用して前記基板から離れた前記少なくとも1層の表面の少なくとも一部を露出させる段階と、
前記少なくとも1層を少なくとも部分的にセラミック状態に変換する段階、及び前記少なくとも1層を少なくとも部分的に酸化する段階、から成る群から選択された少なくとも一方を実施することによって低抵抗セルを絶縁する段階と、を含むことを特徴とする方法。 - 前記酸素バリアを除去する段階と、第2キャップ層を適用する段階とをさらに含むことを特徴とする、請求項14に記載の方法。
- 前記変換が、部分的、大部分、及び実質的に完全、からなる群から選択され、前記変換によって前記少なくとも1層がキャパシタのように作用するようになることを特徴とする、請求項14に記載の方法。
- 前記少なくとも1層が2つの最上層及び隣接層を備え、前記キャップ層の除去によって前記2つの最上層及び隣接層の内の最上層の上表面が露出され、前記最上層が前記基板から最も離れていることを特徴とする、請求項14に記載の方法。
- 前記酸素バリアが、前記上表面の周囲であって前記上表面の上部以外、及び前記上表面と部分的に重なる部分からなる群から選択された部分に適用されることを特徴とする、請求項17に記載の方法。
- 前記酸素バリアが、防酸素被覆であり、前記酸化が気体酸化及び化学液体酸化からなる群から選択された高酸化処理であることを特徴とする、請求項14に記載の方法。
- 前記キャップ層が除去される前に、前記低抵抗セルが検出及び特定されることを特徴とする、請求項14に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SG200805077-5A SG157992A1 (en) | 2008-07-01 | 2008-07-01 | Improvements in and relating to mram |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010016379A true JP2010016379A (ja) | 2010-01-21 |
Family
ID=41464717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009155857A Pending JP2010016379A (ja) | 2008-07-01 | 2009-06-30 | Mram及びその改良 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7919334B2 (ja) |
JP (1) | JP2010016379A (ja) |
SG (1) | SG157992A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5470839B2 (ja) * | 2008-12-25 | 2014-04-16 | 株式会社Sumco | 貼り合わせシリコンウェーハの製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0973612A (ja) * | 1995-09-06 | 1997-03-18 | Sanyo Electric Co Ltd | 磁気抵抗効果ヘッド及びその製造方法 |
JP2002184169A (ja) * | 2000-09-30 | 2002-06-28 | Hewlett Packard Co <Hp> | 欠陥のあるトンネル接合を修理する方法 |
JP2004153258A (ja) * | 2002-10-29 | 2004-05-27 | Hewlett-Packard Development Co Lp | トンネル接合素子のトンネル障壁層を処理する方法 |
JP2004153257A (ja) * | 2002-10-29 | 2004-05-27 | Hewlett-Packard Development Co Lp | トンネル接合素子のトンネル障壁層を処理する方法 |
JP2005019457A (ja) * | 2003-06-23 | 2005-01-20 | Nec Corp | 磁気ランダム・アクセス・メモリとその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6347049B1 (en) * | 2001-07-25 | 2002-02-12 | International Business Machines Corporation | Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier |
JP2003324187A (ja) * | 2002-05-01 | 2003-11-14 | Sony Corp | 磁気メモリ装置の製造方法および磁気メモリ装置 |
KR100500455B1 (ko) * | 2003-08-11 | 2005-07-18 | 삼성전자주식회사 | 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법 |
US7252852B1 (en) * | 2003-12-12 | 2007-08-07 | International Business Machines Corporation | Mg-Zn oxide tunnel barriers and method of formation |
US7264974B2 (en) * | 2004-01-30 | 2007-09-04 | Headway Technologies, Inc. | Method for fabricating a low resistance TMR read head |
US6960480B1 (en) * | 2004-05-19 | 2005-11-01 | Headway Technologies, Inc. | Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head |
US7645618B2 (en) * | 2004-09-09 | 2010-01-12 | Tegal Corporation | Dry etch stop process for eliminating electrical shorting in MRAM device structures |
KR100601981B1 (ko) * | 2005-01-14 | 2006-07-18 | 삼성전자주식회사 | 활동패턴 감시 방법 및 장치 |
KR100622268B1 (ko) * | 2005-07-04 | 2006-09-11 | 한양대학교 산학협력단 | ReRAM 소자용 다층 이원산화박막의 형성방법 |
JP5109395B2 (ja) * | 2007-02-14 | 2012-12-26 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2008
- 2008-07-01 SG SG200805077-5A patent/SG157992A1/en unknown
-
2009
- 2009-06-29 US US12/493,612 patent/US7919334B2/en not_active Expired - Fee Related
- 2009-06-30 JP JP2009155857A patent/JP2010016379A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0973612A (ja) * | 1995-09-06 | 1997-03-18 | Sanyo Electric Co Ltd | 磁気抵抗効果ヘッド及びその製造方法 |
JP2002184169A (ja) * | 2000-09-30 | 2002-06-28 | Hewlett Packard Co <Hp> | 欠陥のあるトンネル接合を修理する方法 |
JP2004153258A (ja) * | 2002-10-29 | 2004-05-27 | Hewlett-Packard Development Co Lp | トンネル接合素子のトンネル障壁層を処理する方法 |
JP2004153257A (ja) * | 2002-10-29 | 2004-05-27 | Hewlett-Packard Development Co Lp | トンネル接合素子のトンネル障壁層を処理する方法 |
JP2005019457A (ja) * | 2003-06-23 | 2005-01-20 | Nec Corp | 磁気ランダム・アクセス・メモリとその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
SG157992A1 (en) | 2010-01-29 |
US7919334B2 (en) | 2011-04-05 |
US20100003834A1 (en) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9306158B2 (en) | MRAM device and fabrication method thereof | |
JP5271488B2 (ja) | 磁気メモリセルの製造方法 | |
US20120135543A1 (en) | Method For Forming Magnetic Tunnel Junction Structure And Method For Forming Magnetic Random Access Memory Using The Same | |
JP5072012B2 (ja) | 半導体装置の製造方法 | |
JP4901105B2 (ja) | 半導体装置の製造方法 | |
WO2012001848A1 (ja) | 半導体装置の製造方法 | |
JP2008041769A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010192605A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009099991A (ja) | 半導体素子のスタックキャパシタ及びその形成方法 | |
US8728898B2 (en) | Method for fabricating semiconductor device | |
TWI512840B (zh) | 薄膜電晶體及其製作方法及顯示器 | |
US20150162364A1 (en) | Method of forming semiconductor device | |
JP6872483B2 (ja) | 薄膜トランジスタとその製造方法、及びアレイ基板 | |
JP2005347335A (ja) | 半導体装置およびその製造方法 | |
JP2010016379A (ja) | Mram及びその改良 | |
KR100732773B1 (ko) | 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법 | |
US20160111295A1 (en) | Method for fabricating semiconductor device | |
JP2011187562A (ja) | フラッシュメモリの製造方法 | |
TWI587361B (zh) | 半導體元件金屬化系統及半導體元件處理方法 | |
CN106252200A (zh) | 用于后段制程的牺牲的非晶硅硬掩膜 | |
CN105513949A (zh) | 形成碳基底连接层的方法 | |
WO2005117120A1 (ja) | 半導体装置及びその製造方法 | |
CN111725392A (zh) | 高性能磁阻传感器的制造 | |
JP2003218431A (ja) | 磁気トンネル接合素子の製法 | |
TWI261919B (en) | Method of manufacturing a non-volatile memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140707 |