JP2010003961A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010003961A
JP2010003961A JP2008163264A JP2008163264A JP2010003961A JP 2010003961 A JP2010003961 A JP 2010003961A JP 2008163264 A JP2008163264 A JP 2008163264A JP 2008163264 A JP2008163264 A JP 2008163264A JP 2010003961 A JP2010003961 A JP 2010003961A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
manufacturing
semiconductor
resin body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008163264A
Other languages
English (en)
Inventor
Takashi Takada
隆 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008163264A priority Critical patent/JP2010003961A/ja
Publication of JP2010003961A publication Critical patent/JP2010003961A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体素子を搭載する基板と当該基板に接続する実装基板との接続部における応力を緩和して、接続品質が高く、生産性が高い半導体装置を提供する。
【解決手段】半導体装置は、基板１と、基板１に搭載された半導体素子３と、該半導体素子を覆うように形成された樹脂体２と、基板１の裏面に設けられた接続端子７とを備える。封止体２の上面には、環状の凹部８が形成されている。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、半導体素子を搭載する半導体装置を構成する基板と当該半導体装置を実装する実装基板とが接続される場合において、実装基板が変形しても、接続品質への悪影響を防止する技術に係るものである。
従来の半導体装置としては、半導体素子を搭載する基板における実装基板と対抗する主面側に、応力緩和溝を設けることにより、外力による反りその他の変形が実装基板に生じた場合においても、半導体素子を搭載する基板はその変形などに対してある程度追従することができるため、半導体素子を搭載する基板と当該半導体装置を実装する実装基板との接続部の応力を緩和することができることが知られている（例えば、特許文献１の図１、請求項１参照）。
特開平１１−２６０９６０号公報
しかしながら、上記従来の半導体装置では、半導体素子を搭載する側の基板主面は高剛性の封止材料にて覆われて且つ密着しているので、半導体装置を実装する実装基板の大きな振幅を持つ変形や低周波の衝撃変形に対しては、半導体素子を搭載する基板は十分に追従することができず、半導体素子を搭載する基板と半導体装置を実装する基板との接続品質の低下が避けられないという問題がある。
また、半導体素子を搭載する基板は、応力緩和溝を避けて導体パターンや貫通ビアホールを設置しなければならないという制約を有するため、基板配線密度の低下や基板配線層数の増加が避けられず、その結果、半導体装置の生産コストがアップするという問題もある。
前記に鑑み、本発明の目的は、半導体素子を搭載する基板と当該基板に接続する実装基板との接続部における応力を緩和して、接続品質が高く、且つ、生産性が高い半導体装置及びその製造方法を提供することである。
上記の目的を達成するために、本発明の半導体装置は、基板と、基板における第一主面に搭載された半導体素子と、基板における第一主面上に、半導体素子を覆うように形成された樹脂体と、基板における第１主面に対抗する第二主面に設けられた接続端子とを備えており、封止体の上面には、環状の凹部が形成されている。
本発明の半導体装置において、環状の凹部は、封止体の上面に連続的に形成された溝部又は断続的に形成された複数の溝部よりなる、半導体装置。
本発明の半導体装置において、封止体の上面に形成された金属板をさらに備えている。
本発明の半導体装置において、金属板は、環状の凹部の形成位置に対して、平面的に見て重なり合わないように配置されている。
本発明の半導体装置において、環状の凹部は、接続端子の形成位置に対して、平面的に見て重なり合わないように配置されている。
本発明の半導体装置の製造方法において、基板の主面に複数の半導体素子を所定間隔で配置する工程（ａ）と、基板の主面上に、複数の半導体素子を覆うように、樹脂体を形成する工程（ｂ）と、樹脂体の上面に、複数の半導体素子の各々の縁部を取り囲むように、環状の凹部を複数形成する工程（ｃ）と、各々が環状の凹部を有し、且つ、複数の半導体素子の各々が個片化されるように、基板及び樹脂体を切断する工程（ｄ）とを備える。
本発明の半導体装置の製造方法において、環状の凹部は、樹脂体の上面に連続的に形成された溝部又は断続的に形成された複数の溝部よりなる。
本発明の半導体装置の製造方法において、工程（ｃ）は、環状の凹部を複数形成する手段を用いて、樹脂体の上面における複数の半導体素子の各々に対応する領域に凹部状の記号を形成する工程を含む。
本発明の半導体装置の製造方法において、工程（ｃ）は、レーザー光線を照射することにより、環状の凹部を複数形成する。
本発明の半導体装置によると、樹脂体の上面に形成された環状の凹部により、半導体素子を搭載する実装基板の大きな振幅を持つ変形や低周波の衝撃変形に対して追従し易くなるため、半導体装置とこれを搭載する実装基板との接続部の応力を抑制することが可能となり、接続品質が向上する。また、環状の凹部は、樹脂体の上面において半導体素子の縁部を取り囲むように形成され、凹部を構成する例えば溝の幅や深さの調整が可能であるため、上記の変形に対する追従性を一層向上させることができる。
また、本発明の半導体装置の製造方法によると、上記効果を奏する複数の半導体装置を製造できることに加えて、複数の半導体素子の各々に対応する環状の凹部を同じ工程で形成できるため、高い生産性を維持できる。
（第１の実施形態）
まず、本発明の第１の実施形態に係る半導体装置の構造について説明する。
図１（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の構造図であって、（ａ）は（ｂ）のIa-Ia線の断面図であり、（ｂ）は半導体装置の表面の平面図であり、（ｃ）は半導体装置の裏面の平面図であって全体を四等分したそのひとつの平面図である。
図１（ａ）〜（ｃ）に示すように、本実施形態に係る半導体装置では、基板１の主面をなす上面(上表面)には半導体素子３が搭載されており、該半導体素子３と基板電極（図示しない）とはワイヤー４を介して接続されている。一方、基板１の下面（下表面）には、プリント基板（図示せず）へ接続するための外部端子７が形成されており、ワイヤー４と外部端子７とは、基板１内に形成されたスルーホール（図示せず）を介して電気的に接続されている。
また、基板１の上面には、半導体素子３を覆うように、例えばエポキシ樹脂を用いたモールド樹脂からなる樹脂体２が形成されており、該樹脂体２の上面には、半導体素子３の上方に相当する位置に配置されるように、接着剤６を介して金属板５が貼り付けられている。
また、金属板５の表面には、図１（ｂ）に示すように、その表面に凹部１２が設けられており、該凹部１２は、品番をあらわす、例えば「ＡＢＣ１４」の文字を構成している。さらに、樹脂体２の上表面には、金属板５の外周部に相当する位置に（金属板５の縁部を取り囲むように）、環状の凹部８が設けられており、該凹部８は連続的に形成された溝部よりなる。
また、樹脂体２の上面に形成された環状の凹部８は、基板１の裏面に形成された外部端子７の配置に対して、平面的に見て（透視的に）重なり合わないように配置されている。
次に、本発明の第１の実施形態に係る上記半導体装置の製造方法について説明する。
図２（ａ）及び（ｂ）〜図４（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す斜視図である。なお、以下では、１６個の上記半導体装置を製造する場合を例にして説明する。
まず、図２（ａ）に示すように、基板１の上に、１６個の半導体素子３を所定の間隔で平面的に配置した後、半導体素子３の端子と基板１との間をワイヤー４で電気的に接続する。
次に、図２（ｂ）に示すように、基板１の上に、１６個の半導体素子３を覆うように、モールド樹脂（エポキシ樹脂など）からなる矩形状の樹脂体２を形成する。
次に、図３（ａ）に示すように、樹脂体２の上に、半導体素子３の上方に位置するように、接着剤６を塗布する。
次に、図３（ｂ）に示すように、樹脂体２の上に、接着剤６を介して金属板５を所定間隔で貼り付ける。
次に、図４（ａ）に示すように、レーザー光線９を照射することにより、半導体装置の品番をあらわす、例えば「ＡＢＣ１４」の文字を構成するように、金属板５の表面に凹部１２を形成する。さらに、レーザー光線９を照射することにより、樹脂体２の表面における金属板５の外周部に（金属板５の縁部を取り囲むように）、連続的な溝部よりなる環状の凹部８を形成する。なお、樹脂体２の表面に形成する環状の凹部８は、基板１の裏面に形成された外部端子７の配置に対して、平面的に見て（透視的に）重なり合わないように配置することが好ましい。
次に、図４（ｂ）に示すように、ダイシングブレード１０を用いて、半導体素子３及び環状の凹部８をそれぞれ含む領域を個片化することにより、上記１個の半導体装置を１６個形成する。
ここで、樹脂体２の表面における金属板５の外周部に形成された連続的な環状の凹部８は、品番の「ＡＢＣ１４」の凹部状の文字を形成する際に用いるレーザー光線９と同じレーザー光線９を用いて形成するが、レーザー光線９の出力を調整するなどにより、品番文字を構成する凹部の深さと同じ深さ、異なる深さ、又は任意の深さに調整することができる。
上記構造を有する本実施形態に係る半導体装置によると、レーザー光線９の照射箇所や光源出力により、溝幅や溝数、深さを変更可能な連続的な凹部８を樹脂体２に形成するため、当該半導体装置を実装する実装基板が外力などによって変形や歪を生じる場合においても、連続的な凹部８の外側部分が実装基板に倣って変形することが可能となる。このため、上記構造を有する本実施形態に係る半導体装置とこれを実装する実装基板との接続部に生ずる応力を抑制することが可能となる。
また、従来から品番（例えば上記「ＡＢＣ１４」）を書き込むために使うレーザー光線９を用いて、樹脂体２に連続的な凹部８を形成するため、設備を変更する必要がないというメリットがある。
上記本実施形態では、凹部８は、連続的に形成された溝部からなる場合について説明したが、後述の第２の実施形態のように、断続的に（不連続に）形成された複数の溝部よりなる場合であっても、本発明は上記と同様に実施可能である。
（第２の実施形態）
まず、本発明の第２の実施形態に係る半導体装置の構造について説明する。
図５（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の構造図であって、（ａ）は（ｂ）のVa-Va線の断面図であり、（ｂ）は半導体装置の表面の平面図であり、（ｃ）は半導体装置の裏面の平面図であって全体を四等分したそのひとつの平面図である。
図５（ａ）〜（ｃ）は、本実施形態に係る半導体装置の構造は、上記図１（ａ）〜（ｃ）に示した第１の実施形態に係る半導体装置の構造と比較して、凹部１１を更に備えた点且つ凹部８及び１１の構造の点で異なり、その他の部分は同様である。したがって、以下では、その異なる部分を中心に、本実施形態に係る半導体装置の構造について説明する。
図５（ａ）〜（ｃ）に示すように、本実施形態に係る半導体装置は、樹脂体２の表面に形成された凹部８及び凹部１１を備えており、凹部８及び凹部１１は、断続的に（不連続に）形成された溝部よりなるものであり、凹部８の外側に凹部１１が形成されている。また、凹部８は、環状の溝部が２重に形成されてなる点で、第１の実施形態の凹部８とは異なっている。なお、本実施形態でも同様に、樹脂体２の表面に形成された凹部８及び１１は、基板１の裏面に形成される外部端子７の配置に対して、平面的に見て（透視的に）重なり合わないように設けることが好ましい。
次に、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。
本実施形態に係る半導体装置の製造方法は、上記第１の実施形態に係る半導体装置の製造方法と比較して、上記本実施形態の構造上の相違点に基づいて相違しているが、その他の部分は第１の実施形態と同様である。したがって、以下では、その異なる部分を中心に、本実施形態に係る半導体装置の製造方法について説明する。
すなわち、上記第１の実施形態では、樹脂体２を形成した後に、金属板５を樹脂体２へ貼り付けていたが（図３（ｂ）参照）、本実施形態では、金属板を貼り付ける工程は行うことなく、樹脂体２の表面にレーザー光線９を照射することにより、連続的な溝部からなる凹部１２を形成して、半導体装置の品番をあらわす、例えば「ＡＢＣ１４」の文字を形成する。続いて、樹脂体２の表面における半導体素子３の外側（縁部）を取り囲む領域に、レーザー光線９を照射することにより、断続的な溝部からなる凹部８及び凹部１１を形成する。なお、第１の実施形態と同様に、樹脂体２の表面に形成する凹部８及び１１は、基板１の裏面に形成される外部端子７の配置に対して、平面的に見て（透視的に）重なり合わないように設けることが好ましい。
ここで、樹脂体２の表面に形成された断続的な溝部よりなる環状の凹部８は、第１の実施形態と同様に、品番の「ＡＢＣ１４」の凹部状の文字を形成する際に用いるレーザー光線９と同じレーザー光線９を用いて形成するが、レーザー光線９の出力を調整するなどにより、品番文字を構成する凹部の深さと同じ深さ、異なる深さ、又は任意の深さにすることができる。
上記構造を有する本実施形態に係る半導体装置によると、レーザー光線９の照射箇所や光源出力により、溝幅や溝数、深さを変更可能な断続的な環状の凹部８を樹脂体２に形成するため、当該半導体装置を実装する実装基板が外力などによって変形や歪を生じる場合においても、断続的な環状の凹部８及び凹部１１の外側部分が実装基板に倣って変形することが可能となる。このため、上記構造を有する本実施形態に係る半導体装置とこれを実装する実装基板との接続部に生ずる応力を抑制することが可能となる。特に、本実施形態では、凹部８及び１１を有するため、半導体装置を実装する実装基板が外力などによって変形や歪を生じる場合が広域に及ぶ場合に有効な構造である。
また、従来から品番（例えば上記「ＡＢＣ１４」）を書き込むために使うレーザー光線９を用いて、樹脂体２に断続的な環状の凹部８及び凹部１１を形成するため、設備を変更する必要がないというメリットがある。
上記本実施形態では、凹部８及び凹部１１は、断続的に（不連続に）に形成された溝部よりなる場合について説明したが、図６に示すように、前述の第１の実施形態のように、連続的に形成された溝部よりなる凹部である場合であっても、本発明は上記と同様に実施可能である。
なお、上記第１及び第２の実施形態にて説明した凹部はその構造に限定されるものではなく、凹部の数、溝部が連続的か断続的か、環状の凹部の形状（溝部の幅、不連続な溝の数など）など、種々実施可能である。
また、上記第１及び第２の実施形態のいずれにおいても、ＦＣ（フリップチップ接続）の場合であっても同様に実施可能である。
本発明の半導体装置及びその製造方法は、半導体装置とこれを搭載する実装基板との接続部の応力を緩和し、該接続部における接続不良の発生の抑制にとって有用である。
（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の構造図であって、（ａ）は（ｂ）のIa-Ia線の断面図であり、（ｂ）は半導体装置の表面の平面図であり、（ｃ）は半導体装置の裏面の四等分の一つの平面図である。 （ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の構造図であって、（ａ）は（ｂ）のVa-Va線の断面図であり、（ｂ）は半導体装置の表面の平面図であり、（ｃ）は半導体装置の裏面の四等分の一つの平面図である。 本発明の第２の実施形態に係る半導体装置の変形例の表面の平面図である。
符号の説明
１ 基板
２ 樹脂体
３ 半導体素子
４ ワイヤー
５ 金属板
６ 接着剤
７ 接続端子
８ 凹部
９ レーザー光線
１０ ダイシングブレード
１１ 凹部
１２ 品番文字の凹部

Claims (9)

  1. 基板と、
    前記基板における第一主面に搭載された半導体素子と、
    前記基板における前記第一主面上に、前記半導体素子を覆うように形成された樹脂体と、
    前記基板における前記第１主面に対抗する第二主面に設けられた接続端子とを備えており、
    前記封止体の上面には、環状の凹部が形成されている、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記環状の凹部は、前記封止体の上面に連続的に形成された溝部又は断続的に形成された複数の溝部よりなる、半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記封止体の上面に形成された金属板をさらに備えている、半導体装置。
  4. 請求項１〜３のうちのいずれか１項に記載の半導体装置において、
    前記金属板は、前記環状の凹部の形成位置に対して、平面的に見て重なり合わないように配置されている、半導体装置。
  5. 請求項１〜４のうちのいずれか１項に記載の半導体装置において、
    前記環状の凹部は、前記接続端子の形成位置に対して、平面的に見て重なり合わないように配置されている、半導体装置。
  6. 基板の主面に複数の半導体素子を所定間隔で配置する工程（ａ）と、
    前記基板の前記主面上に、前記複数の半導体素子を覆うように、樹脂体を形成する工程（ｂ）と、
    前記樹脂体の上面に、前記複数の半導体素子の各々の縁部を取り囲むように、環状の凹部を複数形成する工程（ｃ）と、
    各々が前記環状の凹部を有し、且つ、前記複数の半導体素子の各々が個片化されるように、前記基板及び前記樹脂体を切断する工程（ｄ）とを備える、半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記環状の凹部は、前記樹脂体の上面に連続的に形成された溝部又は断続的に形成された複数の溝部よりなる、半導体装置の製造方法。
  8. 請求項６又は７に記載の半導体装置の製造方法において、
    前記工程（ｃ）は、前記環状の凹部を複数形成する手段を用いて、前記樹脂体の上面における前記複数の半導体素子の各々に対応する領域に凹部状の記号を形成する工程を含む、半導体装置の製造方法。
  9. 請求項６〜８のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｃ）は、レーザー光線を照射することにより、前記環状の凹部を複数形成する、半導体装置の製造方法。
JP2008163264A 2008-06-23 2008-06-23 半導体装置及びその製造方法 Pending JP2010003961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008163264A JP2010003961A (ja) 2008-06-23 2008-06-23 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008163264A JP2010003961A (ja) 2008-06-23 2008-06-23 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010003961A true JP2010003961A (ja) 2010-01-07

Family

ID=41585414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008163264A Pending JP2010003961A (ja) 2008-06-23 2008-06-23 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010003961A (ja)

Similar Documents

Publication Publication Date Title
TWI419832B (zh) 微機電系統裝置及其之製造方法
JP2010225620A (ja) 回路モジュール
EP2427040B1 (en) Electronic component mounting device and method for producing the same
EP2544461A1 (en) Microphone
JP5232185B2 (ja) 半導体装置の製造方法
US10756024B2 (en) Electronic component module and method of manufacturing the same
JP6679162B2 (ja) 半導体パッケージの製造方法
JP4786976B2 (ja) 配線基板及びその製造方法、並びに半導体装置
US11252511B2 (en) Package structure and methods of manufacturing sound producing chip, forming package structure and forming sound producing apparatus
CN104418292A (zh) Mems器件
JP2014099584A (ja) 半導体装置及びその製造方法
US9257394B2 (en) Shield, package structure and semiconductor package having the shield and fabrication method of the semiconductor package
JP2010021251A (ja) 半導体装置及びその製造方法
JP2009017454A (ja) 圧電振動子及び圧電振動子の製造方法
JP2010003961A (ja) 半導体装置及びその製造方法
KR20140079204A (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조 방법
JP5606243B2 (ja) 半導体装置の製造方法
KR101261483B1 (ko) 반도체 패키지 제조 방법
CN106852009B (zh) 带电路的悬挂基板和带电路的悬挂基板的制造方法
JP6523999B2 (ja) 半導体装置およびその製造方法
JP6194804B2 (ja) モールドパッケージ
WO2017150044A1 (ja) 半導体受光モジュールおよび半導体受光モジュールの製造方法
US20220108930A1 (en) Electronic component with metallic cap
CN105742300A (zh) 晶片封装体及其制作方法
JP2005252295A (ja) 半導体装置およびその製造方法