CN106852009B - 带电路的悬挂基板和带电路的悬挂基板的制造方法 - Google Patents
带电路的悬挂基板和带电路的悬挂基板的制造方法 Download PDFInfo
- Publication number
- CN106852009B CN106852009B CN201611116117.1A CN201611116117A CN106852009B CN 106852009 B CN106852009 B CN 106852009B CN 201611116117 A CN201611116117 A CN 201611116117A CN 106852009 B CN106852009 B CN 106852009B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- circuit
- suspension board
- thickness
- piezoelectric element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000725 suspension Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 239000004020 conductor Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229920005989 resin Polymers 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 20
- 239000002966 varnish Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 137
- 239000010408 film Substances 0.000 description 17
- 239000011248 coating agent Substances 0.000 description 13
- 238000000576 coating method Methods 0.000 description 13
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- -1 and preferably Substances 0.000 description 3
- 239000013039 cover film Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
- G11B5/4826—Mounting, aligning or attachment of the transducer head relative to the arm assembly, e.g. slider holding members, gimbals, adhesive
- G11B5/483—Piezoelectric devices between head and arm, e.g. for fine adjustment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
- G11B5/4833—Structure of the arm assembly, e.g. load beams, flexures, parts of the arm adapted for controlling vertical force on the head
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
- G11B5/4853—Constructional details of the electrical connection between head and arm
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Supporting Of Heads In Record-Carrier Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种带电路的悬挂基板和带电路的悬挂基板的制造方法。带电路的悬挂基板包括:金属支承基板;导体层,其具有能够与压电元件电连接的端子,隔开间隔地配置于金属支承基板之上;第1绝缘层,其以支承导体层的方式配置于金属支承基板与导体层之间;以及第2绝缘层,其以使端子暴露的方式配置于第1绝缘层和导体层之上。第1绝缘层包括在沿着金属支承基板的厚度方向观察时包含端子在内的第1部分和在沿着厚度方向观察时配置于与第1部分的位置不同的位置的第2部分。第1部分的厚度比第2部分的厚度薄。
Description
技术领域
本发明涉及带电路的悬挂基板和带电路的悬挂基板的制造方法。
背景技术
以往,作为安装于硬盘驱动器的带电路的悬挂基板,公知有具有磁头的滑橇可搭载的带电路的悬挂基板。
作为这样的带电路的悬挂基板,提出了例如为了对磁头的位置和角度精细地进行调节而搭载有压电元件的带电路的悬挂基板(参照例如日本特开2015-125793号公报。)。
在上述的日本特开2015-125793号公报所记载的那样的带电路的悬挂基板中,研究使压电元件更可靠地与带电路的悬挂基板接合。
发明内容
本发明的目的在于提供一种能够使压电元件与端子可靠地接合的带电路的悬挂基板和带电路的悬挂基板的制造方法。
本发明[1]是一种带电路的悬挂基板,其能够搭载压电元件,其包括:金属支承基板;导体层,其具有能够与所述压电元件电连接的端子,与所述金属支承基板之间隔开间隔地配置于所述金属支承基板之上;第1绝缘层,其以支承所述导体层的方式配置于所述金属支承基板与所述导体层之间;第2绝缘层,其以使所述端子暴露的方式配置于所述第1绝缘层和所述导体层之上,所述第1绝缘层包括在沿着所述金属支承基板的厚度方向观察时包含所述端子在内的第1部分和在沿着所述厚度方向观察时配置于与所述第1部分的位置不同的位置的第2部分,所述第1部分的厚度比所述第2部分的厚度薄。
根据这样的结构,在第1绝缘层中,形成有能够与压电元件电连接的端子的第1部分比其他部分(第2部分)形成得薄,从而能够对厚度方向上的压电元件与金属支承基板之间的距离进行调整。
另外,通过将第1绝缘层形成得较薄,能够确保端子与压电元件之间的间隔,能够向端子与压电元件之间充分地填充接合剂。
其结果,能够将压电元件与端子可靠地接合。
本发明[2]根据上述[1]的带电路的悬挂基板,其中,所述第1部分的面积在沿着所述厚度方向观察时比所述端子的面积大。
根据这样的结构,能够在第1部分之上使压电元件与端子可靠地接合。
本发明[3]根据上述[2]的带电路的悬挂基板,其中,所述第2绝缘层包括配置于所述第1部分之上的第3部分和配置于所述第2部分之上的第4部分,所述第3部分的厚度与所述第4部分的厚度相同。
根据这样的结构,能够利用第3部分的厚度、以简易的结构确保端子与压电元件之间的间隔。
本发明[4]是一种带电路的悬挂基板的制造方法,其是上述[1]~[3]中任一项所述的带电路的悬挂基板的制造方法,其包括如下工序:在所述金属支承基板之上形成所述第1绝缘层的工序;在所述第1绝缘层之上形成所述导体层的工序;以使所述端子暴露的方式在所述第1绝缘层和所述导体层之上形成所述第2绝缘层的工序,通过对以均匀的厚度涂敷了的感光性树脂的清漆进行灰度曝光,形成所述第1绝缘层的所述第1部分和所述第1绝缘层的所述第2部分。
根据这样的方法,不另外增加工序,就能够利用形成第1绝缘层的工序高效地调整第1部分的厚度。
因此,根据本发明的带电路的悬挂基板的制造方法,能够高效地制造上述的带电路的悬挂基板。
附图说明
图1是表示本发明的第1实施方式的带电路的悬挂基板的俯视图。
图2是图1所示的带电路的悬挂基板的A-A剖视图。
图3A~图3E是第1实施方式的带电路的悬挂基板的制造方法,图3A表示准备金属支承基板的工序,图3B表示在金属支承基板之上形成感光性树脂的覆膜、并进行灰度曝光的工序,图3C表示对灰度曝光后的覆膜进行显影、形成基底绝缘层的工序,图3D表示在基底绝缘层之上形成导体图案的工序,图3E表示形成覆盖绝缘层的工序。
图4是表示本发明的第2实施方式的带电路的悬挂基板的俯视图。
图5是图4所示的带电路的悬挂基板的A-A剖视图。
图6A~图6D是第2实施方式的带电路的悬挂基板的制造方法,图6A表示准备金属支承基板的工序,图6B表示在金属支承基板之上形成基底绝缘层的工序,图6C表示在基底绝缘层之上形成第1导体图案的工序,图6D表示在金属支承基板、基底绝缘层以及第1导体图案之上形成感光性树脂的覆膜、并进行灰度曝光的工序。
图7A~图7C是接着图6D的第2实施方式的带电路的悬挂基板的制造方法,图7A表示对灰度曝光后的覆膜进行显影、形成中间绝缘层的工序,图7B表示在中间绝缘层之上形成第2导体图案的工序,图7C表示形成覆盖绝缘层的工序。
具体实施方式
(第1实施方式)
参照图1~图3E对第1实施方式的带电路的悬挂基板1进行说明。
如图1所示,带电路的悬挂基板1形成为沿着纸面上下方向延伸的平带形状。如图1中以假想线所示,可搭载滑橇30和压电元件31。
此外,在以下的说明中,后述的磁头连接端子13所配置的那一侧是带电路的悬挂基板1的前侧,后述的外部连接端子14所配置的那一侧是带电路的悬挂基板1的后侧。另外,与连结前侧和后侧的方向(前后方向)以及后述的金属支承基板2的厚度方向这两者正交的方向是带电路的悬挂基板1的宽度方向。
如图1和图2所示,带电路的悬挂基板1包括金属支承基板2、作为第1绝缘层的一个例子的基底绝缘层3、作为导体层的一个例子的导体图案4以及作为第2绝缘层的一个例子的覆盖绝缘层5。此外,在图1中,为了更明确地表示导体图案4的结构,省略了覆盖绝缘层5。
金属支承基板2一体地具有框部7、支承部8以及配线部9。
框部7配置于金属支承基板2的前端部。框部7具有后端部缩小的俯视呈大致矩形的框形状。
支承部8配置于框部7的内侧。支承部8形成为俯视呈大致矩形的平板形状。支承部8的前端部与框部7的前侧的内周缘连续。支承部8的后端部与框部7的后侧的内周缘隔开间隔。支承部8的宽度方向端部与框部7的宽度方向的内周缘隔开间隔。即、在支承部8与框部7之间形成有朝向前侧敞开的俯视呈大致U字形状的开口10。
配线部9与框部7的后端部连续而向后方延伸。配线部9形成为平带形状。
基底绝缘层3配置于金属支承基板2之上。基底绝缘层3形成为沿着前后方向延伸的平带形状。在基底绝缘层3形成有开口11和多个(两个)凹部12。
开口11在基底绝缘层3的前端部配置于宽度方向中央部。开口11形成为俯视呈大致矩形形状。开口11沿着厚度方向贯通基底绝缘层3。开口11使金属支承基板2的支承部8暴露。开口11的后侧周缘部配置于比支承部8的后端缘靠后方的位置。开口11的后侧周缘部与支承部8的后端缘隔开间隔。
多个凹部12配置于开口11的后侧。多个凹部12在宽度方向上彼此隔开间隔地并列配置。凹部12在俯视时即沿着金属支承基板2的厚度方向观察形成为大致矩形形状。凹部12从基底绝缘层3的上表面朝向金属支承基板2凹陷。形成有凹部12的部分是基底绝缘层3的第1部分3A。另外,形成有凹部12的部分以外的部分是基底绝缘层3的第2部分3B。即、第2部分3B在俯视时配置于与第1部分3A的位置不同的位置。在基底绝缘层3中,第1部分3A的厚度比第2部分3B的厚度薄。
导体图案4形成于基底绝缘层3的上表面。即、导体图案4隔开间隔地配置于金属支承基板2之上,由基底绝缘层3支承。换言之,基底绝缘层3配置于金属支承基板2与导体图案4之间。导体图案4具有多个(8个)磁头连接端子13、多个(8个)外部连接端子14、多个(8个)第1配线15、多个(两个)作为端子的一个例子的压电元件连接端子16、多个(两个)电源端子17、多个(两个)第2配线18以及多个(两个)接地端子19。
多个磁头连接端子13配置于基底绝缘层3的开口11的前侧。多个磁头连接端子13彼此隔开间隔地沿着宽度方向并列配置。磁头连接端子13形成为俯视呈大致矩形形状(方形焊盘(日文:角ランド)形状)。
多个外部连接端子14配置于配线部9之上的基底绝缘层3的后端部。多个外部连接端子14彼此隔开间隔地沿着宽度方向并列配置。外部连接端子14具有俯视大致矩形形状(方形焊盘形状)。此外,外部连接端子14与外部控制基板(未图示)等连接,能够根据外部控制基板(未图示)的结构任意选择其形状、配置、接合方法。
多个第1配线15跨框部7和配线部9地彼此隔开间隔地配置。第1配线15从所对应的磁头连接端子13的前端部穿过开口11的宽度方向外侧而与所对应的外部连接端子14连续。
压电元件连接端子16在俯视时配置于凹部12的内侧。压电元件连接端子16形成于第1部分3A的上表面。压电元件连接端子16形成为俯视呈大致矩形形状(方形焊盘形状)。在俯视时,压电元件连接端子16的面积比第1部分3A的面积小。即、压电元件连接端子16在俯视时包含于第1部分3A。
多个电源端子17在配线部9之上的基底绝缘层3的后端部配置于比所有外部连接端子14靠宽度方向内方的位置。多个电源端子17在宽度方向上彼此隔开间隔地并列配置。电源端子17形成为俯视大致矩形形状(方形焊盘形状)。此外,电源端子17与外部的配线电路基板(未图示)等连接,能够根据外部的配线电路基板(未图示)的结构,任意选择其形状、配置、接合方法。
多个第2配线18跨框部7和配线部9地彼此隔开间隔地配置。第2配线18与所对应的压电元件连接端子16和电源端子17连续。
多个接地端子19配置于金属支承基板2的支承部8的后端部。多个接地端子19在宽度方向上彼此隔开间隔地并列配置。接地端子19形成为俯视呈大致矩形形状(方形焊盘形状)。接地端子19与支承部8的上表面接触。接地端子19与支承部8电连接。
覆盖绝缘层5配置于基底绝缘层3和导体图案4之上。覆盖绝缘层5使磁头连接端子13、外部连接端子14、压电元件连接端子16以及电源端子17暴露并包覆第1配线15和第2配线18。覆盖绝缘层5以均匀的厚度形成。即、在覆盖绝缘层5中,配置于基底绝缘层3的第1部分3A之上的部分(第3部分5A)的厚度与配置于基底绝缘层3的第2部分3B之上的部分(第4部分5B)的厚度相同。
接下来,参照图3A~图3E,对带电路的悬挂基板1的制造方法进行说明。
为了制造带电路的悬挂基板1,如图3A所示,首先,准备金属支承基板2。
作为形成金属支承基板2的材料,可列举出例如不锈钢、42合金、铝、铜-铍、磷青铜等金属材料,优选的是,可列举出不锈钢。
金属支承基板2的厚度例如是15μm以上,例如是50μm以下,优选是30μm以下。
接下来,如图3B所示,在金属支承基板2的上表面以均匀的厚度涂敷感光性树脂的清漆并使该清漆干燥。由此,在金属支承基板2的上表面形成具有均匀的厚度的感光性树脂的覆膜F1。
作为感光性树脂,可列举出例如聚酰亚胺树脂、聚酰胺酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚氯乙烯树脂等合成树脂。优选的是,可列举出聚酰亚胺。
接下来,将光掩模M1配置于覆膜F1的上侧,隔着光掩模M1对覆膜F1进行灰度曝光。
光掩模M1具有由遮光部分M11、全透过部分M12以及半透过部分M13构成的灰度图案。
遮光部分M11与不形成基底绝缘层3的部分相对。遮光部分M11对朝向覆膜F1的光进行遮挡。
全透过部分M12与形成基底绝缘层3的第2部分3B的部分相对。全透过部分M12使朝向覆膜F1的光透过。
半透过部分M13与形成基底绝缘层3的第1部分3A的部分相对。半透过部分M13使朝向覆膜F1的光衰减成比透过全透过部分M12的光的强度低的强度并透过。
接下来,对覆膜F1进行显影。
于是,覆膜F1中的、与遮光部分M11相对的部分被显影液溶解而去除。另外,覆膜F1中的、与全透过部分M12相对的部分没有被显影液溶解而残留。另外,覆膜F1中的、与半透过部分M13相对的部分被显影液部分地溶解,而以比与全透过部分M12相对的部分薄的厚度残留。
之后,根据需要,对覆膜F1进行加热固化。
由此,如图3C所示,在金属支承基板2的上表面如上述那样以具有第1部分3A和第2部分3B的图案形成基底绝缘层3。
基底绝缘层3的第1部分3A的厚度L1例如是1μm以上,优选是3μm以上,例如是15μm以下,优选是10μm以下。
基底绝缘层3的第2部分3B的厚度L2例如是3μm以上,优选是5μm以上,例如是35μm以下,优选是15μm以下。
在将第2部分3B的厚度L2设为100%时,第1部分3A的厚度L1例如是10%以上,优选是30%以上,例如是95%以下,优选是80%以下。
接下来,如图3D所示,利用添加法或消减法等,在基底绝缘层3的上表面形成导体图案4。
对于形成导体图案4的材料,可列举出例如铜、镍、金、软钎料、或它们的合金等导体材料等,优选的是,可列举出铜。
导体图案4的厚度例如是3μm以上,优选是5μm以上,例如是50μm以下,优选是20μm以下。
第1配线15和第2配线18的宽度例如是5μm以上,优选是8μm以上,例如是200μm以下,优选是100μm以下。
另外,第1配线15之间的宽度方向间隔例如是5μm以上,优选是8μm以上,例如是1000μm以下,优选是100μm以下。
另外,第1配线15与第2配线18之间的宽度方向间隔例如是5μm以上,优选是8μm以上,例如是1000μm以下,优选是100μm以下。
另外,磁头连接端子13的宽度例如是15μm以上,优选是20μm以上,例如是1000μm以下,优选是800μm以下。
另外,磁头连接端子13之间的间隔例如是15μm以上,优选是20μm以上,例如是1000μm以下,优选是800μm以下。
另外,外部连接端子14的宽度例如是15μm以上,优选是20μm以上,例如是1000μm以下,优选是800μm以下。
另外,外部连接端子14之间的间隔例如是15μm以上,优选是20μm以上,例如是1000μm以下,优选是800μm以下。
另外,外部连接端子14与电源端子17之间的间隔例如是5μm以上,优选是8μm以上,例如是1000μm以下,优选是100μm以下。
另外,压电元件连接端子16的宽度例如是15μm以上,优选是20μm以上,例如是1000μm以下,优选是800μm以下。
另外,压电元件连接端子16之间的间隔例如是15μm以上,优选是20μm以上,例如是1000μm以下,优选是800μm以下。
另外,接地端子19的宽度例如是15μm以上,优选是20μm以上,例如是1000μm以下,优选是800μm以下。
另外,接地端子19之间的间隔例如是15μm以上,优选是20μm以上,例如是1000μm以下,优选是800μm以下。
接下来,以包覆导体图案4的方式在基底绝缘层3之上涂敷感光性树脂的清漆,并使该清漆干燥,之后,进行曝光和显影并进行加热固化。此外,此时,不进行灰度曝光。即、使用具有仅由遮光部分和全透过部分构成的图案的光掩模,使遮光部分与没有形成覆盖绝缘层5的部分相对,使全透过部分与形成覆盖绝缘层5的部分相对,并进行曝光。
由此,如图3E所示,覆盖绝缘层5以上述的图案形成。
作为形成覆盖绝缘层5的材料,可列举出与上述的基底绝缘层3同样的感光性树脂。
覆盖绝缘层5的厚度例如是1μm以上,例如是40μm以下,优选是10μm以下。
之后,将金属支承基板2加工成上述的外形形状。此时,如图2所示,形成开口10。
为了对金属支承基板2进行加工,可使用例如干蚀刻(例如、等离子体蚀刻)、湿蚀刻(例如、化学蚀刻)等蚀刻法、例如、钻头穿孔、例如、激光加工等方法。优选的是,利用蚀刻法进行加工。
由此,完成带电路的悬挂基板1。
接下来,参照图1和图2,对滑橇30和压电元件31相对于带电路的悬挂基板1的安装进行说明。
如图1所示,滑橇30利用粘接剂等固定于金属支承基板2的支承部8。滑橇30在前端部具有未图示的磁头。磁头连接端子13借助软钎料等接合剂与滑橇30的未图示的磁头的端子接合,彼此电连接。
如图1和图2所示,压电元件31形成为沿着前后方向延伸的俯视呈大致矩形形状。压电元件31的前端部借助银糊剂、低融点软钎料等接合剂32与接地端子19接合。压电元件31的后端部借助银糊剂、低融点软钎料等接合剂32与压电元件连接端子16接合。压电元件31借助电源端子17和第2配线18供给电力,通过对该电力的电压进行控制,压电元件31沿着前后方向伸缩。通过压电元件31伸缩,能够对滑橇30的位置进行微调整。
根据该带电路的悬挂基板1,如图2所示,在基底绝缘层3中,形成有压电元件连接端子16的第1部分3A比其他部分(第2部分3B)薄地形成,从而能够调整厚度方向上的压电元件31与金属支承基板2之间的距离。
在此,在对厚度方向上的压电元件31与金属支承基板2之间的距离进行调整的情况下,也研究较薄地形成覆盖绝缘层5。不过,若较薄地形成覆盖绝缘层5、在其较薄地形成的部分之上载置压电元件31,则压电元件连接端子16与压电元件31之间的间隔变窄,有可能难以确保接合剂32的量。
在这点上,根据该带电路的悬挂基板1,较薄地形成基底绝缘层3。
因此,与较薄地形成覆盖绝缘层5的情况相比,能够确保压电元件连接端子16与压电元件31之间的间隔,能够向压电元件连接端子16与压电元件31之间充分地填充接合剂32。
其结果,能够将压电元件31与压电元件连接端子16可靠地接合。
另外,根据该带电路的悬挂基板1,如图1所示,沿着厚度方向观察,第1部分3A的面积比压电元件连接端子16的面积大。
因此,在第1部分3A之上能够将压电元件31与压电元件连接端子16可靠地接合。
另外,根据该带电路的悬挂基板1,如图2所示,在覆盖绝缘层5中,配置于基底绝缘层3的第1部分3A之上的第3部分5A的厚度与配置于基底绝缘层3的第2部分3B之上的第4部分5B的厚度相同。
因此,在基底绝缘层3中,形成有压电元件连接端子16的第1部分3A较薄地形成,一边能够调整厚度方向上的压电元件31与金属支承基板2之间的距离,一边能够利用第3部分5A的厚度、以简易的结构确保压电元件连接端子16与压电元件31之间的间隔。
其结果,能够将压电元件31与压电元件连接端子16更可靠地接合。
另外,根据该带电路的悬挂基板1的制造方法,如图3B和图3C所示,通过对以均匀的厚度涂敷了的感光性树脂的清漆进行灰度曝光,在基底绝缘层3形成第1部分3A和第2部分3B。
因此,不另外增加工序,就能够利用形成基底绝缘层3的工序,高效地调整第1部分3A的厚度。
(第2实施方式)
接下来,参照图4~图7C,对第2实施方式的带电路的悬挂基板40进行说明。此外,在第2实施方式中,对于与上述的第1实施方式同样的构件,标注同样的附图标记,省略其说明。
在上述的第1实施方式中,在基底绝缘层3形成厚度较薄的第1部分3A,在第1部分3A之上形成有压电元件连接端子16。
相对于此,在第2实施方式中,如图6D和图7A所示,在中间绝缘层41形成厚度较薄的第1部分41A,在第1部分之上形成压电元件连接端子16。
如图4和图5所示,第2实施方式的带电路的悬挂基板40具有第1导体图案4A和作为导体层的一个例子的第2导体图案4B来替代第1实施方式的导体图案4。带电路的悬挂基板40具有作为第1绝缘层的一个例子的中间绝缘层41。即、第2实施方式的带电路的悬挂基板40具有金属支承基板2、基底绝缘层3、第1导体图案4A、中间绝缘层41、第2导体图案4B以及覆盖绝缘层5。此外,在图4中,为了更明确地表示第1导体图案4A和第2导体图案4B的结构,省略了中间绝缘层41和覆盖绝缘层5。
第1导体图案4A形成于基底绝缘层3的上表面。第1导体图案4A具有多个(7个)磁头连接端子13A、多个(7个)外部连接端子14A以及多个(7个)第1配线15A。
多个磁头连接端子13A与第1实施方式的磁头连接端子13同样地、彼此隔开间隔地沿着宽度方向并列配置。
多个外部连接端子14A与第1实施方式的外部连接端子14同样地、彼此隔开间隔地沿着宽度方向并列配置。
多个第1配线15A与第1实施方式的第1配线15同样地、彼此隔开间隔地配置,从所对应的磁头连接端子13A的前端部穿过开口11的宽度方向外侧,与所对应的外部连接端子14A连续。
第2导体图案4B形成于基底绝缘层3的上表面和中间绝缘层41的上表面。第2导体图案4B具有1个磁头连接端子13B、1个外部连接端子14B、1个第1配线15B、上述的压电元件连接端子16、电源端子17、第2配线18以及接地端子19。此外,除了压电元件连接端子16、电源端子17、第2配线18以及接地端子19形成于中间绝缘层41之上以外,与第1实施方式是相同的。
磁头连接端子13B形成于基底绝缘层3的上表面。磁头连接端子13B与多个磁头连接端子13A沿着宽度方向隔开间隔地配置。
外部连接端子14B形成于基底绝缘层3的上表面。外部连接端子14B与多个外部连接端子14A沿着宽度方向隔开间隔地配置。
第1配线15B从磁头连接端子13B的前端部穿过开口11的宽度方向外侧,与外部连接端子14B连续。第1配线15B在磁头连接端子13B的前侧与第1导体图案4A的第1配线15A交叉。第1配线15B至少在与第1导体图案4A的第1配线15A交叉的部分形成于中间绝缘层41的上表面,在除此以外的部分形成于基底绝缘层3的上表面。第1配线15B在除了与第1导体图案4A的第1配线15A交叉的部分以外的部分,与多个第1配线15A沿着宽度方向隔开间隔地配置。
中间绝缘层41至少设置于第1导体图案4A的第1配线15A与第2导体图案4B的第1配线15B交叉的部分、压电元件连接端子16、电源端子17、第2配线18以及接地端子19之下。此外,在压电元件连接端子16、电源端子17、第2配线18以及接地端子19之下没有设置基底绝缘层3,中间绝缘层41直接形成于金属支承基板2的上表面。中间绝缘层41在第1导体图案4A的第1配线15A与第2导体图案4B的第1配线15B交叉的部分,配置于第2导体图案4B与基底绝缘层3之间。中间绝缘层41在第1导体图案4A的第1配线15A与第2导体图案4B的第1配线15B交叉的部分,包覆了第1导体图案4A的第1配线15A。
覆盖绝缘层5形成于基底绝缘层3、中间绝缘层41、第1导体图案4A的第1配线15A(未被中间绝缘层41覆盖的部分)、第2导体图案4B的第1配线15B、以及第2配线18的上表面。即、覆盖绝缘层5配置于中间绝缘层41和第2导体图案4B上。覆盖绝缘层5包覆第1导体图案4A的第1配线15A(未被中间绝缘层41覆盖的部分)和第2导体图案4B的第1配线15B。此外,磁头连接端子13A、13B、外部连接端子14A、14B、压电元件连接端子16以及电源端子17从覆盖绝缘层5暴露。
并且,在第2实施方式中,在中间绝缘层41形成有多个凹部42。
凹部42配置于与第1实施方式的凹部12的位置相同的位置,形成为与第1实施方式的凹部12的形状相同的形状。凹部42从中间绝缘层41的上表面朝向金属支承基板2凹陷。形成有凹部42的部分是中间绝缘层41的第1部分41A。另外,形成有凹部42的部分以外的部分是中间绝缘层41的第2部分41B。即、在俯视时,第2部分41B配置于与第1部分41A的位置不同的位置。在中间绝缘层41中,第1部分41A的厚度比第2部分41B的厚度薄。
接下来,参照图6A~图7C,对带电路的悬挂基板40的制造方法进行说明。
为了制造带电路的悬挂基板40,如图6A所示,首先,准备与第1实施方式同样的金属支承基板2。
接下来,在金属支承基板2之上涂敷感光性树脂的清漆,并使该清漆干燥,之后,进行曝光和显影,并进行加热固化。此外,在第2实施方式中,此时,不进行灰度曝光。即、使用具有仅由遮光部分和全透过部分构成的图案的光掩模,使遮光部分与不形成基底绝缘层3的部分相对,使全透过部分与形成基底绝缘层3的部分相对,并进行曝光。
由此,如图6B所示,基底绝缘层3以上述的图案形成。
接下来,如图6C所示,利用添加法或消减法等,在基底绝缘层3的上表面形成第1导体图案4A。
接下来,如图6D所示,在金属支承基板2、基底绝缘层3以及第1导体图案4A的上表面以均匀的厚度涂敷感光性树脂的清漆,使该清漆干燥。由此,在金属支承基板2的上表面形成具有均匀的厚度的感光性树脂的覆膜F2。
接下来,将光掩模M2配置于覆膜F2的上侧,隔着光掩模M2对覆膜F2进行灰度曝光。光掩模M2具有由遮光部分M21、全透过部分M22以及半透过部分M23构成的灰度图案。
遮光部分M21与没有形成中间绝缘层41的部分相对。全透过部分M22与形成中间绝缘层41的第2部分41B的部分相对。半透过部分M23与形成中间绝缘层41的第1部分41A的部分相对。
接下来,对覆膜F2进行显影,之后,根据需要,对覆膜F2进行加热固化。
由此,如图7A所示,在金属支承基板2、基底绝缘层3以及第1导体图案4A的上表面以上述的图案形成中间绝缘层41。
中间绝缘层41的第1部分41A的厚度L11例如是1μm以上,优选是3μm以上,例如是15μm以下,优选是10μm以下。
中间绝缘层41的第2部分41B的厚度L12例如是3μm以上,优选是5μm以上,例如是35μm以下,优选是15μm以下。
在将第2部分41B的厚度L12设为100%时,第1部分41A的厚度L11例如是10%以上,优选是30%以上,例如是95%以下,优选是80%以下。
接下来,如图7B所示,利用添加法或消减法等,在基底绝缘层3的上表面和中间绝缘层41的上表面形成第2导体图案4B。
接下来,以包覆第1导体图案4A和第2导体图案4B的方式,在基底绝缘层3和中间绝缘层41之上涂敷感光性树脂的清漆,使该清漆干燥,之后,进行曝光和显影,并进行加热固化。此外,此时不进行灰度曝光。即、使用具有仅由遮光部分和全透过部分构成的图案的光掩模,使遮光部分与不形成覆盖绝缘层5的部分相对,使全透过部分与形成覆盖绝缘层5的部分相对,并进行曝光。
由此,如图7C所示,覆盖绝缘层5以上述的图案形成。
之后,将金属支承基板2加工成上述的外形形状。
由此,如图5所示,完成带电路的悬挂基板40。
在第2实施方式中,也能够获得与第1实施方式同样的作用效果。
(其他实施方式)
此外,在上述的第2实施方式中,在与压电元件连接端子16重叠的部分,也能够在中间绝缘层41与金属支承基板2之间设置基底绝缘层3。
此外,作为本发明的例示的实施方式提供了上述说明,但这只不过是例示,并不进行限定性地解释。本技术领域的技术人员所清楚的本发明的变形例包含于权利要求书中。
Claims (4)
1.一种带电路的悬挂基板,其能够搭载压电元件,其特征在于,
所述带电路的悬挂基板包括:
金属支承基板;
导体层,其具有能够与所述压电元件电连接的端子,与所述金属支承基板之间隔开间隔地配置于所述金属支承基板之上;
第1绝缘层,其以支承所述导体层的方式配置于所述金属支承基板与所述导体层之间;以及
第2绝缘层,其以使所述端子暴露的方式配置于所述第1绝缘层以及所述导体层之上,
所述第1绝缘层包括在沿着所述金属支承基板的厚度方向观察时包含所述端子在内的第1部分和在沿着所述厚度方向观察时配置于与所述第1部分的位置不同的位置的第2部分,
所述第1部分的厚度比所述第2部分的厚度薄,
所述第2绝缘层具有配置于所述第1部分之上的第3部分和配置于所述第2部分之上的第4部分,
所述第1部分为从所述第1绝缘层的上表面朝向所述金属支承基板凹陷的凹部,
所述凹部的厚度比所述第2部分的厚度薄,
所述第3部分与所述凹部相应地从所述第2绝缘层的上表面朝向所述金属支承基板凹陷。
2.根据权利要求1所述的带电路的悬挂基板,其特征在于,
所述第1部分的面积在沿着所述厚度方向观察时比所述端子的面积大。
3.根据权利要求2所述的带电路的悬挂基板,其特征在于,
所述第3部分的厚度与所述第4部分的厚度相同。
4.一种带电路的悬挂基板的制造方法,其是权利要求1所述的带电路的悬挂基板的制造方法,其特征在于,
所述带电路的悬挂基板的制造方法包括如下工序:
在所述金属支承基板之上形成所述第1绝缘层的工序;
在所述第1绝缘层之上形成所述导体层的工序;
以使所述端子暴露的方式在所述第1绝缘层以及所述导体层之上形成所述第2绝缘层的工序,
通过对以均匀的厚度涂敷了的感光性树脂的清漆进行灰度曝光,形成所述第1绝缘层的所述第1部分和所述第1绝缘层的所述第2部分。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015-238853 | 2015-12-07 | ||
JP2015238853A JP6533153B2 (ja) | 2015-12-07 | 2015-12-07 | 回路付サスペンション基板、および、回路付サスペンション基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106852009A CN106852009A (zh) | 2017-06-13 |
CN106852009B true CN106852009B (zh) | 2021-06-11 |
Family
ID=58798730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611116117.1A Expired - Fee Related CN106852009B (zh) | 2015-12-07 | 2016-12-07 | 带电路的悬挂基板和带电路的悬挂基板的制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9913373B2 (zh) |
JP (1) | JP6533153B2 (zh) |
CN (1) | CN106852009B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102623019A (zh) * | 2011-02-01 | 2012-08-01 | 日东电工株式会社 | 带有电路的悬挂基板 |
CN102811552A (zh) * | 2011-05-31 | 2012-12-05 | 日东电工株式会社 | 配线电路基板及其制造方法 |
CN103298261A (zh) * | 2012-03-02 | 2013-09-11 | 日东电工株式会社 | 配线电路基板及其制造方法 |
CN104751858A (zh) * | 2013-12-27 | 2015-07-01 | 日东电工株式会社 | 带电路的悬挂基板和磁头悬架组件 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6068835B2 (ja) * | 2011-05-31 | 2017-01-25 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
-
2015
- 2015-12-07 JP JP2015238853A patent/JP6533153B2/ja active Active
-
2016
- 2016-12-05 US US15/368,862 patent/US9913373B2/en not_active Expired - Fee Related
- 2016-12-07 CN CN201611116117.1A patent/CN106852009B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102623019A (zh) * | 2011-02-01 | 2012-08-01 | 日东电工株式会社 | 带有电路的悬挂基板 |
CN102811552A (zh) * | 2011-05-31 | 2012-12-05 | 日东电工株式会社 | 配线电路基板及其制造方法 |
CN103298261A (zh) * | 2012-03-02 | 2013-09-11 | 日东电工株式会社 | 配线电路基板及其制造方法 |
CN104751858A (zh) * | 2013-12-27 | 2015-07-01 | 日东电工株式会社 | 带电路的悬挂基板和磁头悬架组件 |
Also Published As
Publication number | Publication date |
---|---|
JP2017107622A (ja) | 2017-06-15 |
US9913373B2 (en) | 2018-03-06 |
CN106852009A (zh) | 2017-06-13 |
US20170164470A1 (en) | 2017-06-08 |
JP6533153B2 (ja) | 2019-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5896845B2 (ja) | 配線回路基板 | |
US9018540B2 (en) | Wired circuit board including an insulating layer formed with an opening filled with a conductive portion and producing method thereof | |
JP2010135754A (ja) | 配線回路基板およびその製造方法 | |
JP5829100B2 (ja) | 配線回路基板 | |
US9253879B2 (en) | Wired circuit board and producing method thereof | |
JP5938223B2 (ja) | 配線回路基板およびその製造方法 | |
JP6169894B2 (ja) | 配線回路基板 | |
US9992868B2 (en) | Wired circuit board having one of the conductive layers disposed in an opening formed in metal supporting board | |
JP2017107628A (ja) | 回路付サスペンション基板およびその製造方法 | |
US20170294200A1 (en) | Suspension board with circuit and producing method thereof | |
US9713245B2 (en) | Wired circuit board | |
CN106852009B (zh) | 带电路的悬挂基板和带电路的悬挂基板的制造方法 | |
JP6280828B2 (ja) | 回路付サスペンション基板 | |
JP6539194B2 (ja) | 回路付サスペンション基板およびその製造方法 | |
JP6294861B2 (ja) | 回路付サスペンション基板、および、回路付サスペンション基板の製造方法 | |
US8658903B2 (en) | Wired circuit board | |
US10121503B2 (en) | Suspension board with circuit having thinned insulating second portion overlapping second terminal | |
CN105976836B (zh) | 带电路的悬挂基板及其制造方法 | |
JP7175691B2 (ja) | 配線回路基板 | |
JP6382605B2 (ja) | 回路付サスペンション基板およびその製造方法 | |
JP7406955B2 (ja) | 2層片面フレキシブル基板、及び2層片面フレキシブル基板の製造方法 | |
JP2020061202A (ja) | 回路付サスペンション基板 | |
JP5671597B2 (ja) | 配線回路基板集合体シートの製造方法 | |
JP3831726B2 (ja) | 非接触型icカードの製造方法 | |
KR20060109366A (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210611 Termination date: 20211207 |