JP2010003355A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010003355A JP2010003355A JP2008161032A JP2008161032A JP2010003355A JP 2010003355 A JP2010003355 A JP 2010003355A JP 2008161032 A JP2008161032 A JP 2008161032A JP 2008161032 A JP2008161032 A JP 2008161032A JP 2010003355 A JP2010003355 A JP 2010003355A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- memory
- circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/40—Response verification devices using compression techniques
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】半導体記憶装置は、書込み動作有効状態において書込みデータが書き込まれる不揮発性メモリと、書込み動作有効状態を示す有効状態指示信号に応答して書込みデータを比較対象データとして有効化し、不揮発性メモリからの読出しデータと有効化された比較対象データとの比較結果を出力するチェック回路と、チェック回路の出力である比較結果を外部に出力する経路とを含み、不揮発性メモリの読出しデータを外部に出力する経路が存在しないことを特徴とする。
【選択図】図1
Description
(付記1)
書込み動作有効状態において書込みデータが書き込まれる不揮発性メモリと、
該書込み動作有効状態を示す有効状態指示信号に応答して該書込みデータを比較対象データとして有効化し、該不揮発性メモリからの読出しデータと、該有効化された比較対象データとの比較結果を出力するチェック回路と、
該チェック回路の出力である該比較結果を外部に出力する経路と
を含み、該不揮発性メモリの該読出しデータを外部に出力する経路が存在しないことを特徴とする半導体装置。
(付記2)
該チェック回路は、
該有効状態指示信号に応答して該書込みデータが該比較対象データとして書き込まれる揮発性メモリと、
該不揮発性メモリからの読出しデータと該揮発性メモリからの読出しデータとの比較結果を出力する比較回路と
を含むことを特徴とする付記1記載の半導体装置。
(付記3)
該揮発性メモリからの該読出しデータを外部に出力する経路を更に含むことを特徴とする付記2記載の半導体装置。
(付記4)
不揮発性の救済用メモリと、
読出しアドレスと不良アドレスとを比較するアドレス比較回路と、
該アドレス比較回路による比較結果に応じて該不揮発性メモリからの読出しデータと該救済用メモリからの読出しデータとの何れか一方を選択するセレクタ
を更に含むことを特徴とする付記2記載の半導体装置。
(付記5)
該揮発性メモリの記憶容量は該不揮発性メモリの記憶容量よりも小さいことを特徴とする付記2記載の半導体装置。
(付記6)
該比較回路は、該不揮発性メモリへのデータ書込み動作毎に、該不揮発性メモリからの読出しデータと該揮発性メモリからの読出しデータとの比較結果を出力することを特徴とする付記5記載の半導体装置。
(付記7)
該揮発性メモリはテストを実行するテスト機能を備え、該揮発性メモリの該テスト機能を有効にした場合において、該比較回路は該比較結果を出力しないように構成されることを特徴とする付記2記載の半導体装置。
(付記8)
該不揮発性メモリは該書込み動作有効状態において書込みイネーブル信号のアサート状態に応答して該書込みデータが書き込まれ、該チェック回路は、該有効状態指示信号と該書込みイネーブル信号のアサート状態とに応答して該書込みデータを該比較対象データとして有効化することを特徴とする付記1記載の半導体装置。
(付記9)
該有効状態指示信号は該不揮発性メモリが生成することを特徴とする付記1記載の半導体装置。
(付記10)
該チェック回路は、
該有効状態指示信号に応答して該書込みデータが該比較対象データとして書き込まれる不揮発性であるチェック用メモリと、
該不揮発性メモリからの読出しデータと該チェック用メモリからの読出しデータとの比較結果を出力する比較回路と
を含むことを特徴とする付記1記載の半導体装置。
(付記11)
前記不揮発性メモリの読出しデータを利用して動作する回路ブロックを更に半導体装置内に有し、前記不揮発性メモリの該読出しデータは、前記チェック部と、前記回路ブロックで終端されることを特徴とする付記1記載の半導体装置。
11 書込み制御回路
12 不揮発性メモリ
13 チェック回路
14 比較結果出力経路
15 回路ブロック
16 揮発性メモリ
17 比較回路
18 書込み/読出し試験装置
Claims (10)
- 書込み動作有効状態において書込みデータが書き込まれる不揮発性メモリと、
該書込み動作有効状態を示す有効状態指示信号に応答して該書込みデータを比較対象データとして有効化し、該不揮発性メモリからの読出しデータと、該有効化された比較対象データとの比較結果を出力するチェック回路と、
該チェック回路の出力である該比較結果を外部に出力する経路と
を含み、該不揮発性メモリの該読出しデータを外部に出力する経路が存在しないことを特徴とする半導体装置。 - 該チェック回路は、
該有効状態指示信号に応答して該書込みデータが該比較対象データとして書き込まれる揮発性メモリと、
該不揮発性メモリからの読出しデータと該揮発性メモリからの読出しデータとの比較結果を出力する比較回路と
を含むことを特徴とする請求項1記載の半導体装置。 - 該揮発性メモリからの該読出しデータを外部に出力する経路を更に含むことを特徴とする請求項2記載の半導体装置。
- 不揮発性の救済用メモリと、
読出しアドレスと不良アドレスとを比較するアドレス比較回路と、
該アドレス比較回路による比較結果に応じて該不揮発性メモリからの読出しデータと該救済用メモリからの読出しデータとの何れか一方を選択するセレクタ
を更に含むことを特徴とする請求項2記載の半導体装置。 - 該揮発性メモリの記憶容量は該不揮発性メモリの記憶容量よりも小さいことを特徴とする請求項2記載の半導体装置。
- 該比較回路は、該不揮発性メモリへのデータ書込み動作毎に、該不揮発性メモリからの読出しデータと該揮発性メモリからの読出しデータとの比較結果を出力することを特徴とする請求項5記載の半導体装置。
- 該揮発性メモリはテストを実行するテスト機能を備え、該揮発性メモリの該テスト機能を有効にした場合において、該比較回路は該比較結果を出力しないように構成されることを特徴とする請求項2記載の半導体装置。
- 該不揮発性メモリは該書込み動作有効状態において書込みイネーブル信号のアサート状態に応答して該書込みデータが書き込まれ、該チェック回路は、該有効状態指示信号と該書込みイネーブル信号のアサート状態とに応答して該書込みデータを該比較対象データとして有効化することを特徴とする請求項1記載の半導体装置。
- 該有効状態指示信号は該不揮発性メモリが生成することを特徴とする請求項1記載の半導体装置。
- 該チェック回路は、
該有効状態指示信号に応答して該書込みデータが該比較対象データとして書き込まれる不揮発性であるチェック用メモリと、
該不揮発性メモリからの読出しデータと該チェック用メモリからの読出しデータとの比較結果を出力する比較回路と
を含むことを特徴とする請求項1記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161032A JP5462453B2 (ja) | 2008-06-19 | 2008-06-19 | 半導体装置 |
US12/424,814 US7961530B2 (en) | 2008-06-19 | 2009-04-16 | Semiconductor device including nonvolatile memory |
US13/031,170 US7983096B2 (en) | 2008-06-19 | 2011-02-18 | Semiconductor device including nonvolatile memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161032A JP5462453B2 (ja) | 2008-06-19 | 2008-06-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010003355A true JP2010003355A (ja) | 2010-01-07 |
JP5462453B2 JP5462453B2 (ja) | 2014-04-02 |
Family
ID=41431139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008161032A Expired - Fee Related JP5462453B2 (ja) | 2008-06-19 | 2008-06-19 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7961530B2 (ja) |
JP (1) | JP5462453B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018206276A (ja) * | 2017-06-09 | 2018-12-27 | 三菱電機株式会社 | エネルギー需給計画装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011048879A (ja) * | 2009-08-27 | 2011-03-10 | Renesas Electronics Corp | 半導体装置 |
US9230683B2 (en) * | 2012-04-25 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
KR20150029848A (ko) * | 2013-09-10 | 2015-03-19 | 매그나칩 반도체 유한회사 | 메모리 프로그래밍 방법 및 이를 수행하는 장치 |
US9558846B1 (en) * | 2015-11-04 | 2017-01-31 | Texas Instruments Incorporated | Feedback validation of arbitrary non-volatile memory data |
US10976361B2 (en) | 2018-12-20 | 2021-04-13 | Advantest Corporation | Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes |
US11137910B2 (en) * | 2019-03-04 | 2021-10-05 | Advantest Corporation | Fast address to sector number/offset translation to support odd sector size testing |
KR20220149220A (ko) | 2021-04-30 | 2022-11-08 | 삼성전자주식회사 | 메모리 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02177091A (ja) * | 1988-12-27 | 1990-07-10 | Nec Corp | Prom内蔵集積回路 |
JPH04188247A (ja) * | 1990-11-21 | 1992-07-06 | Mitsubishi Electric Corp | Prom内蔵マイコン |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01118933A (ja) | 1987-10-31 | 1989-05-11 | Nec Corp | シングルチップマイクロコンピュータ |
JPH01279344A (ja) | 1988-05-02 | 1989-11-09 | Hitachi Ltd | 書き込み装置 |
JP2613674B2 (ja) | 1990-10-31 | 1997-05-28 | シャープ株式会社 | 集積回路装置 |
JPH10314451A (ja) | 1997-05-15 | 1998-12-02 | Copcom Co Ltd | ゲーム装置 |
JP4686805B2 (ja) | 2000-01-25 | 2011-05-25 | ソニー株式会社 | データ記憶素子製造方法およびデータ記憶素子、並びにデータ処理装置 |
JP2001339383A (ja) | 2000-05-29 | 2001-12-07 | Hitachi Ltd | 認証通信用半導体装置 |
US7441164B2 (en) * | 2002-12-26 | 2008-10-21 | Broadcom Corporation | Memory bypass with support for path delay test |
JP4094977B2 (ja) * | 2003-03-20 | 2008-06-04 | 沖電気工業株式会社 | 半導体装置 |
US20060095975A1 (en) * | 2004-09-03 | 2006-05-04 | Takayoshi Yamada | Semiconductor device |
DE102006053902A1 (de) * | 2006-11-15 | 2008-05-21 | Austriamicrosystems Ag | Schaltungsanordnung, umfassend ein Speicherzellenfeld, und Verfahren zu deren Betrieb |
US7463519B1 (en) * | 2007-08-22 | 2008-12-09 | Nscore Inc. | MIS-transistor-based nonvolatile memory device for authentication |
KR100925371B1 (ko) * | 2008-01-07 | 2009-11-09 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 테스트 회로 |
-
2008
- 2008-06-19 JP JP2008161032A patent/JP5462453B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-16 US US12/424,814 patent/US7961530B2/en not_active Expired - Fee Related
-
2011
- 2011-02-18 US US13/031,170 patent/US7983096B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02177091A (ja) * | 1988-12-27 | 1990-07-10 | Nec Corp | Prom内蔵集積回路 |
JPH04188247A (ja) * | 1990-11-21 | 1992-07-06 | Mitsubishi Electric Corp | Prom内蔵マイコン |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018206276A (ja) * | 2017-06-09 | 2018-12-27 | 三菱電機株式会社 | エネルギー需給計画装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110134709A1 (en) | 2011-06-09 |
US7961530B2 (en) | 2011-06-14 |
JP5462453B2 (ja) | 2014-04-02 |
US20090316497A1 (en) | 2009-12-24 |
US7983096B2 (en) | 2011-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5462453B2 (ja) | 半導体装置 | |
KR101374455B1 (ko) | 메모리 에러와 리던던시 | |
US10204698B2 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
JP4834721B2 (ja) | メモリ制御装置およびメモリ制御方法 | |
JP2008139908A (ja) | メモリ制御装置、コンピュータシステム及びデータ再生記録装置 | |
JP2008009721A (ja) | 評価システム及びその評価方法 | |
JP2005242797A (ja) | エラー訂正回路 | |
JP2007041665A (ja) | Ecc機能検査回路およびecc機能検査方法 | |
JP5421152B2 (ja) | 半導体集積回路 | |
US7143229B2 (en) | Single-chip microcomputer with dynamic burn-in test function and dynamic burn-in testing method therefor | |
JP5986474B2 (ja) | メモリ故障診断装置、メモリ故障診断方法 | |
US7484147B2 (en) | Semiconductor integrated circuit | |
JP2005050393A (ja) | 半導体装置およびその故障検出方法 | |
JP5006121B2 (ja) | 論理検証装置、論理検証方法 | |
JP2005292959A (ja) | 不揮発性メモリモジュール及び不揮発性メモリシステム | |
KR20150006167A (ko) | 반도체 시스템 및 그 리페어 방법 | |
US20050223241A1 (en) | Semiconductor intergrated circuit device, data storage verification device, and data storage verification method | |
CN115910183A (zh) | 测试方法及测试系统 | |
JP2007064762A (ja) | 半導体装置、テストモード制御回路 | |
CN112468296B (zh) | 一种密钥编程方法、系统、电子设备及存储介质 | |
JP2007220193A (ja) | 半導体集積回路及びそのテスト方法 | |
KR101212762B1 (ko) | 반도체 장치 및 그의 테스트 방법 | |
JP4985462B2 (ja) | 集積回路、集積回路の動作試験方法および動作試験プログラム | |
JP2008269115A (ja) | メモリチェック装置及びメモリチェック方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121019 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130723 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5462453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |