CN115910183A - 测试方法及测试系统 - Google Patents
测试方法及测试系统 Download PDFInfo
- Publication number
- CN115910183A CN115910183A CN202110955470.3A CN202110955470A CN115910183A CN 115910183 A CN115910183 A CN 115910183A CN 202110955470 A CN202110955470 A CN 202110955470A CN 115910183 A CN115910183 A CN 115910183A
- Authority
- CN
- China
- Prior art keywords
- data
- module
- initial
- ecc module
- ecc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 52
- 238000010998 test method Methods 0.000 title claims abstract description 15
- 230000006870 function Effects 0.000 claims abstract description 62
- 230000002159 abnormal effect Effects 0.000 claims abstract description 27
- 238000007405 data analysis Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 4
- 230000005856 abnormality Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000012795 verification Methods 0.000 description 22
- 230000005540 biological transmission Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000012937 correction Methods 0.000 description 8
- 238000013500 data storage Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000005055 memory storage Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000008439 repair process Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000013524 data verification Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请实施例涉及半导体电路测试领域,特别涉及一种测试方法及测试系统,包括:向存储模块中写入第一初始数据,ECC模块基于第一初始数据,编码生成对应于第一初始数据的第一校验数据,并将第一校验数据写入存储模块;向存储模块的同一地址中写入第二初始数据;读出存储模块中的第二初始数据和第一校验数据,ECC模块基于第二初始数据,编码生成对应于第二初始数据的第二校验数据,并基于第一校验数据和第二校验数据校验并修正第二初始数据;读出存储器的第一读出数据,并基于第一读出数据,判断ECC模块的功能是否异常,第一读出数据为ECC模块校验并修正后的第二初始数据,以提供对存储器的ECC功能简单且可靠的测试方法。
Description
技术领域
本申请涉及半导体电路测试领域,特别涉及一种测试方法及测试系统。
背景技术
动态随机存储器(Dynamic Random Access Memory,DRAM)由于其存储密度高、传输速度快等特点,广泛应用于现代电子系统中。随着半导体技术的发展,DRAM技术越来越先进,存储单元的集成度越来越高;同时,各种不同的应用对DRAM的性能、功耗和可靠性等也都要求越来越高。
为了保证数据的存储不发生错误,通过引入检错纠错功能(Error CorrectionCode,ECC)来对存储的数据进行数据校验,以提高DRAM数据存储的准确性,即保证ECC功能的正确运行可以一定程度上确保存储的数据不发生错误。
然而,申请人发现目前对DRAM中ECC功能的测试环境较为局限,亟需设计一种简单且可靠的测试方法,以测试DRAM中ECC的功能是否正常。
发明内容
本申请实施例提供一种测试方法及测试系统,在存储器投入使用后,也可以测试存储器中ECC的功能是否正常。
本申请实施例提供了一种测试方法,应用于存储器,存储器包括存储模块和ECC模块,包括:向存储模块中写入第一初始数据,ECC模块基于第一初始数据,编码生成对应于第一初始数据的第一校验数据,并将第一校验数据写入存储模块;向存储模块的同一地址中写入第二初始数据,存储在存储模块中的第二初始数据覆盖第一初始数据,其中,第一初始数据与第二初始数据具有数据差异;读出存储模块中的第二初始数据和第一校验数据,ECC模块基于第二初始数据,编码生成对应于第二初始数据的第二校验数据,并基于第一校验数据和第二校验数据校验并修正第二初始数据;读出存储器的第一读出数据,并基于第一读出数据,判断ECC模块的功能是否异常,第一读出数据为ECC模块校验并修正后的第二初始数据。
本申请实施例提供了一种测试系统,应用于上述测试方法,包括:第一数据提供模块,被配置为,用于向存储器提供第一初始数据;第二数据提供模块,被配置为,用于向存储器提供第二初始数据,第一初始数据与第二初始数据具有数据差异;控制模块,被配置为,用于根据控制信号控制存储器的ECC模块的开启或关闭;数据分析模块,被配置为,用于获取存储器输出的第一读出数据,并基于第一读出数据,判断ECC模块的功能是否异常,第一读出数据为存储器输出的校验并修正后的第二初始数据。
通过向存储模块中存储第一初始数据和第一校验数据后,再向存储模块中存储第二初始数据,即对初始数据进行注错,然后通过存储器读出的第一读出数据判断存储器的ECC功能是否正常,即存储器投入使用后仍可以采用较为简单的方式进行ECC功能的校验,测试环境真实,且获取的测试数据更加可靠。
附图说明
图1为本申请一实施例提供的一种存储器的结构示意图;
图2为本申请一实施例提供的一种测试方法的流程示意图;
图3为本申请一实施例提供的一种测试方法的具体数据流程示意图;
图4为本申请一实施例提供的另一种存储器的结构示意图;
图5为本申请另一实施例提供的一种测试系统的结构示意图;
图6为本申请另一实施例提供的另一种测试系统的结构示意图。
具体实施方式
为了保证数据的存储不发生错误,通过引入检错纠错功能(Error CorrectionCode,ECC)来对存储的数据进行数据校验,以提高DRAM数据存储的准确性,即保证ECC功能的正确运行可以一定程度上确保存储的数据不发生错误。
申请人发现目前对DRAM中ECC功能的测试环境较为局限,亟需设计一种简单且可靠的测试方法,以测试DRAM中ECC的功能是否正常。
本申请一实施例提供了一种测试方法,应用于存储器,存储器包括存储模块和ECC模块,包括:向存储模块中写入第一初始数据,ECC模块基于第一初始数据,编码生成对应于第一初始数据的第一校验数据,并将第一校验数据写入存储模块;向存储模块的同一地址中写入第二初始数据,存储在存储模块中的第二初始数据覆盖第一初始数据,其中,第一初始数据与第二初始数据具有数据差异;读出存储模块中的第二初始数据和第一校验数据,ECC模块基于第二初始数据,编码生成对应于第二初始数据的第二校验数据,并基于第一校验数据和第二校验数据校验并修正第二初始数据;读出存储器的第一读出数据,并基于第一读出数据,判断ECC模块的功能是否异常,第一读出数据为ECC模块校验并修正后的第二初始数据。
本领域的普通技术人员可以理解,在本申请各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。
图1为本实施例提供的一种存储器的结构示意图,图2为本实施例提供的一种测试方法的流程示意图,图3为本实施例提供的一种测试方法的具体数据流程示意图,图4为本实施例提供的另一种存储器的结构示意图,以下结合附图对本实施例提供的测试方法作进一步详细说明,具体如下:
需要说明的是,本申请中用于对ECC的测试,具体用于测试ECC是否根据校验数据修复真实数据,其中,真实数据表表示待存储的数据,校验数据为ECC模块根据待存储的数据编译生成的检验数据。
在一个例子中,参考图1,测试方法,应用于存储器,存储器包括:接口模块100、存储模块300和ECC模块200,其中ECC模块200用于对存入存储模块300的数据进行检错纠错,存储模块300用于存储真实数据和校验数据;接口模块100用于获取待存入存储模块300的真实数据,并用于输出存储器的读出数据,其中,接口模块100和ECC模块200之间的数据通过第一数据路径115传输。
对于图1,真实数据包括第一初始数据Data1,存储器的读出数据包括第一读出数据Read1,校验数据包括第一校验数据Parity1。
参考图2,测试方法,具体包括步骤101~步骤104。
步骤101,向存储模块300中写入第一初始数据Data1和第一校验数据Parity1。
具体地,向存储模块300中写入第一初始数据Data1,ECC模块200基于第一初始数据Data1编码生成对应于第一初始数据Data1的第一校验数据Parity1,并将第一校验数据Parity1写入存储模块300。
结合图1和图3,接口模块100获取第一初始数据Data1,并将第一初始数据Data1传输至ECC模块200,ECC模块200根据第一初始数据Data1编译生成第一校验数据Parity1,然后,ECC模块200将第一初始数据Data1和第一校验数据Parity1存储存储模块300。
需要说明的是,在本实施例中,第一初始数据Data1以一个128位的二进制数为例进行举例说明,并不构成对本实施例的限定;在具体应用中,第一初始数据Data1的数据长度可以根据存储器所需存储的数据长度调整,相应地,ECC模块200根据第一初始数据Data1编译生成的第一校验数据Parity1为一个8位的二进制数。
在一个例子中,第一初始数据Data1存储在存储模块300的数据存储区,第一校验数据Parity1存储在存储模块300的校验存储区;进一步地,存储在数据存储区的第一初始数据Data1以8位一组,分为16组存储,以保证数据存储区中每个存储单元的存储空间与校验存储区中存储单元的存储空间一致。需要说明的是,可以根据存储器存储单元存储空间的划分方式,来划分存储在数据存储区的真实数据,本实施例并不构成对数据存储时数据划分的限定。
步骤102,向存储模块300中写入第二初始数据Data2。
具体地,向存储模块300的同一地址中写入第二初始数据Data2,存储在存储模块300中的第二初始数据Data2覆盖第一初始数据Data1,其中,第一初始数据Data1与第二初始数据具有数据差异。
结合图1和图3,在向存储模块300写入第二初始数据Data2前,关闭ECC模块200,接口模块100向存储模块300中写入第二初始数据Data2,待第二初始数据Data2写入存储模块300后,开启ECC模块200。
由于存储器存储数据是采用电平存储的形式,而电平存储的数据可能由于电平的变化而导致写入的数据和读出的数据不同,因此需要通过ECC来对写入的数据和读出的数据进行检错纠错。本实施例通过控制ECC模块200的开启与关闭,防止ECC模块200向存储模块300传输根据第二初始模块Data2编译生成的校验数据,从而实现在真实数据中注入错误,从而模拟在存储模块300中存储的数据出现错误。
在一个例子中,关闭ECC模块200包括:关闭ECC模块200的编码功能;开启ECC模块200包括:开启ECC模块200的编码功能。即通过关闭ECC模块200的编码功能,避免ECC模块200根据第二初始数据Data2编码生成校验数据。
在另一个例子中,关闭ECC模块200包括:关闭ECC模块200与存储模块300之间的存取校验数据的数据传输通道;开启ECC模块200包括:开启ECC模块200与存储模块300之间存取校验数据的数据传输通道。即通过关闭ECC模块200与存储模块300之间存取校验数据的数据传输通道来保证存储模块300中的第一校验数据Parity1不被覆盖,ECC模块200虽然根据第二初始数据Data2编码生成校验数据,但无法存入存储模块300中。
对于常用的存储器的ECC功能,若存储器在存储模块300中的真实数据仅有一位发生改变,可根据校验数据对真实数据进行修复,若真实数据发生改变的数位大于1,ECC模块200无法对初始数据进行修复,因此,在本实施例中,第一初始数据Data1和第二初始数据Data2有且仅有一位数据差异,以保证注错后的第二初始数据Data2可以被ECC模块修复。
步骤103,读出存储模块300中的第二初始数据Data2和第一校验数据Parity1。
具体地,读出存储模块300中的第二初始数据Data2和第一校验数据Parity1,ECC模块200基于第二初始数据Data2编码生成对应于第二始数据Data2的第二校验数据Parity2,并基于第一校验数据Parity1和第二校验数据Parity2校验并修正第二初始数据Data2。
结合图1和图3,存储模块300将第二初始数据Data2和第一校验数据Parity1读出至ECC模块200,ECC模块200基于第二初始数据Data2编码生成对应于第二始数据Data2的第二校验数据Parity2,ECC模块200根据第一校验数据Parity1和第二校验数据Parity2校验并修正第二初始数据Data2。
步骤104,获取存储器的第一读出数据Read1,并基于第一读出数据Read1判断ECC模块功能是否异常。
具体地,读出存储器的第一读出数据Read1,并基于第一读出数据Read1,判断ECC模块200的功能是否异常,其中,第一读出数据Read1为ECC模块200校验并修正后的第二初始数据Data2。
在一个例子中,若读出的第一读出数据Read1与待写入的第一初始数据Data1相同,说明注错后的初始数据被ECC模块200成功修复,ECC模块200功能正常;若读出的第一读出数据Read1与待写入的第一初始数据Data1不同,说明注错后的初始数据未被ECC模块200修复,ECC模块200功能异常。
另外,参考图4,在一个例子中,在读出存储器的第一读出数据Read1的过程中,还包括:读出存储器的第二读出数据Read2,第二读出数据Read2为ECC模块200基于第二初始数据Data2编码生成的第二校验数据Parity2。
在一个例子中,采用存储器的掩码焊盘输出第二读出数据Read2。
存储器正常数据读写过程中可能会涉及到掩码操作,而存储器掩码操作是基于控制端是否发送掩码,以及相关掩码功能是否开启。对于掩码操作,在对存储器的ECC测试时是不会用到的,即在对ECC测试时,存储器的掩码焊盘相当于并没有作用,因此,采用掩码焊盘输出第二读出数据Read2,不需要对存储器新增焊盘,并不会改变存储器的外部结构。
在一个例子中,第一数据路径115,用于接口模块100向ECC模块200传输真实数据;第二数据路径125,用于ECC模块200向接口模块100传输校验数据,通过对数据的分类传输,保证数据传输的准确性。
对于正常运行状态的存储器,其ECC功能在进行校验和修复后不会输出校验数据,在一些实施例中,第二数据路径125基于外部控制信号开启,即进一步保证只有对ECC功能测试时,存储器才会输出第二读出数据Read2。
当第一初始数据Data1和第二初始数据Data2有且仅有一位数据差异,第一校验数据Parity1和第二校验数据Parity2有且仅有一位数据差距。
对于第二读出数据Read2,判断ECC模块200的功能是否异常,包括:基于ECC模块200的编码方式,获取第一初始数据Data1对应的第一校验数据Parity1;基于ECC模块的编码方式,获取第一读出数据Read1对应的检验数据;若检验数据与第一校验数据Parity1相同,且校验数据与第二读出数据Read2具有一位的数据差异,ECC模块200的功能正常;若校验数据与第一校验数据Parity1不同,或校验数据与第二读出数据Read2的数据差异并非一位,ECC模块200的功能异常。即通过读出的第二读出数据Read2同样可以测试存储器的ECC功能。
另外,在实际应用中,可以结合上述对真实数据和校验数据的测试方式,双重保障以进一步保证测试结果的准确性。
由于存储器存储数据是采用电平存储的形式,而电平存储的数据可能由于电平的变化而导致写入的数据和读出的数据不同,因此需要通过ECC来对写入的数据和读出的数据进行检错纠错,本实施例通过向存储模块中存储第一初始数据和第一校验数据后,再向存储模块中存储第二初始数据,即对初始数据进行注错,然后通过存储器读出的第一读出数据判断存储器的ECC功能是否正常,即存储器投入使用后仍可以采用较为简单的方式进行ECC功能的校验,测试环境真实,且获取的测试数据更加可靠。
上面各种步骤划分,只是为了描述清楚,实现时可以合并为一个步骤或者对某些步骤进行拆分,分解为多个步骤;对流程中添加无关紧要的修改或者引入无关紧要的设计,但不改变其流程的核心设计都在该专利的保护范围内。
本申请另一实施例提供了一种测试系统,应用于上述测试方法,包括:第一数据提供模块,被配置为,用于向存储器提供第一初始数据;第二数据提供模块,被配置为,用于向存储器提供第二初始数据,第一初始数据与第二初始数据具有数据差异;控制模块,被配置为,用于根据控制信号控制存储器的ECC模块的开启或关闭;数据分析模块,被配置为,用于获取存储器输出的第一读出数据,并基于第一读出数据,判断ECC模块的功能是否异常,第一读出数据为存储器输出的校验并修正后的第二初始数据。
图5为本实施例提供的一种测试系统的结构示意图,图6为本实施例提供的另一种测试系统的结构示意图,以下结合附图对本实施例提供的测试系统作进一步详细说明,具体如下:
参考图5,测试系统400,用于对存储器的ECC模块进行测试,包括:
第一数据提供模块401,被配置为,用于向存储器提供第一初始数据Data1。
需要说明的是,在本实施例中,第一初始数据Data1以一个128位的二进制数为例进行举例说明,并不构成对本实施例的限定;在具体应用中,第一初始数据Data1的数据长度可以根据存储器所需存储的数据长度调整,相应地,存储器的ECC模块根据第一初始数据Data1编译生成的第一校验数据Parity1为一个8位的二进制数。
第二数据提供模块402,被配置为,用于向存储器提供第二初始数据Data2,其中,第一初始数据Data1和第二初始数据Data2具有数据差异。
由于存储器存储数据是采用电平存储的形式,而电平存储的数据可能由于电平的变化而导致写入的数据和读出的数据不同,因此需要通过ECC来对写入的数据和读出的数据进行检错纠错。本实施例通过控制ECC模块的开启与关闭,防止ECC模块向存储模块传输根据第二初始模块Data2编译生成的校验数据,从而实现在真实数据中注入错误,从而模拟在存储模块中存储的数据出现错误。
对于常用的存储器的ECC功能,若存储器在存储模块中的真实数据仅有一位发生改变,可根据校验数据对真实数据进行修复,若真实数据发生改变的数位大于1,ECC模块无法对初始数据进行修复,因此,在本实施例中,在本实施例中,第一初始数据Data1和第二初始数据Data2有且仅有一位数据差异,以保证注错后的第二初始数据Data2可以被ECC模块修复。
控制模块403,被配置为,用于根据控制信号控制存储器的ECC模块的开启或者关闭。
在一个例子中,关闭ECC模块包括:关闭ECC模块的编码功能;开启ECC模块包括:开启ECC模块的编码功能。即通过关闭ECC模块的编码功能,避免ECC模块根据第二初始数据Data2编码生成校验数据。
在另一个例子中,关闭ECC模块包括:关闭ECC模块与存储模块之间的存取校验数据的数据传输通道;开启ECC模块包括:开启ECC模块与存储模块之间存取校验数据的数据传输通道。即通过关闭ECC模块与存储模块之间存取校验数据的数据传输通道来保证存储模块中的第一校验数据Parity1不被覆盖,ECC模块虽然根据第二初始数据Data2编码生成校验数据,但无法存入存储模块中。
数据分析模块404,被配置为,用于获取存储器输出的第一读出数据Read1,并基于第一读出数据Read1,判断存储器的ECC模块的功能是否异常,其中,第一读出数据Read1为存储器输出的校验并修正后的第二初始数据Data2。
具体地,数据分析模块404包括:获取单元414,被配置为,获取存储器数据的第一读出数据Read1;判断单元424,连接第一数据提供模块401和获取单元414,基于第一读出数据Read1和第一初始数据Data1,判断存储器ECC模块的功能是否异常。
对于判断单元424,若读出的第一读出数据Read1与待写入的第一初始数据Data1相同,说明注错后的初始数据被ECC模块成功修复,ECC模块功能正常;若读出的第一读出数据Read1与待写入的第一初始数据Data1不同,说明注错后的初始数据未被ECC模块修复,ECC模块功能异常。
在一个例子中,在读出存储器的第一读出数据Read1的过程中,还包括:读出存储器的第二读出数据Read2,第二读出数据Read2为ECC模块基于第二初始数据Data2编码生成的第二校验数据Parity2。
具体地,参考图6,数据分析模块504,被配置为,还用于获取存储器输出的第二读出数据Read2,第二读出数据Read2为ECC模块基于第二初始数据Data2编码生成的第二校验数据Parity2。
基于第一读出数据Read1判断存储器的ECC模块的功能是否异常,包括:基于第一读出数据Read1和第二读出数据Read2判断ECC模块的功能是否异常。
在本示例中,数据分析模块504包括:获取单元514,被配置为,获取存储器输出的第一读出数据Read1和第二读出数据Read2;处理单元524,连接第一数据提供模块401和获取单元514,被配置为基于ECC模块的编码方式,获取第一初始数据Data1对应的第一校验数据Parity1以及第一读出数据Read1对应的第三校验数据Parity3;判断单元534,连接获取单元514和处理单元524,基于第一校验数据Parity1、第二读出数据Read2和第三校验数据Parity3,判断ECC模块的功能是否异常。
对于判断单元534,若第三校验数据Parity3与第一校验数据Parity1相同,且第三校验数据Parity3与第二读出数据Read2具有一位的数据差异,判断单元534输出表征ECC模块的功能正常的提示信息,若第三校验数据Parity3与第一校验数据Parity1不同,或第三校验数据Parity3与第二读出数据Read2的数据差异并非一位,判断单元534输出表征ECC模块的功能异常的提示信息。
另外,在实际应用中,可以结合上述对真实数据和校验数据的测试方式,双重保障以进一步保证测试结果的准确性。
由于存储器存储数据是采用电平存储的形式,而电平存储的数据可能由于电平的变化而导致写入的数据和读出的数据不同,因此需要通过ECC来对写入的数据和读出的数据进行检错纠错,本实施例通过向存储模块中存储第一初始数据和第一校验数据后,再向存储模块中存储第二初始数据,即对初始数据进行注错,然后通过存储器读出的第一读出数据判断存储器的ECC功能是否正常,即存储器投入使用后仍可以采用较为简单的方式进行ECC功能的校验,测试环境真实,且获取的测试数据更加可靠。
值得一提的是,本实施例中所涉及到的各单元均为逻辑单元,在实际应用中,一个逻辑单元可以是一个物理单元,也可以是一个物理单元的一部分,还可以以多个物理单元的组合实现。此外,为了突出本申请的创新部分,本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入,但这并不表明本实施例中不存在其它的单元。
本领域的普通技术人员可以理解,上述各实施例是实现本申请的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本申请的精神和范围。
Claims (15)
1.一种测试方法,应用于存储器,所述存储器包括存储模块和ECC模块,其特征在于,包括:
向所述存储模块中写入第一初始数据,所述ECC模块基于所述第一初始数据,编码生成对应于所述第一初始数据的第一校验数据,并将所述第一校验数据写入所述存储模块;
向所述存储模块的同一地址中写入第二初始数据,存储在所述存储模块中的所述第二初始数据覆盖所述第一初始数据,其中,所述第一初始数据与所述第二初始数据具有数据差异;
读出所述存储模块中的所述第二初始数据和所述第一校验数据,所述ECC模块基于所述第二初始数据,编码生成对应于所述第二初始数据的第二校验数据,并基于所述第一校验数据和第二校验数据校验并修正所述第二初始数据;
读出所述存储器的第一读出数据,并基于所述第一读出数据,判断所述ECC模块的功能是否异常,所述第一读出数据为所述ECC模块校验并修正后的所述第二初始数据。
2.根据权利要求1所述的测试方法,其特征在于,所述向所述存储模块中写入第二初始数据,包括:关闭所述ECC模块,向所述存储模块中写入所述第二初始数据,待所述第二初始数据写入所述存储模块后,开启所述ECC模块。
3.根据权利要求2所述的测试方法,其特征在于,包括:
所述关闭所述ECC模块包括:关闭所述ECC模块的编码功能;
所述开启所述ECC模块包括:开启所述ECC模块的编码功能。
4.根据权利要求2所述的测试方法,其特征在于,包括:
所述关闭所述ECC模块包括:关闭所述ECC模块与所述存储模块之间存取校验数据的数据通道;
所述开启所述ECC模块包括:开启所述ECC模块与所述存储模块之间存取校验数据的数据通道。
5.根据权利要求1所述的测试方法,其特征在于,所述判断所述ECC模块的功能是否异常,包括:若读出的所述第一读出数据与写入的所述第一初始数据相同,所述ECC模块功能正常,若读出的所述第一读出数据与写入的所述第一初始数据不同,所述ECC模块功能异常。
6.根据权利要求1所述的测试方法,其特征在于,在所述读出所述存储器的第一读出数据的过程中,还包括:读出所述存储器的第二读出数据,所述第二读出数据为所述ECC模块基于第二初始数据编码生成的所述第二校验数据。
7.根据权利要求6所述的测试方法,其特征在于,所述第一初始数据与所述第二初始数据有且仅有一位数据差异,所述第一校验数据和所述第二校验数据有且仅有一位数据差异。
8.根据权利要求7所述的测试方法,其特征在于,所述基于所述第一读出数据,判断所述ECC模块的功能是否异常,包括:
基于所述ECC模块的编码方式,获取第一初始数据对应的第一校验数据;
基于所述ECC模块的编码方式,获取第一读出数据对应的检验数据;
若所述检验数据与所述第一校验数据相同,且所述检验数据与所述第二读出数据具有一位的数据差异,所述ECC模块的功能正常;
若所述检验数据与所述第一校验数据不同,或所述检验数据与所述第二读出数据的数据差异并非一位,所述ECC模块的功能异常。
9.一种测试系统,应用于权利要求1~8任一项所述测试方法,其特征在于,包括:
第一数据提供模块,被配置为,用于向存储器提供第一初始数据;
第二数据提供模块,被配置为,用于向存储器提供第二初始数据,所述第一初始数据与所述第二初始数据具有数据差异;
控制模块,被配置为,用于根据控制信号控制存储器的ECC模块的开启或关闭;
数据分析模块,被配置为,用于获取存储器输出的第一读出数据,并基于所述第一读出数据,判断所述ECC模块的功能是否异常,所述第一读出数据为存储器输出的校验并修正后的所述第二初始数据。
10.根据权利要求9所述的测试系统,其特征在于,所述第一初始数据与所述第二初始数据有且仅有一位数据差异。
11.根据权利要求9所述的测试系统,其特征在于,所述数据分析模块,包括:
获取单元,被配置为,获取存储器输出的所述第一读出数据;
判断单元,连接所述第一数据提供模块和所述获取单元,基于所述第一读出数据和所述第一初始数据,判断所述ECC模块的功能是否异常。
12.根据权利要求11所述的测试系统,其特征在于,所述基于所述第一读出数据和所述第一初始数据,判断所述ECC模块的功能是否异常,包括:
若读出的所述第一读出数据与所述第一初始数据相同,所述判断单元输出表征所述ECC模块的功能正常的提示信息;
若读出的所述第一读出数据与所述第一初始数据不同,所述判断单元输出表征所述ECC模块的功能异常的提示信息。
13.根据权利要求9所述的测试系统,其特征在于,包括:
所述数据分析模块,被配置为,还用于获取存储器输出的第二读出数据,所述第二读出数据为所述ECC模块基于第二初始数据编码生成的所述第二校验数据;
所述基于所述第一读出数据判断存储器的ECC模块的功能是否异常,包括:基于所述第一读出数据和所述第二读出数据判断所述ECC模块的功能是否异常。
14.根据权利要求13所述的测试系统,其特征在于,所述数据分析模块包括:
获取单元,被配置为,获取存储器输出的所述第一读出数据和所述第二读出数据;
处理单元,连接所述第一数据提供模块和所述获取单元,被配置为基于所述ECC模块的编码方式,获取所述第一初始数据对应的第一校验数据以及所述第一读出数据对应的第三校验数据;
判断单元,连接所述获取单元和所述处理单元,基于所述第一校验数据、所述第二读出数据和所述第三校验数据判断所述ECC模块的功能是否异常。
15.根据权利要求14所述的测试系统,其特征在于,所述基于所述第一校验数据、所述第二读出数据和所述第三校验数据判断所述ECC模块的功能是否异常,包括:若所述第三校验数据与所述第一校验数据相同,且所述第三校验数据与所述第二读出数据具有一位的数据差异,所述判断单元输出表征所述ECC模块的功能正常的提示信息,若所述第三校验数据与所述第一校验数据不同,或所述第三校验数据与所述第二读出数据的数据差异并非一位,所述判断单元输出表征所述ECC模块的功能异常的提示信息。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110955470.3A CN115910183A (zh) | 2021-08-19 | 2021-08-19 | 测试方法及测试系统 |
EP22857315.0A EP4231302A4 (en) | 2021-08-19 | 2022-04-22 | TEST PROCEDURE AND TEST SYSTEM |
PCT/CN2022/088485 WO2023019997A1 (zh) | 2021-08-19 | 2022-04-22 | 测试方法及测试系统 |
US17/948,940 US20230013082A1 (en) | 2021-08-19 | 2022-09-20 | Test method and test system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110955470.3A CN115910183A (zh) | 2021-08-19 | 2021-08-19 | 测试方法及测试系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115910183A true CN115910183A (zh) | 2023-04-04 |
Family
ID=85239448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110955470.3A Pending CN115910183A (zh) | 2021-08-19 | 2021-08-19 | 测试方法及测试系统 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115910183A (zh) |
WO (1) | WO2023019997A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116341011B (zh) * | 2023-05-11 | 2023-08-11 | 上海芯联芯智能科技有限公司 | 一种检测系统及方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030182611A1 (en) * | 2002-03-19 | 2003-09-25 | Chung-Che Wu | Method for verifying error correction code function of a computer system |
JP2008176828A (ja) * | 2007-01-16 | 2008-07-31 | Toshiba Microelectronics Corp | エラー検出訂正回路のテスト回路およびテスト方法 |
CN102646453A (zh) * | 2011-02-18 | 2012-08-22 | 安凯(广州)微电子技术有限公司 | NandFlash控制器中错误校正码模块的测试方法及系统 |
CN104699555A (zh) * | 2013-12-09 | 2015-06-10 | 研祥智能科技股份有限公司 | 内存模组ecc功能验证方法、装置及其产品 |
CN107885614A (zh) * | 2017-11-23 | 2018-04-06 | 昌微系统科技(上海)有限公司 | 一种基于存储器的数据处理方法及数据处理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7836379B1 (en) * | 2006-04-03 | 2010-11-16 | Marvell International Ltd. | Method for computing buffer ECC |
KR20110073932A (ko) * | 2009-12-24 | 2011-06-30 | 주식회사 하이닉스반도체 | Ecc 회로를 포함하는 반도체 스토리지 시스템 및 그 제어 방법 |
WO2014205590A1 (en) * | 2013-06-24 | 2014-12-31 | Micron Technology, Inc. | Circuits, apparatuses, and methods for correcting data errors |
US9472261B1 (en) * | 2015-04-17 | 2016-10-18 | Qualcomm Incorporated | Systems and methods to refresh DRAM based on temperature and based on calibration data |
KR20210081534A (ko) * | 2019-12-24 | 2021-07-02 | 삼성전자주식회사 | 반도체 메모리 장치 및 메모리 시스템 |
-
2021
- 2021-08-19 CN CN202110955470.3A patent/CN115910183A/zh active Pending
-
2022
- 2022-04-22 WO PCT/CN2022/088485 patent/WO2023019997A1/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030182611A1 (en) * | 2002-03-19 | 2003-09-25 | Chung-Che Wu | Method for verifying error correction code function of a computer system |
JP2008176828A (ja) * | 2007-01-16 | 2008-07-31 | Toshiba Microelectronics Corp | エラー検出訂正回路のテスト回路およびテスト方法 |
CN102646453A (zh) * | 2011-02-18 | 2012-08-22 | 安凯(广州)微电子技术有限公司 | NandFlash控制器中错误校正码模块的测试方法及系统 |
CN104699555A (zh) * | 2013-12-09 | 2015-06-10 | 研祥智能科技股份有限公司 | 内存模组ecc功能验证方法、装置及其产品 |
CN107885614A (zh) * | 2017-11-23 | 2018-04-06 | 昌微系统科技(上海)有限公司 | 一种基于存储器的数据处理方法及数据处理装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2023019997A1 (zh) | 2023-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100681429B1 (ko) | 반도체 메모리 장치 및 그것의 비트 에러 검출 방법 | |
US20100251043A1 (en) | Semiconductor integrated circuit, circuit function veryfication device and method of veryfying circuit function | |
US4926426A (en) | Error correction check during write cycles | |
CN114333965B (zh) | 存储器和存储器的测试方法 | |
JP5462453B2 (ja) | 半導体装置 | |
CN111078462A (zh) | 数据校验方法及电路 | |
KR20080007806A (ko) | Ecc엔진을 이용한 병렬 비트 테스트 방법 및 그 장치 | |
CN116153378A (zh) | 错误检查刷写操作方法和使用该方法的半导体系统 | |
CN115910183A (zh) | 测试方法及测试系统 | |
CN115938451A (zh) | 测试方法及测试系统 | |
US10762977B1 (en) | Memory storage device and memory testing method thereof | |
US20230013082A1 (en) | Test method and test system | |
CN111048142B (zh) | 应用于闪存控制器的编码器自我测试电路及相关的方法 | |
US20120246527A1 (en) | Built-in self test circuit and designing apparatus | |
JP2008176828A (ja) | エラー検出訂正回路のテスト回路およびテスト方法 | |
KR20050064887A (ko) | 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법 | |
CN115910179A (zh) | 测试方法及测试系统 | |
CN112133362B (zh) | 存储器存储装置及其存储器测试方法 | |
JP6594712B2 (ja) | 半導体メモリ及び半導体メモリのベリファイ方法 | |
CN115910178A (zh) | 存储器、数据处理结构和数据分析方法 | |
US11955989B2 (en) | Memory device and test method thereof | |
US20070047346A1 (en) | Semiconductor integrated circuit | |
US20230307078A1 (en) | Method and device for checking data, electronic device, and storage medium | |
US11494262B2 (en) | Electronic device having one-time-programmable (OTP) memory and method for writing and reading OTP memory | |
CN115083507B (zh) | 一种对存储器ecc校验位存储阵列的测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |