JP2009541997A - 安熱法による成長で作製された、窒素面またはＭ面ＧａＮ基板を用いた光電子デバイスと電子デバイス - Google Patents

安熱法による成長で作製された、窒素面またはＭ面ＧａＮ基板を用いた光電子デバイスと電子デバイス Download PDF

Info

Publication number
JP2009541997A
JP2009541997A JP2009516560A JP2009516560A JP2009541997A JP 2009541997 A JP2009541997 A JP 2009541997A JP 2009516560 A JP2009516560 A JP 2009516560A JP 2009516560 A JP2009516560 A JP 2009516560A JP 2009541997 A JP2009541997 A JP 2009541997A
Authority
JP
Japan
Prior art keywords
layer
gan
plane
group iii
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009516560A
Other languages
English (en)
Other versions
JP5604102B2 (ja
Inventor
忠朗 橋本
均 佐藤
シュウジ・ナカムラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2009541997A publication Critical patent/JP2009541997A/ja
Application granted granted Critical
Publication of JP5604102B2 publication Critical patent/JP5604102B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/10—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1032—Seed pulling
    • Y10T117/1064—Seed pulling including a fully-sealed or vacuum-maintained crystallization chamber [e.g., ampoule]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

安熱法という成長技術を用いて、窒素面またはＭ面を有するＩＩＩ−Ｖ族窒化物薄膜を成長する方法が開示される。この方法は、耐圧釜を用いるステップと、耐圧釜を加熱するステップと、耐圧釜にアンモニアを導入するステップとを含み、平坦な窒素面またはＭ面の窒化ガリウムの薄膜及びバルクＧａＮを作製する。

Description

関連出願との相互参照関係
本出願は次の出願と関係している。
橋本 忠朗（Ｔａｄａｏ Ｈａｓｈｉｍｏｔｏ）らによる、米国特許仮出願第６０／７９０，３１０号、２００６年４月７日出願、発明の名称「超臨界アンモニア中での大表面積窒化ガリウム結晶の成長方法および大表面積窒化ガリウム結晶（Ａ ＭＥＴＨＯＤ ＦＯＲ ＧＲＯＷＩＮＧ ＬＡＲＧＥ ＳＵＲＦＡＣＥ ＡＲＥＡ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＣＲＹＳＴＡＬＳ ＩＮ ＳＵＰＥＲＣＲＩＴＩＣＡＬ ＡＭＭＯＮＩＡ ＡＮＤ ＬＡＲＧＥ ＳＵＲＦＡＣＥ ＡＲＥＡ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＣＲＹＳＴＡＬＳ）」代理人整理番号３０７９４．０１７９ＵＳＰ１;
この出願は、参照として本明細書中に組み込まれているものとする。
本出願は米国特許法第１１９条（ｅ）に基づいて、以下の米国特許出願の優先権を主張するものである。
橋本 忠朗、佐藤 均（Ｈｉｔｏｓｈｉ Ｓａｔｏ）、およびシュウジ ナカムラ（Ｓｈｕｊｉ Ｎａｋａｍｕｒａ）による、米国特許仮出願第６０／８１５，５０７号、２００６年６月２１日出願、発明の名称「安熱法による成長法を用いて作製したＮ面ＧａＮ基板を用いた光電子デバイスおよび電子デバイス（ＯＰＴＯ−ＥＬＥＣＴＲＯＮＩＣ ＡＮＤ ＥＬＥＣＴＲＯＮＩＣ ＤＥＶＩＣＥＳ ＵＳＩＮＧ Ｎ−ＦＡＣＥ ＧａＮ ＳＵＢＳＴＲＡＴＥ ＰＲＥＰＡＲＥＤ ＷＩＴＨ ＡＭＭＯＮＯＴＨＥＲＭＡＬ ＧＲＯＷＴＨ）」、代理人整理番号３０７９４．１８４−ＵＳ−Ｐ１(２００６−６６６)
この出願は、参照として本明細書中に組み込まれているものとする。
１．本発明の技術分野
本発明は、安熱法による成長技術を用いた窒素面の窒化ガリウム(ＧａＮ)またはＭ面の窒化ガリウムの成長方法と材料に関するものである。
２．関連技術の説明
窒化ガリウム(ＧａＮ)およびそのアルミニウムとインジウムを含む３元及び４元合金(ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ)の有用性は、可視光及び紫外光の光電子デバイス及び大電力電子デバイスの作製に関して確立されてきた。これらのデバイスは、通常はサファイヤ及び炭化珪素のような異種基板上に、有機金属化学気相成長法(ＭＯＣＶＤ)及び分子線エピタキシャル法(ＭＢＥ)のような気相エピタキシャル成長(ＶＰＥ)技術を用いてエピタキシャルに成長される。デバイス層の成長は、通常はＭＯＣＶＤまたはＭＢＥ反応装置の中で基板上にバッファ層を成長することによって開始される。バッファ層は、引き続くデバイス層の成長のために適当なＧａＮまたはＡｌＮの平坦な表面を実現する。しかしながら、有極性窒素(窒素面)方向に沿って成長すると、ＶＰＥ成長時に表面が粗くなってしまうため、バッファ層は通常は有極性Ｇａ面（Ｇａ面）である。
市販のＧａＮベースのデバイスは、全て有極性Ｇａ表面(Ｃ面のＧａ面、（０００１）面としても知られる面)上に成長される。しかしながら、最近では有極性窒素面(Ｃ面の窒素面、（０００−１）面としても知られる面)上のデバイスに多くの利点があることを指摘するいくつかの研究がある。また、（１０−１０）面としても知られるＭ面上に成長したデバイスは、有極性Ｇａ面または有極性窒素面上のデバイスよりも更なる利点を持つことが指摘されてきた。
有極性窒素面(窒素面)上の成長の第１の大きな利点はｐ型ドーピングである。ＭｇをドープしたＧａＮの有極性Ｇａ面(Ｇａ面)上の成長では、薄膜の分極が局所的に有極性窒素面(窒素面)の方向に反転し始める。この現象は反転ドメインとして知られ、Ｍｇの濃度がある限界を超えたときに起こる。この反転ドメインは表面の平坦性を劣化させるため、有極性Ｇａ面(Ｇａ面)上の薄膜は、その正孔濃度が制限されている。Ｍｇの高濃度ドーピングは有極性窒素面(窒素面)上の成長を優位にする。そのため、有極性窒素面(窒素面)を持つ基板を用いることにより、より高濃度のＭｇが得られ、それにより高い正孔濃度が得られると期待される。ｐ型伝導性の高い光電子デバイスは、デバイスの直列抵抗を低減し、その効率を改善する。
第２の大きな利点は反転分極電荷である。現在、ＧａＮベースの高電子移動度トランジスタ(ＨＥＭＴ)は入手可能であるが、多くの未解決問題があるため、その使用状況は非常に制限されている。現在入手可能なＧａＮベースのＨＥＭＴは、ゲートのリークが大きく、通常はディプリーション・モードのデバイスである。窒素面のＧａＮ上に成長したトランジスタは、ゲートのリークの少ないデバイスを実現する。エンハンスメント・モード(ノーマリー・オフ・モード)で動作するデバイスは、電力スイッチング・デバイス、低分散デバイス、及びキャリア閉じ込めの改良において重要である。
Ｍ面光デバイスの主要な利点の一つは、分極電界が存在しないために発光効率がより高いことである。Ｍ面光デバイスの他の主要な利点は、光学的に活性な層により多くのＩｎが含まれるため、それによってより長波長での発光ができることである。このことにより緑色、黄色、及び赤色ＬＥＤさえ可能となる。
これらの利点があるにも関わらず、現行の技術は、有極性窒素面(窒素面)の表面またはＭ面表面の表面平坦性が乏しいために、有極性Ｇａ面(Ｇａ面)上のデバイスに限定されている。それ故、超高輝度ＬＥＤ、低閾値電流レーザ・ダイオード(ＬＤ)、高電力、高速トランジスタ、及び高電力スイッチング・トランジスタのような次世代高性能デバイスを実現するためには、有極性窒素面(窒素面)またはＭ面ＧａＮの平坦な表面を得るための新しい技術が必要になる。
上記のような従来技術における制限を克服するために、また、本明細書を読んで理解して明らかになる他の制限を克服するために、本発明は、安熱法による成長技術を用いて、窒素面またはＭ面のＧａＮを成長するための方法を開示する。
要約すると、本発明は、直接成長したＣ面の窒素面（０００−１）またはＭ面（１０−１０）を有するデバイスと成長方法を記述する。ここではＧａＮに関して記述されるが、本発明の教示は、任意のＩＩＩ族窒化物材料に対して利点がある。
本発明による電子デバイスは、ＧａＮ層を備え、ＧａＮ 層は、オフ角が１０度未満のＧａＮ層の有極性Ｎ面（０００−１）またはＭ面（１０−１０）の表面を用いることによって作製されることを特徴とし、有極性窒素面（０００−１）の表面またはＭ面（１０−１０）の表面は、安熱法という成長技術を用いて作製されることを特徴とする。
そのようなデバイスは、任意で７６０Ｔｏｒｒ未満の圧力下で作製されたＧａＮと、該ＧａＮ層の有極性窒素面またはＭ面の表面と結合したＡｌＧａＮ層と、該ＡｌＧａＮ層に結合した第２のＧａＮ層とを更に備え、電子が該ＡｌＧａＮ層と該第２のＧａＮ層との間の界面の、第２のＧａＮ層側に誘起される。
本発明による光電子デバイスは、安熱法による成長方法で作製された、オフ角が１０度未満の有極性窒素面またはＭ面表面を有する、導電性のＧａＮ基板と、該ＧａＮ基板の有極性窒素面またはＭ面の表面に結合した複数のｎ型ＩＩＩ族窒化物層と、該複数のｎ型ＩＩＩ族窒化物層と結合した、少なくとも一つのＩＩＩ族窒化物の発光する活性層と、該活性層に結合した、Ｍｇのドーピングを有する少なくとも一つのｐ型ＩＩＩ族窒化物層とを備える。
このようなデバイスは、任意で少なくとも一つのＭｇがドープされた層を更に備え、該Ｍｇがドープされた層の濃度が１０21ｃｍ-3より高く、厚さは０．１μｍより厚いことを特徴とする。
本発明によって有極性窒素面（０００−１）またはＭ面（１０−１０）の窒化ガリウム(ＧａＮ)を直接成長する方法は、ＧａＮの窒素面（０００−１）またはＭ面（１０−１０）が露出したＧａＮの種結晶を耐圧釜へ設置するステップと、鉱化剤を耐圧釜へ設置するステップと、原料を耐圧釜へ設置するステップと、アンモニアを耐圧釜へ添加するステップと、耐圧釜を加熱するステップとを備える。
このような方法は、任意でＮａＮＨ2、ＫＮＨ2、ＬｉＮＨ2、ＮＨ4Ｃｌ、ＮＨ4Ｂｒ、およびＮＨ4Ｉを含むグループから選択される鉱化剤と、金属Ｇａを含む原料と、帯域に分けて加熱され、第１の帯域は第１の温度に加熱され、第２の帯域は第２の温度に加熱される耐圧釜とを備え、該原料は第１の帯域に設置され、ＧａＮの窒素面（０００−１）またはＭ面（１０−１０）が露出した該ＧａＮの種結晶は第２の帯域に設置される。
本発明によるＩＩＩ族窒化物層は、基板上に成長したＩＩＩ族窒化物層を備え、該ＩＩＩ族窒化物層は、ＩＩＩ族窒化物層の成長の結果として直接露出した、Ｃ面の窒素面（０００−１）またはＭ面（１０−１０）を含むことを特徴としている。
このような層は、任意で安熱法による成長をさらに含み、該Ｃ面の窒素面（０００−１）またはＭ面（１０−１０）が実質的に基板の表面と共平面であり、該Ｃ面の窒素面（０００−１）またはＭ面（１０−１０）は基板表面に対して傾いていて、該Ｃ面の窒素面（０００−１）またはＭ面（１０−１０）は基板の表面に対して１０度未満の角度で傾いていて、該Ｃ面の窒素面（０００−１）またはＭ面（１０−１０）は、少なくとも一つの更なるＩＩＩ族窒化物層の成長を直接受け入れ、該少なくとも一つの更なるＩＩＩ族窒化物層は、少なくとも一つのＭｇがドープされた層であって、該Ｍｇがドープされた層の濃度が１０21ｃｍ-3より高く、厚さは０．１μｍより厚いことを特徴とするＭｇがドープされた層を含む。
本発明は、安熱法による成長方法を用いて作製したＮ面またはＭ面のＧａＮ基板を用いることによって、既存のデバイスよりも高性能を持つ、発光ダイオード(ＬＥＤ)及びレーザダイオード(ＬＤ)のような光電子デバイス、および、高電子移動度トランジスタ(ＨＥＭＴ)、電界効果トランジスタ(ＦＥＴ)及びヘテロバイポーラ・トランジスタ(ＨＢＴ)のような電子デバイスを提供する。Ｎ面またはＭ面のＧａＮ基板を用いればよりよい特性が提供されるが、現時点では、市販のＧａＮ関連デバイスは全てＧａＮ基板のＧａ面上に製作されている。これは、サファイヤまたはＳｉＣのような異種基板上のＧａＮテンプレートの成長がＧａ面上の成長を有利にし、通常は窒素面またはＭ面上の成長の表面分布が粗くなり、処理と更なる成長がより困難になるためである。安熱法による成長方法を用いた窒素面またはＭ面上の成長は、Ｇａ面上の成長よりも平坦な表面を実現する。有極性窒素面(窒素面)またはＭ面の基板の平坦な表面を用いることにより、ＧａＮ及びその関連合金からなる様々な光電子デバイスおよび電子デバイスの特性を改善することができる。
以下、図面を参照し、対応する部分には一貫して同じ参照番号を付与する。
以下の好ましい実施形態に関する説明では、本発明が実施される特定の実施形態が言及される。本発明の技術範囲から逸脱することなしに、他の実施形態を用いてもよく、また構造的な変化を行ってもよいことは明らかである。
結晶学
図１(ａ)および図１(ｂ)は、六方晶ＧａＮにおいて重要な結晶学的な方位と面を示す概略図である。これらの概略図は、六方晶ウルツ鉱型ＧａＮ構造において重要な様々な結晶学的成長方向と面も示す。斜線などが施されたパターンは、重要な面を示すものであり、構造の材料を表すものではない。
図１(ａ)はｃ面１００の上面図を示し、方向ａ１を１０２、ａ２を１０４、およびａ３を１０６として、ウルツ鉱型結晶の方位を示す。方位１０８と１１０も結晶方位を補助的に示すものであり、それぞれ＜１０−１０＞と＜１１−２０＞方向を示している。
図１（ｂ）はウルツ鉱型結晶の等測図を示す。結晶のｃ面のＧａ面（０００１）は、面１１２として示されている。結晶のｃ面の窒素面（０００−１）は、面１１４として示されている。明瞭にするために、ａ面を１１６、ｍ面を１１８、およびｒ面を１２０として示している。
成長の窓(圧力、温度、および前駆体の流量)が大きく安定しているため、ｃ面(Ｇａ面、（０００１）)のＧａＮを成長することは比較的容易である。それ故に、ほぼすべてのＧａＮベースのデバイスは、この有極性のｃ軸に沿って成長される。しかしながら、ｃ面成長の結果、各材料層において、層の対向する面への電子と正孔が分離してしまう。更に、隣接する層間の界面における歪は圧電分極を引き起こし、更なる電荷分離を誘起する。
成長室
図２は、本発明の実施形態による耐圧釜の概略図を示す。
耐圧釜 (２００)は、耐圧釜蓋(２０２)、耐圧釜ねじ(２０４)、ガスケット(２０６)、内室(２０８)、アンモニア開放口(２１０)、アンモニア導入口(２１２)、内室仕切板(２１４)、及び内室蓋(２１６)を備える。
上記のように、本発明の目的は、超臨界アンモニア中で大きな高品質ＧａＮ結晶を高い成長速度で成長する方法を提供することである。ＧａＮのバルク結晶は、一般的に金属Ｇａまたは多結晶ＧａＮであるＧａを含む原材料を用いて、超臨界アンモニア中で成長される。
垂直の方向に沿って長い寸法を有する耐圧釜 (２００)は、３００℃を超える温度で高圧のアンモニアを含むために用いられる。アンモニアの圧力は１．５ｋｂａｒより高くなるので、耐圧釜(２００)の壁厚は少なくとも１インチでなければならない。
大きな結晶を成長させるために、耐圧釜 (２００)の内径を５ｃｍより大きく設計する。耐圧釜(２００)は高圧かつ大きい断面であるので、耐圧釜(２００)の蓋(２０２)を閉じるためのねじ(２０４)を締めるために必要なトルクは非常に高い。３００℃より高い温度で高い圧力を維持するためには、Ｎｉ−Ｃｒベースの超合金が耐圧釜(２００)の材料として用いられる。しかしながら、Ｎｉ−Ｃｒにより、蓋(２０２)のねじ(２０４)は、ＧａＮを成長する熱サイクルの後で動かなくなる。耐圧釜 (２００)が冷却した後、蓋(２０２)のねじ(２０４)を緩めるために必要なトルクは、水力レンチの最大トルクを容易に超える。
それ故に、耐圧釜(２００)を冷却する前に蓋(２０２)のねじ(２０４)を緩めることが必要である。冷却する前に蓋(２０２)のねじ(２０４)を緩めるために、高圧のアンモニアはＧａＮ成長後の加熱条件下で開放される。耐圧釜(２００)は、高圧力バルブ付きアンモニア開放口(２１０)を備えている。成長反応によって生成したＨ2がアンモニア開放口(２１０)の管の内部に留まり、それによる開放口(２１０)の故障を防ぐために、アンモニア開放口(２１０)は耐圧釜(２００)の最上部に置かれる。
内室(２０８)は、安全に操作し、純粋な結晶を成長するために用いられる。大きなＧａＮ結晶を成長するための耐圧釜 (２００)の全体積は非常に大きいので、１００ｇより多い量の無水アンモニア液が必要となる。アンモニア開放口(２１０)を通して耐圧釜(２００)へのアンモニアの直接供給は、高圧バルブのコンダクタンスが非常に小さいために非常に時間がかかるので、アンモニア開放口(２１０)よりもコンダクタンスが大きいアンモニア導入口(２１２)を備えた内室(２０８)を用いる必要がある。このようにして、原材料として用いるＧａを含む材料と、種結晶として用いるＧａＮ単結晶と、鉱化剤と、アンモニアとを重量の大きい耐圧釜(２００)の外側に装填することができる。
内室(２０８)は、内室(２０８)を耐圧釜(２００)の縦方向に沿って２つの領域に分割する仕切板(２１４)を備えている。これらの領域は上部領域および底部領域と呼ばれる。Ｇａを含む材料は通常は上部領域に装填され、ＧａＮ単結晶は、通常は底部領域に設置される。アルカリ金属またはアルカリ土類金属を含む鉱化剤も内室(２０８)内に装填される。更に、通常は金属ＩｎであるＩｎを含む材料が、ＧａＮの成長速度を速くするために添加されるのが好ましい。すべての固体材料を内室(２０８)内に装填後、内室(２０８)の蓋(２１６)が閉められる。内室(２０８)のアンモニア導入口(２１２)を通してアンモニアが供給される。アンモニアを充填後、アンモニア導入口(２１２)が気密性のねじで閉められる。このようにして、全ての固体材料とアンモニアが、酸素と湿気に汚染されることなく内室(２０８)に装填できる。
既存技術においては、通常は鉱化剤としてＫＮＨ2、ＮａＮＨ2、ＬｉＮＨ2、Ｋ，Ｎａ，Ｌｉが用いられる。Ｉ族アルカリ金属を含む鉱化剤を用いるとＩ族アルカリ金属の汚染によりＧａＮ結晶に色がついてしまうので、代わりにＣａ(ＮＨ2)2、Ｍｇ(ＮＨ2)2、Ｂａ(ＮＨ2)2、Ｃａ3Ｎ2、Ｍｇ3Ｎ2、ＭｇＣｌ2、ＣａＣｌ2、ＭｇＢｒ2、ＣａＢｒ2、ＭｇＩ2、またはＣａＩ2のようなＩＩ族アルカリ土類化合物を用いることが好ましい。ＧａＮの成長速度を速くするために、金属ＩｎのようなＩｎを含む材料を添加してもよい。
全ての必要な材料を内室(２０８)内へ装填した後、内室(２０８)は耐圧釜(２００)の中へ移送される。内室(２０８)は、加熱条件下でアンモニアを開放するように設計されていて、高圧のアンモニアは耐圧釜(２００)内に含まれる。耐圧釜(２００)は多重帯域に分かれたヒータで加熱され、上部領域と底部領域の間で温度差が設定される。このようにして、原材料は超臨界アンモニア内に溶解し、種結晶へ輸送され、ＧａＮ が種結晶上に結晶化する。
既存技術においては、内室材料としてＮｉ−Ｃｒの超合金が用いられる。しかしながら、Ｎｉ−Ｃｒの超合金により、成長したＧａＮは汚染される。様々な金属を用いた耐腐食性の実験に基づくと、バナジウムとバナジウム・ベースの合金が内室(２０８)の材料として、あるいは内室(２０８)の内部被覆の材料として適している。
内室は、内室(２０８)を耐圧釜の縦方向に沿って２つの領域に分割する仕切板(２１４)を備えている。２つの領域は、上部領域および底部領域として知られる。大きなサイズの高圧容器は高圧を保持するために厚い壁を有するため、１枚だけの仕切板でこの２つの領域の間に十分な温度差を設定することは難しい。従って、複数の仕切板を用いることが好ましい。
金属Ｇａまたは多結晶ＧａＮのようなＧａを含む原材料(２１８)は内室の上部領域(２１８)内に置かれ、単結晶ＧａＮのような種結晶(２２０)は内室(２０８)の底部領域(２２２)に置かれる。
反応を促進するために、鉱化剤とよばれる少量の化学薬品が添加される。既存技術では、基礎的条件を得るために、通常はＫＮＨ2、ＮａＮＨ2、ＬｉＮＨ2、Ｋ、Ｎａ、Ｌｉを用いる。Ｉ族アルカリ金属を含む鉱化剤の代わりに、Ｃａ(ＮＨ2)2、Ｍｇ(ＮＨ2)2、Ｂａ(ＮＨ2)2、Ｃａ3Ｎ2、Ｍｇ3Ｎ2、ＭｇＣｌ2、ＣａＣｌ2、ＭｇＢｒ2、ＣａＢｒ2、ＭｇＩ2、またはＣａＩ2のようなＩＩ族アルカリ土類化合物を用いることにより、成長したＧａＮ結晶がアルカリ金属により汚染されるを予防する。更に、本発明では、金属ＩｎのようなＩｎを含む材料がＧａＮの成長速度を増大させるために添加される。
内室(２０８)はアンモニアで充填され、耐圧釜(２００)内へ装填され、耐圧釜(２００)は外部から、上部領域(２２０)と底部領域(２２４)の間で設定された温度差まで、多重帯域ヒータによって加熱される。
本発明による耐圧釜(２００)を用いて、適当に加熱し、そして耐圧釜(２００)へ添加される材料(２１８、２２２)を用いることにより、デバイス品質である露出した窒素面またはＭ面を持つＧａＮを直接成長することができる。これにより、成長したＧａＮの剥離および／または劈開を行って窒素面またはＭ面を露出させたり、デバイス層の成長の前に粗い窒素面またはＭ面を加工したりするのではなく、ＧａＮデバイスを直接加工することができる。この処理ステップを減らすことにより、ＧａＮデバイス全体の経費を削減し、同時にそのようなデバイスの生産にかかる時間を低減し、そのようなデバイスの歩留まりを向上する。
工程の流れ
図３は工程のフローチャートである。
本発明の目的は、有極性窒素面(窒素面)ＧａＮまたはＭ面ＧａＮの平坦な表面を基板として用いることによって、高性能な光電子デバイスおよび電子デバイスを提供することである。ボックス３００は、平坦な有極性窒素面(窒素面)ＧａＮまたはＭ面ＧａＮの基板を本明細書に記載された安熱法成長によって成長するステップを示す。ボックス３００によって示された安熱法による成長は、ＧａＮの有極性窒素面(窒素面)をもつ薄膜またはＭ面をもつ薄膜の成長、またはバルクのＧａＮの成長ために用いることが出来る。薄膜成長の場合に、ボックス３０２は、ＶＰＥ反応装置に収まるように、基板を整形し、裏面エッチングするステップを表す。更に、ボックス３０２はデバイス層を成長する前に、ボックス３００で成長した有極性窒素面(窒素面)またはＭ面の表面を溶剤で洗浄し、必要な場合には表面研磨、表面の角度研摩、または表面エッチングを行うステップを示す。
バルク成長の場合は、ボックス３０４は、箱３００で成長したバルク結晶からＧａＮ基板を薄片に切り出すステップを示し、引き続く適当な表面研磨と処理を更に示す。次に、ボックス３０６は、ＭＯＣＶＤまたはＭＢＥのような従来の気相エピタキシャル成長法を用いて、有極性窒素面(窒素面)またはＭ面の表面上にデバイス層を成長するステップを表す。露出した窒素面またはＭ面がちょうどＣ面１１４内にあるか、またはＧａＮの表面がその面からオフ角２５度以下、通常は１０度以下で少しずれていてもよい。最後に、ボックス３０８は、半導体処理工程を用いてデバイス構造を作製する工程を示す。
このように、本発明により、ＩＩＩ族窒化物の層の成長の結果として直接現れるＣ面の窒素面（０００−１）またはＭ面（１０−１０）を備えることを特徴とするＩＩＩ族窒化物の層を基板上に成長させることができる。窒素面またはＭ面を直接露出させるということは、レーザ・リフトオフ、切り出し、または剥離技術を用いて基板から窒素面またはＭ面を分離するのではなく、窒素面またはＭ面が安熱法による成長工程の結果として露出することを意味する。更に、本発明は、先行技術に記述された側壁横方向エピタキシャル成長(ＳＬＥＯ)または横方向エピタキシャル成長(ＬＥＯ)技術におけるような実質的に垂直方向ではなく、窒素面またはＭ面は、基板面と実質的に同一平面となることを意図している。しかしながら、種結晶に少しミス・カットがある場合は、窒素面またはＭ面は、上記のように２５度程度、基板面とは少し不一致となる。
本発明によって成長したＣ面の窒素面（０００−１）またはＭ面（１０−１０）を有するＩＩＩ族窒化物層は、少なくとも一つの更なるＩＩＩ族窒化物層の成長を直接受け入れる。成長を直接受け入れるということは、通常は本発明によって成長したＩＩＩ族窒化物層は、層を平坦化する更なる処理を行うことなく、例えば、ＩｎＧａＮ層や更なるＧａＮ層などの更なる層を成長するために用いることができるということを意味している。本発明の方法とデバイスが用いられる時は、通常Ｃ面の窒素面（０００−１）またはＭ面（１０−１０）を用意するために、ドライ・エッチング、ウェット・エッチング、または研磨を必要としない。
本明細書には安熱法による成長に関して記述したが、本発明の技術範囲を逸脱することなしに、他の成長技術も、本明細書に記述した安熱法による成長技術と併せて、または安熱法による成長技術に代わって用いることもできる。
デバイス例
図４は、有極性窒素面(窒素面)またはＭ面基板上のＭｇの高濃度ドープ層を用いたＬＥＤの例を示す。有極性窒素面(窒素面)またはＭ面の表面を用いることによって、Ｍｇのドーピング・レベルが反転ドメインの形成によって制限されなくなる。この構造は直列抵抗がより低いため、発光効率の向上につながる。
基板４００は、本明細書中に開示した安熱法による方法を用いて成長したものである。基板４００は、次の成長ステップの表面である有極性窒素面(窒素面)またはＭ面の表面４０２とともに成長される。次に、ｎ型ＧａＮ層４０４が、ＶＰＥまたは他の成長技術を用いて、有極性窒素面(窒素面)またはＭ面の表面４０２上に成長される。次に、活性層４０６がｎ型層４０４上に成長される。この活性層４０６は発光する材料の層である。次に、高濃度ドープ層４０８が活性層４０６上に成長される。高濃度ドープ層４０８は、通常は高濃度ドープｐ型ＧａＮ層であり、Ｍｇがドープされ、厚さは０．１μｍより厚く、Ｍｇのドーピング・レベルは通常は１０20ｃｍ-3を超え、時には１０21ｃｍ-3を超える。アノード４１０及びカソード４１２は、ＬＥＤであるデバイス４１４の電極として働く。
図５は、安熱法による方法によって成長したＧａＮの有極性窒素面(窒素面)の平坦な表面を利用したＨＥＭＴを示す。基板５００は、図２に示したように、本明細書中に開示した安熱法による方法を用いて成長したものである。基板５００は、次の成長ステップのための表面である有極性窒素面(窒素面)の表面５０２とともに成長される。次に、アンドープＡｌＧａＮ層５０４が、ＶＰＥまたは他の成長技術を用いて有極性窒素面(窒素面)の表面５０２上に成長される。次に、アンドープＧａＮ層５０６が、アンドープＡｌＧａＮ層５０４上に成長される。ここで、層５０６は、ＨＥＭＴの電荷走行層として動作する。次に、アンドープＡｌＧａＮゲート層５０８が層５０６上に成長される。ゲート電極５１０、ソース電極５１２及びドレイン電極５１４がＨＥＭＴであるデバイス５１６の電極として動作する。
有極性Ｇａ面(Ｇａ面)のＧａＮを用いた従来のＨＥＭＴ構造とは異なり、電子のシート電荷５１８は、ＡｌＧａＮ層５０４の下ではなく、ＡｌＧａＮ層５０４の上に誘起される。それ故、誘起した電荷は、基板５００へ漏れ出ることは無い。また、ゲート電極５１０の下のＡｌＧａＮ層５０８は内部電界を変形して、ゲートの下の電子を掃き出すようになる。一方、ソース５１２及びドレイン５１４領域下の電子はそのまま維持される。これにより、有極性Ｇａ面(Ｇａ面)の表面上に成長したＧａＮ/ＡｌＧａＮ系では得られなかった、エンハンスメント・モードのＨＥＭＴ(ノーマリー・オフ・モードの)デバイス５１６を可能にする。
実験結果
実施例１（安熱法による、金属Ｇａを用いた平坦な有極性窒素面(窒素面)をもつＧａＮの成長）
約３ｃｍ×４ｃｍの大表面積のＧａＮ種結晶、約５ｍｍ×５ｍｍの小表面積のＧａＮ種結晶、４０ｇの金属Ｇａ、ＮａＮＨ2(アンモニアに対して１ｍｏｌ％)、ＮａＩ(アンモニアに対して０．０５ｍｏｌ％)、１．０ｇの金属Ｉｎ、および１１４．３ｇの無水液体アンモニアを内室に装填した。内室２０８を内径が約５ｃｍの耐圧釜２００内へ移送した後、耐圧釜２００を６２５℃(上部領域２２０)と６７５℃(底部領域２２４)に加熱した。その結果の最高圧力は３１，５０５ｐｓｉ(２．２ｋｂａｒ)であった。耐圧釜２００をこの高温で１日間保持し、１日後にアンモニアを開放した。本発明の方法により耐圧釜２００内で成長したＧａＮ結晶を図６（ａ）および図６（ｂ）に示す。図６（ａ）は、有極性窒素面(窒素面)の表面を示し、図６（ｂ）は、有極性Ｇａ面(Ｇａ面)の表面を示す。安熱法による成長層(図４および図５の層４００および／または５００)の厚さは約４０μｍであった。図６（ａ）および図６（ｂ）に示すように、窒素面はＧａ面に比べてより平坦であった。この平坦な表面は、気相成長法によって引き続くデバイスの作製に適している。
図６（ａ）に示した窒素面は、引き続いて処理をすることなしに、図４〜図５に記したデバイス層の成長ができる。それ故に、本発明の方法によって製作されたＧａＮウェーハは、デバイス作製のために剥離したり基板を取り除いてｃ面の窒素面を露出させたりする必要は無い。
実施例２（安熱法による、多結晶ＧａＮを用いた平坦な有極性窒素面(窒素面)をもつＧａＮの成長）
約５ｍｍ×５ｍｍのサイズのＧａＮ種結晶、約１２０ｇの多結晶ＧａＮ、ＮａＮＨ2(アンモニアに対して３ｍｏｌ％)、および１０１．３ｇの無水液体アンモニアを内室に装填した。内室２０８を内径が約５ｃｍの耐圧釜２００内へ移送した後、耐圧釜２００を５５０℃(上部領域２２０)と６７５℃(底部領域２２４)に加熱した。その結果の最高圧力は２７，６８６ｐｓｉ(１．９ｋｂａｒ)であった。耐圧釜２００をこの高温で１０日間保持し、１０日後にアンモニアを開放した。約２．５〜２．６μｍのＧａＮ薄膜が種結晶上に成長した。出来上がったＧａＮ 結晶の走査型電子顕微鏡像を図７（ａ）と図７（ｂ）に示す。図７（ａ）は窒素面を示し、図７（ｂ）はＧａ面を示す。実験１と同様に、有極性窒素面(窒素面)の表面は、有極性Ｇａ面(Ｇａ面)よりも平坦である。図７（ａ）に示した窒素面は、図４〜図５に記述したようなデバイス層の直接成長ができる程度に十分平坦である。
実施例３(安熱法による、多結晶ＧａＮを用いた平坦なＭ面をもつＧａＮの成長)
約３ｍｍ×３ｍｍのサイズのＭ面ＧａＮ種結晶、約１００ｇの多結晶ＧａＮ、ＮａＮＨ2(アンモニアに対して３．８ｍｏｌ％)、および１０１．５ｇの無水液体アンモニアを内室に装填した。内室２０８を内径が約５ｃｍの耐圧釜２００内へ移送した後、耐圧釜２００を５１０℃(上部領域２２０)と７００℃(底部領域２２４)に加熱した。その結果の最高圧力は２７，９８６ｐｓｉ(１．９ｋｂａｒ)であった。耐圧釜２００をこの高温で８３日間保持し、８３日後にアンモニアを開放した。平坦なＭ面ＧａＮがＭ面ＧａＮ種結晶上に成長した。図７（ｃ）は、成長したＭ面ＧａＮの写真を示す。
実施例４(安熱法で作製した有極性窒素面(窒素面)ＧａＮ上の、ＭＯＣＶＤを用いた平坦な有極性窒素面(窒素面)をもつＧａＮの成長)
実験１で成長した窒素面ＧａＮ上にＭＯＣＶＤ法を用いてＧａＮ薄膜を成長した。成長に先立って、基板の裏面(Ｇａ面)を、研磨機を用いて約４００μｍまで薄くした。トリメチルガリウムとアンモニアを原料ガスとしてＧａＮ薄膜を低圧で成長した。トリメチルガリウムとアンモニアの流速は、それぞれ１８μｍｏｌ/分と３リットル／分であった。基板温度は１，１８５℃であり、反応装置内圧力は７６Ｔｏｒｒであった。通常、成長圧力は７６０Ｔｏｒｒ未満であり、典型的には約１００Ｔｏｒｒである。図８に示すように、１時間の成長後、Ｃ面のＮ面の平坦な表面が直接露出した約１μｍ厚のＧａＮ層が得られた。
好ましい実施形態に関する改良と変形の可能性
安熱法によるＧａＮ薄膜成長が例に示されたが、安熱法により成長したバルクＧａＮ結晶から薄く切り出したＧａＮ基板もまた、高性能光電子デバイス及び電子デバイスのために用いることが出来る。実験例に用いた鉱化剤はＮａＮＨ2であったが、ＫＮＨ2、ＬｉＮＨ2、ＮＨ4Ｃｌ、ＮＨ4Ｂｒ、ＮＨ4Ｉなどのような他の鉱化剤も、平坦な有極性窒素面(窒素面)をもつＧａＮを成長するために用いることができる。
利点
既存の方法とデバイスでは、有極性Ｇａ面(Ｇａ面)の表面がデバイス作製に用いられている。有極性Ｇａ面(Ｇａ面)の表面を用いることは、性質的に欠点があり、出来上がる光電子デバイス及び電子デバイスの性能が制限される。しかしながら、有極性窒素面(窒素面)またはＭ面デバイスの利点が予想されるにも関わらず、既存の成長方法は、引き続く成長とデバイス処理工程のための平坦な有極性窒素面(窒素面)またはＭ面をもつ表面を実現することができない。
本発明では、安熱法による成長方法は、引き続くデバイス作製に適した平坦な有極性窒素面(窒素面)またはＭ面の表面を実現することが示された。本発明の安熱法による方法で作製した有極性窒素面(窒素面)またはＭ面の表面を用いることによって、あらゆる種類の光電子デバイスと電子デバイスの性能を改善することができる。また、本発明では窒素面またはＭ面を露出させるためのチップの貼り合せおよび剥離の工程が必要なくなるため、工程のステップを減らすことができる。
工程図
図９は、本発明を実行するために用いられる工程の概略を示す工程図である。
ボックス９００は、ＧａＮの露出した窒素面またはＭ面を持つＧａＮの種結晶を耐圧釜に設置するステップを表す。
ボックス９０２は、鉱化剤を耐圧釜内に設置するステップを表す。
ボックス９０４は、原料を耐圧釜内に設置するステップを表す。
ボックス９０６は、アンモニアを耐圧釜内に添加するステップを表す。
ボックス９０８は、耐圧釜を加熱するステップを表す。
結論
要約すると、本発明は、Ｃ面の窒素面(０００−１)またはＭ面(１０−１０)を直接成長する方法とデバイスを記述している。本明細書ではＧａＮに関してして記述したが、本発明の技術は、任意のＩＩＩ族窒化物材料に対して利点がある。
本発明による電子デバイスはＧａＮ層を備え、該ＧａＮ層はオフ角が１０度未満の有極性Ｎ面（０００−１）を持つＧａＮ層を利用して作製され、有極性Ｎ面（０００−１）は安熱法による成長技術を用いて作製されることを特徴とする。
そのようなデバイスは、任意で７６０Ｔｏｒｒ未満の圧力下で作製されたＧａＮと、該ＧａＮ層の有極性窒素面の表面に結合したＡｌＧａＮ層と、該ＡｌＧａＮ層に結合した第２のＧａＮ層とを更に備え、電子が該ＡｌＧａＮ層と該第２のＧａＮ層の界面の該第２のＧａＮ層側に誘起されることを特徴とする。
本発明による光電子デバイスは、安熱法による成長方法を用いて作製された、有極性窒素面またはＭ面の表面を持ち、オフ角が１０度未満である導電性のＧａＮ基板と、該ＧａＮ基板の該有極性窒素面またはＭ面の表面に結合した複数のｎ型ＩＩＩ族窒化物層と、該複数のｎ型ＩＩＩ族窒化物層に結合した、少なくとも一つのＩＩＩ族窒化物の発光する活性層と、および該活性層に結合した、Ｍｇドーピングを有する少なくとも一つのｐ型ＩＩＩ族窒化物層とを備える。
そのようなデバイスは、任意で少なくとも一つのＭｇがドープされた層を更に備え、該Ｍｇがドープされた層の濃度は１０21ｃｍ-3より高く、厚さは０．１μｍより厚いことを特徴とする。
本発明によって有極性窒素面（０００−１）またはＭ面の窒化ガリウム(ＧａＮ)を直接成長する方法は、ＧａＮの露出した窒素面（０００−１）またはＭ面を持つＧａＮの種結晶を耐圧釜に設置するステップと、鉱化剤を耐圧釜に設置するステップと、原料を耐圧釜に設置するステップ、アンモニアを耐圧釜に添加するステップ、および耐圧釜を加熱するステップを備える。
このような方法は、任意でＮａＮＨ2、ＫＮＨ2、ＬｉＮＨ2、ＮＨ4Ｃｌ、ＮＨ4Ｂｒ、およびＮＨ4Ｉを含むグループから選択される鉱化剤と、金属Ｇａを含む原料と、帯域に分けて加熱される耐圧釜であって、第１の帯域は第１の温度に加熱され、第２の帯域は第２の温度に加熱され、原料は第１の帯域に置かれ、露出したＧａＮの窒素面（０００−１）またはＭ面を有するＧａＮの種結晶は第２の帯域に置かれることを特徴とする耐圧釜とを更に備える。
本発明によるＩＩＩ族窒化物層は、基板上に成長したＩＩＩ族窒化物層を備え、該ＩＩＩ族窒化物層は、ＩＩＩ族窒化物層の成長の結果として直接露出したＣ面の窒素面（０００−１）またはＭ面（１０−１０）を備えることを特徴とする。
そのような層は、任意で安熱法による成長である成長を備え、Ｃ面の窒素面（０００−１）またはＭ面（１０−１０）が基板の表面と実質的に共平面であり、Ｃ面の窒素面（０００−１）またはＭ面（１０−１０）が基板の表面に対して傾いていて、Ｃ面の窒素面（０００−１）またはＭ面（１０−１０）が基板の表面に関して１０度未満の角度で傾いていて、Ｃ面の窒素面（０００−１）またはＭ面（１０−１０）が少なくとも一つの更なるＩＩＩ族窒化物の層の成長を直接受け入れ、該少なくとも一つの更なるＩＩＩ族窒化物の層は少なくとも一つのＭｇがドープされた層を含み、Ｍｇがドープされた層の濃度が１０21ｃｍ-3より高く、Ｍｇがドープされた層の厚さは０．１μｍより厚いことを特徴とする。
これで本発明の好ましい実施形態の記述は終わる。本発明の一つ以上の実施形態に関する上記の記述は例示と記載のために示された。開示の形態そのものによって本発明を包括または限定することを意図するものではない。上記の教示に照らして多くの変更と変形が可能である。本発明の技術範囲はこの詳細な説明によってではなく、本発明に添付の請求項によって限定されるものである。
図１（ａ）は、六方晶ＧａＮにおいて重要な結晶学的方向と面の概略図である。図１（ｂ）は、六方晶ＧａＮにおいて重要な結晶学的方向と面の概略図である。 本発明の実施形態による耐圧釜の概略図である。 工程のフローチャートである。 有極性窒素面(窒素面)の基板上の高濃度ドープのＭｇ層を用いたＬＥＤの一例を示す。 安熱法による方法によって成長した、平坦なＧａＮの有極性窒素面(窒素面)の表面を利用したＨＥＭＴを示す。 図６（ａ）は本発明による第１の方法で成長したＧａＮ結晶を示す。図６（ｂ）は本発明による第１の方法で成長したＧａＮ結晶を示す。 図７（ａ）は本発明による第２の方法で成長したＧａＮ結晶を示す。図７（ｂ）は本発明による第２の方法で成長したＧａＮ結晶を示す。図７（ｃ）は成長したＭ面ＧａＮの写真を示す。 図４（ａ）のＧａＮ結晶上に成長した、平坦表面を有する厚さ１μｍのＧａＮ層を示す。 本発明を実行するために用いられるステップの概要を示す工程図である。

Claims (30)

  1. ＧａＮ層を含む電子デバイスであって、前記ＧａＮ層はオフ角が１０度未満であるＧａＮ層の有極性Ｎ面（０００−１）を用いて作製され、前記有極性Ｎ面（０００−１）は安熱法による成長技術で作製されることを特徴とする電子デバイス。
  2. 前記ＧａＮは、７６０Ｔｏｒｒ未満の圧力下で作製されることを特徴とする、請求項１に記載の電子デバイス。
  3. 前記ＧａＮ層の前記有極性窒素面に結合したＡｌＧａＮと、前記ＡｌＧａＮ層に結合した第２のＧａＮ層とを更に備え、電子が前記ＡｌＧａＮ層と前記第２のＧａＮ層との界面の、前記第２のＧａＮ層側に誘起されることを特徴とする、請求項１に記載の電子デバイス。
  4. 安熱法による成長法を用いて作製され、オフ角が１０度未満である有極性窒素面を持つ導電性のＧａＮ基板と、
    前記ＧａＮ基板の前記有極性窒素面に結合した、複数のｎ型ＩＩＩ族窒化物層と、
    前記複数のｎ型ＩＩＩ族窒化物層に結合した、少なくとも一つのＩＩＩ族窒化物の発光する活性層と、
    前記活性層に結合しＭｇがドープされた、少なくとも一つのｐ型ＩＩＩ族窒化物層とを備えることを特徴とする光電子デバイス。
  5. 少なくとも一つのＭｇがドープされた層を更に備え、前記Ｍｇがドープされた層の濃度は１０21ｃｍ-3より高いことを特徴とする、請求項４に記載の光電子デバイス。
  6. 前記Ｍｇがドープされた層の厚さが０．１μｍより厚いことを特徴とする、請求項５に記載の光電子デバイス。
  7. 有極性窒素面（０００−１）をもつ窒化ガリウム(ＧａＮ)を直接成長する方法であって、
    ＧａＮの露出した窒素面（０００−１）を有するＧａＮの種結晶を耐圧釜内へ設置するステップと、
    前記耐圧釜内へ鉱化剤を設置するステップと、
    前記耐圧釜内へ原料を設置するステップと、
    前記耐圧釜へアンモニアを添加するステップと、
    前記耐圧釜を加熱するステップと、
    を備えることを特徴とする方法。
  8. 前記鉱化剤はＮａＮＨ2、ＫＮＨ2、ＬｉＮＨ2、ＮＨ4Ｃｌ、ＮＨ4Ｂｒ、およびＮＨ4Ｉを含むグループから選択されることを特徴とする、請求項７に記載の方法。
  9. 前記原料はＧａ金属を含むことを特徴とする、請求項７に記載の方法。
  10. 前記耐圧釜は帯域に分けて加熱されることを特徴とする、請求項７に記載の方法。
  11. 第１の帯域は第１の温度に加熱され、第２の帯域は第２の温度に加熱されることを特徴とする、請求項１０に記載の方法。
  12. 前記原料は前記第１の帯域に設置され、ＧａＮの露出した窒素面（０００−１）を有する前記ＧａＮの種結晶は前記第２の帯域に設置されることを特徴とする、請求項１１に記載の方法。
  13. 基板上に成長したＩＩＩ族窒化物層であって、前記ＩＩＩ族窒化物層は、前記ＩＩＩ族窒化物層の成長の結果として直接露出したＣ面の窒素面（０００−１）を含むことを特徴とするＩＩＩ族窒化物層。
  14. 前記成長は、安熱法による成長であることを特徴とする、請求項１３に記載のＩＩＩ族窒化物層。
  15. 前記Ｃ面の窒素面（０００−１）は、前記基板の表面と実質的に共平面であることを特徴とする、請求項１４に記載のＩＩＩ族窒化物層。
  16. 前記Ｃ面の窒素面（０００−１）は前記基板の表面に関して傾斜していることを特徴とする、請求項１４に記載のＩＩＩ族窒化物層。
  17. 前記Ｃ面の窒素面（０００−１）は前記基板の表面に関して１０度未満の角度で傾いていることを特徴とする、請求項１６に記載のＩＩＩ族窒化物層。
  18. 前記Ｃ面の窒素面（０００−１）は、少なくとも一つの更なるＩＩＩ族窒化物層の直接成長を受け入れることを特徴とする、請求項１６に記載のＩＩＩ族窒化物層。
  19. 前記少なくとも一つの更なるＩＩＩ族窒化物層は、少なくとも一つのＭｇがドープされた層を含み、前記Ｍｇがドープされた層の濃度は１０21ｃｍ-3より高いことを特徴とする、請求項１８に記載の前記ＩＩＩ族窒化物層。
  20. 前記Ｍｇがドープされた層の厚さは０．１μｍより厚いことを特徴とする、請求項１９に記載のＩＩＩ族窒化物層。
  21. ＧａＮ層を備えた電子デバイスであって、前記ＧａＮ層はオフ角が１０度未満である前記ＧａＮ層のＭ面（１０−１０）を用いて作製され、前記Ｍ面（１０−１０）は安熱法による成長技術によって作製されることを特徴とする電子デバイス。
  22. 前記ＧａＮ層のＭ面の表面と結合したＡｌＧａＮ層と、前記ＡｌＧａＮ層に結合した第２のＧａＮ層とを更に備え、電子が前記ＡｌＧａＮ層と前記第２のＧａＮ層との界面の、前記第２のＧａＮ層側に誘起されることを特徴とする、請求項２１に記載の電子デバイス。
  23. 安熱法による成長法を用いて作製され、オフ角が１０度未満であるＭ面の表面を持つ導電性のＧａＮ基板と、
    前記ＧａＮ基板の前記Ｍ面の表面に結合した複数のｎ型ＩＩＩ族窒化物層と、
    前記複数のｎ型ＩＩＩ族窒化物層に結合した、少なくとも一つのＩＩＩ族窒化物の発光する活性層と、
    前記活性層に結合しＭｇがドープされた、少なくとも一つのｐ型ＩＩＩ族窒化物層とを備えることを特徴とする光電子デバイス。
  24. 少なくとも一つのＭｇがドープされた層を更に備え、前記Ｍｇがドープされた層の濃度は１０21ｃｍ-3より高いことを特徴とする、請求項４に記載の光電子デバイス。
  25. 基板上に成長したＩＩＩ族窒化物層であって、前記ＩＩＩ族窒化物層は、前記ＩＩＩ族窒化物層の成長の結果として直接露出したＭ面（１０−１０）を含むことを特徴とするＩＩＩ族窒化物層。
  26. 前記成長は、安熱法による成長であることを特徴とする、請求項２５に記載のＩＩＩ族窒化物層。
  27. 前記Ｍ面（１０−１０）は、前記基板表面に対して傾いていることを特徴とする、請求項２６に記載のＩＩＩ族窒化物層。
  28. 前記Ｍ面（１０−１０）は、前記基板表面に対して１０度未満の角度で傾いていることを特徴とする、請求項２７に記載のＩＩＩ族窒化物層。
  29. 前記Ｍ面（１０−１０）は、少なくとも一つの更なるＩＩＩ族窒化物層の直接成長を受け入れることを特徴とする、請求項２６に記載のＩＩＩ族窒化物層。
  30. 前記少なくとも一つの更なるＩＩＩ族窒化物層は、少なくとも一つのＭｇがドープされた層を含み、前記Ｍｇがドープされた層の濃度は１０21ｃｍ-3より高いことを特徴とする、請求項２９に記載のＩＩＩ族窒化物層。
JP2009516560A 2006-06-21 2007-06-20 安熱法による成長で作製された、窒素面またはＭ面ＧａＮ基板を用いた光電子デバイスと電子デバイス Expired - Fee Related JP5604102B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US81550706P 2006-06-21 2006-06-21
US60/815,507 2006-06-21
PCT/US2007/014383 WO2007149487A2 (en) 2006-06-21 2007-06-20 Opto-electronic and electronic devices using n-face or m-plane gan substrate prepared with ammonothermal growth

Publications (2)

Publication Number Publication Date
JP2009541997A true JP2009541997A (ja) 2009-11-26
JP5604102B2 JP5604102B2 (ja) 2014-10-08

Family

ID=38834097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009516560A Expired - Fee Related JP5604102B2 (ja) 2006-06-21 2007-06-20 安熱法による成長で作製された、窒素面またはＭ面ＧａＮ基板を用いた光電子デバイスと電子デバイス

Country Status (4)

Country Link
US (3) US7755172B2 (ja)
EP (1) EP2041794A4 (ja)
JP (1) JP5604102B2 (ja)
WO (1) WO2007149487A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011530471A (ja) * 2008-08-07 2011-12-22 ソラア インコーポレーテッド 大規模アンモノサーマル法による窒化ガリウムボウルの製造方法
JP2012054352A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2018159646A1 (ja) * 2017-03-03 2018-09-07 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005035722B9 (de) * 2005-07-29 2021-11-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US9466481B2 (en) * 2006-04-07 2016-10-11 Sixpoint Materials, Inc. Electronic device and epitaxial multilayer wafer of group III nitride semiconductor having specified dislocation density, oxygen/electron concentration, and active layer thickness
US9790617B2 (en) * 2006-04-07 2017-10-17 Sixpoint Materials, Inc. Group III nitride bulk crystals and their fabrication method
US8357243B2 (en) 2008-06-12 2013-01-22 Sixpoint Materials, Inc. Method for testing group III-nitride wafers and group III-nitride wafers with test data
US8764903B2 (en) 2009-05-05 2014-07-01 Sixpoint Materials, Inc. Growth reactor for gallium-nitride crystals using ammonia and hydrogen chloride
KR100815225B1 (ko) * 2006-10-23 2008-03-19 삼성전기주식회사 수직구조 발광다이오드 소자 및 그 제조방법
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
CA2669228C (en) * 2006-11-15 2014-12-16 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
JP4739255B2 (ja) * 2007-03-02 2011-08-03 豊田合成株式会社 半導体結晶の製造方法
US8361222B2 (en) * 2007-04-24 2013-01-29 Toyoda Gosei Co., Ltd. Method for producing group III nitride-based compound semiconductor
KR101374090B1 (ko) * 2007-07-26 2014-03-17 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들
JP5208463B2 (ja) * 2007-08-09 2013-06-12 ローム株式会社 窒化物半導体素子および窒化物半導体素子の製造方法
US20090075455A1 (en) * 2007-09-14 2009-03-19 Umesh Mishra Growing N-polar III-nitride Structures
JP5241855B2 (ja) 2008-02-25 2013-07-17 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物ウエハを製造する方法およびｉｉｉ族窒化物ウエハ
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
US20100075107A1 (en) * 2008-05-28 2010-03-25 The Regents Of The University Of California Hexagonal wurtzite single crystal and hexagonal wurtzite single crystal substrate
JP5774476B2 (ja) * 2008-05-28 2015-09-09 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 六方晶系ウルツ鉱単結晶
JP5631746B2 (ja) * 2008-06-04 2014-11-26 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物結晶を成長させるための高圧ベッセル、ならびに高圧ベッセルおよびｉｉｉ族窒化物結晶を用いてｉｉｉ族窒化物結晶を成長させる方法
WO2009149299A1 (en) * 2008-06-04 2009-12-10 Sixpoint Materials Methods for producing improved crystallinty group iii-nitride crystals from initial group iii-nitride seed by ammonothermal growth
US20090309127A1 (en) * 2008-06-13 2009-12-17 Soraa, Inc. Selective area epitaxy growth method and structure
JP4475358B1 (ja) * 2008-08-04 2010-06-09 住友電気工業株式会社 ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、及びエピタキシャルウエハ
WO2010027016A1 (ja) * 2008-09-05 2010-03-11 シャープ株式会社 窒化物半導体発光素子および半導体発光素子
WO2010045567A1 (en) * 2008-10-16 2010-04-22 Sixpoint Materials, Inc. Reactor design for growing group iii nitride crystals and method of growing group iii nitride crystals
EP2226853B1 (en) 2008-11-06 2014-02-26 Panasonic Corporation Nitride semiconductor element and method for manufacturing the same
WO2010060034A1 (en) 2008-11-24 2010-05-27 Sixpoint Materials, Inc. METHODS FOR PRODUCING GaN NUTRIENT FOR AMMONOTHERMAL GROWTH
US8679942B2 (en) * 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
KR101226073B1 (ko) * 2008-12-19 2013-01-25 소이텍 변형 조절된 복합 반도체 기판들 및 그의 형성 방법
RU2011131153A (ru) * 2009-01-20 2013-02-27 Пикер Текнолоджис Ллс Замедлитель, снабженный баком, обеспечивающим замедление, и извлекающим конвейером
EP2411569B1 (en) 2009-03-26 2021-09-22 II-VI Incorporated Sic single crystal sublimation growth method and apparatus
WO2010113237A1 (ja) * 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2010113238A1 (ja) * 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2010116703A1 (ja) * 2009-04-06 2010-10-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP2011103400A (ja) * 2009-11-11 2011-05-26 Sumitomo Electric Ind Ltd 化合物半導体素子
CN102511085A (zh) * 2009-12-25 2012-06-20 松下电器产业株式会社 氮化物系半导体元件及其制造方法
JP4820465B1 (ja) * 2010-04-02 2011-11-24 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8933543B2 (en) 2010-04-02 2015-01-13 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor element having m-plane angled semiconductor region and electrode including Mg and Ag
WO2011135866A1 (ja) * 2010-04-28 2011-11-03 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US9236530B2 (en) * 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
CN103582938A (zh) * 2011-06-03 2014-02-12 住友电气工业株式会社 氮化物电子器件、氮化物电子器件的制作方法
US8920762B2 (en) 2011-06-27 2014-12-30 Sixpoint Materials, Inc. Synthesis method of transition metal nitride and transition metal nitride
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
KR20140111249A (ko) * 2011-10-24 2014-09-18 더 리전츠 오브 더 유니버시티 오브 캘리포니아 3 족 질화물 결정 내부로의 불순물 주입을 감소시키는 알칼리토금속의 용도
WO2013158210A2 (en) 2012-02-17 2013-10-24 Yale University Heterogeneous material integration through guided lateral growth
DE102012106998A1 (de) * 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Reflektierendes Kontaktschichtsystem für ein optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US9312129B2 (en) 2012-09-05 2016-04-12 Saint-Gobain Cristaux Et Detecteurs Group III-V substrate material with particular crystallographic features and methods of making
JP6137197B2 (ja) 2012-12-17 2017-05-31 三菱化学株式会社 窒化ガリウム基板、および、窒化物半導体結晶の製造方法
WO2014144698A2 (en) * 2013-03-15 2014-09-18 Yale University Large-area, laterally-grown epitaxial semiconductor layers
US9978589B2 (en) 2014-04-16 2018-05-22 Yale University Nitrogen-polar semipolar and gallium-polar semipolar GaN layers and devices on sapphire substrates
TWI671800B (zh) 2014-04-16 2019-09-11 耶魯大學 獲得平面的半極性氮化鎵表面的方法
US20160117076A1 (en) * 2014-10-22 2016-04-28 Lg Electronics Inc. Mobile terminal and control method thereof
KR20190038639A (ko) 2016-08-12 2019-04-08 예일 유니버시티 성장 동안 질소 극성 패시트를 제거함으로써 외래 기판 상에 성장된 적층 무결함 반극성 및 비극성 GaN
CN117012809B (zh) * 2023-09-27 2023-12-22 江西兆驰半导体有限公司 氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005506271A (ja) * 2001-10-26 2005-03-03 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン エピタキシャル成長用基板
JP2005530674A (ja) * 2002-06-26 2005-10-13 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン ガリウム含有窒化物バルク単結晶の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2796657B1 (fr) * 1999-07-20 2001-10-26 Thomson Csf Procede de synthese de materiaux massifs monocristallins en nitrures d'elements de la colonne iii du tableau de la classification periodique
US6398867B1 (en) 1999-10-06 2002-06-04 General Electric Company Crystalline gallium nitride and method for forming crystalline gallium nitride
US6858882B2 (en) * 2000-09-08 2005-02-22 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and optical device including the same
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
TWI352434B (en) * 2002-12-11 2011-11-11 Ammono Sp Zoo A substrate for epitaxy and a method of preparing
US7098487B2 (en) * 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
US7153480B2 (en) * 2003-05-22 2006-12-26 David Robert Bickham Apparatus for and method of producing aromatic carboxylic acids
US7009215B2 (en) * 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
EP1583190B1 (en) * 2004-04-02 2008-12-24 Nichia Corporation Nitride semiconductor laser device
US8101498B2 (en) * 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005506271A (ja) * 2001-10-26 2005-03-03 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン エピタキシャル成長用基板
JP2005530674A (ja) * 2002-06-26 2005-10-13 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン ガリウム含有窒化物バルク単結晶の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011530471A (ja) * 2008-08-07 2011-12-22 ソラア インコーポレーテッド 大規模アンモノサーマル法による窒化ガリウムボウルの製造方法
JP2012054352A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2018159646A1 (ja) * 2017-03-03 2018-09-07 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
US11094539B2 (en) 2017-03-03 2021-08-17 Sciocs Company Limited Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate

Also Published As

Publication number Publication date
US20130015492A1 (en) 2013-01-17
JP5604102B2 (ja) 2014-10-08
WO2007149487A3 (en) 2008-11-13
EP2041794A2 (en) 2009-04-01
US20080001165A1 (en) 2008-01-03
US20100275837A1 (en) 2010-11-04
EP2041794A4 (en) 2010-07-21
US7755172B2 (en) 2010-07-13
US8263424B2 (en) 2012-09-11
WO2007149487A8 (en) 2008-05-29
WO2007149487A2 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
JP5604102B2 (ja) 安熱法による成長で作製された、窒素面またはＭ面ＧａＮ基板を用いた光電子デバイスと電子デバイス
US5239188A (en) Gallium nitride base semiconductor device
Paskova et al. GaN substrates for III-nitride devices
US8835988B2 (en) Hybrid monolithic integration
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
US6156581A (en) GaN-based devices using (Ga, AL, In)N base layers
JP4332720B2 (ja) 半導体素子形成用板状基体の製造方法
WO2011102044A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US20170260651A1 (en) Gallium Nitride Growth on Silicon
JP2003059948A (ja) 半導体装置及びその製造方法
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
US20080315210A1 (en) High electron mobility transistor
CN105762061A (zh) 一种氮化物的外延生长方法
US8048786B2 (en) Method for fabricating single-crystalline substrate containing gallium nitride
US20230369446A1 (en) Method for manufacturing semiconductor structure
US12094958B2 (en) Semiconductor structures and manufacturing methods thereof
Rudziński et al. Properties of MOCVD GaN/AlGaN heterostructures grown on polar and non‐polar bulk GaN substrates
CN113539786B (zh) 硅基氮化镓外延结构及其制备方法
US12107187B2 (en) Semiconductor structures and manufacturing methods thereof
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
JP2003017412A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
WO2002078067A1 (fr) Procédé de tirage de cristaux de semi-conducteur composé à base de nitrure de gallium, et dispositif électronique comportant un semi-conducteur composé à base de nitrure de gallium
JPH1012924A (ja) 半導体積層構造、半導体発光装置および電界効果トランジスタ
Lee et al. Growth of self-standing GaN substrates
Bayram et al. Gallium nitride on silicon for consumer and scalable photonics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140523

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140604

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140825

R150 Certificate of patent or registration of utility model

Ref document number: 5604102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees