JP2009541866A - 熱効率的な集積回路（ｉｃ）動作のためのダイ単位温度プログラミング - Google Patents

Abstract

熱効率的な集積回路（ＩＣ）動作のためのダイ単位温度プログラミングを提供する方法及び装置が記載される。いくつかの実施例では、ＩＣコンポーネントのジャンクション温度は、例えば、電力消費を低減し、及び／又はパフォーマンスを向上させるよう決定される。他の実施例もまた記載される。

Description

発明の詳細な説明

本開示は、一般にエレクトロニクスの分野に関する。より詳細には、本発明のいくつかの実施例は、熱効率的な集積回路（ＩＣ）動作を提供するダイ単位熱プログラミング（ｐｅｒ ｄｉｅ ｔｅｍｐｅｒａｔｕｒｅ ｐｒｏｇｒａｍｍｉｎｇ）に関する。

集積回路製造技術が向上するに従って、メーカーは更なる機能を１つのシリコン基板に統合させることができる。しかしながら、これらの機能の個数が増加すると、１つのＩＣチップ上のコンポーネントの個数も増加する。追加的なコンポーネントは、さらなる信号スイッチ処理を追加し、これにより、より多くの熱が発生する。さらなる熱は、例えば、熱膨張などによりＩＣチップにダメージを与えるかもしれない。また、さらなる熱は、このようなチップを含む計算装置の使用場所及び／又は用途を制限するかもしれない。より高い熱から引き起こされるダメージを制限するため、ワーストケースシナリオに対するいくつかの実現形態が設計される。例えば、クロック周波数が、より低い熱しか発生しないように低下されるかもしれない。しかしながら、このアプローチは、パフォーマンスを低下させるかもしれない。
［詳細な説明］
以下の説明では、いくつかの実施例の完全な理解を提供するため、多数の具体的詳細が与えられる。しかしながら、本発明のいくつかの実施例は、これら具体的詳細なく実現されるかもしれない。他の例では、本発明の特定の実施例の不明りょうにしないため、周知の方法、手順、コンポーネント又は回路は詳細には説明されていない。さらに、本発明の実施例の各種特徴は、集積半導体回路（ハードウェア）、１以上のプログラムに構成されたコンピュータ可読命令（ソフトウェア）又はハードウェアとソフトウェアの組み合わせなどの各種手段を利用して実行されるかもしれない。本開示のため、“ロジック”という表現は、ハードウェア、ソフトウェア又はこれらの組み合わせを意味する。

ここに記載される実施例のいくつかは、ダイ又はＩＣコンポーネント単位に基づくジャンクション温度（ｊｕｎｃｔｉｏｎ ｔｅｍｐｅｒａｔｕｒｅ）を決定する効率的な技術を提供する。例えば、相対的に低いジャンクション温度レベルのＩＣコンポーネントが、低電力消費製品として販売又は流通されている。あるいは、このようなコンポーネントのクロック周波数は、パフォーマンスを向上させるため増加される。一般に、ここで説明される“ジャンクション温度”（Ｔ_ｊ）は、ＩＣコンポーネントが高い温度により故障し始める温度レベルを表す。

さらに、ここで説明される実施例のいくつかは、図１、５及び６を参照して説明される計算システムなどの各種計算システムに適用される。図１は、いくつかの実施例による計算システム１００のブロック図を示す。システム１００は、１以上のドメイン１０２−１〜１０２−Ｍ（ここではまとめてドメイン１０２と呼ばれる）を含むかもしれない。ドメイン１０２−１〜１０２−Ｍのそれぞれは、各種コンポーネント（１以上のトランジスタ又は１以上のレジスタ、キャパシタ、インダクタなどの他の電子回路素子を含む）を含むかもしれない。簡単化のため、サンプルコンポーネントが、ドメイン１０２−１及び１０２−２を参照して示される。また、各ドメイン１０２は、計算システムの１以上の部分（図５及び６を参照して説明されるコンポーネントなど）に対応するかもしれない。いくつかの実施例では、各ドメイン１０２は、他のドメインにおいて使用されるクロック信号と同一又は異なるクロック信号によりクロック処理される各種回路（又はロジック）を含むかもしれない。いくつかの実施例では、クロック信号の１以上は、メソシンクロナス（ｍｅｓｏｓｙｎｃｈｒｏｎｏｕｓ）又は関連しているかもしれない（経時的に自らを繰り返す又は繰り返さない関係などにより）。

いくつかの実施例では、各ドメインは、１以上のバッファ１０４を介し他のドメインとデータを通信する。いくつかの実施例では、バッファ１０４は、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）バッファであるかもしれない。各ドメインは、１以上のプログラム可能な周波数コントローラ（１０６−１及び１０６−２などであり、より一般には“周波数コントローラ１０６”と呼ばれる）、ジャンクション温度（Ｔ_ｊ）及び／又は周波数値若しくはレベルに対応する１以上のビットを格納する１以上の記憶装置（ドメイン１０２−１及び１０２−２を参照してそれぞれ示される装置１０８−１及び１０８−２など）、他の電力若しくはエネルギー消費回路（ドメイン１０２−１及び１０２−２を参照してそれぞれ示されるロジック１１０−１及び１１０−２であり、一般には“ロジック１１０”と呼ばれる）、及び／又は１以上の温度センサ（ドメイン１０２−１及び１０２−２をそれぞれ参照して示されるセンサ１１２−１及び１１２−２などであり、一般に“センサ１１２”と呼ばれる）を有する。周波数コントローラ１０６は、電圧制御オシレータ（ＶＣＯ）などの何れかのタイプの周波数コントローラであるかもしれない。

いくつかの実施例では、各ドメインについて装置１０８に格納されている各値は、他のドメインについて格納されている各値と異なるかもしれない。図４などを参照してさらに説明されるように、装置１０８に格納されている各値は、対応するドメインのジャンクション温度に基づきパフォーマンスを向上させるためなど、対応する周波数コントローラ１０６の出力周波数レベルを調整するのに利用される。また、複数の電力状態を有するシステムでは、１以上のビットは、対応するコントローラ１０６が各電力状態について調整されるべき適切な周波数レベルを示すかもしれない。さらに、いくつかの実施例では、装置１０８に格納される各値は、大量生産（ＨＶＭ）テスト期間中に決定されるかもしれない。また、図５及び６を参照して説明されるものなど何れかのタイプのメモリ装置が、オンダイヒューズなどの不揮発性記憶装置を含む記憶装置１０８を提供するため利用されるかもしれない。

図２は、いくつかの実施例による熱設計電力（ＴＤＰ）対周波数及びジャンクション温度（Ｔ_ｊ）のグラフ２００を示す。いくつかの実施例では、グラフ２００は、エネルギー又は電力効率的なＩＣコンポーネントが図１を参照して説明されるような周波数の調整を介し提供されることを示す。さらに、グラフは、閾値ジャンクション温度（同様のコンポーネントの最大値など）より低いジャンクション温度を有するＩＣコンポーネントが、周波数を増加させることによって、より高いパフォーマンスにより動作可能となることを示す。例えば、コンポーネント２０８Ａ及び２１０Ａは、同様のコンポーネントのワーストケースのジャンクション温度に対応するジャンクション温度リミット２２０以下で動作するかもしれない。

図１を参照して説明されるように、コンポーネント単位のジャンクション温度レベルに基づき、コンポーネント２０８Ａ及び２１０Ａは、低電力消費製品として販売又は流通される（例えば、より高い個別のジャンクション温度を有する同様の製品と比較したとき）。あるいは、コンポーネント２０８Ａ及び２１０Ａは、パフォーマンスを向上させるためより高い周波数で動作される（例えば、それぞれコンポーネント２０８Ｂ〜２０８Ｃ及び２１０Ｂ〜２１０Ｃとして）。特に、コンポーネント２０８Ａ及び２１０Ａのジャンクション温度（例えば、それぞれＴ_ｊリミット２２４及び２２２など）は、同様のコンポーネントの最大ジャンクション温度（Ｔ_ｊリミット２２０など）より低いため、これらのコンポーネントの動作周波数は、Ｔ_ｊリミット２２０に接近するレベルに引き上げられるかもしれない。いくつかの実施例では、これらの周波数レベルに対応する複数の値が、例えば、所与のコンポーネントの異なる周波数コンフィギュレーションに対応して（コンポーネント２０８Ａ，２０８Ｂ，２０８Ｃ，２１０Ａ，２１０Ｂ及び／又は２１０Ｃに対応する周波数など）、図１の装置１０８に格納される。さらに、装置１０８に格納される各値は、いくつかの実施例ではテスト期間中に決定されるかもしれない。

図３は、いくつかの実施例によるプロセッサコア３００のブロック図を示す。いくつかの実施例では、コア３００は、１以上のプロセッサにある各種コンポーネント（図５及び６を参照して説明されるものなど）を表すかもしれない。プロセッサコア３００は、第２レベルキャッシュドメイン３０２、フロントエンドドメイン３０４及び１以上のバックエンドドメイン３０６などの１以上のドメインを含む。各ドメイン３０２、３０４及び３０６内のコンポーネントは、図１を参照して説明されるものなど、異なるプログラム可能な周波数コントローラ１０６により供給される。さらに、各ドメイン（３０２、３０４及び３０６など）は、いくつかの実施例では、図３を参照して説明されるものより多くの又は少ないコンポーネントを有するかもしれない。

第２レベル（Ｌ２）キャッシュドメイン３０２は、Ｌ２キャッシュ３０８（命令を含むデータを格納するためなど）、装置１０８、プログラム可能な周波数コントローラ１０６及びセンサ１１２を有する。いくつかの実施例では、Ｌ２キャッシュ３０８は、図５及び６を参照して説明されたものなど、マルチコアプロセッサの複数のコアにより共有される。また、Ｌ２キャッシュ３０８は、プロセッサコアと同じダイからのものであるかもしれない。このため、本発明のいくつかの実施例では、プロセッサは、ドメイン３０４及び３０６を有し、Ｌ２キャッシュ３０８を有してもよいし又は有さなくてもよい。

図３に示されるように、フロントエンドドメイン３０４は、装置１０８、周波数コントローラ１０６、センサ１１２、リオーダバッファ３１８、リネームスティアユニット３２０、命令キャッシュ３２２、デコードユニット３２４、シーケンサ３２６及び／又はブランチ予測ユニット３２８を有する。いくつかの実施例では、フロントエンドドメイン３０４は、命令フェッチユニットなどの他のコンポーネントを有する。

バックエンドドメイン３０６は、第１レベル（Ｌ１）キャッシュドメイン３２８及び１以上の実行ドメイン３３０−１〜３３０−Ｎの１以上を有する。Ｌ１キャッシュドメイン３２８は、Ｌ１キャッシュ３３２（命令を含むデータを格納するためなど）、装置１０８、周波数コントローラ１０６及びセンサ１１２を有する。さらに、実行ドメイン３３０−１〜３３０−Ｎは、整数実行ユニット及び／又は浮動小数点実行ユニットの１以上を有する。実行ドメイン３３０−１〜３３０−Ｎはそれぞれ、イシューキュー（それぞれ３３８−１〜３３８−Ｎ）、レジスタファイル（それぞれ３４０−１〜３４０−Ｎ）、センサ１１２、周波数コントローラ１０６、装置１０８、及び／又は実行ユニット（それぞれ３４６−１〜３４６−Ｎ）を有する。さらに、いくつかの実施例では、各ドメイン３０２、３０４及び３０６は、各ドメイン間（ドメイン３０２、３０４及び／又は３０６の間など）の通信を同期させるための１以上のＦＩＦＯバッファ３４８を有する。

さらに、プロセッサコア３００（及びいくつかの実施例では、図３に示されるように、バックエンドドメイン３０６）は、プロセッサコア３００の各種コンポーネントの間の通信を実行するための相互接続又はバス３５０を有する。例えば、命令の実行が成功した後（例えば、実行ドメイン３３０−１〜３３０−Ｎなどにより）、命令コミットが、当該命令をリタイアするためＲＯＢ３１８に通信される（相互接続３５０などを介し）。さらに、バックエンド内のドメイン（ドメイン３２８、３３０−１〜３３０−Ｎなど）が相互接続３５０を介し通信する。例えば、実行ユニット（３３０−１〜３３０−Ｎなど）の間の通信は、タイプ変換命令に対して行われる。図１〜３のコンポーネントのさらなる処理は、図４の方法４００を参照して説明される。

図３は、各ドメイン３０２，３０４及び３０６が装置１０８、センサ１１２及びコントローラ１０６を有していることを示すが、各種ドメインは、同一の装置１０８、センサ１１２及び／又はコントローラ１０６を共有するかもしれない。例えば、装置１０８、センサ１１２及び周波数コントローラ１０６の１つのセットは、プロセッサコア３００のドメインのすべて又は一部について利用されるかもしれない。

図４は、いくつかの実施例による格納されている各値によりクロック信号を生成する方法４００のフロー図を示す。いくつかの実施例では、方法４００の処理は、図１〜３及び５〜６を参照して説明されるコンポーネントなどの１以上のコンポーネントにより実行される。また、図４を参照して説明される処理の一部は、ハードウェア、ソフトウェア又はこれらの組み合わせにより実行されるかもしれない。さらに、回路アナライザやテスト装置などの外部装置が、方法４００を参照して説明される各種処理を実行するのに利用されるかもしれない。

図１〜４を参照するに、処理４０２において、ＩＣコンポーネントが、製造後の選択周波数レベルにおいてテストされる。例えば、周波数コントローラ１０６は、選択周波数レベルを図１〜３及び／又は５〜６を参照して説明されるコンポーネントの１つに提供するようプログラムされるかもしれない。処理４０４及び４０６において、処理４０２のコンポーネントの電力漏れ及び動的容量が、回路アナライザ又はテスト装置などにより決定される。処理４０８において、コンポーネントの対応するＴＤＰ値が、

に従って決定されるかもしれない。

上記の式では、ＴＤＰは熱設計電力に対応し、Ｃ_ｄｙｎは、現実のワーストケース（高電力）のアプリケーションを実行する際のシリコンダイの動的スイッチ容量の測定値に対応し、Ｖｏｌｔａｇｅは処理４０２（又は後述されるように処理４１４）の電圧レベルに対応し、Ｆｒｅｑｕｅｎｃｙはビン周波数に係る周波数に対応し（ＩＣコンポーネントが製品差別化及び／又は販売のため１以上の周波数ビンに分割される場合、処理４０２のＩＣコンポーネントが対応する周波数ビンなど）、Ｌｅａｋａｇｅは測定された漏れ電力に対応する。いくつかの実施例では、電圧、周波数、漏れ電力、容量などの格納値に基づき、ＴＤＰ値を検索するためルックアップテーブルが利用される。

処理４１０において、コンポーネント（Ｔ_ｊ）のジャンクション温度は、

に従って決定されるかもしれない。

上記の式では、ＴＤＰは処理４０８において決定されたＴＤＰ値に対応し、Ｔ_ａは測定された周辺温度に対応し、Ｒ_ｊａは周囲の熱抵抗との接合に対応する（処理４０２のコンポーネントを冷却するのに使用される冷却技術に基づくかもしれない）。いくつかの実施例では、ルックアップテーブルは、Ｔ_ａ、ＴＤＰ、Ｒ_ｊａなどの各値に基づき処理４１０においてＴ_ｊの値を検索するのに利用されるかもしれない。

さらに、センサ１１２が、検知された温度レベルと閾値ジャンクション温度リミットとを比較などすることによって、処理４１０においてジャンクション温度を決定するのに利用される。閾値ジャンクション温度リミットは、複数の同様のコンポーネントについて決定されるワーストシナリオのジャンクション温度レベルに対応するかもしれない。処理４１０において決定されたＴ_ｊの値が処理４１２において閾値ジャンクション温度リミットより高い又は低い場合、コンポーネントは、処理４１４において次の周波数レベルでテストされる。処理４１４では、次の周波数レベルは、以前の処理４０２又は４１４などにおける以前のテストの周波数レベルより低い又は高いかもしれない。

処理４１６において、処理４１２が、テストされたコンポーネントが閾値ジャンクション温度リミットに一致すると判断すると、決定されたＴ_ｊ及び／又は１以上の周波数レベル（図１〜３を参照して説明されるような異なる電力状態及び／又は異なるコンフィギュレーションなどに対応する）が、装置１０８に格納される。さらに、処理４１６において格納される周波数値は、コンポーネントが動作する各種環境又はアプリケーションに対応するかもしれない。例えば、モバイル装置について使用されるコンポーネントは、デスクトップ又はサーバ計算環境で使用されるコンポーネントと異なる周波数値（より低いＴＤＰ値などを有する）を有するかもしれない。さらに、セクタ毎のプライシング、使用国、利用可能な冷却手段、音響仕様、フォームファクタなど他のタイプの製品差別化基準が、処理４１６の周波数値を決定するのに利用されるかもしれない。

処理４１８において、周波数コントローラ１０６は、クロック信号を生成するため格納されている周波数値を利用する。いくつかの実施例では、ソフトウェア及び／又はファームウェアが、実現形態の環境に応じて、処理４１６において格納されている周波数値の１つを選択するため利用される。例えば、ユーザは、周波数コントローラ１０６が対応する装置１０８に格納されている最小の周波数値を利用するように、モバイル計算装置を構成するかもしれない。ここで記載されるように、実現形態に応じて、格納されている周波数値の何れかが選択される。さらに、いくつかの実施例では、処理４０２〜４１８の１以上が、ソフトウェア、ハードウェア又はこれらの組み合わせを介し計算装置（図５〜６を参照して説明されたものなど）により実行される。

図５は、本発明のいくつかの実施例による計算システム５００のブロック図を示す。計算システム５００は、相互接続ネットワーク（又はバス）５０４を介し通信する１以上の中央処理ユニット（ＣＰＵ）５０２又はプロセッサを有する。プロセッサ５０２は、汎用プロセッサ、ネットワークプロセッサ（コンピュータネットワーク５０３を介し通信されるデータを処理する）、又は他のタイプのプロセッサ（ＲＩＳＣ（Ｒｅｄｕｃｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ）プロセッサ又はＣＩＳＣ（Ｃｏｍｐｌｅｘ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ）プロセッサを含む）などの任意のタイプのプロセッサであるかもしれない。さらに、プロセッサ５０２は、シングル又はマルチコアデザインを有するかもしれない。マルチコアデザインによるプロセッサ５０２は、同一の集積回路（ＩＣ）ダイ上に異なるタイプのプロセッサコアを統合する。また、マルチコアデザインによるプロセッサ５０２は、対称又は非対称マルチプロセッサとして実現されるかもしれない。いくつかの実施例では、プロセッサ５０２の１以上が、図１〜４を参照して説明される実施例を利用するかもしれない。例えば、プロセッサ５０２の１以上は、１以上のプロセッサコア３００を有するかもしれない。また、図１〜４を参照して説明される処理は、システム５００の１以上のコンポーネントにより実行される。

チップセット５０６はまた、相互接続ネットワーク５０４と通信する。チップセット５０６は、ＭＣＨ（Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌ Ｈｕｂ）５０８を有する。ＭＣＨ５０８は、メモリ５１２と通信するメモリコントローラ５１０を有する。メモリ５１２は、ＣＰＵ５０２又は計算システム５００に含まれる他の何れかの装置により実行される命令シーケンス及びデータを格納する。本発明のいくつかの実施例では、メモリ５１２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）などの１以上の揮発性ストレージ（又はメモリ）装置を有する。ハードディスクなどの不揮発性メモリがまた利用されるかもしれない。複数のＣＰＵ及び／又は複数のシステムメモリなどのさらなる装置が、相互接続ネットワーク５０４を介し通信する。

ＭＣＨ５０８はまた、グラフィックアクセラレータ５１６と通信するグラフィックインタフェース５１４を有するかもしれない。本発明のいくつかの実施例では、グラフィックインタフェース５１４は、ＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）を介しグラフィックアクセラレータ５１６と通信する。本発明のいくつかの実施例では、ディスプレイ（フラットパネルディスプレイなど）が、ビデオメモリやシステムメモリなどの記憶装置に格納されている画像のデジタル表現をディスプレイにより解釈及び表示されるディスプレイ信号に変換する信号コンバータなどを介しグラフィックインタフェース５１４と通信する。ディスプレイ装置により生成されるディスプレイ信号は、ディスプレイにより解釈されその後に表示される前に、各種制御装置を通過する。

ハブインタフェース５１８は、ＭＣＨ５０８がＩＣＨ（Ｉｎｐｕｔ／ｏｕｔｐｕｔ Ｃｏｎｔｒｏｌ Ｈｕｂ）５２０と通信することを可能にする。ＩＣＨ５２０は、計算システム５００の各コンポーネントと通信するＩ／Ｏ装置とのインタフェースを提供する。ＩＣＨ５２０は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）ブリッジ、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）コントローラなどの周辺ブリッジ（又はコントローラ）５２４を介しバス５２２と通信する。ブリッジ５２４は、ＣＰＵ５０２と周辺装置との間のデータパスを提供する。他のタイプのトポロジーが利用されてもよい。また、複数のバスが、複数のブリッジ又はコントローラなどを介しＩＣＨ５２０と通信する。さらに、ＩＣＨ５２０と通信する他の周辺装置として、本発明のいくつかの実施例では、ＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）又はＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）ハードドライブ、ＵＳＢポート、キーボード、マウス、パラレルポート、シリアルポート、フロッピー（登録商標）ディスクドライブ、デジタル出力サポート（ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｉｎｔｅｒｆａｃｅ）など）などがあげられる。

バス５２２は、オーディオ装置５２６、１以上のディスクドライブ５２８及びネットワークインタフェース装置５３０（コンピュータネットワーク５０３と通信する）と通信する。他の装置は、バス５２２と通信可能である。また、各種コンポーネント（ネットワークインタフェース装置５３０など）が、本発明のいくつかの実施例では、ＭＣＨ５０８と通信可能である。さらに、プロセッサ５０２とＭＣＨ５０８は、１つのチップを形成するよう合成されるかもしれない。さらに、グラフィックアクセラレータ５１６が、本発明の他の実施例では、ＭＣＨ５０８内に含まれる。

さらに、計算システム５００は、揮発性及び／又は不揮発性メモリ（又はストレージ）を有するかもしれない。例えば、不揮発性メモリとしては、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰＲＯＭ）、ディスクドライブ５２８など）、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ ＲＯＭ）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、フラッシュメモリ、光磁気ディスク、又は電子命令及び／又はデータを格納可能な他のタイプの不揮発性機械可読メディアの１以上があげられる。

図６は、本発明のいくつかの実施例によるＰｔＰ（Ｐｏｉｎｔ−ｔｏ−Ｐｏｉｎｔ）コンフィギュレーションにより構成される計算システム６００を示す。特に、図６は、プロセッサ、メモリ及び入出力装置がいくつかのＰｔＰインタフェースにより相互接続されるシステムを示す。図１〜５を参照して説明される処理は、システム６００の１以上のコンポーネントによって実行される。

図６に示されるように、システム６００は複数のプロセッサを有するが、そのうちの２つののみプロセッサ６０２と６０４しか簡単化のため示されない。プロセッサ６０２と６０４はそれぞれ、メモリ６１０と６１２との通信を可能にするローカルＭＣＨ６０６と６０８を有するかもしれない。メモリ６１０及び／又は６１２は、メモリ５１２を参照して説明されるような各種データを格納する。

プロセッサ６０２と６０４は、図５のプロセッサ５０２を参照して説明されるような何れかのタイプのプロセッサであるかもしれない。プロセッサ６０２と６０４はそれぞれ、ＰｔＰインタフェース回路６１６と６１８を用いてＰｔＰインタフェース６１４を介しデータをやりとりする。プロセッサ６０２と６０４はそれぞれ、ＰｔＰインタフェース回路６２６，６２８，６３０及び６３２を用いて各ＰｔＰインタフェース６２２と６２４を介しチップセット６２０とデータをやりとりする。チップセット６２０はまた、ＰｔＰインタフェース回路６３７を用いてハイパフォーマンスグラフィックインタフェース６３６を介しハイパフォーマンスグラフィック回路６３４とデータをやりとりする。

本発明の少なくともいくつかの実施例は、プロセッサ６０２と６０４の内部に設けられるかもしれない。例えば、図１を参照して説明されたドメイン１０２の１以上及び／又はプロセッサコア３００が、プロセッサ６０２と６０４の内部に設けられる。しかしながら、本発明の他の実施例は、図６のシステム６００の内部に他の回路、ロジックユニット又は装置に存在するかもしれない。さらに、本発明の他の実施例は、図６に示される複数の回路、ロジックユニット又は装置の間に分散されるかもしれない。

チップセット６２０は、ＰｔＰインタフェース回路６４１を用いてバス６４０と通信する。バス６４０は、バスブリッジ６４２及びＩ／Ｏ装置６４３などのそれと通信する１以上の装置を有するかもしれない。バス６４４を介し、バスブリッジ６４３が、キーボード／マウス６４５、通信装置６４６（コンピュータネットワーク５０３と通信可能なモデム、ネットワークインタフェース装置など）、オーディオＩ／Ｏ装置及び／又はデータ記憶装置６４８などの他の装置と通信可能であるかもしれない。データ記憶装置６４８は、プロセッサ６０２及び／又は６０４により実行されるコード６４９を格納する。

本発明のいくつかの実施例では、図１〜６を参照してここに記載される処理は、ハードウェア（回路など）、ソフトウェア、ファームウェア、マイクロコード又はこれらの組み合わせにより実現可能であり、これらは、例えば、ここに記載される処理をコンピュータに実行するようプログラムするため使用される命令（又はソフトウェア手順）を格納したコンピュータ可読媒体又は機械可読媒体を含むコンピュータプログラムプロダクトとして提供されるかもしれない。また、“ロジック”という用語は、例えば、ソフトウェア、ハードウェア又はソフトウェアとハードウェアの組み合わせを含むかもしれない。機械可読媒体は、図１〜６に関して説明された記憶装置を含むかもしれない。さらに、このようなコンピュータ可読媒体は、コンピュータプログラムプロダクトとしてダウンロードされ、プログラムは、搬送波により実現されるデータ信号又は通信リンク（バス、モデム、ネットワーク接続など）を介した他の伝搬媒体によって、リモートコンピュータ（サーバなど）から要求元コンピュータ（クライアントなど）に転送される。このため、ここでの搬送波は機械可読媒体とみなれる。

“いくつかの実施例”という明細書中の表現は、当該実施例に関して説明された特定の機能、構成又は特徴が、少なくとも１つの実現形態に含まれることを意味する。明細書の各所における“いくつかの実施例では”というフレーズの出現は、すべてが同一の実施例を参照しているとは限らない。

また、明細書及び請求項において、“結合される”及び“接続される”という用語は、それらの派生語と共に利用されるかもしれない。本発明のいくつかの実施例では、“接続される”とは、２以上の要素が互いに直接的な物理的又は電気的接触状態にあることを示すのに用いられる。“結合される”とは、２以上の要素が直接的な物理的又は電気的接触状態にあることを意味する。しかしながら、“結合される”とはまた、２以上の要素が互いに直接的には接触されないが、依然として互いに協調又はやりとりすることを意味する。

本発明の実施例が構造的な特徴及び／又は方法的な動作に固有の言語により説明されたが、請求される主題は、説明された特定の特徴又は動作に限定されるものでないことが理解されるべきである。むしろ、特定の特徴及び動作は、請求される主題を実現するサンプル的な形式として開示されている。

図１は、本発明のいくつかの実施例による計算システムのブロック図を示す。 図２は、いくつかの実施例による熱設計電力（ＴＤＰ）対周波数及びジャンクション温度（Ｔ_ｊ）のグラフを示す。 図３は、いくつかの実施例によるプロセッサコアのブロック図を示す。 図４は、いくつかの実施例による方法のフロー図を示す。 図５は、本発明のいくつかの実施例による計算システムのブロック図を示す。 図６は、本発明のいくつかの実施例による計算システムのブロック図を示す。

Claims (23)

1. ロジックに該ロジックのジャンクション温度に対応する周波数レベルで動作させる１以上のビットを格納する記憶装置と、
   前記周波数レベルに対応するクロック信号を生成する周波数コントローラと、
   を有する装置。
2. 前記ジャンクション温度を検出する１以上の温度センサをさらに有する、請求項１記載の装置。
3. 前記記憶装置、前記周波数コントローラ又は前記ロジックの１以上が、同一の集積回路ダイ上にある、請求項１記載の装置。
4. 前記１以上のビットは、１以上の所定の電力状態に対応する、請求項１記載の装置。
5. 前記記憶装置は、不揮発性記憶装置を有する、請求項１記載の装置。
6. 前記ロジックは、前記クロック信号に従って動作する、請求項１記載の装置。
7. 前記１以上のビットは、複数の周波数レベルに対応する、請求項１記載の装置。
8. 前記ロジックは、前記複数の周波数レベルの各レベルにおいて、かつ前記ジャンクション温度以下の温度範囲内で動作可能である、請求項７記載の装置。
9. １以上のプロセッサコアをさらに有し、
   前記１以上のプロセッサコアの少なくとも１つは、前記記憶装置、前記周波数コントローラ及び前記ロジックを有する、請求項１記載の装置。
10. １以上のプロセッサコアをさらに有し、
    前記プロセッサコア、前記記憶装置、前記周波数コントローラ及び前記ロジックの少なくとも１つは、同一の集積回路ダイ上にある、請求項１記載の装置。
11. ロジックのジャンクション温度を決定するステップと、
    １以上の周波数レベルに対応する１以上のデータビットを記憶装置に格納するステップと、
    前記ロジックに前記ジャンクション温度以下の温度で動作させる前記周波数レベルの少なくとも１つに従ってクロック信号を生成するステップと、
    を有する方法。
12. 熱設計電力（ＴＤＰ）、周辺温度及び前記ロジックの周辺温度抵抗との結合に基づき、前記ジャンクション温度を決定するステップをさらに有する、請求項１１記載の方法。
13. 前記ロジックの動作中に生成される電力漏れ値を決定するステップをさらに有する、請求項１１記載の方法。
14. 前記ロジックの動作中に前記ロジックの動的容量値を決定するステップをさらに有する、請求項１１記載の方法。
15. 前記ロジックの動作中に前記ロジックの熱設計電力（ＴＤＰ）を決定するステップをさらに有する、請求項１１記載の方法。
16. 前記ロジックの電力漏れ及び動的容量に対応する格納されている各値に基づき、前記ロジックの熱設計電力（ＴＤＰ）を決定するステップをさらに有する、請求項１１記載の方法。
17. 熱設計電力（ＴＤＰ）、周辺温度及び前記ロジックの周辺温度抵抗との結合に対応する各値に基づき、前記ジャンクション温度を決定するステップをさらに有する、請求項１１記載の方法。
18. １以上のイメージを表示するディスプレイ装置と、
    １以上の周波数レベルに対応する１以上のビットを格納する不揮発性メモリと、
    前記ディスプレイ装置に結合され、ロジックに該ロジックのジャンクション温度以下の温度で動作させる前記周波数レベルの少なくとも１つに従ってクロック信号を生成するよう構成されるプログラム可能な周波数コントローラと、
    を有するシステム。
19. 前記ディスプレイ装置は、液晶表示（ＬＣＤ）装置を有する、請求項１８記載のシステム。
20. 前記１以上のイメージに対応するデータを生成する複数のプロセッサコアをさらに有する、請求項１８記載のシステム。
21. プロセッサ上での実行時に前記プロセッサに、
    ロジックのジャンクション温度を決定するステップと、
    前記ロジックに該ロジックのジャンクション温度に対応する周波数レベルで動作させる１以上のデータビットを格納するステップと、
    を実行させる１以上の命令を有するコンピュータ可読媒体。
22. 前記プロセッサに熱設計電力（ＴＤＰ）、周辺温度及び前記ロジックの周辺温度抵抗との結合に基づき前記ジャンクション温度を決定させる１以上の命令をさらに有する、請求項２１記載のコンピュータ可読媒体。
23. 前記プロセッサに前記ロジックの電力漏れ値と動的容量値とに基づき、前記ロジックの熱設計電力を決定させる１以上の命令をさらに有する、請求項２２記載のコンピュータ可読媒体。

Images