KR100987846B1 - 다이당 전압 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체 - Google Patents

다이당 전압 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체 Download PDF

Info

Publication number
KR100987846B1
KR100987846B1 KR1020087031747A KR20087031747A KR100987846B1 KR 100987846 B1 KR100987846 B1 KR 100987846B1 KR 1020087031747 A KR1020087031747 A KR 1020087031747A KR 20087031747 A KR20087031747 A KR 20087031747A KR 100987846 B1 KR100987846 B1 KR 100987846B1
Authority
KR
South Korea
Prior art keywords
voltage
voltage level
frequency
logic
per die
Prior art date
Application number
KR1020087031747A
Other languages
English (en)
Other versions
KR20090018982A (ko
Inventor
타우픽 라할-아라비
알리 무타로그루
마이클 비탄
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20090018982A publication Critical patent/KR20090018982A/ko
Application granted granted Critical
Publication of KR100987846B1 publication Critical patent/KR100987846B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

에너지 효율적인 집적 회로(IC) 작동에 대한 다이당 전압 프로그래밍을 제공하는 방법 및 장치가 설명된다. 몇몇 실시예에서, IC 부품에 공급된 전압 전위는 예컨대, 부품에 의한 전력 소비를 감소시키기 위해 피크 성능 전압 레벨 미만으로 낮아진다. 다른 실시예도 설명된다.

Description

다이당 전압 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체{PER DIE VOLTAGE PROGRAMMING FOR ENERGY EFFICIENT INTEGRATED CIRCUIT (IC) OPERATION}
본 개시는 일반적으로 전자 공학 분야에 관한 것이다. 보다 구체적으로, 본 발명의 몇몇 실시예는 에너지 효율적인 집적 회로(IC) 작동을 제공할 수 있는 다이당(per die) 전압 프로그래밍에 관한 것이다.
집적 회로 제조 기술이 개선됨에 따라, 제조업자는 단일 실리콘 기판에 다른 기능을 집적할 수 있다. 그러나 이들 기능의 수가 증가함에 따라, 단일 IC 칩 상의 부품의 수도 증가한다. 추가 부품은 추가 신호 스위칭을 부가하고, 차례로 더 많은 열을 발생시킨다. 추가 열은 예컨대, 열 팽창에 의해 IC 칩을 손상시킬 수 있다. 또한, 추가 열은 이러한 칩을 포함하는 컴퓨팅 장치의 사용 위치 및/또는 적용을 제한할 수 있다. 예컨대, 휴대용 컴퓨팅 장치는 배터리 전력에만 의존할 수 있다. 따라서, 휴대용 컴퓨팅 장치에 추가 기능이 집적되므로, 예컨대, 긴 시구간 동안 배터리 전력을 유지하도록 전력 소비 감소의 필요성이 점점 중요해진다. 휴대불가 컴퓨팅 시스템도 IC 부품이 더 많은 전력을 사용하고 더 많은 열을 생성하므로 냉각 및 전력 생성 문제에 직면한다.
상세한 설명은 첨부 도면을 참조하여 제공된다. 도면에서, 참조 번호의 가장 왼편의 숫자(들)는 그 참조 번호가 먼저 나온 도면을 식별한다. 서로 다른 도면에서 동일한 참조 번호의 사용은 유사하거나 동일한 아이템을 나타낸다.
도 1, 도 5 및 도 6은 본 발명의 몇몇 실시예에 따른 컴퓨팅 시스템의 블록도를 도시한다.
도 2는 몇몇 실시예에 따라, 열 설계 전력(TDP) 대 주파수의 그래프를 도시한다.
도 3은 몇몇 실시예에 따라, 프로세서 코어의 블록도를 도시한다.
도 4는 몇몇 실시예에 따라, 방법의 흐름도를 도시한다.
후속하는 설명에서, 몇몇 실시예의 완전한 이해를 제공하기 위해 다수의 특정 세부사항이 설명된다. 그러나, 본 발명의 몇몇 실시예는 특정 세부사항 없이 실시될 수 있다. 다른 경우에, 본 발명의 특정 실시예를 불명료하게 하지 않도록 잘 알려져 있는 방법, 절차, 부품 또는 회로는 상세히 설명되지 않았다. 또한, 본 발명의 실시예의 다양한 측면은 집적 반도체 회로("하드웨어"), 하나 이상의 프로그램으로 구성된 컴퓨터 판독가능 인스트럭션("소프트웨어"), 또는 하드웨어와 소프트웨어의 몇몇 조합과 같은 다양한 수단을 사용하여 수행될 수 있다. 이 개시의 목적을 위해, "로직"은 하드웨어, 소프트웨어, 또는 이들의 몇몇 조합을 의미해야 한다.
본 명세서에 개시된 몇몇 실시예는 예컨대, 전력 소비를 감소시키거나 에너지 효율을 제공하기 위해 IC 부품에 공급된 전압 전위를 감소시키는 효율적인 기술을 제공할 수 있다. 이러한 기술은 사전정의된 주파수 경계(예컨대, 주파수 빈으로 분할됨)에 기초하여 판매되거나 공급될 수 있는 IC 부품의 열 최적화된 제품 공급을 고려할 수 있다. 또한, 본 명세서에 개시된 몇몇 실시예는 도 1, 도 5 및 도 6을 참조하여 논의된 컴퓨팅 시스템과 같은 다양한 컴퓨팅 시스템에 적용될 수 있다. 보다 구체적으로, 도 1은 몇몇 실시예에 따라, 컴퓨팅 시스템(100)의 블록도를 도시한다. 시스템(100)은 하나 이상의 영역(102-1 내지 102-M)(본 명세서에서 총괄하여 "영역들(102)" 또는 "영역(102)"으로 지칭됨)을 포함할 수 있다. 각 영역(102-1 내지 102-M)은 다양한 부품(예컨대, 하나 이상의 트랜지스터 또는 하나 이상의 저항기, 캐패시터, 인덕터를 포함하는 다른 전자 회로 소자 등을 포함함)를 포함할 수 있다. 명확성을 위해, 영역(102-1, 102-2)에 관하여 샘플 부품만 도시된다. 또한, 각 영역(102)은 컴퓨팅 시스템의 하나 이상의 부분(예컨대, 도 5 및 도 6에 관하여 논의된 부품)에 대응할 수 있다. 몇몇 실시예에서, 각 영역(102)은 다른 영역에서 사용된 클록 신호와 동일하거나 다를 수 있는 클록 신호에 의해 클로킹되는 다양한 회로(또는 로직)를 포함할 수 있다. 몇몇 실시예에서, 하나 이상의 클록 신호는 중간동기화되거나(mesosynchronous), 이와 달리 (예컨대, 시간에 따라 그 자체를 반복하거나 반복하지 않을 수도 있는 관계와) 관련될 수 있다.
몇몇 실시예에서, 각 영역은 하나 이상의 버퍼(104)를 통해 다른 영역과 데이터를 통신할 수 있다. 몇몇 실시예에서, 버퍼(104)는 선입선출(FIFO) 버퍼일 수 있다. 각 영역은 하나 이상의 프로그램가능 전압 공급 장치(예컨대, 106-1 및 106-2, 및 보다 일반적으로 본 명세서에서 "전압 공급 장치(106)" 또는 "전압 공급 장치들(106)"로 지칭됨)와, 하나 이상의 전압 값을 저장하는 하나 이상의 저장 장치(예컨대, 각각 영역(102-1,102-2)에 관하여 도시된 장치(들)(108-1,108-2)) 및/또는 다른 전력 또는 에너지 소비 회로(예컨대, 각각 영역(102-1,102-2)과 관련하여 도시된 로직(110-1,110-2), 본 명세서에서 일반적으로 "로직(110)" 또는 "로직들(110)"로 지칭됨)를 포함할 수 있다. 전압 공급 장치(106)는 고주파 모드(HFM) 전압 공급 장치 또는 스위칭 모드 전원(SMPS)과 같은 임의의 유형의 전압 공급 장치일 수 있다.
몇몇 실시예에서, 영역마다 저장된 값은 다른 영역에 대한 전압 값과 다를 수 있다. 본 명세서에서 예컨대, 도 4를 참조하여 더 논의되는 바와 같이, 장치(108)에 저장된 전압 값은 대응하는 전압 공급 장치(106)의 출력 전압 레벨을 조정하는 데, 예컨대, 사전설정된 주파수 빈 내에서 대응하는 IC 부품(예컨대, 영역(102)에 제공됨)을 동작가능하게 유지하면서 감소한 전력 또는 에너지 소비를 제 공하는 데 사용될 수 있다. 몇몇 실시예에서, 장치(108)에 저장된 전압 값은 하나 이상의 비트로서 제공될 수 있다. 예컨대, 다수의 전력 상태를 가진 시스템에서, 하나 이상의 비트는 대응하는 전압 공급 장치(106)가 전력 상태마다 튜닝되어야 하는 적합한 전압 값을 나타낼 수 있다. 또한, 몇몇 실시예에서, 장치(108)에 저장된 값(들)은 대용량 제조(HVM) 테스트 동안에 결정될 수 있다. 또한, 몇몇 실시예에서, 장치(108)에 저장된 전압 값은 전력 또는 에너지 소비가 최소화된 주어진 주파수 빈에 충분한 용량을 산출하기 위해, 주어진 IC 부품에 대한 최적의(예컨대, 최소 가능) 전압 값일 수 있다. 또한, 도 5 및 도 6과 관련하여 논의된 것과 같은 임의의 유형의 메모리 장치는 온-다이(on-die) 퓨즈(들)와 같은 비휘발성 저장 장치를 포함하는 저장 장치(108)를 제공하는 데 이용될 수 있다.
도 2는 몇몇 실시예에 따라, 열 설계 전력(TDP) 대 주파수의 그래프(200)를 도시한다. 몇몇 실시예에서, 그래프(200)는 에너지 또는 전력 효율적인 IC 부품이 예컨대, 도 1과 관련하여 논의된 공급 전압의 조정을 통해 제공될 수 있음을 도시한다. 보다 구체적으로, IC 부품은 유효 빈 주파수 경계(204)에 따라 하나 이상의 주파수 빈(202-1 내지 202-Z)(일반적으로 "빈(202)"으로 지칭됨)으로 분할될 수 있다. 예컨대, 빈(202-1)에서, 부품(206A,208A)은 예컨대, 테스트 동안 결정된 피크(또는 최대) 성능 구성 주파수 및 TDP로 도시된다. 예컨대, 부품(206A,208A)은 부품이 (예컨대, 에러 또는 고장 없이 (또는 에러 또는 고장이 제한된)) 피크 동작 속도로 성공적으로 작동하게 하는 전압 레벨에 대응하는 피크 성능 전압 레벨에 따라 작동할 수 있다. 도 1에 관하여 논의된 바와 같이, 부품(206A,208A)으로의 공 급 전압은 동일한 빈(202-1) 내의 이들 부품을 유지하면서 최적(예컨대, 최소) 레벨까지 감소할 수 있다. 이와 달리, 부품(206A,208A)으로의 공급 전압은 변경되어 이들 부품을 상이한 빈으로 이동시킬 수 있다.
도 2에 도시된 바와 같이, 부품(206A,208A)은 각각 결과적인 부품(206B,208B)으로 도시된 바와 같이 (예컨대, 전력 또는 에너지 사용 감소를 초래하는) TDP 축 상에서 더 아래로 이동될 수 있다. 이와 유사하게, 빈(202-Z)에 도시된 바와 같이, 부품(210A)은 TDP 축 상에서 아래로 부품(210B)까지 이동되어, 예컨대, 전력 또는 에너지를 더 적게 소비하면서 동일한 빈(202-Z) 내에 여전히 존재하는 부품을 제공할 수 있다. 부품(206A,208A)과 관련하여 논의된 바와 같이, 부품(210A)으로의 공급 전압이 변경되어 몇몇 실시예에서 이들 부품 중 하나 이상이 상이한 빈으로 이동할 수 있다. 도 2에서 쉽게 알 수 있듯이, 결과적인 부품(예컨대, 부품(206B,208B 및/또는 210B))이 전력 또는 에너지를 더 적게 소비할 것이므로, 일부분 본 명세서에 개시된 몇몇 실시예에 따라 TDP 한계(212)도 낮아질 수 있다.
도 3은 몇몇 실시예에 따른, 프로세서 코어(300)의 블록도를 도시한다. 몇몇 실시예에서, 코어(300)는 (도 5 및 도 6에 관하여 논의된 것과 같은) 하나의 프로세서 또는 다수의 프로세서에 존재할 수 있는 다양한 부품을 나타낼 수 있다. 프로세서 코어(300)는 하나의 제 2 레벨 캐시 영역(302), 하나의 프런트엔드 영역(304) 및 하나 이상의 백엔드 영역(306)과 같은 하나 이상의 영역을 포함할 수 있다. 각각의 영역(302,304,306) 내의 부품은 도 1에 관하여 논의된 바와 같은 상 이한 프로그램가능 전압 공급 장치(106)에 의해 공급될 수 있다. 또한, 몇몇 실시예에서 각각의 영역(예컨대, 302,304,306)은 부품을 도 3에 도시된 것보다 많이 또는 적게 포함할 수 있다.
제 2 레벨(L2) 캐시 영역(302)은 L2 캐시(308)(예컨대, 인스트럭션을 포함하는 데이터를 저장함), 장치(들)(108) 및 프로그램가능 전압 공급 장치(106)를 포함할 수 있다. 몇몇 실시예에서, L2 캐시(308)는 도 5 및 도 6에 관하여 논의된 것과 같은 다중코어 프로세서 내의 다수의 코어에 의해 공유될 수 있다. 또한, L2 캐시(308)는 프로세서 코어와 동일한 다이에서 벗어날 수 있다. 따라서, 본 발명의 몇몇 실시예에서, 프로세서는 영역(304,306)을 포함할 수 있고, L2 캐시(308)를 포함하거나 포함하지 않을 수도 있다.
도 3에 도시된 바와 같이, 프런트엔드 영역(304)은 하나 이상의 장치(들)(108), 전압 공급 장치(106), 재정렬(reorder) 버퍼(318), 이름변경 및 조정 유닛(320), 인스트럭션 캐시(322), 디코드 유닛(324), 시퀀서(326) 및/또는 분기 예측 유닛(328)을 포함할 수 있다. 몇몇 실시예에서, 프런트엔드 영역(304)은 인스트럭션 인출 유닛과 같은 다른 부품을 포함할 수 있다.
백엔드 영역(306)은 하나 이상의 제 1 레벨(L1) 캐시 영역(328) 및 하나 이상의 실행 영역(330-1 내지 330-N)을 포함할 수 있다. L1 캐시 영역(328)은 L1 캐시(332)(예컨대, 인스트럭션을 포함하는 데이터를 저장함), 장치(들)(108) 및 전압 공급 장치(106)를 포함할 수 있다. 또한, 실행 영역(330-1 내지 330-N)은 하나 이상의 정수 실행 유닛 및/또는 부동 소수점 실행 유닛을 포함할 수 있다. 실행 영 역(330-1 내지 330-N)은 각각 이슈 큐(각각 338-1 내지 338-N), 레지스터 파일(각각 340-1 내지 340-N), 장치(들)(108), 전압 공급 장치(106) 및/또는 실행 유닛(각각 346-1 내지 346-N)을 포함할 수 있다.
몇몇 실시예에서, 영역(302,304,306) 각각은 다양한 영역 사이(예컨대, 영역(302, 304 및/또는 306) 사이)의 통신을 동기화하도록 하나 이상의 선입선출(FIFO) 버퍼(들)(348)를 포함할 수 있다.
부가적으로, 프로세서 코어(300)(및 몇몇 실시예에서, 도 3에 도시된 것과 같은 백엔드 영역(306))는 프로세서 코어(300)의 다양한 부품 사이의 통신을 용이하게 하는 상호접속부 또는 버스(350)를 포함할 수 있다. 예컨대, (예를 들어, 실행 영역(330-1 내지 330-N)에 의해) 인스트럭션이 성공적으로 실행된 후에, (예컨대, 상호접속부(350)를 통해) 인스트럭션 커밋(commit)이 ROB(318)로 전달되어 인스트럭션을 종료(retire)시킬 수 있다. 부가적으로, 백엔드 내의 영역(예컨대, 영역(328 및 330-1 내지 330-N)은 상호접속부(350)를 통해 통신할 수 있다. 예컨대, 실행 유닛(330-1 내지 330-N) 사이의 통신은 유형 변환 인스트럭션을 위해 발생할 수 있다. 도 1 내지 도 3의 부품의 다른 동작은 도 4의 방법(400)을 참조하여 논의될 것이다.
또한, 도 3은 영역(302,304,306) 각각이 장치(들)(108) 및 전압 공급 장치(들)(106)를 포함할 수 있음을 도시하지만, 다양한 영역은 동일한 장치(들)(108) 및/또는 전압 공급 장치(들)(106)를 공유할 수 있다. 예컨대, 단일 세트의 장치(들)(108) 및 전압 공급 장치(106)는 프로세서 코어(300)의 영역의 일부 또는 전부 에 이용될 수 있다.
도 4는 몇몇 실시예에 따라, 저장된 전압 값(들)에 따라 공급 전압을 생성하는 방법(400)의 흐름도를 도시한다. 몇몇 실시예에서, 방법(400)의 동작은 도 1 내지 도 3과 도 5 및 도 6에 관하여 논의된 부품과 같은 하나 이상의 부품에 의해 수행될 수 있다. 또한, 도 4에 관하여 논의된 몇몇 동작은 하드웨어, 소프트웨어 또는 이들의 조합에 의해 수행될 수 있다. 또한, 회로 분석기 또는 테스트 장치와 같은 외부 장치가 사용되어, 방법(400)에 관하여 논의된 다양한 동작을 수행할 수 있다.
도 1 및 도 4를 참조하면, 동작(402)에서, 제조 후에 선택 전압 공급 레벨에서 IC 부품이 테스트될 수 있다. 예컨대, 전압 공급 장치(106)는 도 1 내지 도 3 및/또는 도 5 및 도 6에 관하여 논의된 부품들 중 하나에 선택 전압 레벨을 공급하도록 프로그래밍될 수 있다. 동작(404,406)에서, 동작(402)의 부품의 전력 누설 및 동적 캐패시턴스가 예컨대, 회로 분석기 또는 테스트 장치에 의해 결정될 수 있다. 동작(408)에서, 후속하는 식에 따라 부품의 대응하는 TDP 값이 결정될 수 있다.
TDP = (C dyn * 전압 2 * 주파수) + 누설
이상의 식에서, TDP는 열 설계 전력에 대응하고, C dyn 는 실제 최악의 경우(고전력) 애플리케이션을 실행하는 경우에 실리콘 다이의 동적 스위칭 캐패시턴스의 측정값에 대응하며, 전압은 동작(402)(또는 이하에 더 논의될 동작(412))의 전압 레벨에 대응하고, 주파수는 빈 주파수에 대응하며, 누설은 측정된 누설 전력에 대응한다. 몇몇 실시예에서, 전압, 주파수, 전력 누설, 캐패시턴스 등의 저장된 값에 기초하여 TDP 값을 찾아보는 데 룩업 테이블이 이용될 수 있다.
동작(410)에서, 테스트된 부품이 선택 주파수 빈을 따르는지 여부가 (예컨대, 동작(408)의 TDP 값에 기초하여) 결정된다. 도 1 및 도 2에 관하여 논의된 바와 같이, 부품에 제공된 전압 공급(예컨대, 동작(402)에서 부품을 테스트하는 데 사용됨)은 낮아져 부품의 TDP를 감소시킬 수 있으며, 그 부품의 결과로서 선택된 주파수(예컨대, 주파수 빈에 대응함)에 따라 성공적으로 동작할 수 있다. 그러므로, 동작(410)은 테스트 부품이 사전정의된 주파수 빈에 맞는지 여부를 결정할 수 있다. 동작(412)에서, 부품이 선택 주파수 빈을 따르지 못하면, 부품은 (이전 테스트, 예컨대, 동작(402 또는 412)에서의 전압 공급 레벨보다 낮거나 높을 수 있는) 다음 전압 공급 레벨에서 테스트될 수 있다.
동작(414)에서, 예컨대, 일단 동작(410)이, 테스트된 부품이 선택 주파수 빈을 따른다고 결정하면, 동작(408)의 결정된 TDP는 선택 TDP 한계(들)와 비교될 수 있다. 동작(414)의 TDP 한계는 부품이 이용될 다양한 환경 또는 애플리케이션에 대응할 수 있다. 동작(414)에서 예컨대, 이동 장치에 사용된 부품은 데스크탑 또는 서버 컴퓨팅 환경에서 사용된 부품과는 다른 TDP 한계(예컨대, 낮은 TDP 값)를 가질 수 있다. 동작(410)에서 주파수 및/또는 동작(414)에서 TDP 값을 결정하는 데에 섹터당 가격, 사용국, 가용 냉각제, 음향 사양, 폼 팩터(form factor) 등과 같은 다른 유형의 제품 구별 기준이 이용될 수 있다.
만일 동작(414)에서 부품이 TDP 한계(들)에 따르지 못하면, 방법(400)은 동작(412)에서 재개한다. 그렇지 않으면, 동작(416)에서 동작(410,414)의 성공적인 성능에 대응하는 전압 값이 (예컨대, 장치(들)(108)에) 저장될 수 있다. 동작(418)에서, 동작 동안에 대응하는 부품에 대한 공급 전압을 생성하는 데에 동작(416)의 저장된 값이 (예컨대, 프로그램가능 전압 공급 장치(106)에 의해) 이용될 수 있다.
몇몇 실시예에서, 동작(416)에서 장치(108)에 저장된 전압 값은 하나 이상의 비트로서 제공될 수 있다. 예컨대, 다수의 사전정의된 전력 상태를 가진 시스템에서, 하나 이상의 비트는 동작(418)에서 대응하는 전압 공급 장치(106)가 예컨대, 전력 상태마다 튜닝되어야 하는 적합한 전압 값을 나타낼 수 있다. 또한, 몇몇 실시예에서, 하나 이상의 동작(402 내지 416)은 소프트웨어, 하드웨어 또는 이들의 조합을 통해 컴퓨팅 장치(예컨대, 도 5 및 도 6에 관하여 논의된 것)에 의해 수행될 수 있다.
도 5는 본 발명의 몇몇 실시예에 따른 컴퓨팅 시스템(500)의 블록도를 도시한다. 컴퓨팅 시스템(500)은 상호접속 네트워크(또는 버스)(504)를 통해 통신하는 하나 이상의 중앙 처리 장치(들)(CPU)(502) 또는 프로세서를 포함할 수 있다. 프로세서(502)는 범용 프로세서, (컴퓨터 네트워크(503)를 통해 전달된 데이터를 처리하는) 네트워크 프로세서 또는 (RISC(reduced instruction set computer) 프로세서 또는 CISC(complex instruction set computer) 프로세서를 포함하는) 다른 유형의 프로세서와 같은 임의의 유형의 프로세서일 수 있다. 또한, 프로세서(502)는 단일 또는 다중 코어 설계를 가질 수 있다. 다중 코어 설계를 가진 프로세서(502)는 동일한 집적 회로(IC) 다이 상에 상이한 유형의 프로세서 코어를 집적할 수 있다. 또한, 다중 코어 설계를 가진 프로세서(502)는 대칭 또는 비대칭 멀티프로세서로서 구현될 수 있다. 몇몇 실시예에서, 하나 이상의 프로세서(502)는 도 1 내지 도 4에 관하여 논의된 실시예를 이용할 수 있다. 예컨대, 하나 이상의 프로세서(502)는 하나 이상의 프로세서 코어(300)를 포함할 수 있다. 또한, 도 1 내지 도 4에 관하여 논의된 동작은 시스템(500)의 하나 이상의 부품에 의해 수행될 수 있다.
칩셋(506)도 상호접속 네트워크(504)와 통신할 수 있다. 칩셋(506)은 메모리 제어 허브(MCH)(508)를 포함할 수 있다. MCH(508)는 메모리(512)와 통신하는 메모리 제어기(510)를 포함할 수 있다. 메모리(512)는 데이터와, CPU(502) 또는 컴퓨팅 시스템(500)에 포함된 임의의 다른 장치에 의해 실행되는 인스트럭션 열을 저장할 수 있다. 본 발명의 몇몇 실시예에서, 메모리(512)는 RAM, DRAM, SDRAM, SRAM 등과 같은 하나 이상의 휘발성 저장(또는 메모리) 장치를 포함할 수 있다. 하드 디스크와 같은 비휘발성 메모리도 이용될 수 있다. 다수의 CPU 및/또는 다수의 시스템 메모리와 같은 다른 장치는 상호접속 네트워크(504)를 통해 통신할 수 있다.
MCH(508)는 그래픽 가속기(516)와 통신하는 그래픽 인터페이스(514)도 포함할 수 있다. 본 발명의 몇몇 실시예에서, 그래픽 인터페이스(514)는 가속화 그래픽 포트(AGP)를 통해 그래픽 가속기(516)와 통신할 수 있다. 본 발명의 몇몇 실시 예에서, 디스플레이(예컨대, 평면 디스플레이)는 예컨대, 비디오 메모리 또는 시스템 메모리와 같은 저장 장치에 저장된 영상의 디지털 표시를 디스플레이에 의해 해석되고 표시되는 디스플레이 신호로 변환하는 신호 변환기를 통해 그래픽 인터페이스(514)와 통신할 수 있다. 디스플레이 장치에 의해 생성된 디스플레이 신호는, 디스플레이에 의해 해석되고 이어서 디스플레이되기 전에 다양한 제어 장치를 통과할 수 있다.
허브 인터페이스(518)는 MCH(508)가 입/출력 제어 허브(ICH)(520)와 통신하게 할 수 있다. ICH(520)는 컴퓨팅 시스템(500)의 부품과 통신하는 I/O 장치에 대한 인터페이스를 제공할 수 있다. ICH(520)는 PCI 브릿지, USB 제어기 등과 같은 주변 브릿지(또는 제어기)(524)를 통해 버스(522)와 통신할 수 있다. 브릿지(524)는 CPU(502)와 주변 장치 사이의 데이터 경로를 제공할 수 있다. 다른 유형의 토폴로지가 이용될 수 있다. 또한, 다수의 버스는 예컨대, 다수의 브릿지 또는 제어기를 통해 ICH(520)와 통신할 수 있다. 또한, 본 발명의 몇몇 실시예에서, ICH(520)와 통신하는 다른 주변장치는 IDE(integrated drive electronics) 또는 SCSI(small computer system interface) 하드 드라이브(들), USB 포트(들), 키보드, 마우스, 병렬 포트(들), 직렬 포트(들), 플로피 디스크 드라이브(들), 디지털 출력 지원(예컨대, 디지털 비디오 인터페이스(DVI)) 등을 포함할 수 있다.
버스(522)는 오디오 장치(526), 하나 이상의 디스크 드라이브(들)(528) 및 (컴퓨터 네트워크(503)와 통신하는) 네트워크 인터페이스 장치(530)와 통신할 수 있다. 다른 장치도 버스(522)와 통신할 수 있다. 또한, 본 발명의 몇몇 실시예에 서 다양한 부품(예컨대, 네트워크 인터페이스 장치(530))은 MCH(508)와 통신할 수 있다. 게다가, 프로세서(502) 및 MCH(508)는 결합되어 단일 칩을 형성할 수 있다. 또한, 본 발명의 다른 실시예에서 그래픽 가속기(516)는 MCH(508) 내에 포함될 수 있다.
또한, 컴퓨팅 시스템(500)은 휘발성 및/또는 비휘발성 메모리(또는 저장장치)를 포함할 수 있다. 예컨대, 비휘발성 메모리는 ROM, PROM, EPROM, EEPROM, 디스크 드라이브(예컨대, 528), 플로피 디스크, 콤팩트 디스크 ROM(CD-ROM), DVD, 플래시 메모리, 광자기 디스크 또는 전자 인스트럭션 및/또는 데이터를 저장할 수 있는 다른 유형의 비휘발성 기계 판독가능 매체 중 하나 이상을 포함할 수 있다.
도 6은 본 발명의 몇몇 실시예에 따라, 일대일(PtP) 구성으로 배치된 컴퓨팅 시스템(600)을 도시한다. 특히, 도 6은 프로세서, 메모리 및 입/출력 장치가 다수의 일대일 인터페이스에 의해 상호접속되는 시스템을 도시한다. 도 1 내지 도 5에 관하여 논의된 동작은 시스템(600)의 하나 이상의 부품에 의해 수행될 수 있다.
도 6에 도시된 바와 같이, 시스템(600)은 명확성을 위해 2 개의 프로세서(602,604)만 도시된 몇몇 프로세서를 포함할 수 있다. 프로세서(602,604)는 각각 메모리(610,612)와 통신하는 것을 허용하도록 로컬 메모리 제어기 허브(MCH)(606,608)를 포함할 수 있다. 메모리(610 및/또는 612)는 메모리(512)에 관하여 논의된 것과 같은 다양한 데이터를 저장할 수 있다.
프로세서(602,604)는 도 5의 프로세서(502)에 관하여 논의된 것과 같은 임의의 유형의 프로세서일 수 있다. 프로세서(602,604)는 각각 PtP 인터페이스 회 로(616,618)를 사용하는 일대일(PtP) 인터페이스(614)를 통해 데이터를 교환할 수 있다. 프로세서(602,604)는 각각 일대일 인터페이스 회로(626,628,630,632)를 사용하는 개별 PtP 인터페이스(622,624)를 통해 칩셋(620)과 데이터를 교환할 수 있다. 칩셋(620)도 PtP 인터페이스 회로(637)를 사용하는 고성능 그래픽 인터페이스(636)를 통해 고성능 그래픽 회로(634)와 데이터를 교환할 수 있다.
본 발명의 적어도 몇몇 실시예는 프로세서(602,604) 내에 제공될 수 있다. 예컨대, 도 1에 관하여 논의된 하나 이상의 영역(102) 및/또는 프로세서 코어(들)(300)는 프로세서(602,604) 내에 배치될 수 있다. 그러나, 본 발명의 다른 실시예는 다른 회로, 로직 유닛 또는 도 6의 시스템(600) 내의 장치에 존재할 수 있다. 또한, 본 발명의 다른 실시예는 몇몇 회로, 로직 유닛 또는 도 6에 도시된 장치 도처에 분산될 수 있다.
칩셋(620)은 PtP 인터페이스 회로(641)를 사용하여 버스(640)와 통신할 수 있다. 버스(640)는 자신과 통신하는 버스 브릿지(642) 및 I/O 장치(643)와 같은 하나 이상의 장치를 구비할 수 있다. 버스(644)를 통해, 버스 브릿지(643)는 키보드/마우스(645), 통신 장치(646)(예컨대, 컴퓨터 네트워크(503)와 통신할 수 있는 모뎀, 네트워크 인터페이스 장치 등), 오디오 I/O 장치 및/또는 데이터 저장 장치(648)와 같은 다른 장치와 통신할 수 있다. 데이터 저장 장치(648)는 프로세서(602 및/또는 604)에 의해 실행될 수 있는 코드(649)를 저장할 수 있다.
본 발명의 몇몇 실시예에서, 본 명세서에서 예컨대, 도 1 내지 도 6에 관하여 논의된 동작은 예컨대, 컴퓨터가 본 명세서에서 논의된 프로세스를 수행하도록 프로그래밍하는 데 사용된 인스트럭션(또는 소프트웨어 절차)이 저장된 기계 판독가능 또는 컴퓨터 판독가능 매체를 포함하는 컴퓨터 프로그램 제품으로서 제공될 수 있는 하드웨어(예컨대, 회로), 소프트웨어, 펌웨어, 마이크로코드 또는 이들의 조합으로 구현될 수 있다. 또한, 용어 "로직"은 예로써 소프트웨어, 하드웨어 또는 소프트웨어와 하드웨어의 조합을 포함할 수 있다. 기계 판독가능 매체는 도 1 내지 도 6에 관하여 논의된 것과 같은 저장 장치를 포함할 수 있다. 부가적으로, 이러한 컴퓨터 판독가능 매체는 컴퓨터 프로그램 제품으로서 다운로드될 수 있는데, 여기서 프로그램은 통신 링크(예컨대, 버스, 모뎀 또는 네트워크 접속부)를 통해 반송파 또는 다른 전파 매체에 구현된 데이터 신호로서 원격 컴퓨터(예컨대, 서버)로부터 요청 컴퓨터(예컨대, 클라이언트)로 전송될 수 있다. 따라서, 본 명세서에서, 반송파는 기계 판독가능 매체를 포함하는 것으로 간주해야 한다.
명세서에서 언급된 "몇몇 실시예"는 실시예에 관하여 설명된 특정 특징, 구조 또는 특성이 적어도 하나의 구현에 포함될 수 있음을 의미한다. 명세서 곳곳에서 나타난 구 "일 실시예에서"가 반드시 동일한 실시예를 전부 지칭하거나 지칭하지 않을 수도 있다.
또한, 상세한 설명 및 특허청구범위에서, 용어 "결합된" 및 "접속된"이 그들의 파생어와 함께 사용될 수 있다. 본 발명의 몇몇 실시예에서, "접속된"은 2 개 이상의 구성요소가 서로 직접 물리적 또는 전기적 접촉하고 있음을 나타내는 데 사용될 수 있다. "결합된"은 2 개 이상의 구성요소가 직접 물리적 또는 전기적 접촉하고 있음을 의미할 수 있다. 그러나, "결합된"은 2 개 이상의 구성요소가 서로 직접 접촉하고 있지 않을 수도 있지만, 여전히 서로 협력 또는 상호작용하고 있음도 의미할 수 있다.
따라서, 본 발명의 실시예는 구조적 특징 및/또는 방법 실행에 특정한 언어로 설명되었지만, 청구된 발명의 요지가 설명된 특정 특징 또는 실행으로 제한되지 않을 수도 있음을 알아야 한다. 오히려, 특정 특징 및 실행은 청구된 발명의 요지를 구현하는 샘플 형태로서 개시된다.

Claims (24)

  1. 전력 소비를 감소시키기 위해 로직이 피크 성능 전압 레벨보다 낮은 전압 레벨에서 작동하게 하는 하나 이상의 전압 값에 대응하는 하나 이상의 비트를 저장하는 저장 장치와,
    상기 하나 이상의 저장된 전압 값에 따라 상기 낮은 전압 레벨의 전압 전위를 생성하는 전압 공급 장치를 포함하는
    다이당 전압 프로그래밍 장치.
  2. 제 1 항에 있어서,
    상기 로직은 상기 낮은 전압 레벨에 대응하는 제 1 주파수 및 상기 피크 성능 전압 레벨에 대응하는 제 2 주파수에서 작동하는
    다이당 전압 프로그래밍 장치.
  3. 제 2 항에 있어서,
    상기 제 1 주파수 및 상기 제 2 주파수는 동일한 사전정의된 주파수 빈(bin)에 대응하는
    다이당 전압 프로그래밍 장치.
  4. 제 1 항에 있어서,
    상기 저장 장치, 상기 전압 공급 장치 또는 상기 로직 중 하나 이상은 동일한 집적 회로 다이 상에 있는
    다이당 전압 프로그래밍 장치.
  5. 제 1 항에 있어서,
    상기 하나 이상의 전압 값은 하나 이상의 사전정의된 전력 상태에 대응하는
    다이당 전압 프로그래밍 장치.
  6. 제 1 항에 있어서,
    상기 저장 장치는 비휘발성 저장 장치를 포함하는
    다이당 전압 프로그래밍 장치.
  7. 제 1 항에 있어서,
    상기 피크 성능 전압 레벨은 상기 로직이 피크 작동 속도로 성공적으로 작동하게 하는 전압 레벨에 대응하는
    다이당 전압 프로그래밍 장치.
  8. 제 1 항에 있어서,
    하나 이상의 프로세서 코어를 더 포함하되,
    상기 하나 이상의 프로세서 코어 중 적어도 하나는 상기 저장 장치 및 상기 전압 공급 장치를 포함하는
    다이당 전압 프로그래밍 장치.
  9. 제 1 항에 있어서,
    하나 이상의 프로세서 코어를 더 포함하되,
    상기 하나 이상의 프로세서 코어 중 적어도 하나, 상기 저장 장치 및 상기 전압 공급 장치는 동일한 집적 회로 다이 상에 있는
    다이당 전압 프로그래밍 장치.
  10. 제 1 전압 레벨을 결정하는 단계와,
    제 1 주파수 및 상기 제 1 전압 레벨에서의 로직의 작동이 상기 로직이 제 2 주파수 및 제 2 전압 레벨에서 작동할 때보다 전력을 적게 소비하게 하도록 상기 제 1 전압 레벨에 대응하는 하나 이상의 데이터 비트를 저장 장치에 저장하는 단계를 포함하되,
    상기 제 1 주파수 및 상기 제 2 주파수는 동일한 사전정의된 주파수 빈 내에 있고, 상기 제 1 전압 레벨은 상기 제 2 전압 레벨보다 낮은 값을 가지는
    다이당 전압 프로그래밍 방법.
  11. 제 10 항에 있어서,
    상기 로직의 상기 제 1 전압 레벨에서의 작동 동안에 생성된 전력 누설 값을 결정하는 단계를 더 포함하는
    다이당 전압 프로그래밍 방법.
  12. 제 10 항에 있어서,
    상기 로직의 상기 제 1 전압 레벨에서의 작동 동안에 상기 로직의 동적 캐패시턴스 값을 결정하는 단계를 더 포함하는
    다이당 전압 프로그래밍 방법.
  13. 제 10 항에 있어서,
    상기 로직의 상기 제 1 전압 레벨에서의 작동 동안에 상기 로직의 열 설계 전력(TDP)을 결정하는 단계를 더 포함하는
    다이당 전압 프로그래밍 방법.
  14. 제 10 항에 있어서,
    상기 로직의 전력 누설 및 동적 캐패시턴스에 대응하는 저장된 값에 기초하여 상기 로직의 열 설계 전력(TDP)을 결정하는 단계를 더 포함하는
    다이당 전압 프로그래밍 방법.
  15. 제 10 항에 있어서,
    상기 제 2 주파수 및 상기 제 2 전압 레벨은 상기 로직의 피크 성능 구성에 대응하는
    다이당 전압 프로그래밍 방법.
  16. 하나 이상의 영상을 디스플레이하는 디스플레이 장치와,
    컴퓨팅 장치의 일부에 의한 전력 소비를 감소시키기 위해 상기 컴퓨팅 장치의 일부가 피크 성능 전압 레벨보다 낮은 전압 레벨에서 작동하게 하는 전압 값에 대응하는 하나 이상의 비트를 저장하는 비휘발성 메모리와,
    상기 디스플레이 장치에 결합되고, 상기 저장된 전압 값에 따라 상기 낮은 전압 레벨의 전압 전위를 생성하도록 구성된 프로그램가능 전압 공급 장치를 포함하는
    다이당 전압 프로그래밍 시스템.
  17. 제 16 항에 있어서,
    상기 컴퓨팅 장치의 일부는 상기 낮은 전압 레벨에 대응하는 제 1 주파수 및 상기 피크 성능 전압 레벨에 대응하는 제 2 주파수에서 작동하는
    다이당 전압 프로그래밍 시스템.
  18. 제 16 항에 있어서,
    상기 제 1 주파수 및 상기 제 2 주파수는 동일한 사전정의된 주파수 빈에 대응하는
    다이당 전압 프로그래밍 시스템.
  19. 제 16 항에 있어서,
    상기 비휘발성 메모리는 상기 컴퓨팅 장치의 일부가 감소한 전력 소비로 작동하게 하는 복수의 전압 값 각각에 대응하는 하나 이상의 비트를 저장하는
    다이당 전압 프로그래밍 시스템.
  20. 제 16 항에 있어서,
    상기 디스플레이 장치는 액정 디스플레이(LCD) 장치를 포함하는
    다이당 전압 프로그래밍 시스템.
  21. 제 20 항에 있어서,
    상기 컴퓨팅 장치는 상기 하나 이상의 영상에 대응하는 데이터를 생성하도록 복수의 프로세서 코어를 포함하는
    다이당 전압 프로그래밍 시스템.
  22. 하나 이상의 인스트럭션을 포함하는 컴퓨터 판독가능 매체에 있어서,
    상기 인스트럭션은, 프로세서에서 실행되는 경우, 상기 프로세서가,
    제 1 전압 레벨을 결정하고,
    상기 제 1 전압 레벨에 대응하는 하나 이상의 데이터 비트를 저장 장치에 저 장하며,
    제 1 주파수 및 상기 제 1 전압 레벨에서의 로직의 작동이 상기 로직이 제 2 주파수 및 제 2 전압 레벨에서 작동할 때보다 전력을 적게 소비하게 하도록 구성하되,
    상기 제 1 주파수 및 상기 제 2 주파수는 동일한 사전정의된 주파수 빈 내에 있고, 상기 제 1 전압 레벨은 상기 제 2 전압 레벨보다 낮은 값을 가지는
    컴퓨터 판독가능 매체.
  23. 제 22 항에 있어서,
    상기 프로세서가 상기 로직의 전력 누설 및 동적 캐패시턴스에 대응하는 저장된 값에 기초하여 상기 로직의 열 설계 전력(TDP)을 결정하도록 구성하는 하나 이상의 인스트럭션을 더 포함하는
    컴퓨터 판독가능 매체.
  24. 제 22 항에 있어서,
    상기 프로세서가 상기 제 1 전압 레벨에서 작동하는 상기 로직이 사전정의된 주파수 빈을 따르는지 여부를 결정하도록 구성하는 하나 이상의 인스트럭션을 더 포함하는
    컴퓨터 판독가능 매체.
KR1020087031747A 2006-06-29 2007-06-27 다이당 전압 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체 KR100987846B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/478,475 US7685445B2 (en) 2006-06-29 2006-06-29 Per die voltage programming for energy efficient integrated circuit (IC) operation
US11/478,475 2006-06-29

Publications (2)

Publication Number Publication Date
KR20090018982A KR20090018982A (ko) 2009-02-24
KR100987846B1 true KR100987846B1 (ko) 2010-10-13

Family

ID=38845983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087031747A KR100987846B1 (ko) 2006-06-29 2007-06-27 다이당 전압 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체

Country Status (7)

Country Link
US (1) US7685445B2 (ko)
JP (1) JP2009542013A (ko)
KR (1) KR100987846B1 (ko)
CN (1) CN101454740B (ko)
DE (1) DE112007001056T5 (ko)
TW (1) TWI391858B (ko)
WO (1) WO2008002982A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
WO2008101162A2 (en) * 2007-02-16 2008-08-21 Georgia Tech Research Corporation Variable scaling for computing elements
JP5214262B2 (ja) * 2008-01-30 2013-06-19 株式会社東芝 半導体集積回路及び電源制御方法
US8707060B2 (en) * 2008-10-31 2014-04-22 Intel Corporation Deterministic management of dynamic thermal response of processors
US8402290B2 (en) * 2008-10-31 2013-03-19 Intel Corporation Power management for multiple processor cores
US8516408B2 (en) * 2009-05-26 2013-08-20 Lsi Corporation Optimization of circuits having repeatable circuit instances
US8930733B2 (en) * 2009-06-12 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Separating power domains of central processing units
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8984305B2 (en) * 2010-12-21 2015-03-17 Intel Corporation Method and apparatus to configure thermal design power in a microprocessor
US9261940B2 (en) 2011-02-25 2016-02-16 Samsung Electronics Co., Ltd. Memory system controlling peak current generation for a plurality of memories by monitoring a peak signal to synchronize an internal clock of each memory by a processor clock at different times
US9304570B2 (en) 2011-12-15 2016-04-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements
US9218045B2 (en) * 2012-06-30 2015-12-22 Intel Corporation Operating processor element based on maximum sustainable dynamic capacitance associated with the processor
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
US10290289B2 (en) * 2017-04-01 2019-05-14 Intel Corporation Adaptive multibit bus for energy optimization
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US535294A (en) * 1895-03-05 Closed conduit for electric railways

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3079515B2 (ja) * 1991-01-29 2000-08-21 株式会社東芝 ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路
KR0167680B1 (ko) 1995-09-06 1999-02-01 김광호 반도체 메모리 장치의 내부전원전압 발생회로
US6005799A (en) * 1998-08-06 1999-12-21 Silicon Aquarius Methods and circuits for single-memory dynamic cell multivalue data storage
US6895520B1 (en) * 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US6639840B1 (en) * 2002-01-03 2003-10-28 Fairchild Semiconductor Corporation Non-volatile latch circuit that has minimal control circuitry
US20040003301A1 (en) * 2002-06-28 2004-01-01 Nguyen Don J. Methods and apparatus to control processor performance to regulate heat generation
JP2004070805A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 内部電源電圧が制御される半導体集積回路
US7112979B2 (en) * 2002-10-23 2006-09-26 Intel Corporation Testing arrangement to distribute integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US535294A (en) * 1895-03-05 Closed conduit for electric railways

Also Published As

Publication number Publication date
US20080001795A1 (en) 2008-01-03
KR20090018982A (ko) 2009-02-24
JP2009542013A (ja) 2009-11-26
TWI391858B (zh) 2013-04-01
CN101454740A (zh) 2009-06-10
US7685445B2 (en) 2010-03-23
CN101454740B (zh) 2012-12-26
DE112007001056T5 (de) 2009-02-19
WO2008002982A1 (en) 2008-01-03
TW200828116A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
KR100987846B1 (ko) 다이당 전압 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체
KR101038392B1 (ko) 다이당 온도 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체
US8924758B2 (en) Method for SOC performance and power optimization
US8942932B2 (en) Determining transistor leakage for an integrated circuit
US8510582B2 (en) Managing current and power in a computing system
KR101748747B1 (ko) 프로세서의 구성가능한 피크 성능 제한들의 제어
US5835435A (en) Method and apparatus for dynamically placing portions of a memory in a reduced power consumtion state
US8769332B2 (en) Regional clock gating and dithering
US8862909B2 (en) System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US11113113B2 (en) Systems and methods for scheduling virtual memory compressors
US10707877B1 (en) Method and apparatus for switched adaptive clocking
JP2009522688A (ja) 独立周波数及び／又は電圧で集積回路の構成要素を動作させるシステムならびに方法
KR20030041142A (ko) 프로세서 전력 관리를 개선하기 위한 방법 및 장치
KR20120082836A (ko) 복수의 회로들에서의 성능 파라미터들 조정
WO2016058500A1 (en) Fast smp/asmp mode-switching hardware apparatus for low-cost low-power high performance multiple processor system
US10990159B2 (en) Architected state retention for a frequent operating state switching processor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 7