KR101038392B1 - 다이당 온도 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체 - Google Patents

다이당 온도 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체 Download PDF

Info

Publication number
KR101038392B1
KR101038392B1 KR1020087031780A KR20087031780A KR101038392B1 KR 101038392 B1 KR101038392 B1 KR 101038392B1 KR 1020087031780 A KR1020087031780 A KR 1020087031780A KR 20087031780 A KR20087031780 A KR 20087031780A KR 101038392 B1 KR101038392 B1 KR 101038392B1
Authority
KR
South Korea
Prior art keywords
logic
temperature
per die
junction
processor
Prior art date
Application number
KR1020087031780A
Other languages
English (en)
Other versions
KR20090029745A (ko
Inventor
타우픽 라할-아라비
알리 무타로글루
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20090029745A publication Critical patent/KR20090029745A/ko
Application granted granted Critical
Publication of KR101038392B1 publication Critical patent/KR101038392B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)

Abstract

열 효율적인 집적 회로(IC) 작동에 대한 다이당 온도 프로그래밍을 제공하는 방법 및 장치가 설명된다. 몇몇 실시예에서, IC 부품의 접합부 온도는 예컨대, 전력 소비 감소 및/또는 성능 개선을 위해 결정된다. 다른 실시예도 설명된다.

Description

다이당 온도 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체{PER DIE TEMPERATURE PROGRAMMING FOR THERMALLY EFFICIENT INTEGRATED CIRCUIT (IC) OPERATION}
본 개시는 일반적으로 전자 공학 분야에 관한 것이다. 보다 구체적으로, 본 발명의 몇몇 실시예는 열 효율적인 집적 회로(IC) 작동을 제공할 수 있는 다이당(per die) 온도 프로그래밍에 관한 것이다.
집적 회로 제조 기술이 개선됨에 따라, 제조업자는 단일 실리콘 기판에 다른 기능을 집적할 수 있다. 그러나 이들 기능의 수가 증가함에 따라, 단일 IC 칩 상의 부품의 수도 증가한다. 추가 부품은 추가 신호 스위칭을 부가하고, 차례로 더 많은 열을 발생시킨다. 추가 열은 예컨대, 열 팽창에 의해 IC 칩을 손상시킬 수 있다. 또한, 추가 열은 이러한 칩을 포함하는 컴퓨팅 장치의 사용 위치 및/또는 적용을 제한할 수 있다. 높은 온도에 기인하는 손상을 제한하기 위해, 최악의 경우의 시나리오에 대한 몇몇 구현이 설계된다. 예컨대, 클록 주파수가 낮아져 열을 적게 발생시킬 수 있다. 그러나, 이 방안은 성능 저하를 초래할 수 있다.
상세한 설명은 첨부 도면을 참조하여 제공된다. 도면에서, 참조 번호의 가장 왼편의 숫자(들)는 그 참조 번호가 먼저 나온 도면을 식별한다. 서로 다른 도면에서 동일한 참조 번호의 사용은 유사하거나 동일한 아이템을 나타낸다.
도 1, 도 5 및 도 6은 본 발명의 몇몇 실시예에 따른 컴퓨팅 시스템의 블록도를 도시한다.
도 2는 몇몇 실시예에 따라, 열 설계 전력(TDP) 대 주파수 및 접합부 온도(Tj)의 그래프를 도시한다.
도 3은 몇몇 실시예에 따라, 프로세서 코어의 블록도를 도시한다.
도 4는 몇몇 실시예에 따라, 방법의 흐름도를 도시한다.
후속하는 설명에서, 몇몇 실시예의 완전한 이해를 제공하기 위해 다수의 특정 세부사항이 설명된다. 그러나, 본 발명의 몇몇 실시예는 특정 세부사항 없이 실시될 수 있다. 다른 경우에, 본 발명의 특정 실시예를 불명료하게 하지 않도록 잘 알려져 있는 방법, 절차, 부품 또는 회로는 상세히 설명되지 않았다. 또한, 본 발명의 실시예의 다양한 측면은 집적 반도체 회로("하드웨어"), 하나 이상의 프로 그램으로 구성된 컴퓨터 판독가능 인스트럭션("소프트웨어"), 또는 하드웨어와 소프트웨어의 몇몇 조합과 같은 다양한 수단을 사용하여 수행될 수 있다. 이 개시의 목적을 위해, "로직"은 하드웨어, 소프트웨어, 또는 이들의 몇몇 조합을 의미해야 한다.
본 명세서에서 논의된 몇몇 실시예는 다이당 또는 IC 부품 원리에 기초해서 접합부 온도를 결정하는 효율적인 기술을 제공할 수 있다. 예컨대, 접합부 온도 값이 비교적 낮은 IC 부품은 저전력 소비 제품으로서 판매되거나 공급될 수 있다. 이와 달리, 이러한 부품의 클록 주파수가 증가하여 성능을 개선할 수 있다. 일반적으로, 본 명세서에서 논의된 "접합부 온도"(Tj)는 IC 부품이 고온 때문에 고장이 나기 시작하는 온도 값을 지칭한다.
또한, 본 명세서에서 논의된 몇몇 실시예는 도 1, 도 5 및 도 6을 참조하여 논의된 컴퓨팅 시스템과 같은 다양한 컴퓨팅 시스템에 적용될 수 있다. 보다 구체적으로, 도 1은 몇몇 실시예에 따른 컴퓨팅 시스템(100)의 블록도를 도시한다. 시스템(100)은 하나 이상의 영역(102-1 내지 102-M)(본 명세서에서 총괄하여 "영역들(102)" 또는 보다 일반적으로 "영역(102)"으로 지칭됨)을 포함할 수 있다. 각 영역(102-1 내지 102-M)은 다양한 부품(예컨대, 하나 이상의 트랜지스터 또는 하나 이상의 저항기, 캐패시터, 인덕터를 포함하는 다른 전자 회로 소자 등을 포함함)을 포함할 수 있다. 명확성을 위해, 영역(102-1, 102-2)에 관하여 샘플 부품만 도시된다. 또한, 각 영역(102)은 컴퓨팅 시스템의 하나 이상의 부분(예컨대, 도 5 및 도 6에 관하여 논의된 부품)에 대응할 수 있다. 몇몇 실시예에서, 각 영역(102)은 다른 영역에서 사용된 클록 신호와 동일하거나 다를 수 있는 클록 신호에 의해 클로킹되는 다양한 회로(또는 로직)를 포함할 수 있다. 몇몇 실시예에서, 하나 이상의 클록 신호는 중간동기화되거나(mesosynchronous), 이와 달리 (예컨대, 시간에 따라 그 자체를 반복하거나 반복하지 않을 수도 있는 관계와) 관련될 수 있다.
몇몇 실시예에서, 각 영역은 하나 이상의 버퍼(104)를 통해 다른 영역과 데이터를 통신할 수 있다. 몇몇 실시예에서, 버퍼(104)는 선입선출(FIFO) 버퍼일 수 있다. 각 영역은 하나 이상의 프로그램가능 주파수 제어기(예컨대, 106-1 및 106-2, 및 보다 일반적으로 본 명세서에서 "주파수 제어기들(106)" 또는 보다 일반적으로 "주파수 제어기(106)"로 지칭됨)와, 접합부 온도(들)(Tj) 및/또는 주파수 값(들) 또는 레벨(들)에 대응하는 하나 이상의 비트를 저장하는 하나 이상의 저장 장치(예컨대, 장치(들)(108-1,108-2))와, 다른 전력 또는 에너지 소비 회로(예컨대, 각각 영역(102-1,102-2)과 관련하여 도시된 로직(110-1,110-2), 본 명세서에서 일반적으로 "로직(110)" 또는 "로직들(110)"로 지칭됨), 및/또는 하나 이상의 온도 센서(예컨대, 각각 영역(102-1,102-2)과 관련하여 도시된 센서들(112-1,112-2), 본 명세서에서 일반적으로 "센서들(112)" 또는 "센서(112)"로 지칭됨)를 포함할 수 있다. 주파수 제어기(106)는 전압 제어 발진기(VCO)와 같은 임의의 유형의 주파수 제어기일 수 있다.
몇몇 실시예에서, 영역마다 장치(108)에 저장된 값은 다른 영역에 대해 저장 된 값과 다를 수 있다. 본 명세서에서 예컨대, 도 4를 참조하여 더 논의되는 바와 같이, 장치(108)에 저장된 값은 대응하는 주파수 제어기(106)의 출력 주파수 레벨을 조정하는 데, 예컨대, 대응하는 영역의 접합부 온도에 기초하여 개선된 성능을 제공하는 데 사용될 수 있다. 또한, 다수의 전력 상태를 가진 시스템에서, 하나 이상의 비트는 대응하는 제어기(106)가 전력 상태마다 튜닝되어야 하는 적합한 주파수 레벨을 나타낼 수 있다. 또한, 몇몇 실시예에서, 장치(108)에 저장된 값(들)은 대용량 제조(HVM) 테스트 동안에 결정될 수 있다. 또한, 도 5 및 도 6과 관련하여 논의된 것과 같은 임의의 유형의 메모리 장치는 온-다이(on-die) 퓨즈(들)와 같은 비휘발성 저장 장치를 포함하는 저장 장치(108)를 제공하는 데 이용될 수 있다.
도 2는 몇몇 실시예에 따라, 열 설계 전력(TDP) 대 주파수 및 접합부 온도(Tj)의 그래프(200)를 도시한다. 몇몇 실시예에서, 그래프(200)는 에너지 또는 전력 효율적인 IC 부품이 도 1과 관련하여 논의된 주파수의 조정을 통해 제공될 수 있음을 도시한다. 부가적으로, 그래프는, 주파수를 증가시킴으로써 임계 접합부 온도(예컨대, 유사한 부품에 대한 최대값)보다 낮은 접합부 온도를 가진 IC 부품이 개선된 성능으로 작동될 수 있음을 도시한다. 예컨대, 부품(208A, 210A)은 유사한 부품에 대한 최악의 경우의 접합부 온도에 대응할 수 있는 접합부 온도 한계(220) 미만에서 작동할 수 있다.
도 1에 관하여 논의된 바와 같이, 부품당 접합부 온도 값에 기초하여, 부 품(208A,210A)은 (예컨대, 높은 개별 접합부 온도를 가질 수 있는 유사한 부품에 비해) 저전력 소비 제품으로서 공급되거나 판매될 수 있다. 이와 달리, 부품(208A,210A)은 (예컨대, 각각 부품(208B-208C 및 210B-210C)으로서) 고주파에서 작동되어 개선된 성능을 제공할 수 있다. 특히, 부품(208A,210A)의 접합부 온도(예컨대, 각각 Tj 한계(224,222))가 유사한 부품에 대한 최대 접합부 온도(예컨대, Tj 한계(220))보다 낮으므로, 이들 부품의 작동 주파수는 Tj 한계(220)에 가까운 레벨까지 증가할 수 있다. 몇몇 실시예에서, 이들 주파수 레벨, 예컨대, 주어진 부품에 대한 서로 다른 주파수 구성(예컨대, 부품(208A, 208B, 208C, 210A, 210B 및/또는 210C)에 대응하는 주파수)에 대응하는 복수의 값은 도 1의 장치(108)에 저장될 수 있다. 또한, 몇몇 실시예에서 장치(108)에 저장된 값은 테스트 동안에 결정될 수 있다.
도 3은 몇몇 실시예에 따른, 프로세서 코어(300)의 블록도를 도시한다. 몇몇 실시예에서, 코어(300)는 (도 5 및 도 6에 관하여 논의된 것과 같은) 하나의 프로세서 또는 다수의 프로세서에 존재할 수 있는 다양한 부품을 나타낼 수 있다. 프로세서 코어(300)는 하나의 제 2 레벨 캐시 영역(302), 하나의 프런트엔드 영역(304) 및 하나 이상의 백엔드 영역(306)과 같은 하나 이상의 영역을 포함할 수 있다. 각각의 영역(302,304,306) 내의 부품은 도 1에 관하여 논의된 바와 같은 상이한 프로그램가능 주파수 제어기(106)에 의해 공급될 수 있다. 또한, 몇몇 실시예에서 각각의 영역(예컨대, 302,304,306)은 부품을 도 3에 도시된 것보다 많이 또 는 적게 포함할 수 있다.
제 2 레벨(L2) 캐시 영역(302)은 L2 캐시(308)(예컨대, 인스트럭션을 포함하는 데이터를 저장함), 장치(들)(108), 프로그램가능 주파수 제어기(106) 및 센서(들)(112)를 포함할 수 있다. 몇몇 실시예에서, L2 캐시(308)는 도 5 및 도 6에 관하여 논의된 것과 같은 다중코어 프로세서 내의 다수의 코어에 의해 공유될 수 있다. 또한, L2 캐시(308)는 프로세서 코어와 동일한 다이에서 벗어날 수 있다. 따라서, 본 발명의 몇몇 실시예에서, 프로세서는 영역(304,306)을 포함할 수 있고, L2 캐시(308)를 포함하거나 포함하지 않을 수도 있다.
도 3에 도시된 바와 같이, 프런트엔드 영역(304)은 하나 이상의 장치(들)(108), 주파수 제어기(106), 센서(들)(112), 재정렬(reorder) 버퍼(318), 이름변경 및 조정 유닛(320), 인스트럭션 캐시(322), 디코드 유닛(324), 시퀀서(326) 및/또는 분기 예측 유닛(328)을 포함할 수 있다. 몇몇 실시예에서, 프런트엔드 영역(304)은 인스트럭션 인출 유닛과 같은 다른 부품을 포함할 수 있다.
백엔드 영역(306)은 하나 이상의 제 1 레벨(L1) 캐시 영역(328) 및 하나 이상의 실행 영역(330-1 내지 330-N)을 포함할 수 있다. L1 캐시 영역(328)은 L1 캐시(332)(예컨대, 인스트럭션을 포함하는 데이터를 저장함), 장치(들)(108), 주파수 제어기(106) 및 센서(들)(112)를 포함할 수 있다. 또한, 실행 영역(330-1 내지 330-N)은 하나 이상의 정수 실행 유닛 및/또는 부동 소수점 실행 유닛을 포함할 수 있다. 실행 영역(330-1 내지 330-N)은 각각 이슈 큐(각각 338-1 내지 338-N), 레지스터 파일(각각 340-1 내지 340-N), 센서(들)(112), 주파수 제어기(106), 장치 (들)(108) 및/또는 실행 유닛(각각 346-1 내지 346-N)을 포함할 수 있다. 또한, 몇몇 실시예에서, 영역(302,304,306) 각각은 다양한 영역 사이(예컨대, 영역(302, 304 및/또는 306) 사이)의 통신을 동기화하도록 하나 이상의 선입선출(FIFO) 버퍼(들)(348)를 포함할 수 있다.
부가적으로, 프로세서 코어(300)(및 몇몇 실시예에서, 도 3에 도시된 것과 같은 백엔드 영역(306))는 프로세서 코어(300)의 다양한 부품 사이의 통신을 용이하게 하는 상호접속부 또는 버스(350)를 포함할 수 있다. 예컨대, (예를 들어, 실행 영역(330-1 내지 330-N)에 의해) 인스트럭션이 성공적으로 실행된 후에, (예컨대, 상호접속부(350)를 통해) 인스트럭션 커밋(commit)이 ROB(318)로 전달되어 인스트럭션을 종료(retire)시킬 수 있다. 부가적으로, 백엔드 내의 영역(예컨대, 영역(328 및 330-1 내지 330-N)은 상호접속부(350)를 통해 통신할 수 있다. 예컨대, 실행 유닛(330-1 내지 330-N) 사이의 통신은 유형 변환 인스트럭션을 위해 발생할 수 있다. 도 1 내지 도 3의 부품의 다른 동작은 도 4의 방법(400)을 참조하여 논의될 것이다.
또한, 도 3은 영역(302,304,306) 각각이 장치(들)(108), 센서(들)(112) 및 제어기(들)(106)를 포함할 수 있음을 도시하지만, 다양한 영역은 동일한 장치(들)(108), 센서(들)(112) 및/또는 제어기(들)(106)를 공유할 수 있다. 예컨대, 단일 세트의 장치(들)(108), 센서(들)(112) 및 제어기(들)(106)는 프로세서 코어(300)의 영역의 전부 또는 일부에 이용될 수 있다.
도 4는 몇몇 실시예에 따라, 저장된 값(들)에 따라 클록 신호를 생성하는 방 법(400)의 흐름도를 도시한다. 몇몇 실시예에서, 방법(400)의 동작은 도 1 내지 도 3과 도 5 및 도 6에 관하여 논의된 부품과 같은 하나 이상의 부품에 의해 수행될 수 있다. 또한, 도 4에 관하여 논의된 몇몇 동작은 하드웨어, 소프트웨어 또는 이들의 조합에 의해 수행될 수 있다. 또한, 회로 분석기 또는 테스트 장치와 같은 외부 장치가 사용되어, 방법(400)에 관하여 논의된 다양한 동작을 수행할 수 있다.
도 1 및 도 4를 참조하면, 동작(402)에서, 제조 후에 선택 주파수 레벨에서 IC 부품이 테스트될 수 있다. 예컨대, 주파수 제어기(106)는 도 1 내지 도 3 및/또는 도 5 및 도 6에 관하여 논의된 부품들 중 하나에 선택 주파수 레벨을 공급하도록 프로그래밍될 수 있다. 동작(404,406)에서, 동작(402)의 부품의 전력 누설 및 동적 캐패시턴스가 예컨대, 회로 분석기 또는 테스트 장치에 의해 결정될 수 있다. 동작(408)에서, 후속하는 식에 따라 부품의 대응하는 TDP 값이 결정될 수 있다.
Figure 112008089850259-pct00001
이상의 식에서, TDP는 열 설계 전력에 대응하고, C dyn 는 실제 최악의 경우(예컨대, 고전력) 애플리케이션을 실행하는 경우에 실리콘 다이의 동적 스위칭 캐패시턴스의 측정값에 대응하며, 전압은 동작(402)(또는 이하에 더 논의될 동작(414))의 전압 레벨에 대응하고, 주파수는 빈(bin) 주파수와 관련된 주파수에 대응하며(예컨대, 동작(402)의 IC 부품이 대응하는 주파수 빈, 여기서, IC 부품은 제품 구별 및 구분을 위해 하나 이상의 주파수 빈으로 분할될 수 있음), 누설은 측정된 누설 전 력에 대응한다. 몇몇 실시예에서, 동작(408)에서 전압, 주파수, 전력 누설, 캐패시턴스 등의 저장된 값에 기초하여 TDP 값을 찾아보는 데 룩업 테이블이 이용될 수 있다.
동작(410)에서, 후속하는 식에 따라 부품의 접합부 온도(Tj)가 결정될 수 있다.
Figure 112008089850259-pct00002
이상의 식에서, TDP는 동작(408)에서 결정된 TDP 값에 대응하고, Ta는 측정된 주위 온도에 대응하며, Rja는 (예컨대, 동작(402)의 부품을 냉각하는 데 사용된 냉각 기술에 기초할 수 있는) 주위와 접합부 사이의 열 저항에 대응한다. 몇몇 실시예에서, Ta, TDP, Rja 등에 기초하여 동작(410)에서 Tj 값을 찾아보는 데 룩업 테이블이 이용될 수 있다.
부가적으로, 예컨대, 감지된 온도 값과 임계 접합부 온도 한계를 비교함으로써, 동작(410)에서 접합부 온도를 결정하는 데 센서(들)(112)가 이용될 수 있다. 임계 접합부 온도 한계는 복수의 유사한 부품에 대하여 결정된 최악의 시나리오 접합부 온도 값에 대응할 수 있다. 만일 동작(410)에서 결정된 Tj 값이 임계 접합부 온도 한계보다 작거나 크면(동작 412), 부품은 다음 주파수 레벨에서 테스트될 수 있다(동작 414). 동작(414)에서, 다음 주파수 레벨은 이전 테스트, 예컨대, 이전 동작(402 또는 414)에서의 주파수 레벨보다 낮아지거나 높아질 수 있다.
동작(416)에서, 일단 동작(412)이 테스트된 부품이 임계 접합부 온도 한계와 일치한다고 결정하면, 결정된 Tj 및/또는 하나 이상의 주파수 레벨(예컨대, 도 1 내지 도 3에 관하여 논의된 바와 같은 상이한 전력 상태 및/또는 상이한 구성에 대응함)이 장치(들)(108)에 저장될 수 있다. 또한, 동작(416)에서 저장된 주파수 값은 부품이 작동되어야 하는 다양한 환경 또는 애플리케이션에 대응할 수 있다. 예컨대, 이동 장치에 사용된 부품은 데스크탑 또는 서버 컴퓨팅 환경에서 사용된 부품과는 다른 주파수 값(예컨대, 낮은 TDP 값)을 가질 수 있다. 또한, 동작(416)에 대한 주파수 값을 결정하는 데에 섹터당 가격, 사용국, 가용 냉각제, 음향 사양, 폼 팩터(form factor) 등과 같은 다른 유형의 제품 구별 기준이 이용될 수 있다.
동작(418)에서, 주파수 제어기(들)(106)는 저장된 주파수 값을 이용하여 클록 신호를 생성할 수 있다. 몇몇 실시예에서, 소프트웨어 및/또는 펌웨어는 예컨대, 구현 환경에 따라, 동작(416)에서 저장된 주파수 값 중 하나를 선택하는 데 사용될 수 있다. 예컨대, 사용자는 주파수 제어기(106)가 대응하는 장치(들)(108)에 저장된 최저 주파수 값을 사용하도록 이동 컴퓨팅 장치를 구성할 수 있다. 본 명세서에서 논의된 바와 같이, 구현에 따라, 저장된 주파수 값 중 임의의 값이 선택될 수 있다. 또한, 몇몇 실시예에서, 소프트웨어, 하드웨어 또는 이들의 조합을 통해 (도 5 및 도 6에 관하여 논의된 것과 같이) 컴퓨팅 장치에 의해 동작(402 내지 418) 중 하나 이상이 수행될 수 있다.
도 5는 본 발명의 몇몇 실시예에 따른 컴퓨팅 시스템(500)의 블록도를 도시 한다. 컴퓨팅 시스템(500)은 상호접속 네트워크(또는 버스)(504)를 통해 통신하는 하나 이상의 중앙 처리 장치(들)(CPU)(502) 또는 프로세서를 포함할 수 있다. 프로세서(502)는 범용 프로세서, (컴퓨터 네트워크(503)를 통해 전달된 데이터를 처리하는) 네트워크 프로세서 또는 (RISC(reduced instruction set computer) 프로세서 또는 CISC(complex instruction set computer) 프로세서를 포함하는) 다른 유형의 프로세서와 같은 임의의 유형의 프로세서일 수 있다. 또한, 프로세서(502)는 단일 또는 다중 코어 설계를 가질 수 있다. 다중 코어 설계를 가진 프로세서(502)는 동일한 집적 회로(IC) 다이 상에 상이한 유형의 프로세서 코어를 집적할 수 있다. 또한, 다중 코어 설계를 가진 프로세서(502)는 대칭 또는 비대칭 멀티프로세서로서 구현될 수 있다. 몇몇 실시예에서, 하나 이상의 프로세서(502)는 도 1 내지 도 4에 관하여 논의된 실시예를 이용할 수 있다. 예컨대, 하나 이상의 프로세서(502)는 하나 이상의 프로세서 코어(300)를 포함할 수 있다. 또한, 도 1 내지 도 4에 관하여 논의된 동작은 시스템(500)의 하나 이상의 부품에 의해 수행될 수 있다.
칩셋(506)도 상호접속 네트워크(504)와 통신할 수 있다. 칩셋(506)은 메모리 제어 허브(MCH)(508)를 포함할 수 있다. MCH(508)는 메모리(512)와 통신하는 메모리 제어기(510)를 포함할 수 있다. 메모리(512)는 데이터와, CPU(502) 또는 컴퓨팅 시스템(500)에 포함된 임의의 다른 장치에 의해 실행되는 인스트럭션 열을 저장할 수 있다. 본 발명의 몇몇 실시예에서, 메모리(512)는 RAM, DRAM, SDRAM, SRAM 등과 같은 하나 이상의 휘발성 저장(또는 메모리) 장치를 포함할 수 있다. 하드 디스크와 같은 비휘발성 메모리도 이용될 수 있다. 다수의 CPU 및/또는 다수의 시스템 메모리와 같은 다른 장치는 상호접속 네트워크(504)를 통해 통신할 수 있다.
MCH(508)는 그래픽 가속기(516)와 통신하는 그래픽 인터페이스(514)도 포함할 수 있다. 본 발명의 몇몇 실시예에서, 그래픽 인터페이스(514)는 가속화 그래픽 포트(AGP)를 통해 그래픽 가속기(516)와 통신할 수 있다. 본 발명의 몇몇 실시예에서, 디스플레이(예컨대, 평면 디스플레이)는 예컨대, 비디오 메모리 또는 시스템 메모리와 같은 저장 장치에 저장된 영상의 디지털 표시를 디스플레이에 의해 해석되고 표시되는 디스플레이 신호로 변환하는 신호 변환기를 통해 그래픽 인터페이스(514)와 통신할 수 있다. 디스플레이 장치에 의해 생성된 디스플레이 신호는, 디스플레이에 의해 해석되고 이어서 디스플레이되기 전에 다양한 제어 장치를 통과할 수 있다.
허브 인터페이스(518)는 MCH(508)가 입/출력 제어 허브(ICH)(520)와 통신하게 할 수 있다. ICH(520)는 컴퓨팅 시스템(500)의 부품과 통신하는 I/O 장치에 대한 인터페이스를 제공할 수 있다. ICH(520)는 PCI 브릿지, USB 제어기 등과 같은 주변 브릿지(또는 제어기)(524)를 통해 버스(522)와 통신할 수 있다. 브릿지(524)는 CPU(502)와 주변 장치 사이의 데이터 경로를 제공할 수 있다. 다른 유형의 토폴로지가 이용될 수 있다. 또한, 다수의 버스는 예컨대, 다수의 브릿지 또는 제어기를 통해 ICH(520)와 통신할 수 있다. 또한, 본 발명의 몇몇 실시예에서, ICH(520)와 통신하는 다른 주변장치는 IDE(integrated drive electronics) 또는 SCSI(small computer system interface) 하드 드라이브(들), USB 포트(들), 키보드, 마우스, 병렬 포트(들), 직렬 포트(들), 플로피 디스크 드라이브(들), 디지털 출력 지원(예컨대, 디지털 비디오 인터페이스(DVI)) 등을 포함할 수 있다.
버스(522)는 오디오 장치(526), 하나 이상의 디스크 드라이브(들)(528) 및 (컴퓨터 네트워크(503)와 통신하는) 네트워크 인터페이스 장치(530)와 통신할 수 있다. 다른 장치도 버스(522)와 통신할 수 있다. 또한, 본 발명의 몇몇 실시예에서 다양한 부품(예컨대, 네트워크 인터페이스 장치(530))은 MCH(508)와 통신할 수 있다. 게다가, 프로세서(502) 및 MCH(508)는 결합되어 단일 칩을 형성할 수 있다. 또한, 본 발명의 다른 실시예에서 그래픽 가속기(516)는 MCH(508) 내에 포함될 수 있다.
또한, 컴퓨팅 시스템(500)은 휘발성 및/또는 비휘발성 메모리(또는 저장장치)를 포함할 수 있다. 예컨대, 비휘발성 메모리는 ROM, PROM, EPROM, EEPROM, 디스크 드라이브(예컨대, 528), 플로피 디스크, 콤팩트 디스크 ROM(CD-ROM), DVD, 플래시 메모리, 광자기 디스크 또는 전자 인스트럭션 및/또는 데이터를 저장할 수 있는 다른 유형의 비휘발성 기계 판독가능 매체 중 하나 이상을 포함할 수 있다.
도 6은 본 발명의 몇몇 실시예에 따라, 일대일(PtP) 구성으로 배치된 컴퓨팅 시스템(600)을 도시한다. 특히, 도 6은 프로세서, 메모리 및 입/출력 장치가 다수의 일대일 인터페이스에 의해 상호접속되는 시스템을 도시한다. 도 1 내지 도 5에 관하여 논의된 동작은 시스템(600)의 하나 이상의 부품에 의해 수행될 수 있다.
도 6에 도시된 바와 같이, 시스템(600)은 명확성을 위해 2 개의 프로세 서(602,604)만 도시된 몇몇 프로세서를 포함할 수 있다. 프로세서(602,604)는 각각 메모리(610,612)와 통신하는 것을 허용하도록 로컬 메모리 제어기 허브(MCH)(606,608)를 포함할 수 있다. 메모리(610 및/또는 612)는 메모리(512)에 관하여 논의된 것과 같은 다양한 데이터를 저장할 수 있다.
프로세서(602,604)는 도 5의 프로세서(502)에 관하여 논의된 것과 같은 임의의 유형의 프로세서일 수 있다. 프로세서(602,604)는 각각 PtP 인터페이스 회로(616,618)를 사용하는 일대일(PtP) 인터페이스(614)를 통해 데이터를 교환할 수 있다. 프로세서(602,604)는 각각 일대일 인터페이스 회로(626,628,630,632)를 사용하는 개별 PtP 인터페이스(622,624)를 통해 칩셋(620)과 데이터를 교환할 수 있다. 칩셋(620)도 PtP 인터페이스 회로(637)를 사용하는 고성능 그래픽 인터페이스(636)를 통해 고성능 그래픽 회로(634)와 데이터를 교환할 수 있다.
본 발명의 적어도 몇몇 실시예는 프로세서(602,604) 내에 제공될 수 있다. 예컨대, 도 1에 관하여 논의된 하나 이상의 영역(102) 및/또는 프로세서 코어(들)(300)는 프로세서(602,604) 내에 배치될 수 있다. 그러나, 본 발명의 다른 실시예는 다른 회로, 로직 유닛 또는 도 6의 시스템(600) 내의 장치에 존재할 수 있다. 또한, 본 발명의 다른 실시예는 몇몇 회로, 로직 유닛 또는 도 6에 도시된 장치 도처에 분산될 수 있다.
칩셋(620)은 PtP 인터페이스 회로(641)를 사용하여 버스(640)와 통신할 수 있다. 버스(640)는 자신과 통신하는 버스 브릿지(642) 및 I/O 장치(643)와 같은 하나 이상의 장치를 구비할 수 있다. 버스(644)를 통해, 버스 브릿지(643)는 키보 드/마우스(645), 통신 장치(646)(예컨대, 컴퓨터 네트워크(503)와 통신할 수 있는 모뎀, 네트워크 인터페이스 장치 등), 오디오 I/O 장치 및/또는 데이터 저장 장치(648)와 같은 다른 장치와 통신할 수 있다. 데이터 저장 장치(648)는 프로세서(602 및/또는 604)에 의해 실행될 수 있는 코드(649)를 저장할 수 있다.
본 발명의 몇몇 실시예에서, 본 명세서에서 예컨대, 도 1 내지 도 6에 관하여 논의된 동작은 예컨대, 컴퓨터가 본 명세서에서 논의된 프로세스를 수행하도록 프로그래밍하는 데 사용된 인스트럭션(또는 소프트웨어 절차)이 저장된 기계 판독가능 또는 컴퓨터 판독가능 매체를 포함하는 컴퓨터 프로그램 제품으로서 제공될 수 있는 하드웨어(예컨대, 회로), 소프트웨어, 펌웨어, 마이크로코드 또는 이들의 조합으로 구현될 수 있다. 또한, 용어 "로직"은 예로써 소프트웨어, 하드웨어 또는 소프트웨어와 하드웨어의 조합을 포함할 수 있다. 기계 판독가능 매체는 도 1 내지 도 6에 관하여 논의된 것과 같은 저장 장치를 포함할 수 있다. 부가적으로, 이러한 컴퓨터 판독가능 매체는 컴퓨터 프로그램 제품으로서 다운로드될 수 있는데, 여기서 프로그램은 통신 링크(예컨대, 버스, 모뎀 또는 네트워크 접속부)를 통해 반송파 또는 다른 전파 매체에 구현된 데이터 신호로서 원격 컴퓨터(예컨대, 서버)로부터 요청 컴퓨터(예컨대, 클라이언트)로 전송될 수 있다. 따라서, 본 명세서에서, 반송파는 기계 판독가능 매체를 포함하는 것으로 간주해야 한다.
명세서에서 언급된 "몇몇 실시예"는 실시예에 관하여 설명된 특정 특징, 구조 또는 특성이 적어도 하나의 구현에 포함될 수 있음을 의미한다. 명세서 곳곳에서 나타난 구 "일 실시예에서"가 반드시 동일한 실시예를 전부 지칭하거나 지칭하 지 않을 수도 있다.
또한, 상세한 설명 및 특허청구범위에서, 용어 "결합된" 및 "접속된"이 그들의 파생어와 함께 사용될 수 있다. 본 발명의 몇몇 실시예에서, "접속된"은 2 개 이상의 구성요소가 서로 직접 물리적 또는 전기적 접촉하고 있음을 나타내는 데 사용될 수 있다. "결합된"은 2 개 이상의 구성요소가 직접 물리적 또는 전기적 접촉하고 있음을 의미할 수 있다. 그러나, "결합된"은 2 개 이상의 구성요소가 서로 직접 접촉하고 있지 않을 수도 있지만, 여전히 서로 협력 또는 상호작용하고 있음도 의미할 수 있다.
따라서, 본 발명의 실시예는 구조적 특징 및/또는 방법 실행에 특정한 언어로 설명되었지만, 청구된 발명의 요지가 설명된 특정 특징 또는 실행으로 제한되지 않을 수도 있음을 알아야 한다. 오히려, 특정 특징 및 실행은 청구된 발명의 요지를 구현하는 샘플 형태로서 개시된다.

Claims (23)

  1. 로직이 상기 로직의 접합부 온도에 대응하는 주파수 레벨에서 작동하게 하는 하나 이상의 비트를 저장하는 저장 장치와,
    상기 주파수 레벨에 대응하는 클록 신호를 생성하는 주파수 제어기를 포함하되,
    상기 접합부 온도는 상기 로직의 열 설계 전력(TDP), 주위 온도 및 주위와 접합부 사이의 열 저항에 기초하여 결정되는
    다이당 온도 프로그래밍 장치.
  2. 제 1 항에 있어서,
    상기 접합부 온도를 검출하기 위한 하나 이상의 온도 센서를 더 포함하는
    다이당 온도 프로그래밍 장치.
  3. 제 1 항에 있어서,
    상기 저장 장치, 상기 주파수 제어기 또는 상기 로직 중 하나 이상은 동일한 집적 회로 다이 상에 있는
    다이당 온도 프로그래밍 장치.
  4. 제 1 항에 있어서,
    상기 하나 이상의 비트는 하나 이상의 사전정의된 전력 상태에 대응하는
    다이당 온도 프로그래밍 장치.
  5. 제 1 항에 있어서,
    상기 저장 장치는 비휘발성 저장 장치를 포함하는
    다이당 온도 프로그래밍 장치.
  6. 제 1 항에 있어서,
    상기 로직은 상기 클록 신호에 따라 작동하는
    다이당 온도 프로그래밍 장치.
  7. 제 1 항에 있어서,
    상기 하나 이상의 비트는 복수의 주파수 레벨에 대응하는
    다이당 온도 프로그래밍 장치.
  8. 제 7 항에 있어서,
    상기 로직은 상기 복수의 주파수 레벨 각각에서 및 상기 접합부 온도 이하의 온도 범위 내에서 작동할 수 있는
    다이당 온도 프로그래밍 장치.
  9. 제 1 항에 있어서,
    하나 이상의 프로세서 코어를 더 포함하되,
    상기 하나 이상의 프로세서 코어 중 적어도 하나는 상기 저장 장치, 상기 주파수 제어기 및 상기 로직을 포함하는
    다이당 온도 프로그래밍 장치.
  10. 제 1 항에 있어서,
    하나 이상의 프로세서 코어를 더 포함하되,
    상기 프로세서 코어 중 적어도 하나, 상기 저장 장치, 상기 주파수 제어기 및 상기 로직은 동일한 집적 회로 다이 상에 있는
    다이당 온도 프로그래밍 장치.
  11. 로직의 열 설계 전력(TDP), 주위 온도 및 주위와 접합부 사이의 열 저항에 기초하여 상기 로직의 접합부 온도를 결정하는 단계와,
    하나 이상의 주파수 레벨에 대응하는 하나 이상의 데이터 비트를 저장 장치에 저장하는 단계와,
    상기 로직이 상기 접합부 온도 이하의 온도에서 작동하게 하는 상기 주파수 레벨 중 적어도 하나에 따라 클록 신호를 생성하는 단계를 포함하는
    프로세서에 의해 구현되는 다이당 온도 프로그래밍 방법.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 로직의 작동 동안에 생성된 전력 누설 값을 결정하는 단계를 더 포함하는
    프로세서에 의해 구현되는 다이당 온도 프로그래밍 방법.
  14. 제 11 항에 있어서,
    상기 로직의 작동 동안에 상기 로직의 동적 캐패시턴스 값을 결정하는 단계를 더 포함하는
    프로세서에 의해 구현되는 다이당 온도 프로그래밍 방법.
  15. 제 11 항에 있어서,
    상기 로직의 작동 동안에 상기 로직의 열 설계 전력(TDP)을 결정하는 단계를 더 포함하는
    프로세서에 의해 구현되는 다이당 온도 프로그래밍 방법.
  16. 제 11 항에 있어서,
    상기 로직의 전력 누설 및 동적 캐패시턴스에 대응하는 저장된 값에 기초하여 상기 로직의 열 설계 전력(TDP)을 결정하는 단계를 더 포함하는
    프로세서에 의해 구현되는 다이당 온도 프로그래밍 방법.
  17. 제 11 항에 있어서,
    상기 로직의 열 설계 전력(TDP), 주위 온도 및 주위와 접합부 사이의 열 저항에 대응하는 저장된 값에 기초하여 상기 접합부 온도를 결정하는 단계를 더 포함하는
    프로세서에 의해 구현되는 다이당 온도 프로그래밍 방법.
  18. 하나 이상의 영상을 디스플레이하는 디스플레이 장치와,
    하나 이상의 주파수 레벨에 대응하는 하나 이상의 비트를 저장하는 비휘발성 메모리와,
    상기 디스플레이 장치에 결합되고, 로직이 상기 로직의 접합부 온도 이하의 온도에서 작동하게 하는 상기 주파수 레벨 중 적어도 하나에 따라 클록 신호를 생성하도록 구성된 프로그램가능 주파수 제어기를 포함하고,
    상기 접합부 온도는 상기 로직의 열 설계 전력(TDP), 주위 온도 및 주위와 접합부 사이의 열 저항에 기초하여 결정되는
    다이당 온도 프로그래밍 시스템.
  19. 제 18 항에 있어서,
    상기 디스플레이 장치는 액정 디스플레이(LCD) 장치를 포함하는
    다이당 온도 프로그래밍 시스템.
  20. 제 18 항에 있어서,
    상기 하나 이상의 영상에 대응하는 데이터를 생성하는 복수의 프로세서 코어를 더 포함하는
    다이당 온도 프로그래밍 시스템.
  21. 하나 이상의 인스트럭션을 포함하는 컴퓨터 판독가능 매체에 있어서,
    상기 인스트럭션은, 프로세서에서 실행되는 경우, 상기 프로세서가,
    로직의 열 설계 전력(TDP), 주위 온도 및 주위와 접합부 사이의 열 저항에 기초하여 상기 로직의 접합부 온도를 결정하고,
    상기 로직이 상기 로직의 상기 접합부 온도에 대응하는 주파수 레벨에서 작동하게 하는 하나 이상의 데이터 비트를 저장하도록 구성하며,
    컴퓨터 판독가능 매체.
  22. 삭제
  23. 제 21 항에 있어서,
    상기 프로세서가 상기 로직의 전력 누설 값 및 동적 캐패시턴스 값에 기초하여 상기 로직의 열 설계 전력을 결정하도록 구성하는 하나 이상의 인스트럭션을 더 포함하는
    컴퓨터 판독가능 매체.
KR1020087031780A 2006-06-29 2007-06-28 다이당 온도 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체 KR101038392B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/478,472 US8044697B2 (en) 2006-06-29 2006-06-29 Per die temperature programming for thermally efficient integrated circuit (IC) operation
US11/478,472 2006-06-29

Publications (2)

Publication Number Publication Date
KR20090029745A KR20090029745A (ko) 2009-03-23
KR101038392B1 true KR101038392B1 (ko) 2011-06-01

Family

ID=38845986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087031780A KR101038392B1 (ko) 2006-06-29 2007-06-28 다이당 온도 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체

Country Status (7)

Country Link
US (2) US8044697B2 (ko)
JP (1) JP5254224B2 (ko)
KR (1) KR101038392B1 (ko)
CN (1) CN101454752B (ko)
DE (1) DE112007001150T5 (ko)
TW (1) TWI351641B (ko)
WO (1) WO2008003018A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014051802A1 (en) * 2012-09-29 2014-04-03 Intel Corporation Thermal sensor dynamic shutdown

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044697B2 (en) 2006-06-29 2011-10-25 Intel Corporation Per die temperature programming for thermally efficient integrated circuit (IC) operation
US20080040408A1 (en) * 2006-08-10 2008-02-14 David Wyatt Temperature sampling in electronic devices
US7844876B2 (en) * 2006-08-10 2010-11-30 Intel Corporation Temperature sampling in electronic devices
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US7715995B2 (en) * 2007-12-14 2010-05-11 International Business Machines Corporation Design structure for measurement of power consumption within an integrated circuit
US20090157334A1 (en) * 2007-12-14 2009-06-18 Kenneth Joseph Goodnow Measurement of power consumption within an integrated circuit
US8707060B2 (en) * 2008-10-31 2014-04-22 Intel Corporation Deterministic management of dynamic thermal response of processors
US8402290B2 (en) 2008-10-31 2013-03-19 Intel Corporation Power management for multiple processor cores
CN102339430B (zh) 2010-07-26 2016-03-16 阿里巴巴集团控股有限公司 一种发起建立社会性网络服务关系的方法和设备
US8495395B2 (en) * 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
TWI502307B (zh) * 2010-12-21 2015-10-01 Intel Corp 用以配置微處理器中之熱設計功率的方法和裝置
US8984305B2 (en) * 2010-12-21 2015-03-17 Intel Corporation Method and apparatus to configure thermal design power in a microprocessor
US9798335B2 (en) * 2011-12-29 2017-10-24 Intel Corporation Adaptive thermal throttling with user configuration capability
US9395807B2 (en) * 2012-05-23 2016-07-19 Canon Kabushiki Kaisha Power management apparatus, image forming apparatus and power management method
US9600999B2 (en) 2014-05-21 2017-03-21 Universal City Studios Llc Amusement park element tracking system
US10712789B2 (en) * 2015-12-18 2020-07-14 Intel Corporation Integrated circuit thermal throttling with workload adapted thermal sensor maximum temperature
US11137807B2 (en) * 2018-03-28 2021-10-05 Intel Corporation System, apparatus and method for controllable processor configuration based on a temperature specification
US11762439B2 (en) * 2019-12-17 2023-09-19 Mediatek Inc. Method and apparatus of dynamic thermal management based on surface temperatures of portable device
US20230106101A1 (en) * 2021-10-02 2023-04-06 Innogrit Technologies Co., Ltd. Adaptive thermal calibration for throttling prevention

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015135A (ko) * 1994-10-03 1996-05-22 미키오 이시마루 열 감지센서를 포함하는 마이크로프로세서의 클럭 제어방법 및 시스템
US5838578A (en) * 1993-09-21 1998-11-17 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
US6393374B1 (en) * 1999-03-30 2002-05-21 Intel Corporation Programmable thermal management of an integrated circuit die

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744408A (ja) 1993-07-27 1995-02-14 Pfu Ltd 内部に温度検出機能を備えたマイクロプロセッサ
US5376819A (en) * 1993-11-29 1994-12-27 Motorola, Inc. Integrated circuit having an on chip thermal circuit requiring only one dedicated integrated circuit pin and method of operation
US5422806A (en) * 1994-03-15 1995-06-06 Acc Microelectronics Corporation Temperature control for a variable frequency CPU
US5483102A (en) * 1994-05-12 1996-01-09 Intel Corporation Employing on die temperature sensors and fan-heatsink failure signals to control power dissipation
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6415388B1 (en) 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
WO2001035200A1 (en) * 1999-11-09 2001-05-17 Advanced Micro Devices, Inc. Dynamically adjusting a processor's operational parameters according to its environment
US6442697B1 (en) * 2000-03-24 2002-08-27 Intel Corporation Method and apparatus to control processor power and performance for single phase lock loop (PLL) processor systems
KR20020008594A (ko) 2000-07-24 2002-01-31 윤종용 씨피유의 클럭 속도 제어 장치
JP2002268769A (ja) 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｃｐｕ動作速度制御装置とその制御方法
US6889332B2 (en) * 2001-12-11 2005-05-03 Advanced Micro Devices, Inc. Variable maximum die temperature based on performance state
JP3782968B2 (ja) 2001-12-26 2006-06-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、プログラム及びパワースキム実行方法
US6873509B2 (en) * 2002-05-13 2005-03-29 Infineon Technologies Ag Use of an on-die temperature sensing scheme for thermal protection of DRAMS
JP4006634B2 (ja) 2002-10-10 2007-11-14 ソニー株式会社 情報処理装置および方法、並びにプログラム
US7112979B2 (en) * 2002-10-23 2006-09-26 Intel Corporation Testing arrangement to distribute integrated circuits
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US20040215912A1 (en) * 2003-04-24 2004-10-28 George Vergis Method and apparatus to establish, report and adjust system memory usage
US6967877B2 (en) * 2003-09-09 2005-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature detecting circuit for controlling a self-refresh period of a semiconductor memory device
GB2405962B (en) * 2003-09-12 2006-01-18 Giga Byte Tech Co Ltd Arrangement and method that automatically adjust CPU clock frequency
KR101136036B1 (ko) 2003-12-24 2012-04-18 삼성전자주식회사 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
JP2005196430A (ja) 2004-01-07 2005-07-21 Hiroshi Nakamura 半導体装置および半導体装置の電源電圧／クロック周波数制御方法
JP4262647B2 (ja) 2004-07-30 2009-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、制御方法、プログラム、及び記録媒体
US8044697B2 (en) 2006-06-29 2011-10-25 Intel Corporation Per die temperature programming for thermally efficient integrated circuit (IC) operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838578A (en) * 1993-09-21 1998-11-17 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
KR960015135A (ko) * 1994-10-03 1996-05-22 미키오 이시마루 열 감지센서를 포함하는 마이크로프로세서의 클럭 제어방법 및 시스템
US6393374B1 (en) * 1999-03-30 2002-05-21 Intel Corporation Programmable thermal management of an integrated circuit die

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014051802A1 (en) * 2012-09-29 2014-04-03 Intel Corporation Thermal sensor dynamic shutdown
US9785136B2 (en) 2012-09-29 2017-10-10 Intel Corporation PCH thermal sensor dynamic shutdown

Also Published As

Publication number Publication date
US20080001634A1 (en) 2008-01-03
WO2008003018A1 (en) 2008-01-03
US8461895B2 (en) 2013-06-11
DE112007001150T5 (de) 2009-02-26
CN101454752B (zh) 2011-12-07
TW200818001A (en) 2008-04-16
JP2009541866A (ja) 2009-11-26
KR20090029745A (ko) 2009-03-23
JP5254224B2 (ja) 2013-08-07
TWI351641B (en) 2011-11-01
US8044697B2 (en) 2011-10-25
US20120133578A1 (en) 2012-05-31
CN101454752A (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
KR101038392B1 (ko) 다이당 온도 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체
KR100987846B1 (ko) 다이당 전압 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체
US8942932B2 (en) Determining transistor leakage for an integrated circuit
EP2596413B1 (en) Managing current and power in a computing system
US8924758B2 (en) Method for SOC performance and power optimization
CN106598184B (zh) 在处理器中执行跨域热控制
JP5075196B2 (ja) 漏れ電力推定
EP1965285A2 (en) Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperatue
US8386859B2 (en) On-chip non-volatile storage of a test-time profile for efficiency and performance control
JP2009522688A (ja) 独立周波数及び／又は電圧で集積回路の構成要素を動作させるシステムならびに方法
US7770042B2 (en) Microprocessor with improved performance during P-state transitions
US8571847B2 (en) Efficiency of static core turn-off in a system-on-a-chip with variation
US10572183B2 (en) Power efficient retraining of memory accesses
TW200849100A (en) Using temperature data for instruction thread direction
US11169586B2 (en) Computing device and method of operating the same
US20230314509A1 (en) Configurable boundary scan
TW202119165A (zh) 自適性電壓定比量測方法及相關的電子裝置
EP1965286B1 (en) Microprocessor with improved thermal monitoring and protection mechanism

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 9