TWI351641B - An apparatus, a method, a system and a computer-re - Google Patents

Description

1351641 九、發明說明 【發明所屬之技術領域】 本發明主要有關於電子領域。詳言之，本發明的—@ 實施例有關於可提供熱效率高的積體電路（1C)操作之曰3曰 粒溫度編程。 【先前技術】 隨著積體電路製造技術的改良，製造商能夠將額外@ 功能整合至單一矽基底上。然而，隨著這些功能數量的增 加，單一1C晶片上的構件數量也隨之增加。額外的構件 會增加額外的信號切換，進而產生更多熱。再者，額外的 熱會限制包含此種晶片的運算裝置之使用處及/或應用° 欲侷限較高溫度所造成的破壞，某些實施例針對最壞情況 作設計。例如，可降低時脈頻率以產生較少的熱。然而， 此種方法會造成較低的效能。 【發明內容及實施方式】 在下列說明中，提出各種特定的細節以提供一些實施 例的詳細了解。然而，本發明的一些實施例可不以特定細 節加以實行。在其他情況中，並未詳細描述已知的方法、 程序、構件或電路以不模糊本發明的特定實施例。再者， 可使用各種的機構來執行本發明之實施例的各種方面，如 積體半導體電路（「硬體」）、組織成一或更多程式的電 腦可讀取指令（「軟體」）或硬體與軟體的某種組合。針 -4 - 1351641 對此揭露的目的’對於「邏輯」之參照應意指硬體、軟體 或其某種組合。 在此所述的實施例之一些可提供以各晶粒或ic構件 爲基礎判斷接介溫度之有效率的技術。可販賣或散佈具有 相對較低接介溫度値的1C構件作爲低耗電量之產品。替 代地，可增加此種構件的時脈頻率以改善效能。一般地， 在此所述的「接介溫度」（Tj)係指1C構件因高溫而開 始故障的溫度値。 此外’在此所述的實施例之一些可應用於各種的運算 系統中’如參照第1、5及6圖所述的運算系統。詳言之 ，第1圖顯示根據一些實施例的運算系統100之方塊圖。 系統100可包含一或更多領域102-1至102-M (在此統 稱爲「領域102」）。各領域102-1至102-M可包含各種 的構件（例如包含一或更多電晶體或其他電子電路元件， 如一或更多電阻器、電容器、電感器等等）。爲使說明清 楚，僅參照領域102-1與1〇2·2顯示範例構件。並且，各 領域102可對應至運算系統的一或更多部分（如參照第5 與6圖所述的構件）。在一些實施例中，各領域1〇2可包 含各種電路，以與其他領域中所用的時脈信號相同或不同 的時脈信號加以時控。在一些實施例中，一或更多時脈信 號可爲中介同步（mesosynchronous)或否則相關的（例如 具有隨著時間可能或可能不重覆本身之關係）。 在一些實施例中，各領域可經由一或更多緩衝器104 與其他領域傳遞資料。在一些實施例中，緩衝器104可爲 -5- 1351641 先進先出（FIFO)緩衝器。各領域可包含一或更多可編程 頻率控制器（如106-1與106-2以及在此更上位地稱爲「 頻率控制器106」）、儲存對應於接介溫度（Tj)及/或頻 率値或位準的一或更多位元之一或更多儲存裝置（如分別 參照領域102-1與102-2顯示的裝置108-1與108-2)、 其他功率或能源消耗電路（如分別參照領域102-1與102-2顯示的邏輯110-1與110-2，以及在此一般稱爲「邏輯 110」）及/或一或更多溫度感應器（如分別參照領域102-1與102-2顯示的感應器112-1與112-2，以及在此一般稱 爲「感應器112」）》頻率控制器106可爲任何種類的頻 率控制器，如壓控振盪器（VC0 )。 在一些實施例中，針對各領域儲存在裝置108中的値 可與針對其他領域所儲存的値不同。將在此進一步討論， 例如參照第4圖，儲存在裝置108中的値可用來調整對應 的頻率控制器106的輸出頻率位準，例如以根據對應的領 域之接介溫度來提供改善的效能。並且，在具有多個功率 狀態的系統中，一或更多位元可指示將針對各功率狀態而 將對應的控制器106調頻成之適當的頻率位準。此外，在 —些實施例中，可在大量製造（HVM)測試期間判斷儲存 在裝置108中的値。並且，可使用諸如參照第5與6圖所 討論之任何類型的記憶體裝置來提供儲存裝置108，包含 非依電性儲存裝置，如晶粒上之熔線。 第2圖顯示根據一些實施例之熱設計功率（TDP)對 頻率與接介溫度（Tj)的圖200。在一些實施例中，圖 -6- 1351641 2 00顯示可經由頻率的調整，如參照第1圖所述者，來提 供有能量或功率效率的1C構件。額外地，圖200顯示出 藉由增加頻率，可以改善的效率操作具有比臨限接介溫度 (如類似構件的最大値）更低的接介溫度之1C構件。例 如，構件20 8A與210A可操作於接介溫度極限220(其對 應至類似構件之最壞情況的接介溫度）以下。 如參照第1圖所述，根據各構件接介溫度値，可散佈 或販賣構件208A與210A作爲低功率消耗產品（當與類 似的產品比較時會具有較高的個別接介溫度）。替代地， 可在較高的頻率操作構件208 A與21 0A(如分別爲構件 2 08B至208C以及210B至210C )以提供改善的效能。詳 言之’構件20 8A與210A的接介溫度（如分別爲Tj極限 2 24與2 22 )少於類似構件的最大接介溫度（如Tj極限 220) ’可將這些構件的頻率提高到逼近乃極限220的位 準。在一些實施例中，對應至這些頻率位準的複數個値可 儲存在第1圖的裝置108中，例如對應至給定構件之不同 的頻率組態（如對應至構件208A、208B、208C、210A、 210B及210C的頻率）。此外，在一些實施例中，可在測 試期間判斷儲存在裝置1 08中的値。 第3圖顯示根據一些實施例之處理器核心300之方塊 圖。在一些實施例中’核心300可代表存在於一或多個處 理器中的各種構件（如參照第5與6圖所述者）。處理器 核心300可包含一或更多領域’如第二階快取領域3〇2、 前端領域304及一或更多後端領域306。可由如參照第1 1351641 圖所述之不同的可編程頻率控制器106供應各領域302、 304及306內的構件。此外，在—些實施例中，各領域（ 如3 02、3 04及3 06 )可包含比第3圖中所示的構件更多或 更少的構件。 第二階（L2)快取領域302可包含L2快取308(例 如儲存包含指令的資料）、裝置108、可編程頻率控制器 106及感應器112。在一些實施例中，可由如參照第5與6 圖所述的多核心處理器中的多核心共享L2快取308。並 且，L2快取3 08可與處理器核心位在同樣的晶粒上。因 此’在一些實施例中，處理器可包含領域3 04與3 06，以 及可或可不包含L2快取308。 如第3圖中所示，前端領域3〇4可包含裝置108、頻 率控制器106、感應器112、重排序緩衝器318、重命名與 轉向單元320、指令快取322、解碼單元324、序列器326 及/或分支預測單元3 28的一或更多。在一些實施例中， 前端領域304可包含其他構件，如指令提取單元。 後端領域306可包含第一階（L1 )快取領域3 28以及 —或更多執行領域330-1至330-N的一或更多。L1快取領 域328可包含L1快取3 32 (例如儲存包含指令的資料） 、裝置108、可編程頻率控制器1〇6及感應器112。此外 ，執行領域330-1至330-N可包含整數執行單元及/或浮點 執行單元的一或更多。執行領域330-1至330-N可各包括 發送佇列（分別爲3 3 8 - 1至3 3 8 -N )、暫存器檔（分別爲 3 40- 1至340-N) '感應器112、頻率控制器106'裝置

< S -8 - 1351641 108及/或執行單元（分別爲346-1至346-N)。此外，在 一些實施例中，各領域302、3〇4及306可包含一或更多 先進先出（FIFO )緩衝器348以同步各領域間的通訊（如 在領域302、304及306之間）。 額外地，處理器核心300 (以及，在一些實施例中， 如第3圖中所示者，後端領域3 06 )可包含互連或匯流排 3 5 0，以促進處理器核心3 00之各種構件間的通訊。例如 ，在成功執行一指令後（如由執行領域330-1至330-N) ，可傳遞指令確定（commit )至ROB 3 1 8 (例如透過互連 350)以退除該指令。額外地，在後端內的領域（領域328 及3 3 0- 1至3 3 0-N)可透過互連3 50通訊。例如，針對類 型轉換指令，可發生執行領域（ 3 3 0- 1至3 30-N)中的通 訊。將參照第4圖之方法4 00討論第1至3圖的構件之進 一步的操作。 此外，即使第3圖顯示各領域302、304及306可包 含裝置108、感應器112及控制器106，各個領域可共享 相同的裝置1 〇 8、感應器1 1 2及/或控制器1 〇 6。例如，針 對處理器核心300的所有或一些領域，可使用單一組的裝 置108、感應器112及頻率控制器106。 第4圖顯示根據一些實施例之依照儲存的値來產生時 脈信號的方法4 00的流程圖。在一些實施例中，可由如參 照第1至3圖及5至6圖所述的構件之一或更多構件來執 行方法400的操作。並且，可以硬體、軟體或其之組合來 執行參照第4圖所述的操作之一些。此外，如電路分析器 -9 - 1351641 或測試裝置的外部裝置來執行參照第4圖所述的各種操作 〇 參照第1至4圖，在操作402，可在製造後以選定的 頻率位準測試1C構件。例如，可將頻率控制器1 〇6編程 成供應一選定的頻率位準給參照第1至3及/或5至6圖 所.述的構件之一。在操作404及406，可例如藉由電路分 析器或測試裝置來判斷操作402之構件的漏電功耗及動態 電容。在操作408，可依照下列等式來判斷構件的對應 TDP 値： tdp= ( cdyn*mm 2*mm) 在上述等式中，TDP對應於熱設計功率、對應於 當執行真實最壞情況（如高功率）應用時矽晶粒的動態切 換電容的測量値、看I對應於操作402 (或將於下進一步 討論的操作4〇4)之電壓位準、苈率對應於與關聯之層（ bin)頻率（如對應操作402之1C構件的頻率格，例如其 中1C構件可分成一或更多頻率格以供產品區分及/或散佈 )、及漏衮對應於測量的漏電功耗。在一些實施例中，可 利用查詢表在操作4 0 8根據電壓、頻率、漏電功耗、電容 等等之已儲存的値來查詢TDP値。 在操作4 1 0，可根據下列等式判斷構件的接介溫度（

Tj )：

Tj = Ta + TDP*Rja 在上述等式中，TDP對應於在操作40 8判斷的TDP 値、Ta對應於測量的周遭溫度、Rja對應於接介至周遭熱 -10- 1351641 電阻（如其可依據用於冷卻操作402的操作之冷卻技術） 。在一些實施例中，可使用査詢表在操作410根據Ta、 TDP、Rja等等的値來查詢Tj値。 額外地，可使用感應器112藉由比對感應到的溫度値 以及臨限接介溫度極限在操作410判斷接介溫度。臨限接 介溫度可對應於針對複數個類似的構件所判斷的最壞情況 接介溫度。若在操作4 1 0判斷的Tj値在操作4 1 2少於或 多於臨限接介溫度，則於操作4 1 4在下一個溫度位準測試 構件。在操作4 1 4，可將下一個頻率位準比前一個測試（ 如在前一個操作40 2或414)的頻率位準降更低或升更高 〇 在操作4 1 6，一旦操作4 1 2判斷測試的構件匹配臨限 接介溫度，可將判斷出來的Tj及/或一或更多頻率位準（ 如對應於參照第1至3圖所述之不同的功率狀態及/或不 同的組態）儲存在裝置108中。再者，在操作416儲存的 頻率値可對應於其中操作構件的各種環境或應用。例如， 用於行動裝置的構件會具有與用於桌上型或伺服器運算環 境中的構件不同的頻率値（如具有較低TDP値）。此外， 可使用其他類型的產品區分標準來判斷操作416的頻率値 ，例如，各分區的價格、使用國家、可得的冷卻解決方法 、聲音規格、形式因子等等。 在操作418，頻率控制器106可使用儲存的頻率値來 產生時脈信號。在一些實施例中，例如取決於實施環境， 可使用軟體及/或軔體來選擇在操作416儲存的頻率値之 -11 - 1351641 一。例如，使用者可組態行動運算裝置’使得頻率控制器 106使用儲存在對應的裝置108中的最低頻率値，如此所 述，取決於實施，可使用任何儲存的頻率値。此外，在 一些實施例中，藉由運算裝置（如參照第5至6圖所述） 透過軟體、硬體或其之組合執行操作4 02至418的一或更 多者。 第5圖顯示根據本發明之一些實施例的運算系統500 之方塊圖。系統500可包含一或更多中央處理單元（CPU )502或處理器，透過互連網路（或匯流排）504。處理 器502可爲任何種類的處理器，如一般目的處理器、網路 處理器（處理透過電腦網路503傳遞的資料）、或其他種 類的處理器（包含減少指令集電腦（RISC )處理器或複雜 指令集電腦（CISC))。此外，處理器502可具有單或多 核心之設計。具有多核心設計之處理器502可整合不同種 類的處理器核心於相同的積體電路（1C)晶粒上。並且， 具有多核心設計之處理器502可實施成對稱或非對稱的多 處理器。在一些實施例中，處理器502的一或更多可利用 參照第1至4圖所述的實施例。例如，處理器502的—或 更多可包含一或更多處理器核心（300)。並且，可由系 統500的一或更多構件執行參照第1至4圖所述的操作。 晶片組506亦可與互連網路504通訊。晶片組506可 包含記憶體控制集線器（MCH) 508。MCH 508可包含 與記憶體512通訊之記憶體控制器510。記億體512可儲 存由CPU 5〇2或包含在運算系統500中的任何其他裝置來 -12- < £ ) 1351641 執行的資料與指令序列。在本發明的一些實施例中，記億 體512可包含一或更多依電性儲存（或記憶體）裝置，如 隨機存取記憶體（RAM )、動態RAM ( DRAM )、同步 DRAM ( SDRAM )、靜態 RAM ( SRAM)或類似者。亦 * 可利用如硬碟之非依電性記憶體。額外的裝置可透過互連 • 網路5 04通訊，如多個CPU及/或多個系統記憶體。 MCH 508亦可包含與圖形加速器516通訊之圖形介面 ,· 514。在本發明的一些實施例中，圖形介面514可透過加 速圖形埠（AGP)與圖形加速器516通訊。在本發明的一 些實施例中，顯示器（如平面顯示器）可經由例如信號轉 ' 換器與圖形介面通訊，該信號轉換器將儲存在諸如視頻記 . 憶體或系統記憶體中的影像之數位表示轉換成由顯示器解 讀及顯示的顯示信號。由顯示裝置產生的顯示信號可在由 顯示器解讀及之後顯示在顯示器上之前通過各種的控制裝 置。 I 集線器介面518可允許MCH 508與輸入/輸出控制集 線器（ICH) 520通訊。ICH 520可提供介面給I/O裝置， 其與運算系統500的構件通訊。ICH 520可經由周邊橋接 器（或控制器）524與匯流排522通訊，周邊橋接器524 可例如爲周邊構件互連（PCI )橋接器、通用序列匯流排 (USB)控制器或類似者。橋接器524可在CPU 5 02與周 邊裝置間提供資料路徑。可利用其他種類的拓樸。並且， 多個匯流排可與ICH 520通訊，例如經由多個橋接器或控 制器。此外，與ICH 520通訊的其他周邊裝置可包含，在 1351641 本發明的一些實施例中，整合驅動電子（IDE )或小型電 腦系統介面（SCSI)硬碟驅動器、USB埠、鍵盤、滑鼠、 平行埠、序列埠、軟碟驅動器、數位輸出支援（如數位視 頻介面（DVI))或類似者。 匯流排522可與音頻裝置526' —或更多磁碟驅動器 528及網路介面裝置530 (其與電腦網路503)通訊。其他 裝置可與匯流排522通訊。並且，在本發明的一些實施例 中，各種構件（如網路介面裝置530)可與MC Η 508通訊 。另外，處理器5 02與MCH 50 8可結合形成單一晶片。 此外’在本發明的其他實施例中，圖形加速器516可包含 在 MCH 5 0 8 中。 此外’運算系統500可包含依電性及/或非依電性記 憶體（或貯存）。例如，非依電性記憶體可包含下列之— 或更多：唯讀記憶體（ROM )、可編程ROM ( PROM )、 可抹除 PROM (EPROM)、電性 EPROM (EEROM)、磁 碟驅動器（如528)、軟碟、光碟ROM (CD-ROM)、數 位多功能碟（DVD )、快閃記憶體、光磁碟或可儲存電子 指令及/或資料的其他種類之非依電性機器可讀取媒體。 第6圖顯示根據本發明之一些實施例的配置成點對點 (PtP)組態之運算系統600。詳言之，第6圖顯示其中處 理器、記憶體及輸入/輸出裝置以數個點對點介面互連之 系統。可由系統600的一或更多構件執行參照第1至5圖 所述的操作。 如第6圖中所示，系統600可包含多個處理器，爲了 -14- 1351641 清楚僅顯示其中兩個處理器6 02與6 04。處理器602與 604可各包含本地記億體控制器集線器（MCH) 606與608 ，以允許與記憶體610及612通訊。記億體610及/或612 可儲存諸如參照記億體512所述的各種資料。 處理器602與604可爲任何種類的處理器，如參照第 5圖的處理器502所述者。處理器602與604可分別使用 點對點（PtP)介面電路616與618經由PtP介面614交 換資料。處理器602與604可使用點對點介面電路626、 628、63 0及632經由個別的PtP介面622及624與晶片組 620交換資料。晶片組620亦可經由高效能圖形介面636 使用PtP介面電路637來與高效能圖形電路634交換資料 〇 於處理器6 02與6 04內可提供本發明的至少一些實施 例。例如，參照第1圖所述的領域1 02之一或更多及/或 處理器核心300可設在處理器602與604中。然而，本發 明的其他實施例可存在於第6圖的系統60 0內的其他電路 、邏輯單元或裝置中。此外，本發明的其他實施例可分散 於第6圖中所示的多個電路 '邏輯單元或裝置中。 晶片組620可使用PtP介面電路641與匯流排640通 訊。匯流排640可有與之通訊的一或更多裝置，如匯流排 橋接器642及I/O裝置643。經由匯流排644，匯流排橋 接器643可與其他裝置通訊，例如鍵盤/滑鼠645、通訊裝 置646 (如可與電腦網路503通訊的數據機、網路介面裝 置等等）、音頻I/O裝置647及/或資料儲存裝置648。資 -15- 1351641 料儲存裝置648可儲存可由處理器6〇2與604執行的編碼 649 〇 在本發明的一些實施例中，在此例如參照第1至6圖 所述的操作可以硬體（如電路）、軟體、韌體、微碼或其 之組合來實施，其可以電腦程式產品的方式提供，如包含 機器可讀取或電腦可讀取媒體，其上儲存有用以編程電腦 以執行在此所述的程序之指令（或軟體程序）。並且，術 語「邏輯j可包含，舉例而言，軟體、硬體或軟體及硬體 的組合。機器可讀取媒體可包含如參照第1至6圖所述的 儲存裝置。另外，可以電腦程式產品的方式下載此種電腦 可讀取媒體，其中此程式可以包含在載波或其他傳播媒體 中的資料信號之方式從遠端電腦（如伺服器）經由通訊鍊 結（如匯流排、數據機或網路連結）傳送至請求的電腦（ 如客戶端）。因此，在此，載波應視爲包含機器可讀取媒 體。 在說明書中對於「一些實施例」之參照意指連同這些 實施例所述的特定特徵、結構或特性可包含在至少一實施 例中。在說明書中的各處中詞組「一些實施例」之出現可 或可非參照至相同的實施例。 並且’在說明與申請專利範圍中，可使用術語「耦合 J及「連接」以及其衍生詞。在本發明的一些實施例中， 「連接」可用來表示兩個或更多元件直接物理或電性互相 接觸° 「親合」意指兩個或更多元件直接物理或電性接觸 。然而’ 「耦合」也意指兩個或更多元件不直接物理或電 -16- 1351641 性互相接觸，但仍互相配合或互動。 因此，雖已經以針對結構特徵及/或方法動作的語言 來描述本發明的實施例，應可了解道主張專利權之標的物 不限於所述之特定的特徵或動作。確切而言，揭露這些特 定的特徵或動作作爲實施主張專利權之標的物的範例形式 【圖式簡單說明】 參照附圖提供詳細說明。圖中，參考符號的最左邊的 數字指出參考符號初次出現的圖。在不同的圖中使用相同 的參考符號係代表類似或相同的元件。 第1、5及6圖顯示根據本發明之一些實施例的運算 系統之方塊圖。 第2圖顯示根據一些實施例之熱設計功率（TDP)對 頻率與接介溫度（Tj)的圖。 第3圖顯示根據一些實施例之處理器核心之方塊圖。 第4圖顯示根據一些實施例之方法的流程圖。 【主要元件符號說明】 100 :系統 102、102-1 〜102·Μ :領域 104 :緩衝器 106 ' 106-1、106-2 :頻率控制器 108-1、1〇8_2 :儲存裝置 C S ：} -17- 1351641 110、110-1、110-2:邏輯 1 12、1 12-1、1 12-2 :感應器 200 ：圖 208A、208B、208C、210A、210B、210C:構件 220、222、224 :接介溫度極限 3 〇 0 :處理器核心 3 02 :第二階快取領域 3 04 :前端領域 3 06 :後端領域 3 0 8 : L2快取 3 1 8 :重排序緩衝器 3 20:重命名與轉向單元 3 22 :指令快取 324 :解碼單元 3 2 6 :序列器 3 28 :分支預測單元 3 28 :第一階（L1 )快取領域 3 3 0- 1〜3 3 0，：執行領域 3 32 : L1快取 3 3 8 - 1〜3 3 8 -N :發送佇列 3 40- 1〜340-N :暫存器檔 3 46- 1〜3 46 -N :執行單元 3 4 8 :先進先出（FIFO )緩衝器 3 5 0 :互連或匯流排 C S ) -18- 1351641 400 :方法 4 0 2 :操作 500 :運算系統 502:中央處理單元（CPU)或處理器 503 :電腦網路 5 04 :互連網路（或匯流排） 5 0 6 :晶片組 5 08 :記億體控制集線器（MCH) 5 1 0 :記憶體控制器 5 1 2 :記憶體 5 1 4 :圖形介面 5 1 6 :圖形加速器 5 1 8 :集線器介面 520 :輸入/輸出控制集線器（ICH ) 522 :匯流排 524 :周邊橋接器（或控制器） 526 :音頻裝置 528 :磁碟驅動器 5 3 0 :網路介面裝置 600 :運算系統 602 、 604 :處理器 6 06、60 8 :本地記憶體控制器集線器 6 1 0、6 1 2 :記憶體 614、 622、 624: PtP 介面 -19 - 1351641 6 16' 面電路 ‘ 618 、 626 、 628 、 630 、 632 、 637 、 641 ： PtP 介 620 : 晶片組 634 ： 高效能圖形電路 63 6 ： 高效能圖形介面 640、 644 :匯流排 642 ： 匯流排橋接器 643 ： I/O裝置 645 ： 鍵盤/滑鼠 646 ： 通訊裝置 647 ： 音頻I/O裝置 648 ： 資料儲存裝置. 649 ： 編碼 -20- (£

Claims (1)

1351641 (6畔（月>^修正本 附件5A :第096123332號申請專利範圍修正本 民國100年5月24 曰修正 十、申請專利範圍 1·—種用以提供晶粒溫度編程之裝置，包含： 儲存裝置，儲存令邏輯在對應於該邏輯的接介溫度之 頻率位準操作的一或更多位元；以及 頻率控制器’產生對應於該頻率位準的時脈信號， 其中係依據該邏輯之功率洩漏及動態電容的値來判斷 在該邏輯的熱設計功率。 2.如申請專利範圍第1項之裝置，進一步包含一或更 多溫度感應器以偵測該接介溫度。 3_如申請專利範圍第1項之裝置，其中該儲存裝置、 該頻率控制器、或該邏輯之一或更多係在相同的積體電路 晶粒上® 4.如申請專利範圍第1項之裝置，其中該一或更多位 元對應於一或更多預定的功率狀態。 5·如申請專利範圍第1項之裝置，其中該儲存裝置包 含非依電性儲存裝置。 6. 如申請專利範圍第1項之裝置，其中該邏輯根據該 時脈信號操作。 7. 如申請專利範圍第1項之裝置，其中該一或更多位 元對應於複數個頻率位準。 8. 如申請專利範圍第7項之裝置，其中該邏輯能夠在 該複數個頻率位準的每一個操作，並且在小於或等於該接 1351641 介溫度的溫度範圍內。 9. 如申請專利範圍第1項之裝置’進一步包含一或更 多處理器核心，其中該一或更多處理器核心的至少一者包 含該儲存裝置、該頻率控制器、及該邏輯。 10. 如申請專利範圍第1項之裝置，進—步包含一或 更多處理器核心，其中該些處理器核心的至少一者、該儲 存裝置、該頻率控制器、及該邏輯係在相同的積體電路晶 粒上。 11. —種用以提供晶粒溫度編程之方法，包含： 判斷邏輯的接介溫度； 於儲存裝置中儲存對應於一或更多頻率位準之一或更 多資料位元； 根據該些頻率位準的至少一者產生時脈信號，該些頻 率位準令該邏輯在等於或小於該接介溫度之溫度操作；以 及 判斷至少下列一者：依據對應於該邏輯之功率洩漏及 動態電容的已儲存的値來判斷在該邏輯的熱設計功率（ TDP)、或判斷在該邏輯的操作期間該邏輯的動態電容値 〇 12. 如申請專利範圍第11項之方法，進—步包含依據 熱設計功率（TDP)、環境溫度及該邏輯之接介對環境熱 阻抗來判斷該接介溫度。 13. 如申請專利範圍第11項之方法，進—步包含判斷 在該邏輯的操作期間所產生之功率洩漏値。 ⑧ -2- 1351641 14. 如申請專利範圍第11項之方法，進~~步包含判斷 在該邏輯的操作期間該邏輯的熱設計功率（TDP )。 15. 如申請專利範圍第11項之方法，進一步包含依據 對應於熱設計功率（TDP )、環境溫度及該邏輯之接介對 環境熱阻抗的已儲存之値來判斷該接介溫度。 1 6·—種用以提供晶粒溫度編程之系統，包含： 顯示裝置，顯示一或更多影像； 非依電性記憶體，儲存對應於一或更多頻率位準之一 或更多位元； 可編程頻率控制器，其耦合至該顯示裝置並組態成根 據該些頻率位準的至少一者產生時脈信號，以令邏輯在等 於或小於該邏輯之接介溫度的溫度操作；以及 複數個處理器核心，以產生對應於該一或更多影像之 資料。 17. 如申請專利範圍第16項之系統，其中該顯示裝置 包含液晶顯示（LCD)裝置。 18. —種電腦可讀取媒體，包含一或更多指令，當在 處理器上執行該一或更多指令時將該處理器組態成：. 判斷邏輯的接介溫度； 儲存令該邏輯在對應於該邏輯的該接介溫度之頻率位 準操作的一或更多資料位元：以及 依據該邏輯之功率洩漏及動態電容的値來判斷在該邏 輯的熱設計功率。 1 9.如申請專利範圍第1 8項之電腦可讀取媒體，進一 -3- 1351641 步包含一或更多指令，以將該處理器組態成依據熱設計功 率、環境溫度及該邏輯之接介對環境熱阻抗來判斷該接介 溫度。 ⑧