CN104011626A - 通过在运行时期间配置功率管理参数的用于高能效和节能的系统、方法和装置 - Google Patents

通过在运行时期间配置功率管理参数的用于高能效和节能的系统、方法和装置 Download PDF

Info

Publication number
CN104011626A
CN104011626A CN201280063842.0A CN201280063842A CN104011626A CN 104011626 A CN104011626 A CN 104011626A CN 201280063842 A CN201280063842 A CN 201280063842A CN 104011626 A CN104011626 A CN 104011626A
Authority
CN
China
Prior art keywords
integrated device
device electronics
power management
power
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280063842.0A
Other languages
English (en)
Other versions
CN104011626B (zh
Inventor
R·D·威尔斯
S·加哈吉达
I·索迪
J·谢拉
S·H·冈瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104011626A publication Critical patent/CN104011626A/zh
Application granted granted Critical
Publication of CN104011626B publication Critical patent/CN104011626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

根据本发明的一种实施例，一种集成电路设备包括至少一个计算引擎和控制单元。在基本输入/输出系统(BIOS)的执行已经完成之后，耦合到(各)计算引擎的控制单元适于动态地控制用于集成电路设备的至少一个功率管理参数的高能效操作设置。

Description

通过在运行时期间配置功率管理参数的用于高能效和节能的系统、方法和装置
领域
本发明的各实施例涉及集成电路中以及在其上执行的代码的高能效和节能，且尤其但不排他地涉及各种功率管理参数的运行时可编程性。
一般背景
半导体处理和逻辑设计的进步已经允许增加在集成电路设备上存在的逻辑的量。结果，计算机系统配置已经从系统中的单个或多个集成电路进化成单个集成电路上的多个硬件线程、多个核、多个设备和/或完整的系统。另外，随着集成电路的密度的增加，计算系统(从嵌入式系统到服务器)的功率要求也已经逐步上升。此外，软件低效率及其对硬件的要求也已经引起计算设备能量消耗的增加。事实上，一些研究指出，计算设备消耗一个国家(例如美国)的全部电力供应的相当大的百分比。结果，存在对与集成电路相关联的高能效和节能的迫切需要。这些需要将随着服务器、台式计算机、笔记本、超极本、平板、移动电话、处理器、嵌入式系统等等变得甚至更加流行(包含在从典型计算机、汽车和电视机到生物科技中)而增加。
作为一般背景，尤其是随着更多使用移动设备，控制微处理器和其他集成电路设备中的功率消耗已经变得越来越重要。一些用于管理处理器功率消耗的现有技术没有充分提供用于设置集成电路设备(诸如处理器)所依赖的各种功率管理参数的动态方案。缺少除热设计功率(TDP)参数以外的各种功率管理参数的动态设置方案不仅减少了所实现的实际省电，而且也限制了原始设备制造商(OEM)设计可以临时地在由诸如加利福尼亚州圣克拉拉市英特尔公司等的处理器生产商制定的规范之外操作的产品的能力。
附图简述
通过参见被用来阐释本发明的各实施例的下列描述和附图，可以最好地理解本发明。
图1是被实现为带有集成电路设备的电子设备的示例性框图，该集成电路设备带有用于性能调整的动态功率管理监视。
图2是在图1的电子设备或另一电子设备内实现系统架构的第一示例性框图。
图3是在图1的电子设备或另一电子设备内实现的系统架构的第二示例性框图。
图4A是作为具有集成图形和系统代理的单核或多核处理器的带有电流监视的封装集成电路设备的第一示例性框图。
图4B-4D是适于存储不同的功率管理参数的不同的软件可访问寄存器的说明性实施例。
图5是在图4A的处理器的系统代理单元内实现的功率控制单元(PCU)的示例性框图。
图6是根据本发明的一种实施例调整图4A的处理器的工作频率的电流估计和计算的示例性实施例。
图7是作为封装多处理器单元(且各处理器中的至少一个支持功率管理监视)的带有活动监视的封装集成电路设备的第二示例性框图。
图8是带有在电路板上实现的功率管理监视的封装集成电路设备的第三示例性框图。
图9是在与其他刀片服务器通信的刀片服务器内实现的、带有功率管理监视的集成电路设备的示例性框图。
图10是由集成电路设备实施的用于最大电流(Iccmax)功率管理参数的应用和动态监视的操作和示例性流程图。
图11A是由集成电路设备实施的用于在电压调整器和处理器之间的负载线下降的动态补偿的操作的示例性流程图。
图11B是根据本发明的一种实施例在运行时期间电压请求调整的示例性实施例。
图12是由集成电路设备实施的用于动态监视和应用最大比率以便控制处理器的超频的操作的示例性流程图。
详细描述
在此，本发明的某些实施例涉及一种集成电路设备，该集成电路设备适于在被实现为带有该集成电路的电子设备的运行时期间、即在基本输入输出系统(BIOS)已经完成且操作系统(OS)控制电子设备之后动态地监视和调整用于功率管理所依赖的参数。这些功率管理参数可以包括但不受限于或局限于(1)表示在特定操作模式中可以由集成电路设备使用的最大电流水平的参数(Iccmax)，(2)考虑在电子设备内的逻辑检测到的负载线阻抗(Load_Line)的动态改变的参数，以及(3)设置可选地伴随着施加额外电压的超频条件的参数(Max_Ratio)。例如，通过与处理器的这些动态地可调整功率管理参数兼容，可以实现省电。
在此也描述用于动态地调整功率管理参数的相应方法和实现这样的集成电路设备的电子设备。
在下列描述中，特定术语被用来描述本发明的特定特征。例如，术语“集成电路设备”通常是指适于使用在运行时期间动态可调整的一个或多个功率管理参数控制其性能且因而控制其功率使用的任何集成电路或集成电路的集合。通过使用诸如例如机器专用寄存器(MSR)等的软件可访问存储元件设置功率管理参数(例如，超频的最大电流水平、最大比率等等)。举例来说，可以通过使用下面描述的PP0_CURRENT_CONFIG和PP1_CURRENT_CONFIG寄存器设置最大电流水平。集成电路设备的示例可以包括但不局限于或受限于处理器(例如单核或多核微处理器、数字信号处理器“DSP”或诸如网络处理器、协处理器、图形处理器、嵌入式处理器等的任何专用处理器)、微控制器、专用集成电路(ASIC)、存储器控制器、输入/输出(I/O)控制器等等。
此外，术语“逻辑”由硬件和/或软件组成。作为硬件，逻辑可以包括处理电路(例如，控制器、处理器、专用集成电路等等)、半导体存储器、组合的逻辑等等。作为软件，逻辑可以是一个或多个软件模块，例如以可执行应用、应用编程接口(API)、子例程、函数、过程、对象方法/实现、小应用程序、小服务程序、例程、源代码、目标代码、固件、共享库/动态加载库或一个或多个指令的形式的可执行代码。
预期这些软件模块可以被存储在任何类型的合适的非暂态存储介质或暂态计算机可读传输介质中。非暂态存储介质的示例可以包括但不受限于或局限于可编程电路；半导体存储器，诸如易失性存储器(例如随机存取存储器“RAM”)或诸如只读存储器、电源供电的RAM、闪速存储器、相变存储器等等的非易失性存储器；硬盘驱动器；光盘驱动器；或用于接收诸如通用串行总线“USB”闪速驱动器等的便携式存储器设备的任何连接器。暂态存储介质的示例可以包括但不受限于或局限于电、光、声或其他形式的所传播的信号，例如载波、红外信号和数字信号。
术语“互连”被广义地定义为用于信息的逻辑或物理通信路径。可以使用任何通信介质例如有线物理介质(例如，总线、一根或多根电线、迹线、电缆等等)或无线介质(例如，与无线信号传输技术结合的空中传输)来建立这种互连。
最后，在此所使用的术语“或”和“和/或”应被解释为包括在内或意味着任何一个或任何组合。因此，短语“A、B或C”和“A、B和/或C”意味着以下中的任何：A；B；C；A和B；A和C；B和C；A、B和C。这种定义的例外将仅在元素、功能、步骤或动作的组合以某种方式固有地相互排斥时发生。
I.系统架构
现在参见图1，示出电子设备100的示例性框图，其被实现为带有具有运行时可调整功率管理参数的一个或多个集成电路。在此，电子设备100被实现为例如笔记本类型的个人计算机。然而，预期，电子设备100可以是台式计算机、电视、便携式设备或嵌入式应用。“便携式设备”的示例可以包括但不受限于或局限于蜂窝式电话、任何便携式计算机，包括平板计算机、因特网协议(IP)设备、数码相机、个人数字助理(PDA)、视频游戏控制台、便携式音乐播放器或数码相机。“嵌入式应用”的示例通常包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络中枢、广域网(WAN)交换机或可以执行下面教导的功能和操作的任何其他系统。
如将从下面的描述容易地明显看出的，在此描述的方法、电子设备和系统(无论是否是指硬件、固件、软件或其组合)的实施例对‘绿色技术’未来至关重要，例如用于包括美国经济的大部分的产品中的省电和高能效。
如图1中所示出，电子设备100包括机壳110和显示单元120。根据本发明的这种实施例，显示单元120包括被内建到显示单元120中的液晶显示器(LCD)130。根据本发明的一种实施例，显示单元120可以可旋转地耦合到机壳110，以便在其中暴露机壳110的顶面112的开放位置和其中覆盖机壳110的顶面112的闭合位置之间旋转。根据本发明的另一实施例，显示单元120可以被集成到机壳110中。
仍然参见图1，机壳110可以被配置成盒状的机壳。根据本发明的一种实施例，输入设备140被放置在机壳110的顶面112上。如所示出的，输入设备140可以被实现为键盘142和/或触控板144。尽管未示出，但输入设备140可以是被集成到机壳110的触摸屏显示器130，或者，如果电子设备100是电视，则输入设备140可以是遥控器。
其他特征包括被放置在机壳110的顶面112上的用于开/关电子设备1601和扬声器1602的电源按钮150。在机壳110的侧面114处提供了用于下载或上传信息(和/或施加电源)的连接器170。根据一种实施例，连接器170是通用串行总线(USB)连接器，但可以使用另一类型的连接器。
作为可选的特征，可以给电子设备100的另一侧面提供支持HDMI标准的高清多媒体接口(HDMI)端子、DVI端子或RGB端子(未示出)。使用HDMI端子和DVI端子是为了从外部设备接收或向其输出数字视频信号。
现在参见图2，示出了在图1的电子设备100内实现的系统架构的第一示例性框图。在此，电子设备100包括一个或多个处理器200和210。用虚线把处理器210示出为可选特征，这是因为如下面描述的电子设备100可以适于具有单个处理器。诸如处理器210等的任何附加的处理器可以带有与处理器200相同的或不同的架构，或者可以是带有诸如加速器、现场可编程门阵列(FPGA)、DSP等等的处理功能性的元件。
在此，处理器200包括集成存储器控制器(未示出)，且因而耦合到存储器220(例如，诸如随机存取存储器“RAM”等的非易失性或易失性存储器)。此外，处理器200耦合到芯片组230(例如，平台控制中枢“PCH”)，其适于控制在(各)处理器200和210与存储器220之间的交互，并且合并用于与显示设备240(例如，集成LCD)和外围设备250(例如，图1的输入设备140、有线或无线调制解调器等等)通信的功能性。当然，预期处理器200可以适于带有图形控制器(未示出)，以使得显示设备240可以经由高速外围组件互连(PCI-e)端口205耦合到处理器200。
现在参见图3，示出了在图1的电子设备100内实现的系统架构的第二示例性框图。在此，电子系统100是点对点互连系统，且包括经由点对点(点对点)互连330耦合的第一处理器310和第二处理器320。正如所示出的，处理器310和/或320可以是图2的处理器200和/或210的某种版本，或替代地，处理器310和/或320可以是不同于处理器的元件，例如加速器或FPGA。
第一处理器310还可以包括集成存储器控制器中枢(IMC)340和点对点电路350和352。类似地，第二处理器320可以包括IMC342和点对点电路354和356。处理器310和320可以使用点对点电路352和354经由点对点(P-P)接口360交换数据。如图3中进一步示出的，IMC340和IMC342把处理器310和320耦合到它们各自的存储器，即存储器370和存储器372，它们可以是本地附加到各自的处理器310和320的主存储器的部件。
处理器310和320均可以使用点对点电路350、382、356和384经由接口390和392与芯片组380交换数据。芯片组380可以经由接口386耦合到第一总线395。在一种实施例中，第一总线395可以是高速外围组件互连(PCI-e)总线或另一第三代I/O互连总线，但本发明的范围不限于此。
参见图4A，示出了支持动态功率管理参数调整方案的集成电路设备400的第一示例性框图。在此，集成电路设备400构成多核处理器200，其被分成包括多个功率面420、440和460。功率面440包括第一计算引擎405，其包括多个(N>2)处理器核4101-410N。然而，预期，第一计算引擎405可以包括单个处理器核4101和/或具有不同于处理器核的处理功能性的元件。
这里，在第一功率面420上实现在此称为“系统代理”(SA)的控制单元430。系统代理430负责调整施加到功率面440和460的频率和电压。此外，如下面所描述的，系统代理430负责调整功率管理参数。
如图4A中还示出的，第二功率面440包括处理器核4101-410N和耦合到其上的片上存储器架构445。片上存储器架构445包括多个软件可访问存储元件450(例如，机器专用“MSR”)和多个片上存储器4551-455M(M>1)。片上存储器4551-455M可以是均对应于处理器核4101-410N中的一个的末级高速缓存(LLC)(M＝N)。
在此，MSR450是片上存储元件，其被编程为存储表示可由用于集成电路设备400的功率管理的SA430访问的界限、阻抗、乘数或其他信息的值。如所示出的，可以在第二功率面440上实现MSR450。然而，预期，可以在功率面420或460上实现MSR450，例如在SA430内的功率控制单元(PCU)的部分。
正如所示出的，第一MSR451可以包括向SA430提供如图4B中所示出的具体功率面的瞬时电流的最大量的值(Iccmax)480。尤其，当没有设定CURRENT_LIMIT_LOCK(电流_限制_锁)位481时，可以在运行时期间调整CURRENT_LIMIT(电流_限制)位482，以便表示可以由图4A的处理器400实现的最大电流限制，以满足新的限制。这样的改变可以是由于电子设备的功率传输的改变，例如增加要求重新分配设备功率传输资源的另一设备(例如，通用串行总线“USB”或火线)。
如图4C中所示出，第二MSR452可以包括给SA430提供在电源(例如，电压调整器)和计算引擎(例如第一计算引擎405)之间的互连(负载线)的阻抗的值485。这种值(Load_Line，负载_线)485可以由于电子设备100所检测到的操作改变而动态地改变。这些改变示例可以包括，例如，电源的改变(例如从交流“AC”源切换为直流“DC”源或反之亦然)、电子设备100的操作状态的改变(例如从正常操作状态改变为睡眠状态)，所处理的活动线程的数量的改变等等。Load_Line485以及由SA430即固件(P代码)使用的所供应的已知电流被用来调整提供给第二功率面420(且间接地提供给计算引擎405)的电压量，以便偏移由在处理器400及其电源之间的互连的阻抗引起的电压下降。可以在运行时改变阻抗，且处理器将调整其操作条件，以便包括新的值。
如图4D中所示出，第三MSR453适于存储Max_Ratio490，其给PCU500(下面描述)提供用于超频的最大速率。更具体地，在条件被视为可满足超过保证TDP频率时，Max_Ratio(最大_比率)490被用作参考时钟频率的新的乘数，以便给处理器核4101-410N中的至少一个提供增加的时钟频率。当超频是以比生产商所设计或指定的更高的时钟率(每秒更多时钟周期)操作计算引擎的过程时，第三MSR453还适于通过设置OVER_CLOCKING_EXTRA_VOLTAGE(超_频_额外_电压)位495来表示响应于所增加的工作频率添加的额外电压。处理器400根据Max_Ratio490更新其电压和频率表。
返回参见图4A，第三功率面460包括第二计算引擎，即图形逻辑470。第三功率面460的控制与第二平面440的控制相同。独立于第二功率面440控制第三功率面460。举例来说，第二功率面440的Iccmax可以不同于第三功率面460的Iccmax。因此，MSR450可以包括在不同的功率面上实现的组件的附加功率管理约束。
根据本发明的一种实施例，功率管理参数的调整由在系统代理430内的特定逻辑即功率控制单元(PCU)500管理。作为硬件和固件的混合，PCU500是管理与集成电路设备400相关联的所有功率管理的有效控制器。当然，代替PCU500，可以通过在集成电路设备400内的嵌入式控制器、片外控制器(例如，在相同的电路板上、在相同的多芯片封装内的控制器等等)或其他类型的逻辑完成功率管理。
II.集成电路设备的功率管理
现在参见图5，示出了系统代理430特征PCU500的一种实施例。PCU500包括微控制器510，其运行固件520(P代码)，用于控制各种功率管理参数的调整以试图影响不同的功率面440和460上的操作。换句话说，根据本发明的一种实施例，P代码520在被执行时适于监视用于估计和管理电流使用的操作组件，并且，在适当时，准许或排除这样的电流水平。这种电流调整有效地调整在功率面440上实现的处理器核4101-410N中的一个或多个的工作频率和功率使用。
PCU500还包括硬件状态机530，其控制功率面440和460的频率(和电压)的改变。
根据本发明的一种实施例，如图4A和图5中所示出，处理器核4101-410N中的每一个与所指派的功率参数相关联。基于所需要的当前工作水平，PCU500适于控制处理器核4101-410N并且基于估计电流和预先确定的电流限制允许或排除这样的电流使用。这有效地控制处理器核4101、…、和/或410N的工作频率。基于图6中所陈述的参数执行这样的控制。
现在参见图6，示出了由图5的PCU500在控制图4A的集成电路设备400的性能时执行的电流估计和计算的示例性实施例。在此，基于所电子设备检测到的操作改变，图4A和图5的PCU500可能需要在运行时期间改变最大电流使用。可以例如通过把最大电流阈值与使用各参数计算的估计电流进行比较来确定对这样的改变的需要。这些参数可以包括但不受限于或局限于以下中的任何或全部：频率、电压、温度、电源病毒(例如，作为集成电路设备400的最高功率水平的100％应用率)、核的数量、参考泄露和/或泄露缩放。
更具体地，PCU500的电流估计单元600主动地或被动地监视用来估计集成电路设备所利用的电流量的参数610。例如，根据本发明的一种实施例，把传感器所测量的或在MSR内包含的值输入到电流估计单元600中。
根据本发明的这一实施例，正如图6中所阐释的，电流估计单元600对参数610执行算术操作，以便产生估计电流(Iest)620。在此，由PCU500且尤其是P代码520根据(i)频率(ii)作为频率的函数的电压、(iii)集成电路设备的当前温度、(iv)电源病毒、(v)在集成电路设备400内的处理器核的数量以及也许参考泄露和泄露缩放参数(未示出)等等计算估计电流。当然，预期Iest620可以由不同于P代码520的逻辑计算，并作为输入提供到P代码520。
无论如何，估计电流(Iest)620被输入到电流限制单元630。电流限制单元630适于把Iest620与可由P代码520从MSR访问的电流限制640进行比较。作为说明性的示例，存储元件650可以适于存储表示最大电流的值。举例来说，PP0_CURRENT_CONFIG MSR可以适于标识由在功率面440内的(各)处理器核4101、…、和/或410N利用的电源导轨的最大瞬时电流(Iccmax)。Iccmax由如图4B中所示出的PP0_CURRENT_CONFIG MSR的位[12:0]表示。类似地，另一MSR(PP1_CURRENT_CONFIG)可以适于标识由在功率面460内的图形逻辑470的所利用的电源导轨的最大电流(Iccmax)。
此后，在运行时期间，电流限制单元630把估计电流与Iccmax进行比较，以便判断估计电流等于还是低于Iccmax。如果估计电流是等于或低于Iccmax，那么，所建议的电流使用是可维持的，且允许对应于这种电流使用水平的工作频率。然而，如果估计电流大于Iccmax，则PCU500减少电流，这减少了诸如图4A处理器核4101-410N中的一个的具体计算引擎的工作频率和相应的电压(P状态)。当然，预期，可以基于短时间窗内的平均、中值或最坏情况瞬时电流使用等等来实施这样的计算。
现在参见图7，示出了作为封装多处理器单元(且处理器中的至少一个支持功率管理参数调整方案)的集成电路设备700的第二示例性框图。在此，封装集成电路设备700包括部分地或完全地包封衬底720的封装710。衬底720包括控制器730，其适于基于适用于衬底720上的封装集成电路设备700和/或多个集成电路设备7401-740P(P>2)的电流约束监视和限制电流使用。因此，控制器730执行根据图4A中所示出的集成电路(管芯)架构实现的PCU的以上所描述的操作。
现在参见图8，示出了在电路板800上实现的封装集成电路设备的第三示例性框图。在此，封装集成电路设备810被安装在电路板800上，且适于用作在运行时期间的功率管理的控制器。举例来说，集成电路设备810可以适于有效地监视和限制施加到电路板800上的集成电路设备810或其他集成电路设备8201-820P(P>1)的不同部分的电流。因此，控制器810执行根据图4A中所示出的集成电路(管芯)架构实现的PCU的以上所描述的操作。
参见图9，示出了与用于活动监视的刀片服务器910一起实现的、被实现为带有集成电路设备900的电子设备的示例性框图。在此，封装集成电路设备900适于用作监视和限制不同于刀片服务器910的一个或多个不同的刀片服务器920的频率和电压电平的控制器。因此，控制器900执行根据图4A中所示出的集成电路(管芯)架构实现的PCU的以上所描述的操作。
现在参见图10，示出了在用于动态地监视和调整省电的功率管理参数的集成电路设备内的固件的操作的示例性流程图。首先，在运行时期间，固件基于多个判定参数来确定估计电流水平(框1000)。举例来说，作为本发明的说明性实施例，可以使用电压、频率、温度、电源病毒和核的数量来计算估计电流水平。当然，预期，估计电流水平可以由不同于固件的逻辑确定，以及/或者可以使用包括附加参数和/或排除所列出的参数中的一些的不同的估计方案。无论如何，在运行时期间可以周期性地、随机地或响应于触发事件计算集成电路设备的估计电流水平。
在集成电路设备的运行时期间，也许响应于图4A的集成电路设备400或图1的电子设备100的条件的改变，从诸如软件可访问寄存器等的所指派的存储元件获得Iccmax(框1010)。该Iccmax可能依赖于集成电路的功率面(或衬底或电路板上的区域)而改变。举例来说，可以从PP0_CURRENT_CONFIG MSR获得处理器功率面的Iccmax，同时可以从PP1_CURRENT_CONFIG MSR获得图形功率面的Iccmax，其中这些MSR可以存储不同的Iccmax值。Iccmax可以在运行时期间由电子设备调整，且将由固件重新采样和考虑。
此后，把估计电流水平与Iccmax进行比较(框1020)。在Iccmax与大于估计电流水平的安培数相关联时，集成电路可以支持该电流水平(框1030和框1040)。因而，此时不需要电流调整，且集成电路设备可以以其现有工作频率操作。否则，减少电流，这有效地减少集成电路的工作频率(框1030和框1050)。
参见图11，示出了在用于动态地监视和调整功率管理参数(例如对应于在集成电路设备和电源(例如，电压调整器)之间的负载线的估计阻抗的参数)的集成电路设备内的固件的操作的示例性流程图。在下文中被称为“Load_Line(负载_线)”的这种参数可以用来动态地改变从电源到集成电路设备的供电电压，以便更精确地考虑在负载线上实现的电压损耗。这样的精度允许省电，这是由于不需要使用最坏情况负载线阻抗来计算从电源施加到集成电路设备的电压量。
首先，根据本发明的一种实施例，计算负载线的阻抗(框1100)。举例来说，作为本发明的说明性实施例，这一阻抗可以由在电子设备内的电路计算(例如，施加恒定电流并在负载线的每一端部测量电压)。一旦确定了这一阻抗，把表示所估计的负载线阻抗的值(Load_Line)存储在可访问寄存器中(框1110)。举例来说，处理器功率面的Load_Line可以存储在具体存储元件(例如PRIMARY_PLANE_LLR_CONFIG_CONTROL MSR的位[7:0])内。作为示例，Load_Line可以表示其范围在0-10毫欧姆(mΩ)中的任何地方的阻抗。同样地，图形功率面Load_Line可以存储在另一软件可访问存储元件(例如SECONDARY_PLANE_LLR_CONFIG_CONTROL MSR的位[7:0])内，其范围在0-10毫欧姆(mΩ)中的任何值的阻抗。
接下来，正如所示出的，响应于可以周期性地或随机地发生的在运行时期间的事件(例如，动作、所接收的信号、已消逝时间等等)，固件访问Load_Line(框1120和框1130)。此后，如框1140中所示出的，把Load_Line用来确定由在集成电路设备(例如，图4A的处理器400)及其电源之间的负载线引起的电压下降量。结果，与提供给处理器的已知电流组合，固件使用这一信息来从电源请求匹配沿着负载线的电压下降的额外电压(框1150)。这避免了使用通常引起把比所需要更高的电压传输到处理器的最坏情况电压损耗。
概括地说，处理器读取负载线阻抗(Load_Line)并使用Load_Line来计算负载线上的电压下降。此后，所请求的电压量补偿所计算的电压降。
如图11B中所示出，PCU500的电流估计单元600主动地或被动地监视参数610，参数610被用来估计集成电路设备所利用的电流量。例如，根据本发明的一种实施例，把这些值(由传感器测量，或者被包含在MSR内)输入到电流估计单元600。
根据本发明的这一实施例，正如图11B中所阐释的，电流估计单元600对参数610执行算术操作，以便如先前所描述的产生估计电流(Iest)620。把估计电流(Iest)620输入到电压计算电路1160，电压计算电路1160从电子设备取出处理器所需要的电压(V需要)1180、估计电流(Iest)620和Load_Line1170以便产生电压请求1190。在此，负载线阻抗在运行时读取和重新调整电压请求。
现在参见图12，示出了在用于动态地监视和调整功率管理参数(即用于设置集成电路设备的工作频率的所依赖的最大比率)的集成电路设备内的固件的操作的示例性流程图。尤其，最大比率被用来设置超频条件。
通常，对于运行时超频，固件(例如，P代码)采样包括最大速率和额外电压的超频配置(框1200)。此后，固件调整电压/频率表和界限，以便考虑新的超频范围(框1210)。然后，固件更新目标速率/电压以便在新的超频频率运行处理器(框1220)。
更具体地，在准许时，固件采样图4D的Max_Ratio(最大_比率)490，并把这一比率用作参考时钟频率的乘数。通过使得处理器核4101-410N中的至少一个的工作频率增加为超过所建立的TDP频率并超过集成电路设备的生产商指定的最大加速频率，这引起超频。此外，固件采样图4D的OVER_CLOCKING_EXTRA_VOLTAGE(超_频_额外_电压)位495并更新其电压和频率表，以便考虑所增加的电压和频率。
尽管已经根据若干实施例描述了本发明，但本发明不应仅限于所描述的那些实施例，而是可以与在所附权利要求的精神和范围内的修改和更改一起实践。因而，本描述应被认为是说明性的而不是限制性的。

Claims (20)

1.一种集成电路设备，包括：
至少一个计算引擎；以及
耦合到所述至少一个计算引擎的控制单元，所述控制单元在基本输入/输出系统(BIOS)的执行已经完成之后动态地控制所述集成电路设备的至少一个功率管理参数的高能效的操作设置。
2.如权利要求1所述的集成电路设备，其特征在于，所述至少一个功率管理参数包括表示准许用于所述集成电路设备的第一部分的电流水平的值，如果用于所述第一部分的估计电流超过所述电流水平，则所述控制单元有效地减少所述集成电路设备的工作频率。
3.如权利要求2所述的集成电路设备，其特征在于，所述至少一个计算引擎是至少一个处理器核或图形逻辑。
4.如权利要求3所述的集成电路设备，其特征在于，所述集成电路设备的所述控制单元位于第一功率面上且所述至少一个功率管理参数指向所述准许用于所述集成电路设备的第二功率面的电流水平，所述第二功率面包括所述至少一个处理器核。
5.如权利要求2所述的集成电路设备，其特征在于，所述集成电路设备的所述控制单元通过分析所述至少一个计算引擎的工作频率、提供给所述至少一个计算引擎的电压、所述至少一个计算引擎的温度、电源病毒和所述集成电路设备所利用的核的数量中的至少四个来确定所述估计电流。
6.如权利要求1所述的集成电路设备，其特征在于，所述至少一个功率管理参数包括表示与到电源的互连相关联的负载线阻抗的改变的值，以使得对来自所述电源的功率的请求更加精确，以便减少其中所述负载线阻抗的最坏条件是所述对功率的请求的一部分的通常请求的电压量。
7.如权利要求1所述的集成电路设备，进一步包括提供参考时钟的时钟源。
8.如权利要求7所述的集成电路设备，其特征在于，所述至少一个功率管理参数包括表示用于超频所述至少一个计算引擎的施加到所述参考时钟的乘数的值。
9.如权利要求8所述的集成电路设备，其特征在于，所述至少一个功率管理参数还包括表示在超频期间提供给所述至少一个计算引擎的额外电压的值。
10.一种电子设备，包括：
机壳；以及
与所述机壳一起实现的集成电路设备，所述集成电路设备包括至少一个计算引擎以及耦合到所述至少一个计算引擎的控制单元，所述至少一个计算引擎执行控制所述电子设备的操作的操作系统软件，所述控制单元在所述操作系统软件的运行时期间动态地控制所述集成电路设备的至少一个功率管理参数的高能效的操作设置。
11.如权利要求10所述的电子设备，其特征在于，所述运行时在基本输入/输出系统(BIOS)软件已经完成加载以及由所述至少一个计算引擎执行之后。
12.如权利要求10所述的电子设备，其特征在于，所述至少一个功率管理参数包括表示准许用于所述集成电路设备的第一部分的电流水平的值，如果用于所述第一部分的估计电流超过所述电流水平，则所述控制单元有效地减少所述集成电路设备的工作频率。
13.如权利要求12所述的电子设备，其特征在于，所述集成电路设备的所述控制单元通过分析频率、电压、温度、电源病毒和由所述集成电路设备利用的核的数量确定所述估计电流。
14.一种用于高效能量消耗的方法，包括：
控制被实现为带有集成电路设备的电子设备的操作的操作系统的运行；以及
在所述操作系统的运行时期间动态地控制所述集成电路设备的至少一个功率管理参数的能效操作设置。
15.如权利要求14所述的方法，其特征在于，所述至少一个功率管理参数包括表示准许用于所述集成电路设备的第一部分的电流水平的值。
16.如权利要求15所述的方法，进一步包括：
如果用于所述第一部分的估计电流超过所述电流水平，则减少所述集成电路设备的工作频率。
17.如权利要求14所述的方法，其特征在于，所述至少一个功率管理参数包括表示由于所述电子设备的操作改变引起的负载线阻抗的改变的值。
18.如权利要求17所述的方法，进一步包括从电源请求功率，代替使用所述负载线阻抗的最坏条件，使用了所述负载线阻抗来调整从所述电源请求的电压量。
19.如权利要求14所述的方法，其特征在于，所述至少一个功率管理参数包括表示用于所述集成电路设备的至少一个计算引擎的超频的施加到参考时钟的乘数的值。
20.如权利要求19所述的方法，其特征在于，所述至少一个功率管理参数还包括表示在超频期间提供给所述至少一个计算引擎额外电压的值。
CN201280063842.0A 2011-12-22 2012-12-06 通过在运行时期间配置功率管理参数的用于高能效和节能的系统、方法和装置 Active CN104011626B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/335,635 2011-12-22
US13/335,635 US9563254B2 (en) 2011-12-22 2011-12-22 System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
PCT/US2012/068270 WO2013095943A1 (en) 2011-12-22 2012-12-06 System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time

Publications (2)

Publication Number Publication Date
CN104011626A true CN104011626A (zh) 2014-08-27
CN104011626B CN104011626B (zh) 2018-02-16

Family

ID=46653750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280063842.0A Active CN104011626B (zh) 2011-12-22 2012-12-06 通过在运行时期间配置功率管理参数的用于高能效和节能的系统、方法和装置

Country Status (4)

Country Link
US (1) US9563254B2 (zh)
CN (1) CN104011626B (zh)
TW (1) TWI597597B (zh)
WO (1) WO2013095943A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105068872A (zh) * 2015-07-28 2015-11-18 深圳市万普拉斯科技有限公司 运算单元的控制方法和系统
CN105528203A (zh) * 2014-10-23 2016-04-27 深圳富泰宏精密工业有限公司 Cpu使用控制系统及方法
CN107111350A (zh) * 2014-12-21 2017-08-29 高通股份有限公司 用于便携式计算设备中的峰值动态功率管理的系统和方法
CN108139786A (zh) * 2015-06-05 2018-06-08 恩都冉科技 基于供应电流监测的动态频率缩放

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120095607A1 (en) * 2011-12-22 2012-04-19 Wells Ryan D Method, Apparatus, and System for Energy Efficiency and Energy Conservation Through Dynamic Management of Memory and Input/Output Subsystems
US8782466B2 (en) * 2012-02-03 2014-07-15 Hewlett-Packard Development Company, L.P. Multiple processing elements
US9360909B2 (en) * 2012-04-19 2016-06-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9235665B2 (en) * 2012-10-10 2016-01-12 Sandisk Technologies Inc. System, method and apparatus for handling power limit restrictions in flash memory devices
US9075556B2 (en) 2012-12-21 2015-07-07 Intel Corporation Controlling configurable peak performance limits of a processor
US9558848B2 (en) 2014-11-04 2017-01-31 Microsoft Technology Licensing, Llc Testing storage device power circuitry
US20170168541A1 (en) * 2015-12-15 2017-06-15 Intel Corporation Processor core energy management
US10095302B2 (en) 2016-08-29 2018-10-09 Intel Corporation Method and apparatus for automatic adaptive voltage control
US10895903B2 (en) * 2018-06-02 2021-01-19 Apple Inc. Package power zone for limiting power consumption even when individual consumers do not exceed individual limits
TWI704497B (zh) * 2018-06-05 2020-09-11 宏碁股份有限公司 電子裝置及其效能調整方法
KR20220159029A (ko) 2021-05-25 2022-12-02 삼성전자주식회사 동적 전력 모니터 및 주파수 컨트롤러를 포함하는 시스템-온-칩 및 이의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5634131A (en) * 1992-11-06 1997-05-27 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US20050192788A1 (en) * 2004-02-27 2005-09-01 Hobson Louis B. Simulating processor performance states
CN1877492A (zh) * 2005-06-10 2006-12-13 乐金电子（昆山）电脑有限公司 多核处理器的电源控制装置及其方法
US20090228222A1 (en) * 2005-10-03 2009-09-10 Fantoni Paolo F Line Resonance Analysis System
CN101923383A (zh) * 2008-10-31 2010-12-22 英特尔公司 多处理器核心的功率管理
US20110047396A1 (en) * 2005-09-09 2011-02-24 Sony Corporation Information processing apparatus, information processing method and program

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493684A (en) 1994-04-06 1996-02-20 Advanced Micro Devices Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility
JP5235870B2 (ja) 2007-04-09 2013-07-10 パナソニック株式会社 マルチプロセッサ制御装置、その制御方法および集積回路
KR20090084255A (ko) 2008-01-31 2009-08-05 엘지전자 주식회사 멀티-코어 프로세서의 전원제어장치 및 방법
US8700939B2 (en) * 2009-04-30 2014-04-15 Dell Products L.P. Methods and systems for providing indirect voltage detection in a power supply
CN102549521A (zh) 2009-10-07 2012-07-04 住友电气工业株式会社 电源管理系统、电源管理设备、网络管理设备、信息处理设备、程序、电源管理方法和信息处理方法
US8359436B2 (en) 2009-12-18 2013-01-22 Intel Corporation Core snoop handling during performance state and power state transitions in a distributed caching agent
TW201135434A (en) 2010-04-06 2011-10-16 Hon Hai Prec Ind Co Ltd System for power source management and portable electronic device using the same
TWM412423U (en) 2010-08-13 2011-09-21 Micro Star Int Co Ltd Computer motherboard for reducing power consumption during sleep mode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5634131A (en) * 1992-11-06 1997-05-27 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US20050192788A1 (en) * 2004-02-27 2005-09-01 Hobson Louis B. Simulating processor performance states
CN1877492A (zh) * 2005-06-10 2006-12-13 乐金电子（昆山）电脑有限公司 多核处理器的电源控制装置及其方法
US20110047396A1 (en) * 2005-09-09 2011-02-24 Sony Corporation Information processing apparatus, information processing method and program
US20090228222A1 (en) * 2005-10-03 2009-09-10 Fantoni Paolo F Line Resonance Analysis System
CN101923383A (zh) * 2008-10-31 2010-12-22 英特尔公司 多处理器核心的功率管理

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105528203A (zh) * 2014-10-23 2016-04-27 深圳富泰宏精密工业有限公司 Cpu使用控制系统及方法
CN105528203B (zh) * 2014-10-23 2019-04-12 深圳富泰宏精密工业有限公司 Cpu使用控制系统及方法
CN107111350A (zh) * 2014-12-21 2017-08-29 高通股份有限公司 用于便携式计算设备中的峰值动态功率管理的系统和方法
CN107111350B (zh) * 2014-12-21 2020-05-22 高通股份有限公司 用于便携式计算设备中的峰值动态功率管理的系统和方法
CN108139786A (zh) * 2015-06-05 2018-06-08 恩都冉科技 基于供应电流监测的动态频率缩放
CN108139786B (zh) * 2015-06-05 2021-07-23 朝阳半导体技术江阴有限公司 基于供应电流监测的动态频率缩放
CN105068872A (zh) * 2015-07-28 2015-11-18 深圳市万普拉斯科技有限公司 运算单元的控制方法和系统
WO2017016358A1 (zh) * 2015-07-28 2017-02-02 深圳市万普拉斯科技有限公司 运算单元的控制方法、系统和计算机存储介质
CN105068872B (zh) * 2015-07-28 2018-11-23 深圳市万普拉斯科技有限公司 运算单元的控制方法和系统
US10656694B2 (en) 2015-07-28 2020-05-19 Oneplus Technology (Shenzhen) Co., Ltd. Method and system for controlling operation unit, and computer storage medium

Also Published As

Publication number Publication date
TWI597597B (zh) 2017-09-01
CN104011626B (zh) 2018-02-16
WO2013095943A1 (en) 2013-06-27
US20120216058A1 (en) 2012-08-23
US9563254B2 (en) 2017-02-07
TW201337529A (zh) 2013-09-16

Similar Documents

Publication Publication Date Title
CN104011626A (zh) 通过在运行时期间配置功率管理参数的用于高能效和节能的系统、方法和装置
US9235252B2 (en) Dynamic balancing of power across a plurality of processor domains according to power policy control bias
US10963028B2 (en) System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
TWI485559B (zh) 用於判定平臺之具能量效益操作點的方法和系統
US8332675B2 (en) Latency based platform coordination
US9696771B2 (en) Methods and systems for operating multi-core processors
EP3190478B1 (en) Method, apparatus and system to transition system power state of a computer platform
US9086834B2 (en) Controlling configurable peak performance limits of a processor
TWI376595B (en) Method for power management in electronic systems, electronic apparatus using the same and computer readable medium thereof
US20060123253A1 (en) System and method for adaptive power management
US9753516B2 (en) Method, apparatus, and system for energy efficiency and energy conservation by mitigating performance variations between integrated circuit devices
US20120284729A1 (en) Processor state-based thread scheduling
CN104011618A (zh) 通过存储器和输入/输出子系统的动态管理的用于高能效和节能的方法、装置和系统
Li et al. Optimizing power consumption in multicore smartphones
US20150006931A1 (en) Generic host-based controller latency method and appartus
US11703927B2 (en) Leakage degradation control and measurement
US11933843B2 (en) Techniques to enable integrated circuit debug across low power states
US11500444B2 (en) Intelligent prediction of processor idle time apparatus and method
US9766672B2 (en) System for managing power provided to a processor or memory based on a measured memory consumption characteristic
JP2004164530A (ja) ポータブルコンピュータのオペレーションシステムによる電池状態読み取り方法
US20230409100A1 (en) Dynamic input power monitor
Marcu et al. Energy characterization of mobile devices and applications using power–thermal benchmarks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant