CN108139786B - 基于供应电流监测的动态频率缩放 - Google Patents

基于供应电流监测的动态频率缩放 Download PDF

Info

Publication number
CN108139786B
CN108139786B CN201680040268.5A CN201680040268A CN108139786B CN 108139786 B CN108139786 B CN 108139786B CN 201680040268 A CN201680040268 A CN 201680040268A CN 108139786 B CN108139786 B CN 108139786B
Authority
CN
China
Prior art keywords
load
current
frequency
predefined
load current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680040268.5A
Other languages
English (en)
Other versions
CN108139786A (zh
Inventor
H·伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enran Intellectual Property Holding Co ltd
Original Assignee
Chaoyang Semiconductor Technology Jiangyin Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chaoyang Semiconductor Technology Jiangyin Co ltd filed Critical Chaoyang Semiconductor Technology Jiangyin Co ltd
Publication of CN108139786A publication Critical patent/CN108139786A/zh
Application granted granted Critical
Publication of CN108139786B publication Critical patent/CN108139786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明揭示一种用于执行动态频率缩放的系统，其可包含电压调节器及决策块。所述决策块可经配置以确定芯片上系统的操作的目标频率。

Description

基于供应电流监测的动态频率缩放
背景技术
本发明大体上涉及集成电路的功率调节，且更特定来说，涉及集成电路的基于负载电流的动态频率缩放。
集成电路通常需要在操作期间供给在特定参数内的功率。供给此功率可面临许多复杂性。举例来说，一些装置可由具有相对小容量的电池供电，而装置本身至少在各种时间可能需要大功率量。操作此类装置以避免过多功率使用可为合意的。
减小集成电路的功率使用的一种方式是以较低时钟速度操作集成电路。不幸地，例如通过借由考虑预期执行的操作的类型估计处理工作负荷对集成电路的预期功率使用进行的高阶确定可能不能准确地测定预期功率要求。
发明内容
根据本发明的方面的一些实施例提供基于负载电流的指示的动态频率缩放。
根据本发明的方面的一些实施例提供一种用于控制集成电路的功率消耗的系统，其包括：电压调节器，其经配置以将经调节功率提供到包括芯片上系统(SOC)的集成电路的负载，所述电压调节器包含用于确定指示负载电流的数字信号的电路；锁相环路(PLL)电路，其经配置以提供多个时钟信号，所述多个时钟信号中的每一者在指示将由芯片上系统(SOC)使用的电流操作频率的不同频率信号下；及决策块，其经配置以产生用于基于当前选择的时钟信号及指示所述负载电流的所述信号选择所述多个时钟信号中的一者以由所述SOC的所述集成电路使用的选择信号。
根据本发明的方面的一些实施例提供一种用于确定将由芯片上系统(SOC)使用的目标操作频率的方法，其包括：选择第一目标操作频率；确定负载电流是否超过第一经预定义操作电流；如果所述负载电流超过所述第一经预定义操作电流，那么选择第二目标操作频率；确定所述负载电流是否超过第二经预定义操作电流；如果所述负载电流超过所述第二经预定义操作电流，那么选择第三目标操作频率；确定所述负载电流是否超过第三经预定义操作电流；及如果所述负载电流超过所述第三经预定义操作电流，那么选择第四目标操作频率。
在审阅了本发明之后将更充分地理解本发明的这些及其它方面。
附图说明
图1是根据本发明的方面的用于执行动态频率缩放(DFS)操作的系统的框图。
图2是根据本发明的方面的用于基于负载电流确定目标操作频率的过程的流程图。
图3提供展示针对特定过程(例如图2的过程)的各种电平的负载电流关于芯片上系统(SoC)活动的经模拟结果的图表。
图4是根据本发明的方面的电压调节器的半示意性半框图。
图5提供展示针对特定操作拓扑(例如图4的实施例的操作拓扑)的CMPBP及CMPADJ信号关于负载电流的经模拟平均值的图表。
具体实施方式
图1是根据本发明的方面的用于执行动态频率缩放(DFS)操作的系统的框图。在图1的系统中，动态频率缩放是基于负载电流的指示执行。在图1中，嵌入式电压调节器(EVR)113从锁相环路(PLL)115接收输入电压VIN及时钟信号，且将经调节功率供应到负载，将负载展示为芯片上系统(SOC)111。在一些实施例中，EVR及SOC是一个装置的所有部件，例如，蜂窝电话或智能电话装置或其它便携式计算机装置。此外，在各种实施例中，EVR及SOC在半导体的相同封装内，且在一些实施例中，在相同多芯片模块中，或甚至在相同芯片上。
SOC的功率消耗在一定程度上由决策块119控制。在SOC正执行操作时由SOC消耗的功率通常是由SOC执行的操作的频率的函数。提供到SOC的时钟信号的频率的减小通常减小由SOC消耗的功率。决策块119通常确定操作的目标频率，其可被视为频率操作点，或频率设置或操作点。决策块例如可产生决策信号，其用于响应于SOC的电流操作频率的指示及由EVR提供到SOC的负载电流的指示决定频率操作点。因而，决策信号是时钟信号的频率及负载电流的指示的函数。在一些实施例中，且如图1中展示，EVR可将PLL提供的时钟信号直接转发到决策块。在各种实施例中，EVR是开关转换器，例如，操作高侧及低侧开关以便调节施加到负载的电压。在一些实施例中，EVR是开关转换器，如更详细论述于与本文献在同一日期申请的标题为“电压调节器电流负载感测(Voltage Regulator Current LoadSensing)”的第62/171,983号美国专利申请案中，所述美国专利申请案的揭示内容出于所有目的以引用方式并入本文中。
如图1中所说明，多路复用器117接收多个时钟信号，所述多个时钟信号以从最高频率FCLK到最低频率(在图1中展示为FCLK/4)的各种频率操作。多路复用器从PLL接收时钟信号。如所属领域的技术人员应理解，多个单独PLL可代替地用于提供多个时钟信号，其中例如单独PLL中的每一者提供时钟信号中的一者，且PLL或多个单独PLL可单独或一起被视为PLL电路。在一些实施例中，PLL可包含分割系统时钟信号中的除数，其可由电压控制振荡器(VCO)提供。在一些实施例中，且如图1中所说明，时钟信号包含以频率FCLK的第一时钟信号、以频率3FCLK/4的第二时钟信号、以频率FCLK/2的第三时钟信号及以频率FCLK/4的第四时钟信号。多路复用器基于决策块119的决策信号选择时钟信号中的一者以供使用，且将所选择的时钟信号提供到SOC作为操作频率。在一些实施例中，SOC可为处理器或微控制器。在各种实施例中，SOC可含有数字、模拟、混合信号及/或射频功能。
图2是根据本发明的方面的用于基于负载电流确定目标操作频率的过程的流程图。在一些实施例中，过程由图1的决策块119执行。在一些实施例中，过程由数字电路执行。在一些实施例中，过程由通过程序指令配置的处理器电路执行。
在框211中，过程选择系统时钟信号的频率的四分之一(FCLK/4)的目标操作频率。如果过程确定负载电流超过最大操作电流的十六分之一(IMAX/16)，那么过程进行到框215的转变213。
在框215处，过程选择系统时钟信号的频率的二分之一(FCLK/2)的目标操作频率。如果过程确定负载电流小于最大操作电流的八分之一(IMAX/8)，那么过程进行返回到框211的转变216。然而，如果过程确定负载电流超过最大操作电流的四分之一(IMAX/4)，那么过程进行到框219的转变217。
在框219处，过程选择系统时钟信号的频率的四分之三(3FCLK/4)的目标操作频率。如果过程确定负载电流小于最大操作电流的八分之三(3IMAX/8)，那么过程进行返回到框215的转变220。然而，如果过程确定负载电流超过最大操作电流的十六分之九(9IMAX/16)，那么过程进行到框223的转变221。
在框223处，过程选择等于系统时钟信号的频率(FCLK)的目标操作频率。如果过程确定负载电流小于最大操作电流的四分之三(3IMAX/4)，那么过程进行返回到框219的转变224。
在各种实施例中，过程通过命令例如图1的决策块119发送信号到例如图1的多路复用器117以选择目标操作频率来选择目标操作频率，在一些实施例中，所述目标操作频率可由锁相环路(例如，图1的PLL 115)提供。在一些实施例中，负载电流可为由电压调节器(例如，图1的EVR 113)提供的输出负载电流。
图3提供展示针对特定过程(例如图2的过程)的各种电平的负载电流关于芯片上系统(SoC)活动的经模拟结果的图表。
如图3中展示，经模拟电流负载大体上随着SoC活动的增加而线性增加。SoC通常取决于所选择的目标操作频率而在不同操作区域中操作。此外，电流跃变的电平可在从一个目标操作频率切换到另一目标操作频率时改变。
更具体来说，当选择了FCLK/4的目标操作频率时，其中FCLK可为系统时钟的频率，电流跃变等于IMAX/4，其中IMAX可为最大操作电流。在FCLK/4的目标操作频率下，如图3中所展示，SoC在低功率闲置区域311中操作。当选择了FCLK/2的目标操作频率时，电流跃变等于3IMAX/8。在FCLK/2的目标操作频率下，SoC在低功率常规区域313中操作。当选择了3FCLK/4的目标操作频率时，电流跃变也是3IMAX/8。在3FCLK/4的目标操作频率下，SoC在高性能常规区域315中操作。且当选择了FCLK的目标操作频率时，电流跃变也为IMAX/4，如同FCLK/4的目标操作频率。关于此目标操作频率，SoC在高性能繁忙区域317中操作。
图4是根据本发明的方面的电压调节器的半示意性半框图。电压调节器包含电路，在各种实施例中是数字电路，其用于确定供应到负载的负载电流的指示。负载电流的指示可在许多方面中有用，包含在电压调节器的操作中，在确定是否存在过电流情况中，及在允许经改进热管理中。在各种实施例中，所述电路包含用于确定所述电压调节器的输出电压是高于/或是低于电压的经预定义范围、用于确定此类发生的平均值、及用于基于此类发生的平均值确定负载电流的指示的电路。在一些实施例中，图4的电压调节器可为图1的嵌入式电压调节器(EVR)113的经实施电路。
如图4中说明，转换器包含高侧开关413a、低侧开关413b、旁通开关420、输出电感器415、输出电容器417、逻辑电路421(其用于控制高侧、低侧及旁通开关)、第一比较器423、第二比较器424、第三比较器422、第一脉冲宽度调制(PWM)产生器425a、第二PWM产生器425b、第一数字平均块441a、第二数字平均块441b、第一数字功能块443a及第二数字功能块443b。
图4的电压调节器操作高侧、低侧及旁通开关，以便调节施加到负载419的电压。在这样做时，转换器根据PWM信号操作高侧及低侧开关。在图4的实施例中，展示多个PWM产生器，但在许多实施例中，可仅使用单个PWM产生器。在具有多个PWM产生器的实施例中，可例如基于转换器的输出电压是否低于经预先确定量值(例如，如由第一比较器423所指示)选择由第一PWM产生器425a或第二PWM产生器425b产生的PWM信号。所述PWM产生器及图4的电压调节器的其它方面更详细地论述于与本文献在同一日期申请的标题为“具有数字控制及参考PWM产生器的DC-DC转换器(DC-DC Converter Having Digital Control andReference PWM Generators)”的第14/732,505号美国专利申请案中，所述美国专利申请案的揭示内容出于所有目的以引用方式并入本文中。在许多实施例中同样最佳的是，所述转换器还根据由第二比较器424提供的指示转换器的输出电压是否高于预定量值的输出来操作旁通开关。
比较器中的每一者的输出还分别被提供到第一数字平均块441a及第二数字平均块441b。数字平均值分别被提供到第一数字功能块443a及第二数字功能块443b，其确定负载电流的指示。在一些实施例中，负载电流的指示可被提供到决策块，例如，图1的决策块119。
参考图4，高侧开关413a及低侧开关413b串联耦合于第一电压源与第二电压源之间。第一电压源处于比第二电压源更高的电压下，其中高侧开关将第一电压源耦合到低侧开关，且低侧开关将第二电压源耦合到高侧开关。高侧及低侧开关可例如由金属氧化物半导体场效应晶体管(MOSFET)形成，其中p沟道MOS晶体管形成高侧开关且n沟道MOS晶体管形成低侧开关。在操作中，高侧开关是作用的，或低侧开关是作用的，或两个开关都不是作用的。出于说明性目的，高侧及低侧开关还展示由开关提供的电阻(RDSON)。
输出电感器415具有耦合到高侧开关413a与低侧开关413b之间的节点且还耦合到旁通开关420的第一端的一个端。输出电感器的另一端耦合到输出电容器417、旁通开关420的第二端及负载419，其中负载电流ILoad穿过负载。耦合输出电感器的另一端、输出电容器及负载的节点通常可被视为电压调节器的输出。出于说明性目的，输出电感器415的另一端还展示由输出电感器及相关联电路路径提供的电阻(RDCR)，例如，寄生效应。
第一比较器423、第二比较器424及第三比较器422通常具有耦合到输出节点的第一输入，其第二输入耦合到参考电压，且比较器经配置以确定哪一输入更大。关于第一比较器423，参考电压例如可为电压调节器的所期望输出电压减公差电压。第一比较器因此确定电压调节器的输出电压是小于还是大于所期望输出电压减公差电压。关于第二比较器424，参考电压可为电压调节器的所期望输出电压加公差电压。第二比较器因此确定电压调节器的输出电压是大于还是小于所期望输出电压加公差电压。关于第三比较器422，参考电压可为电压调节器的最小操作电压。第三比较器因此确定电压调节器的输出电压是否下降到低于最小操作电压。低于最小操作电压的操作通常指示短路，且第三比较器的输出可被提供到短路警报以防止装置在指示短路情况的条件下操作。
逻辑电路421可接收来自第一及第二比较器的输出信号以及由第一及第二PWM产生器产生的信号以控制高侧、低侧及旁通开关的状态。逻辑电路421通常通过产生用于控制高侧、低侧及旁通开关的控制信号来控制那些开关的状态。参考图4，逻辑电路421包含多路复用器427，其接收PWM及PWMadj信号，且基于第一比较器423的输出CMPADJ选择其中一者以供使用。
如图4中所展示，锁存器429存储由第二比较器424产生的信号。锁存器在多路复用器的输出(指示转换器开关的工作循环的结束)转变到高态时存储所述信号。锁存器的输出(其可称为CMPBP)被提供到旁通开关的栅极，OR门431，且在穿过反相器435之后被提供到AND门433。OR门还接收多路复用器的输出，且将输出提供到高侧开关的栅极。高侧开关(在其栅极输入为低时是作用的)因此在多路复用器的输出及锁存器的输出两者都为低时是作用的。AND门还接收多路复用器的输出，且将输出提供到低侧开关的栅极。低侧开关(在其栅极输入为高时作用的)因此在经反相锁存输出为高且多路复用器的输出为高时是作用的。
如图4中进一步展示，第一数字平均块441a接收锁存器429的输出(CMPBP)。在各种实施例中，第一数字平均块通过在一定时间周期内记录输出CMPBP来监测输出CMPBP，且基于经记录输出CMPBP的值产生输出CMPBP的数字平均值(其可称为<CMPBP>)。在各种实施例中，第一数字逻辑块443a从第一数字平均块接收数字平均值<CMPBP>，且基于数字平均值<CMPBP>确定并输出第一数字负载电流。数字平均值<CMPBP>可被视为负载电流、转换器输入电压、电压调节器的所期望输出电压、输出电感器的电感值及电压调节器的开关频率的周期的函数。在一些实施例中，<CMPBP>与负载电流的相关性是基于电压调节器拓扑来确定。在一些实施例中，<CMPBP>与负载电流的相关性是基于电压调节器操作在各种负载条件下的模拟及/或测量来确定。在一些实施例中，且如稍后关于图5所论述，<CMPBP>可被视为通过一阶方程(例如形式为<CMPBP>＝mILoad+b)与负载电流相关。
类似地，第二数字平均块441b接收第一比较器423的输出(CMPADJ)。在各种实施例中，第二数字平均块通过在一定时间周期内记录输出CMPADJ监测输出CMPADJ，且基于经记录的输出CMPADJ的值产生输出CMPADJ的数字平均值(其可称为<CMPADJ>)。在各种实施例中，第二数字逻辑块443b从第二数字平均块接收数字平均值<CMPADJ>且基于数字平均值<CMPADJ>确定并输出第二数字负载电流。数字平均值<CMPADJ>可被视为第二数字负载电流、偏置电压、电压偏移及电压调节器的(例如，开关及输出电感器的)寄生电阻的函数。
图5提供展示针对特定操作拓扑(例如图4的实施例的操作拓扑)的CMPBP及CMPADJ信号关于负载电流的经模拟平均值的图表。对于图4的拓扑，PWM产生器可被视为使用所期望转换器输出电压加偏置电压vbias的输入电压来确定PWM工作循环，且PWMadj产生器可被视为使用所期望转换器输出电压加偏置电压vbias加调整电压vac的输入电压来确定PWMadj工作循环。如图5中所展示，CMPBP信号513的经模拟平均值大体上在较低负载电流的第一区域r1中线性地减小，且在此之后在更高负载电流的第二区域r2中维持最小值。相反地，CMPADJ信号511的经模拟平均值在较低负载电流的第一区域r1中处于最小值之后在更高负载电流的第二区域r2中大体上线性地增加。
第一区域r1可被视为重叠及/或对应于其中转换器以PFM模式操作的时间周期，因为CMPBP周期性地变高，如由CMPBP的经模拟平均值的非最小值所指示。类似地，第二区域r2可被视为重叠及/或对应于其中转换器以PWM模式操作的时间周期，因为CMPBP信号通常不变高。
从图5可见，由一个一阶方程描述的第一线517很大程度上对应于CMPBP关于负载电流的经模拟数字平均值CMPBP，且由另一一阶方程描述的第二线515很大程度上对应于CMPADJ关于负载电流的经模拟数字平均值。因此，据信，CMPBP的数字平均值可在转换器正以PFM模式操作时用于确定负载电流的指示，且CMPADJ的数字平均值可在转换器正以PWM模式操作时用于确定负载电流的指示。
尽管已关于各种实施例论述了本发明，但应认识到，本发明包括由本发明支持的新颖及非显而易见的权利要求书。

Claims (18)

1.一种用于控制集成电路的功率消耗的系统，其包括：
电压调节器，其经配置以将经调节功率提供到包括芯片上系统SOC的集成电路的负载，所述电压调节器和所述SOC在半导体的相同封装内，所述电压调节器包含用于基于所述电压调节器的输出电压和参考电压之间的比较的一段时间内的平均结果而确定指示负载电流的数字信号的电路；
锁相环路PLL电路，其经配置以基于系统时钟信号提供多个时钟信号，所述多个时钟信号中的每一者在不同频率信号下，所述不同频率信号是所述系统时钟信号的频率的一部分并指示由所述芯片上系统SOC使用的电流操作频率；及
决策块，其经配置以产生选择信号，所述选择信号用于基于当前选择的时钟信号及指示负载电流的所述数字信号选择所述多个时钟信号中的一者，作为将由包括所述SOC的所述集成电路的所述负载使用的操作的目标频率。
2.根据权利要求1所述的系统，其进一步包括多路复用器，所述多路复用器经配置以从所述PLL电路接收所述多个时钟信号，所述多路复用器经配置以基于由所述决策块产生的所述选择信号而将所述多个时钟信号中的一者提供到包括所述SOC的集成电路的所述负载。
3.根据权利要求1所述的系统，其中所述决策块经配置以产生所述选择信号，以便在指示负载电流的所述数字信号超过第一经预定义量值时，增加将由包括所述SOC的集成电路的所述负载使用的操作的所述目标频率。
4.根据权利要求1所述的系统，其中所述决策块经配置以产生所述选择信号，以便在指示负载电流的所述数字信号低于第二经预定义量值时，减小将由包括所述SOC的集成电路的所述负载使用的操作的所述目标频率。
5.根据权利要求1所述的系统，其中所述多个时钟信号包含以频率F的第一时钟信号、以频率3F/4的第二时钟信号、以频率F/2的第三时钟信号及以频率F/4的第四时钟信号。
6.根据权利要求5所述的系统，其中所述决策块经配置以产生所述选择信号，以在所述第一时钟信号是所述当前选择的时钟信号、且指示负载电流的所述数字信号指示小于经预定义最大负载电流的第一经预定义分数的负载电流时，选择所述第二时钟信号。
7.根据权利要求6所述的系统，其中所述决策块经配置以产生所述选择信号，以在所述第二时钟信号是所述当前选择的时钟信号、且指示负载电流的所述数字信号指示小于经预定义最大负载电流的第二经预定义分数的负载电流时，选择所述第三时钟信号。
8.根据权利要求7所述的系统，其中所述决策块经配置以产生所述选择信号，以在所述第三时钟信号是所述当前选择的时钟信号、且指示负载电流的所述数字信号指示小于经预定义最大负载电流的第三经预定义分数的负载电流时，选择所述第四时钟信号。
9.根据权利要求8所述的系统，其中所述决策块经配置以产生所述选择信号，以在所述第四时钟信号是所述当前选择的时钟信号、且指示负载电流的所述数字信号指示大于经预定义最大负载电流的第四经预定义分数的负载电流时，选择所述第三时钟信号。
10.一种用于确定将由包括芯片上系统SOC的负载使用的目标操作频率的方法，所述负载由电压调节器提供负载电流，所述电压调节器和所述SOC在半导体的相同封装内，所述方法包括：
选择将由所述负载使用的第一目标操作频率；
基于所述电压调节器的输出电压和参考电压之间的比较的一段时间内的平均结果而确定所述负载的所述负载电流；
确定所述负载电流是否超过第一经预定义操作电流；
如果所述负载电流超过所述第一经预定义操作电流，那么选择将由所述负载使用的第二目标操作频率；
确定所述负载电流是否超过第二经预定义操作电流；
如果所述负载电流超过所述第二经预定义操作电流，那么选择将由所述负载使用的第三目标操作频率；
确定所述负载电流是否超过第三经预定义操作电流；
如果所述负载电流超过所述第三经预定义操作电流，那么选择将由所述负载使用的第四目标操作频率，及
其中所述第一目标操作频率、所述第二目标操作频率、所述第三目标操作频率和所述第四目标操作频率是系统时钟信号的频率的一部分。
11.根据权利要求10所述的方法，其中所述第一目标操作频率是所述系统时钟信号的频率的四分之一，所述第二目标操作频率是所述系统时钟信号的所述频率的二分之一，所述第三目标操作频率是所述系统时钟信号的所述频率的四分之三，且所述第四目标操作频率是所述系统时钟信号的所述频率。
12.根据权利要求10所述的方法，其中所述第一经预定义操作电流是最大操作电流的十六分之一，所述第二经预定义操作电流是所述最大操作电流的四分之一，且所述第三经预定义操作电流是所述最大操作电流的十六分之九。
13.根据权利要求10所述的方法，其进一步包括：
确定所述负载电流是否小于第四经预定义操作电流；
如果所述负载电流小于所述第四经预定义操作电流，那么选择将由所述负载使用的所述第一目标操作频率；
确定所述负载电流是否小于第五经预定义操作电流；
如果所述负载电流小于所述第五经预定义操作电流，那么选择将由所述负载使用的所述第二目标操作频率；
确定所述负载电流是否小于第六经预定义操作电流；及
如果所述负载电流小于所述第六经预定义操作电流，那么选择将由所述负载使用的所述第三目标操作频率。
14.根据权利要求13所述的方法，其中所述第四经预定义操作电流是最大操作电流的八分之一，所述第五经预定义操作电流是所述最大操作电流的八分之三，且所述第六经预定义操作电流是所述最大操作电流的四分之三。
15.根据权利要求10所述的方法，其中所述负载在选择了所述第一目标操作频率时在低功率闲置区域中操作。
16.根据权利要求10所述的方法，其中所述负载在选择了所述第二目标操作频率时在低功率常规区域中操作。
17.根据权利要求10所述的方法，其中所述负载在选择了所述第三目标操作频率时在高性能常规区域中操作。
18.根据权利要求10所述的方法，其中所述负载在选择所述第四目标操作频率时在高性能繁忙区域中操作。
CN201680040268.5A 2015-06-05 2016-06-06 基于供应电流监测的动态频率缩放 Active CN108139786B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562172007P 2015-06-05 2015-06-05
US62/172,007 2015-06-05
PCT/US2016/036106 WO2016197152A1 (en) 2015-06-05 2016-06-06 Dynamic frequency scaling based on supply current monitoring

Publications (2)

Publication Number Publication Date
CN108139786A CN108139786A (zh) 2018-06-08
CN108139786B true CN108139786B (zh) 2021-07-23

Family

ID=57442136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680040268.5A Active CN108139786B (zh) 2015-06-05 2016-06-06 基于供应电流监测的动态频率缩放

Country Status (4)

Country Link
US (1) US10139888B2 (zh)
EP (1) EP3304714A4 (zh)
CN (1) CN108139786B (zh)
WO (1) WO2016197152A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3384588B1 (en) * 2015-12-11 2020-02-05 Chaoyang Semiconductor Jiangyin Technology Co., Ltd. Boost dc-dc converter having digital control and reference pwm generators
US20180364285A1 (en) * 2017-06-14 2018-12-20 Anatoly Gelman Voltage regulator with time-aware current reporting
US10103630B1 (en) * 2018-02-14 2018-10-16 Nxp B.V. SMPS filter optimization
CN115658440B (zh) * 2022-04-11 2024-01-26 摩尔线程智能科技(北京)有限责任公司 片上功耗控制电路、芯片以及功耗控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103716045A (zh) * 2012-09-28 2014-04-09 联发科技（新加坡）私人有限公司 时钟信号控制方法及电路
CN104011626A (zh) * 2011-12-22 2014-08-27 英特尔公司 通过在运行时期间配置功率管理参数的用于高能效和节能的系统、方法和装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727318A (en) 1984-10-04 1988-02-23 Sony/Tektronix Corporation Apparatus for measuring characteristics of electronic devices
WO1996028877A1 (en) 1995-03-09 1996-09-19 Macronix International Co., Ltd. Regulated reference voltage circuit for flash memory device and other integrated circuit applications
US20020087904A1 (en) * 2000-12-28 2002-07-04 Zhong-Ning (George) Cai Method and apparatus for thermal sensitivity based dynamic power control
JP3437174B2 (ja) 2001-04-12 2003-08-18 沖電気工業株式会社 省電力化集積回路および省電力化集積回路の制御方法
US7279871B2 (en) * 2004-01-12 2007-10-09 Lionel Llc Voltage regulator and method of regulating voltage
US7652494B2 (en) * 2005-07-01 2010-01-26 Apple Inc. Operating an integrated circuit at a minimum supply voltage
CN1949128A (zh) 2005-10-14 2007-04-18 鸿富锦精密工业（深圳）有限公司 中央处理器频率调整电路
US8954773B2 (en) * 2005-10-21 2015-02-10 Freescale Semiconductor, Inc. Electronic device and method for controlling current of a processor load by slewing clock frequency
TWI309766B (en) 2006-05-11 2009-05-11 Asustek Comp Inc Method and apparatus for switching performance
KR100824790B1 (ko) 2006-08-21 2008-04-24 삼성전자주식회사 클록 체배기 및 이를 포함하는 클록 생성기
TW200923631A (en) * 2007-11-22 2009-06-01 Inventec Corp Apparatus and method for adjusting working frequency of VRD by detecting current
US8370663B2 (en) 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
DE102008049714A1 (de) * 2008-09-30 2010-04-01 Siemens Enterprise Communications Gmbh & Co. Kg Verfahren und Anordnung zum Betreiben eines elektronischen Systems
JP2010246287A (ja) * 2009-04-07 2010-10-28 Renesas Electronics Corp 電流制御回路
US8732495B2 (en) 2010-08-31 2014-05-20 Integrated Device Technology, Inc. Systems, apparatuses and methods for dynamic voltage and frequency control of components used in a computer system
KR101744356B1 (ko) * 2011-03-17 2017-06-08 삼성전자주식회사 휴대단말기의 전류소모 감소장치 및 방법
WO2013032753A2 (en) 2011-08-26 2013-03-07 The Trustees Of Columbia University In The City Of New York Systems and methods for switched-inductor integrated voltage regulators
CN103246340A (zh) 2012-02-06 2013-08-14 索尼公司 动态调整中央处理单元的频率的装置和方法
US9086708B2 (en) 2012-12-31 2015-07-21 Gazelle Semiconductor Inc. High slew rate switching regulator circuits and methods
US9268347B2 (en) 2013-02-12 2016-02-23 International Business Machines Corporation Implementing dynamic regulator output current limiting
KR102166935B1 (ko) 2013-11-11 2020-10-16 삼성전자주식회사 동적 전압 주파수 스케일링을 수행하기 위한 동작 주파수 변경 방법, 시스템 온-칩 및 이를 구비하는 모바일 기기
US9760967B2 (en) 2013-11-13 2017-09-12 Qualcomm Incorporated System and method of dynamically throttling CPU frequency for gaming workloads

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011626A (zh) * 2011-12-22 2014-08-27 英特尔公司 通过在运行时期间配置功率管理参数的用于高能效和节能的系统、方法和装置
CN103716045A (zh) * 2012-09-28 2014-04-09 联发科技（新加坡）私人有限公司 时钟信号控制方法及电路

Also Published As

Publication number Publication date
EP3304714A1 (en) 2018-04-11
WO2016197152A1 (en) 2016-12-08
US10139888B2 (en) 2018-11-27
US20160357242A1 (en) 2016-12-08
EP3304714A4 (en) 2018-06-20
CN108139786A (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
US11418119B2 (en) Wide switching frequency range switched mode power supply control topology
EP3304713B1 (en) Voltage regulator current load sensing
CN108139786B (zh) 基于供应电流监测的动态频率缩放
KR101713359B1 (ko) Ｄｃ-ｄｃ 컨버터들과 관련된 향상
US8581567B2 (en) Controlling switching regulator under light load conditions
US7498793B2 (en) Current-mode DC-to-DC-converter
US10845833B1 (en) Method and system for buck converter current re-use for minimum switching frequency pulse-skip operation
US20150062108A1 (en) Adjusting a current threshold of a power supply such that an output ripple voltage is within a set range
JPH11289754A (ja) 電源装置、および電源回路の制御方法
US7786714B2 (en) Voltage converter apparatus and method therefor
US11159032B2 (en) Charge termination circuit
US10126792B2 (en) Power converter load current control
US10389243B2 (en) Current limit boost converter
US10164541B2 (en) Power supply unit
US9760101B2 (en) Switching regulator control circuit
JP5590934B2 (ja) スイッチング電源の制御回路及び電子機器
US20220247312A1 (en) Dc-dc voltage control mode with seamless pfm and load-line operation
EP3721541A1 (en) Timer for power converter controller
US20080258699A1 (en) Converter Circuit with Improved Efficiency
JP2023073225A (ja) Ｄｃ‐ｄｃコンバータピーク電流の動的調節及び安全なｌｄｏディセーブルのためのハードウェアスキーム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180619

Address after: Sunshine Industrial Park in Xinqiao Town, Jiangyin, Jiangsu

Applicant after: Chaoyang Semiconductor Technology Jiangyin Co.,Ltd.

Address before: California, USA

Applicant before: Enran Technology (Hongkong) Co.,Ltd.

Effective date of registration: 20180619

Address after: California, USA

Applicant after: Enran Technology (Hongkong) Co.,Ltd.

Address before: The Cayman Islands Georgetown

Applicant before: Enran intellectual property Holding Co.,Ltd.

Effective date of registration: 20180619

Address after: The Cayman Islands Georgetown

Applicant after: Enran intellectual property Holding Co.,Ltd.

Address before: California, USA

Applicant before: ENDURA TECHNOLOGIES LLC

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 200000 room 1650, No. 32, Tieling Road, Yangpu District, Shanghai

Patentee after: Chaomin semiconductor (Shanghai) Co.,Ltd.

Address before: 214423 Sunshine Industrial Park, Xinqiao Town, Jiangyin City, Jiangsu Province

Patentee before: Chaoyang Semiconductor Technology Jiangyin Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20240521

Address after: Georgetown, Cayman Islands

Patentee after: Enran intellectual property Holding Co.,Ltd.

Country or region after: Cayman Islands

Address before: 200000 room 1650, No. 32, Tieling Road, Yangpu District, Shanghai

Patentee before: Chaomin semiconductor (Shanghai) Co.,Ltd.

Country or region before: China