TWI391858B - 用於高能源效率之積體電路作業的按照晶粒電壓程式化之裝置，方法，系統，及電腦可讀取的媒體 - Google Patents

用於高能源效率之積體電路作業的按照晶粒電壓程式化之裝置，方法，系統，及電腦可讀取的媒體 Download PDF

Info

Publication number
TWI391858B
TWI391858B TW096123331A TW96123331A TWI391858B TW I391858 B TWI391858 B TW I391858B TW 096123331 A TW096123331 A TW 096123331A TW 96123331 A TW96123331 A TW 96123331A TW I391858 B TWI391858 B TW I391858B
Authority
TW
Taiwan
Prior art keywords
voltage level
voltage
logic
frequency
tdp
Prior art date
Application number
TW096123331A
Other languages
English (en)
Other versions
TW200828116A (en
Inventor
Tawfik Arabi
Ali Muhtaroglu
Michael Bitan
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200828116A publication Critical patent/TW200828116A/zh
Application granted granted Critical
Publication of TWI391858B publication Critical patent/TWI391858B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

用於高能源效率之積體電路作業的按照晶粒電壓程式化之裝置，方法，系統，及電腦可讀取的媒體
本發明之揭示係大致有關電子學之領域。更具體而言，本發明之某些實施例係有關可提供高能源效率之積體電路(Integrated Circuit；簡稱IC)作業的按照晶粒電壓程式化。
當積體電路製造技術提昇時，製造商可將額外的功能整合到單一矽基材中。然而，當這些功能的數目增加時，單一IC晶片中之組件數目也隨著增加。額外的組件增加了額外的信號切換，因而又產生了更多的熱。額外的熱可能因諸如熱膨脹而損及IC晶片。此外，額外的熱可能限制了包含此種晶片的運算裝置之使用位置及(或)應用。例如，可攜式運算裝置可能只依賴電池的電力。因此，當額外的功能被整合到可攜式運算裝置時，對減少電力消耗的需求將變得愈來愈重要，以便諸如在更長的一段時間中維持電池的電力。當非可攜式運算系統之IC組件使用更多的電力且產生更多的熱時，該等系統也面對了冷卻及電源產生的問題。
本發明說明了用來提供高能源效率之積體電路(IC)作業的按照晶粒電壓程式化之方法及裝置。在某些實施例中，使被供應到一IC組件的電壓電位低於諸如一峰值性能電壓位準，以便減少該組件的電力消耗。本發明也說明了其他的實施例。
在下文之說明中，述及了許多特定細節，以便提供對某些實施例的徹底了解。然而,可在沒有這些特定細節的情形下實施本發明之某些實施例。在其他的情形中，並未詳細說明一些習知的方法、程序、組件、及電路，以便不會模糊了本發明之特定實施例。此外，可使用諸如半導體積體電路(“硬體”)、被組織成一或多個程式之電腦可讀取的指令(軟體)、或硬體及軟體之某一組合等的各種方式以執行本發明的實施例之各種觀點。為了解說本發明之揭示，提及“邏輯”時意指硬體、軟體、或硬體及軟體之某一組合。
本發明述及的某些實施例可提供用來降低被供應到諸如IC組件的電壓電壓以便減少電力消耗或提供高能源效率之有效率的技術。此種技術可容許對可根據預定的頻率邊界(例如，被分成一些頻率分類)而銷售或配銷的IC組件執行熱最佳化產品配銷。此外，可將本發明中述及的某些實施例應用於諸如參照第1、5、及6圖而述及之運算系統等的各種運算系統。更具體而言，第1圖示出根據某些實施例的一運算系統(100)之一方塊圖。系統(100)可包含一或多個領域(102－1－102－M)(在本文中被合稱為一或多個“領域(102)”)。領域(102－1－102－M)中之每一領域可包含各組件(例如，包含一或多個電晶體或諸如一或多個電阻、電容、電感等的其他電子電路元件。為了顧及圖式的清晰，只參照領域(102－1)及(102－2)而示出樣本組件。此外，每一領域(102)可對應於一運算系統的一或多個部分(諸如將於後文中參照第5及6圖所述之組件。在某些實施例中，每一領域(102)可包含被可與其他領域中使用的時脈信號相同或不同的一時脈信號時控之各種電路(或邏輯)。在某些實施例中，一或多個該等時脈信號可以是中介同步(mesosynchronous)或以其他方式相關(例如，具有可以或可不隨著時間而自行重複的一關係)。
在某些實施例中，每一領域可經由一或多個緩衝器(104)而與其他領域進行資料的傳送。在某些實施例中，緩衝器(104)可以是先進先出簡稱(FIFO)緩衝器。每一領域可包含一或多個可程式電壓供應器(例如，(106－1)及(106－2)，且在本說明書中更一般性地被稱為一或多個電壓供應器(106))、用來儲存一或多個電壓值之一或多個儲存裝置(例如，分別參照領域(102－1)及(102－2)而示出之儲存裝置(108－1)及(108－2))、以及其他電力或能源消耗電路(例如，分別參照領域(102－1)及(102－2)而示出之邏輯(110－1)及(110－2)，且在本說明書中更一般性地被稱為一或多個邏輯(110))。電壓供應器(106)可以是諸如高頻式(HFM)電壓供應器或交換式電源供應器(Switching Mode Power Supply；簡稱SMPS)等任何類型之電壓供應器。
在某些實施例中，所儲存的每一領域之電壓值可不同於其他領域之電壓值。如本說明書將於下文中參照諸如第4圖而進一步說明的，裝置(108)中儲存的電壓值可被用來調整諸如對應的電壓供應器(106)之輸出電壓位準，以便提供較低的電力或能源消耗，且同時在操作上將(諸如領域(102)中提供的)對應的IC組件維持在一預設的頻率分類內。在某些實施例中，可以一或多個位元之方式提供裝置(108)中儲存的電壓值。例如，在具有多個電源狀態之系統中，一或多個位元可指示對應的電壓供應器(106)將要針對每一電源狀態而調整的適當之電壓值。此外，在某些實施例中，可在大量製造(HVM)的測試期間決定裝置(108)中儲存的值。此外，在某些實施例中，裝置(108)中儲存的電壓值可以是一特定IC組件為了在最小電力或能源消耗下於一特定頻率分類中可產出足夠的數量之一最佳(例如，可允許的最低)電壓值。此外，可將諸如將於後文中參照第5及6圖所述的那些記憶體裝置等的任何類型之記憶體裝置用來提供儲存裝置(108)，其中包括諸如晶粒內建熔絲(fuse)等的非揮發性儲存裝置。
第2圖示出根據某些實施例的散熱設計功率(TDP)與頻率間之一關係圖形(200)。在某些實施例中，圖形(200)示出可經由諸如前文中參照第1圖所述之供應電壓的調整而提供高能源或電力效率之IC組件。更具體而言，可根據一些有效分類頻率邊界(204)而將各IC組件分成一或多個頻率分類(202－1－202－Z)(在本說明書中一般性地被稱為“分類(202)”)。例如，在分類(202－1)中，示出組件(206A)及(208A)係在其諸如於測試期間決定之峰值(或最高)性能組態頻率及TDP。例如，組件(206A)及(208A)可根據對應於可讓該等組件在峰值工作速度下成功地(例如，沒有(或只有有限的)錯誤或故障)工作的一電壓位準之一峰值性能電壓位準而工作。如前文中參照第1圖所述的，可將組件(206A)及(208A)之供應電壓降低到一最佳(例如，最低)位準，且同時將這些組件維持在相同的分類(202－1)中。或者，可修改組件(206A)及(208A)之供應電壓，使這些組件移到一不同的分類。
如第2圖所示，組件(206A)及(208A)可分別被沿著TDP軸而進一步向下移到最後結果的組件(206B)及(208B)所示之位置(例如，導致較小電力或能源使用)。同樣地，如頻率分類(202－Z)中所示，組件(210A)可被沿著TDP軸而向下移到組件(210B)所示之位置，以便提供仍然在相同的頻率分類(202－Z)但是消耗較少的電力或能源。如前文中參照組件(206A)及(208A)所述的，在某些實施例中，可修改該等組件(210A)之供應電壓，使這些組件中之一或多個組件移到一不同的分類。如易於自第2圖看出的，亦可部分地根據本發明中述及的某些實施例而降低TDP界限(212)，這是因為最後結果的組件(例如，組件(206B)、(208B)、及(或)(210B))將消耗較少的電力或能源。
第3圖是根據某些實施例的一處理器核心(300)之一方塊圖。在某些實施例中，核心(300)可代表一處理器或一些處理器中可能存在的各種組件(例如，將於後文中參照第5及6圖而述及的那些組件)。處理器核心(300)可包含諸如一第二階快取記憶體領域(302)、一前端領域(304)、以及一或多個後端領域(306)等的一或多個領域。可以不同的可程式電壓供應器(106)(例如，前文中參照第1圖所述之可程式電壓供應器(106))將電壓供應到領域(302)、(304)、及(306)中之每一領域內之組件。此外，在某些實施例中，該等領域(諸如(302)、(304)、及(306))中之每一領域可包含比第3圖所示的那些組件多或少的組件。
第二階(L2)快取記憶體領域(302)可包含一第二階(L2)快取記憶體(308)(例如，用來儲存其中包括指令的資料)、一或多個裝置(108)、以及可程式電壓供應器(106)。在某些實施例中，L2快取記憶體(308)可被諸如將於後文中參照第5及6圖述及的一多核心處理器中之多個核心共用。此外，L2快取記憶體(308)可被設置在與該等處理器核心的相同晶粒之外。因此，在本發明之某些實施例中，一處理器可包含領域(304)及(306)，且可以或可不包含L2快取記憶體(308)。
如第3圖所示，前端領域(304)可包含一或多個裝置(108)、電壓供應器(106)、一重新排序緩衝區(318)、一更名及操縱單元(320)、一指令快取記憶體(322)、一解碼單元(324)、一定序器(326)、及(或)一分支預測單元(328)。在某些實施例中，前端領域(304)可包含諸如指令提取單元等的其他組件。
後端領域(306)可包含一或多個第一階(L1)快取記憶體領域(328)以及一或多個執行領域(330－1－330－N)。L1快取記憶體領域(328)可包含一第一階(L1)快取記憶體(332)(例如，用來儲存其中包括指令的資料)、一或多個裝置(108)、以及電壓供應器(106)。此外，執行領域(330－1－330－N)可包含一整數執行單元及(或)一浮點執行單元中之一或多個執行單元。執行領域(330－1－330－N)可分別包含一發出佇列(338－1－338－N)、一暫存器檔(340－1－340－N)、一或多個裝置(108)、電壓供應器(106)、及(或)一執行單元(346－1－346－N)。
在某些實施例中，領域(302)、(304)、及(306)中之執行領域可包含一或多個先進先出(FIFO)緩衝器(348)，用以同步各領域間之(例如，領域(302)、(304)、及(或)(306)間之)通訊。
此外，處理器核心(300)(以及在諸如第3圖所示實施例等的實施例中之後端領域(306))可包含一互連結構或匯流排(350)，用以協助處理器核心(300)的各組件間之通訊。例如，在(諸如執行領域(330－1－330－N)成功地執行了一指令之後，可(諸如經由互連結構(350))將該指令引退狀態(instruction commit)傳送到重新排序緩衝區(ROB)(318)，以便將該指令引退(retire)。此外，後端內之該等領域(例如，領域(328)及領域(330－1－330－N))可經由互連結構(350)而通訊。例如，可在執行單元(330－1－330－N)之間進行類型轉換指令之通訊。下文中將參照第4圖所示之方法(400)而說明第1－3圖所示各組件之進一步作業。
此外，縱然第3圖示出了領域(302)、(304)、及(306)中之每一領域可包含一或多個裝置(108)及電壓供應器(106)，但是各領域亦可共用相同的一或多個裝置(108)及(或)電壓供應器(106)。例如，可將單一組的一或多個裝置(108)及電壓供應器(106)用於處理器核心(300)的某些或所有領域。
第4圖是根據某些實施例而用來根據儲存的電壓值產生供應電壓的一方法(400)之一流程圖。在某些實施例中，可由諸如參照第1－3及5－6圖說明之該等組件等的一或多個組件執行方法(400)之作業。此外，可以硬體、軟體、或硬體及軟體之組合執行參照第4圖所述之某些作業。此外，可將諸如電路分析儀或測試裝置等的一外部裝置用來執行參照方法(400)所述之各作業。
請參閱第1－4圖，在作業(402)中，在製造之後，可在被選擇的一供應電壓位準下測試一IC組件。例如，可將電壓供應器(106)程式化成以被選擇的一電壓位準供應參照第1－3及(或)5－6圖所述的組件中之一組件。在作業(404)及(406)中，可諸如以一電路分析儀或測試裝置決定作業(402)中所測試的組件之漏電及動態電容值。在作業(408)中，可根據下列方程式而決定該組件之對應的TDP值：TDP＝(Cdyn *電壓2 *頻率)＋漏電
在上列方程式中，TDP對應於散熱設計功率，Cdyn 對應於矽晶粒於執行實際最壞狀況(高功率)應用時的動態切換電容之量測值，電壓對應於作業(402)(或將於下文中進一步說明的作業(412))中之電壓位準，頻率對應於分類頻率，且漏電對應於所量測的漏電。在某些實施例中，可將一查詢表用來根據電壓、頻率、漏電、及電容值等的參數之被儲存值而查詢TDP值。
在作業(410)中，(例如，根據作業(408)中決定的該TDP值而)決定該被測試的組件是否符合被選擇的一頻率分類。如前文中參照第1－2圖所述的，可降低被提供給一組件之供應電壓(例如，被用來在作業(402)中測試該組件之供應電壓)，以便減少該組件之TDP，且該組件因而可根據被選擇之一頻率(例如，對應於一頻率分類之一頻率)而成功地作業。因此，作業(410)可決定被測試的該組件是否符合一預定的頻率分類。如果在作業(412)中決定該組件不符合被選擇的一頻率分類，則可在下一供應電壓位準下測試該組件(該下一供應電壓位準可低於或高於諸如在一先前作業(402)或(412)中之先前測試所用的供應電壓位準)。
在作業(412)中，諸如一旦作業(410)決定被測試的該組件符合被選擇的一頻率分類之後，則可將作業(408)中決定的該TDP與一或多個被選擇的TDP界限比較。作業(412)中之該等TDP界限可對應於將使用該組件之各種環境或應用。例如，在作業(412)中，用於行動裝置的組件可具有與用於桌上型電腦或伺服器運算環境的組件不同之TDP界限(例如，較低的TDP值)。可將諸如按照使用者部門的定價、使用國家、可採用的冷卻解決方案、噪音規格、及尺寸外型等其他類型的產品差異化準則用來決定作業(410)中之頻率及(或)作業(414)中之TDP值。
如果在作業(412)中決定一組件不符合該一或多個TDP界限，則方法(400)可繼續進入作業(414)。否則，可在作業(416)中儲存與作業(410)及(412)的成功執行對應之電壓值(例如，將該電壓值儲存在裝置(108)中)。可在作業(418)中將作業(416)中儲存的值用來產生對應的組件在作業期間之供應電壓。
在某些實施例中，可以一或多個位元之方式提供作業(416)中被儲存在裝置(108)中之該等電壓值。例如，在具有多個預定電源狀態之系統中，一或多個位元可指示將在諸如作業(418)中針對每一電源狀態而調整對應的電壓供應器(106)之適當的電壓值。此外，在某些實施例中，可由一運算裝置(諸如參照第5－6圖而述及的那些運算裝置)利用軟體、硬體、或軟體及硬體之組合而執行作業(402－416)中之一或多個作業。
第5圖是根據本發明的某些實施例的一運算系統(500)之一方塊圖。運算系統(500)可包含經由一互連網路(或匯流排)(504)而通訊之一或多個中央處理單元(CPU)(502)處理器。處理器(502)可以是諸如一般用途處理器、網路處理器(用以處理經由一電腦網路(503)、或其他類型的處理器(其中包括精簡指令集電腦(RISC)處理器或複雜指令集電腦(CISC)處理器)等的任何類型之處理器。此外，處理器(502)可具有單一或多個核心設計。具有多個核心設計之處理器(502)可將不同類型的處理器核心整合到相同的積體電路(IC)晶粒中。此外，可將具有多個核心設計之處理器(502)實施為對稱式或非對稱式多處理器。在某些實施例中，該等處理器(502)中之一或多個處理器可採用前文中參照第1－4圖所述之實施例。例如，該等處理器(502)中之一或多個處理器可包含一或多個處理器核心(300)。此外，系統(500)的一或多個組件可執行前文中參照第1－4圖所述之作業。
一晶片組(506)亦可與互連網路(504)通訊。晶片組(506)可包含一記憶體控制集線器(MCH)(508)。MCH(508)可包含與一記憶體(5l2)通訊之一記憶體控制器(510)。記憶體(512)可儲存CPU(502)或運算系統(500)中包含的任何其他裝置執行之資料及指令序列。在本發明之某些實施例中，記憶體(512)可包括諸如隨機存取記憶體(RAM)、動態隨機存取記憶體(DRAM)、動態隨機存取記憶體(DRAM)、同步動態隨機存取記憶體(SDRAM)、或靜態機存取記憶體(SRAM)等的一或多種揮發性儲存(或記憶體)裝置。亦可使用諸如硬碟等的非揮發性記憶體。諸如多個CPU及(或)多個系統記憶體等的額外的裝置可經由互連網路(504)而通訊。
MCH(508)亦可包含一圖形介面(514)，該圖形介面(514)與一圖形加速器(516)通訊。在本發明之某些實施例中，圖形介面(514)可經由一加速圖形埠(AGP)而與圖形加速器(516)通訊。在本發明之某些實施例中，一顯示器(諸如一平板顯示器)可經由諸如一信號轉換器而與圖形介面(514)通訊，該信號轉換器將諸如視訊記憶體或系統記憶體等的一儲存裝置中儲存的影像之數位表示法轉換為顯示信號，且該顯示器解譯且顯示該等顯示信號。顯示裝置所產生的顯示信號先通過各種控制裝置，然後才被解譯且隨後被顯示在該顯示器上。
一集線器介面(518)可讓MCH(508)與一輸入/輸出控制集線器(ICH)(520)通訊。ICH(520)可提供用來與運算系統(500)的組件通訊之各I/O裝置之一介面。ICH(520)可經由諸如一周邊組件互連(PCI)橋接器或一通用序列匯流排(USB)控制器等的一周邊裝置橋接器(或控制器)(524)而與一匯流排(522)通訊。橋接器(524)可提供CPU(502)與各周邊裝置間之一資料路徑。亦可使用其他類型的網路結構。此外，多個匯流排可經由諸如多個橋接器或控制器而與ICH(520)通訊。此外，在本發明之某些實施例中，與ICH(520)通訊的其他周邊裝置可包括整合式磁碟電子介面(IDE)或小型電腦系統介面(SCSI)硬碟機、USB埠、鍵盤、滑鼠、平行埠、序列埠、軟碟機、或數位輸出支援(例如，數位視訊介面(DVI)等的周邊裝置。
匯流排(522)可與一音訊裝置(526)、一或多個磁碟機(528)、以及一網路介面裝置(530)(該網路介面裝置(530)與電腦網路(503)通訊)通訊。其他的裝置亦可與匯流排(522)通訊。此外，在本發明之某些實施例中，各種組件(例如，網路介面裝置(530))可與MCH(508)通訊。此外，處理器(502)及MCH(508)可被連接，而形成一單晶片。此外，在本發明之其他實施例中，圖形加速器(516)可被包含在MCH(508)內。
此外，運算系統(500)可包含揮發性及(或)非揮發性記憶體。例如，非揮發性記憶體可包括下列各項中之一或多項：唯讀記憶體(ROM)、可程式唯讀記憶體(PROM)、可抹除可程式唯讀記憶體(EPROM)、電氣可抹除可程式唯讀記憶體(EEPROM)、磁碟機(例如528)、軟碟、唯讀光碟(CD－ROM)、數位多功能光碟(DVD)、快閃記憶體、磁光碟、或可儲存電子指令及(或)資料的其他類型之非揮發性機器可讀取的媒體。
第6圖示出根據本發明的某些實施例而被配置成點對點(PtP)組態之一運算系統(600)。第6圖尤其示出以一些點對點介面將處理器、記憶體、及輸入/輸出裝置互連之一系統。可以系統(600)的一或多個組件執行前文中參照第1－5圖所述之作業。
如第6圖所示，系統(600)可包含數個處理器，而為了顧及圖式的清晰，圖中只示出兩個處理器(602)及(604)。處理器(602)及(604)可分別包含一區域記憶體控制中心(MCH)(606)及(608)，用以進行與記憶體(610)及(612)間之通訊。記憶體(610)及(或)(612)可儲存前文中參照記憶體(512)所述之各種資料。
處理器(602)及(604)可以是諸如前文中參照第5圖所示之處理器(502)而說明的那些處理器等任何類型之處理器。處理器(602)及(604)可分別使用點對點介面電路(616)及(618)而經由一點對點介面(614)交換資料。處理器(602)及(604)可分別使用點對點介面電路(626)、(628)、(630)、及(632)而經由個別的點對點介面(622)及(624)與一晶片組(620)交換資料。晶片組(620)亦可使用一點對點介面電路(637)以經由一高性能圖形介面(636)而與一高性能圖形電路(634)交換資料。
可在處理器(602)及(604)內提供本發明之至少某些實施例。例如，可將前文中參照第1圖述及的一或多個領域(102)及(或)一或多個處理器核心(300)設置在處理器(602)及(604)內。然而，亦可將本發明之其他實施例設置在第6圖所示系統(600)內之其他電路、邏輯單元、或裝置中。此外，本發明的其他實施例可被被分佈在第6圖所示之數個電路、邏輯單元、或裝置中。
晶片組(620)可使用一點對點介面電路(641)與一匯流排(640)通訊。匯流排(640)可具有與其通訊之諸如一匯流排橋接器(642)及I/O裝置(643)等的一或多個裝置。匯流排橋接器(642)可經由一匯流排(644)而與諸如鍵盤/滑鼠(645)、通訊裝置(646)(例如，可與電腦網路(503)通訊的數據機或網路介面裝置)、音訊I/O裝置、及(或)資料儲存裝置(648)等的其他裝置通訊。資料儲存裝置(648)可儲存處理器(602)及(或)(604)可執行的程式碼(649)。
在本發明之某些實施例中，可以硬體(例如，電路)、軟體、韌體、微碼、或以上各項之組合(可以電腦程式產品之形式提供以上各項或其組合，例如，該電腦程式產品包括儲存有用來將電腦程式化成執行本發明中述及的程序的指令(或軟體)之機器可讀取的或電腦可讀取的媒體)實施諸如本發明中參照第1－6圖所述之作業。此外，術語“邏輯”可包括諸如軟體、硬體、或軟體及硬體之組合。機器可讀取的媒體包括諸如前文中參照第1－6圖所述之儲存裝置。此外，可以電腦程式產品之形式下載此種電腦可讀取的媒體，其中可經由一通訊鏈路(例如，一匯流排、一數據機、或一網路連線)且利用被包含在載波或其他傳播媒介中之資料信號而將程式自一遠端電腦(例如，一伺服器)傳輸到提出要求的電腦(例如，一用戶端電腦)。因此，在本說明書中將把載波視為包含機器可讀取的媒體。
在本說明書中提及“某些實施例”時意指參照該等實施例述及的一特定的特性、結構、或特徵可被包含在至少一實施方式中。在本說明書的各處中出現詞語“在某些實施例中”時，可或可不參照到相同的實施例。
此外，在說明及申請專利範圍中，可使用術語“被耦合”及“被連接”以及其派生詞。在本發明之某些實施例中，“被連接”可被用來指示兩個或更多個元件相互在實體上或電氣上直接接觸。“被耦合”可意指：兩個或更多個元件在實體上或電氣上直接接觸。然而，“被耦合”亦可意指：兩個或更多個元件可能沒有在實體上或電氣上的直接接觸，但仍然可相互配合或作用。
因此，雖然已以與結構特徵及(或)方法行動有關的語文說明了本發明之實施例，但是我們當了解：申請專利範圍的主題可不限於本說明書中述及的該等特定的特徵或行動。更確切地說，係以實施申請專利範圍的主題之樣本格式揭示該等特定的特徵或行動。
100，500，600．．．運算系統
102，102－1－102－M．．．領域
104．．．緩衝器
106，106－1，106－2．．．電壓供應器
108，108－1，108－2．．．儲存裝置
110，110－1，110－2．．．邏輯
202，202－1－202－Z．．．頻率分類
206A，208A，206B，208B，210A，210B．．．組件
212．．．散熱設計功率界限
300．．．處理器核心
302．．．第二階快取記憶體領域
304．．．前端領域
306．．．後端領域
308．．．第二階快取記憶體
318．．．重新排序緩衝區
320．．．更名及操縱單元
322．．．指令快取記憶體
324．．．解碼單元
326．．．定序器
328．．．分支預測單元
328．．．第一階快取記憶體領域
330－1－330－N．．．執行領域
332．．．第一階快取記憶體
338－1－338－N．．．發出佇列
340－1－340－N．．．暫存器檔
346－1－346－N．．．執行單元
348．．．先進先出緩衝器
350．．．互連結構
504．．．互連網路
502，602，604．．．處理器
503．．．電腦網路
506，620．．．晶片組
508，606，608．．．記憶體控制集線器
512，610，612．．．記憶體
510．．．記憶體控制器
514．．．圖形介面
516．．．圖形加速器
518．．．集線器介面
520．．．輸入/輸出控制集線器
522，640，644．．．匯流排
524．．．周邊裝置橋接器
526．．．音訊裝置
528．．．磁碟機
530．．．網路介面裝置
614，622，624．．．點對點介面
616，618，626，628，630，632，637，641．．．點對點介面電路
634．．．高性能圖形電路
636．．．高性能圖形介面
642．．．匯流排橋接器
643．．．輸入/輸出裝置
645．．．鍵盤/滑鼠
646．．．通訊裝置
648．．．資料儲存裝置
649．．．程式碼
前文中已參照各附圖而提供了實施方式。在該等圖式中，代號最左方的數字識別該代號首次出現的圖式。在不同的圖式中將使用相同的代號標示類似的或相同的項目。
第1、5、及6圖是根據本發明的某些實施例的運算系統之方塊圖。
第2圖示出根據某些實施例的散熱設計功率(TDP)與頻率間之一關係圖形。
第3圖是根據某些實施例的一處理器核心之一方塊圖。
第4圖是根據某些實施例的一方法之一流程圖。

Claims (24)

  1. 一種用於高能源效率之積體電路作業的按照晶粒電壓程式化之裝置，包含：一儲存元件，用以儲存對應於一或多個電壓值之一或多個位元，該一或多個位元可使一邏輯在比一峰值性能電壓位準低的一電壓位準下工作，以便減少電力消耗；以及一電壓供應器，用以根據該一或多個被儲存的電壓值而產生在該較低電壓位準下之一電壓電位，其中，在該邏輯於第一電壓位準下工作期間，該邏輯之散熱設計功率(TDP)係基於該邏輯於該第一電壓位準下工作期間之電容值而決定。
  2. 如申請專利範圍第1項之裝置，其中該邏輯係在對應於該較低電壓位準之一第一頻率下以及對應於該峰值性能電壓位準之一第二頻率下工作。
  3. 如申請專利範圍第2項之裝置，其中該第一頻率及該第二頻率對應於一相同的預定頻率分類。
  4. 如申請專利範圍第1項之裝置，其中該儲存元件、該電壓供應器、或該邏輯中的一或多個係在一相同的積體電路晶粒中。
  5. 如申請專利範圍第1項之裝置，其中該一或多個電壓值對應於一或多個預定之電源狀態。
  6. 如申請專利範圍第1項之裝置，其中該儲存元件 包含一非揮發性儲存元件。
  7. 如申請專利範圍第1項之裝置，其中該峰值性能電壓位準對應於使該邏輯在峰值工作速度下成功地工作之一電壓位準。
  8. 如申請專利範圍第1項之裝置，進一步包含一或多個處理器核心，其中該一或多個處理器核心中之至少一處理器核心包含該儲存元件及該電壓供應器。
  9. 如申請專利範圍第1項之裝置，進一步包含一或多個處理器核心，其中該一或多個處理器核心中之至少一處理器核心、該儲存元件、及該電壓供應器係在一相同的積體電路晶粒中。
  10. 一種用於高能源效率之積體電路作業的按照晶粒電壓程式化之方法，包含下列步驟：決定一第一電壓位準；以及將對應於該第一電壓位準之一或多個資料位元儲存在一儲存元件，以便促使一邏輯在一第一頻率及該第一電壓位準下工作，而消耗比該邏輯在一第二頻率及一第二電壓位準下工作時較少的電力，其中該第一頻率及該第二頻率係在一相同的預定頻率分類內，且該第一電壓位準具有比該第二電壓位準低之一值。
  11. 如申請專利範圍第10項之方法，進一步包含下列步驟：決定該邏輯在該第一電壓位準下工作期間產生之漏電值。
  12. 如申請專利範圍第10項之方法，進一步包含下列步驟：決定該邏輯在該第一電壓位準下工作期間之動態電容值。
  13. 如申請專利範圍第10項之方法，進一步包含下列步驟：基於該邏輯於該第一電壓位準下工作期間之電容值，決定該邏輯在該第一電壓位準下工作期間之散熱設計功率(TDP)。
  14. 如申請專利範圍第10項之方法，進一步包含下列步驟：根據對應於該邏輯之漏電及動態電容值之被儲存的值，而決定該邏輯之散熱設計功率(TDP)。
  15. 如申請專利範圍第10項之方法，其中該第二頻率及該第二電壓位準對應於該邏輯之峰值性能組態。
  16. 一種用於高能源效率之積體電路作業的按照晶粒電壓程式化之系統，包含：一顯示元件，用以顯示一或多個影像；一非揮發性記憶體，用以儲存對應於一電壓值之一或多個位元，該一或多個位元使一運算元件之一部分在比一峰值性能電壓位準低的一電壓位準下工作，以便減少該運算元件的該部分之電力消耗；以及被耦合到該顯示元件之一可程式電壓供應器，且該可程式電壓供應器之組態被設定成根據該被儲存的電壓值而產生在該較低電壓位準下之一電壓電位，其中，在該運算元件之該部分於第一電壓位準下工作期間，該運算元件之該部分之散熱設計功率(TDP)係基 於該運算元件之該部分於該第一電壓位準下工作期間之電容值而決定。
  17. 如申請專利範圍第16項之系統，其中該運算元件之該部分係在對應於該較低電壓位準之一第一頻率下以及對應於該峰值性能電壓位準之一第二頻率下工作。
  18. 如申請專利範圍第16項之系統，其中一第一頻率及一第二頻率對應於一相同的預定頻率分類。
  19. 如申請專利範圍第16項之系統，其中該非揮發性記憶體儲存對應於複數個電壓值中之每一電壓值的一或多個位元，該一或多個位元使該運算元件之該部分在較低的電力消耗下工作。
  20. 如申請專利範圍第16項之系統，其中該顯示元件包含一液晶顯示器(LCD)元件。
  21. 如申請專利範圍第20項之系統，其中該運算元件包含複數個處理器核心，用以產生對應於該一或多個影像之資料。
  22. 一種用於高能源效率之積體電路作業的按照晶粒電壓程式化之電腦可讀取的媒體，包含一或多個指令，該一或多個指令被在一處理器上執行時，將該處理器之組態被設定成執行下列步驟：決定一第一電壓位準；以及將對應於該第一電壓位準之一或多個資料位元儲存在一儲存元件；以及促使一邏輯在一第一頻率及該第一電壓位準下工作， 而消耗比該邏輯在一第二頻率及一第二電壓位準下工作時較少的電力，其中該第一頻率及該第二頻率係在一相同的預定頻率分類內，且該第一電壓位準具有比該第二電壓位準低之一值，且其中在該邏輯於第一電壓位準下工作期間，該邏輯之散熱設計功率(TDP)係基於該邏輯於該第一電壓位準下工作期間之電容值而決定。
  23. 如申請專利範圍第22項之電腦可讀取的媒體，進一步包含將該處理器之組態設定成執行下列步驟之一或多個指令：根據對應於該邏輯之漏電及動態電容值之被儲存的值，而決定該邏輯之散熱設計功率(TDP)。
  24. 如申請專利範圍第22項之電腦可讀取的媒體，進一步包含將該處理器之組態設定成執行下列步驟之一或多個指令：決定在該第一電壓位準下工作之該邏輯是否符合一預定頻率分類。
TW096123331A 2006-06-29 2007-06-27 用於高能源效率之積體電路作業的按照晶粒電壓程式化之裝置，方法，系統，及電腦可讀取的媒體 TWI391858B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/478,475 US7685445B2 (en) 2006-06-29 2006-06-29 Per die voltage programming for energy efficient integrated circuit (IC) operation

Publications (2)

Publication Number Publication Date
TW200828116A TW200828116A (en) 2008-07-01
TWI391858B true TWI391858B (zh) 2013-04-01

Family

ID=38845983

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096123331A TWI391858B (zh) 2006-06-29 2007-06-27 用於高能源效率之積體電路作業的按照晶粒電壓程式化之裝置，方法，系統，及電腦可讀取的媒體

Country Status (7)

Country Link
US (1) US7685445B2 (zh)
JP (1) JP2009542013A (zh)
KR (1) KR100987846B1 (zh)
CN (1) CN101454740B (zh)
DE (1) DE112007001056T5 (zh)
TW (1) TWI391858B (zh)
WO (1) WO2008002982A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US8316249B2 (en) * 2007-02-16 2012-11-20 Georgia Tech Research Corporation Variable scaling for computing elements
JP5214262B2 (ja) * 2008-01-30 2013-06-19 株式会社東芝 半導体集積回路及び電源制御方法
US8707060B2 (en) * 2008-10-31 2014-04-22 Intel Corporation Deterministic management of dynamic thermal response of processors
US8402290B2 (en) * 2008-10-31 2013-03-19 Intel Corporation Power management for multiple processor cores
US8516408B2 (en) * 2009-05-26 2013-08-20 Lsi Corporation Optimization of circuits having repeatable circuit instances
US8930733B2 (en) 2009-06-12 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Separating power domains of central processing units
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8984305B2 (en) 2010-12-21 2015-03-17 Intel Corporation Method and apparatus to configure thermal design power in a microprocessor
US9261940B2 (en) 2011-02-25 2016-02-16 Samsung Electronics Co., Ltd. Memory system controlling peak current generation for a plurality of memories by monitoring a peak signal to synchronize an internal clock of each memory by a processor clock at different times
US9304570B2 (en) 2011-12-15 2016-04-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements
US9218045B2 (en) * 2012-06-30 2015-12-22 Intel Corporation Operating processor element based on maximum sustainable dynamic capacitance associated with the processor
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
US10290289B2 (en) * 2017-04-01 2019-05-14 Intel Corporation Adaptive multibit bus for energy optimization
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040082086A1 (en) * 2002-10-23 2004-04-29 Tawfik Arabi Arrangements having IC voltage and thermal resistance designated on a per IC basis
US6895520B1 (en) * 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US535294A (en) * 1895-03-05 Closed conduit for electric railways
JP3079515B2 (ja) 1991-01-29 2000-08-21 株式会社東芝 ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路
KR0167680B1 (ko) 1995-09-06 1999-02-01 김광호 반도체 메모리 장치의 내부전원전압 발생회로
US6005799A (en) 1998-08-06 1999-12-21 Silicon Aquarius Methods and circuits for single-memory dynamic cell multivalue data storage
US6639840B1 (en) 2002-01-03 2003-10-28 Fairchild Semiconductor Corporation Non-volatile latch circuit that has minimal control circuitry
US20040003301A1 (en) * 2002-06-28 2004-01-01 Nguyen Don J. Methods and apparatus to control processor performance to regulate heat generation
JP2004070805A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 内部電源電圧が制御される半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895520B1 (en) * 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US20040082086A1 (en) * 2002-10-23 2004-04-29 Tawfik Arabi Arrangements having IC voltage and thermal resistance designated on a per IC basis
TW200415737A (en) * 2002-10-23 2004-08-16 Intel Corp Arrangements having IC voltage and thermal resistance designated on a per IC basis

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Intel, Enhanced Intel SpeedStep Technology for the Intel Pentium M Processor, 2004/03 *

Also Published As

Publication number Publication date
JP2009542013A (ja) 2009-11-26
US20080001795A1 (en) 2008-01-03
KR100987846B1 (ko) 2010-10-13
US7685445B2 (en) 2010-03-23
DE112007001056T5 (de) 2009-02-19
KR20090018982A (ko) 2009-02-24
WO2008002982A1 (en) 2008-01-03
CN101454740B (zh) 2012-12-26
CN101454740A (zh) 2009-06-10
TW200828116A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
TWI391858B (zh) 用於高能源效率之積體電路作業的按照晶粒電壓程式化之裝置，方法，系統，及電腦可讀取的媒體
US8924758B2 (en) Method for SOC performance and power optimization
US8461895B2 (en) Per die temperature programming for thermally efficient integrated circuit (IC) operation
US8560869B2 (en) Dynamic power reduction
US8438416B2 (en) Function based dynamic power control
US9015501B2 (en) Structure for asymmetrical performance multi-processors
TWI430079B (zh) 用於多處理器核心之電力管理的裝置、系統及方法
US9442559B2 (en) Exploiting process variation in a multicore processor
CN108885483B (zh) 确定多管芯处理器中的热余量
TWI463302B (zh) 用於協調效能參數之方法及相關之系統單晶片及邏輯電路
CN108780342B (zh) 用于使用处理器中的核的热裕量的系统、方法和设备
JP6092649B2 (ja) 演算装置、アレイ型演算装置およびその制御方法、情報処理システム
US9035956B1 (en) Graphics power control with efficient power usage during stop
US20090217059A1 (en) Utilizing Networked Three Dimensional Voltage Regulation Modules (VRM) to Optimize Power and Performance of a Device
US20160077575A1 (en) Interface to expose interrupt times to hardware
TWI570548B (zh) 包括執行指令集架構之不同部分之多個相異處理器核心之處理器
US9298243B2 (en) Selection of an operating point of a memory physical layer interface and a memory controller based on memory bandwidth utilization
US20140298068A1 (en) Distribution of power gating controls for hierarchical power domains
US20130097445A1 (en) Method and Apparatus for Power Management Control of an Embedded Memory Having Sleep and Shutdown Features
TWI553549B (zh) 包括多個不同處理器核心之處理器
WO2013192057A1 (en) Cache sector dirty bits
CN109661637A (zh) 用于可变功率轨的补偿控制
Olsen et al. PowerNap: An efficient power management scheme for mobile devices
Ndai et al. Within-die variation-aware scheduling in superscalar processors for improved throughput
Mukherjee et al. Autonomous Power Management Techniques in Embedded Multi-Cores

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees