JP2004133646A - 情報処理装置および方法、並びにプログラム - Google Patents
情報処理装置および方法、並びにプログラム Download PDFInfo
- Publication number
- JP2004133646A JP2004133646A JP2002296967A JP2002296967A JP2004133646A JP 2004133646 A JP2004133646 A JP 2004133646A JP 2002296967 A JP2002296967 A JP 2002296967A JP 2002296967 A JP2002296967 A JP 2002296967A JP 2004133646 A JP2004133646 A JP 2004133646A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- output
- current
- signal
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【課題】電源装置の大型化を抑制し、かつ、継承と標準化が容易な省電力制御を行うことができるようにする。
【解決手段】電送路７５を流れる電流Ｉｎが、電流検出部７１により電圧Ｖｓとして検出され、増幅部７２により電圧Ｖｏｕｔとして出力される。電力リミット検出部７３は、電圧Ｖｏｕｔに対応するレベルが制限レベルを超えた場合、電力リミット検出信号を出力する。コントローラ４０は、電力リミット検出信号を検出信号保持部７４を介して受信すると、スロットル制御指令信号を出力する。チップセット３９は、スロットル制御指令信号を受信すると、ＣＰＵ１１のクロックの周波数を低下させるスロットル制御を開始する。本発明は、ノート型のパーソナルコンピュータに適用可能である。
【選択図】 図２
【解決手段】電送路７５を流れる電流Ｉｎが、電流検出部７１により電圧Ｖｓとして検出され、増幅部７２により電圧Ｖｏｕｔとして出力される。電力リミット検出部７３は、電圧Ｖｏｕｔに対応するレベルが制限レベルを超えた場合、電力リミット検出信号を出力する。コントローラ４０は、電力リミット検出信号を検出信号保持部７４を介して受信すると、スロットル制御指令信号を出力する。チップセット３９は、スロットル制御指令信号を受信すると、ＣＰＵ１１のクロックの周波数を低下させるスロットル制御を開始する。本発明は、ノート型のパーソナルコンピュータに適用可能である。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置および方法、並びに、プログラムに関し、特に、電源装置の大型化を抑制し、かつ、継承と標準化が容易な、情報処理装置の省電力制御を行うことができるようにした情報処理装置および方法、並びに、プログラムに関する。
【０００２】
【従来の技術】
近年、周波数が高く、消費電力が比較的大きいＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が普及している。このようなＣＰＵが搭載される情報処理装置の電源装置は、増大する消費電力に応じて要求される電力供給能力を満たすように設計されており、大型で価格が高くなることが多い。即ち、電源装置は、情報処理装置に搭載されるＣＰＵ、その他チップ、内蔵ドライブ、外部機器接続用端子に接続され得る機器などの全てが、それぞれ同時に最大限に動作させた状態の最大消費電力量を想定して設計がなされている。
【０００３】
一方、情報処理装置の消費電力を減らす工夫も従来より行われている。そのような工夫には、例えば、バッテリーで動作していることを検出して、動作時間を長くするためにＣＰＵの動作モードを遷移させたり、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）のバックライトを調整して消費電力を減らすものがある。あるいは、ＣＰＵの温度を検出し所定温度を超えた場合にＣＰＵの動作モードを遷移させて、ＣＰＵが自身の熱により破壊されたり、暴走してしまうことを未然に防ぐ工夫がされたものがあり、結果的に消費電力を下げる役割を果たしているものがある（例えば、特許文献１）。
【０００４】
【特許文献１】
特表２００１−５１７３３２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、実際のところ、最大消費電力を消費させるように動作させた状態で情報処理装置が使用されるケースは少なく、このため、大部分のケースにおいては、最大消費電力量を供給可能なように設計された電源装置は過剰な能力となっている。
【０００６】
例えば、持ち運び可能とするために、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）電源アダプタだけでなく、バッテリーといった電源装置も使えるようになっているモバイルコンピュータやノート型パーソナルコンピュータ（以下、適宜、ノート型パソコンと略記する）などの携帯型情報処理装置においては、大型の電源装置を搭載すると持ち運び自在といったメリットを生かせないことになってしまう。
【０００７】
このような環境下、従来の消費電力を減らす制御方法では、搭載されたデバイス、例えばＣＰＵを最大限に動作させることを可能としつつ最大消費電力量を適切に低減させることは困難であるという課題があった。また、ＣＰＵの動作モードを遷移させたり、ＬＣＤのバックライトを調整して最大消費電力量を減らす制御の実行には、オペレーティングシステムの介在や複雑なパラメータが必要とされ、その結果、機種の異なる情報処理装置への制御の継承には多くの手間がかかり、制御の標準化が困難である課題もあった。
【０００８】
本発明は、このような状況を鑑みてなされたものであり、最大消費電力量を低減し、また継承と標準化を容易にし、電源装置の大型化の抑制に寄与するものである。
【０００９】
【課題を解決するための手段】
本発明の情報処理装置は、情報処理装置内の所定の電送路を流れる電流を検出する検出手段と、検出手段により検出された電流のレベルが、予め設定された制限レベルを超えた場合、そのことを表す第１の信号を出力する第１の出力手段と、第１の出力手段より第１の信号が出力された場合、情報処理装置のクロックの周波数の低下を指令する第２の信号を出力する第２の出力手段と、第２の出力手段より第２の信号が出力された場合、情報処理装置のクロックの周波数を低下させるように制御する周波数制御手段とを備えることを特徴とする。
【００１０】
周波数制御手段は、第２の出力手段より第２の信号が出力されてから第１の時間経過後、情報処理装置のスロットリング機能を利用して、情報処理装置のクロックの周波数を低下させるように制御し、周波数制御手段の制御が開始されてから、第１の時間に基づいて予め設定された第２の時間が経過した時点で、周波数制御手段の制御を解除する解除手段をさらに設けるようにすることができる。
【００１１】
電送路は、所定の電源供給装置から情報処理装置に電力が供給される電力ラインであり、第２の時間は、電源供給装置の仕様として規定されているピーク電力とＤｕｔｙ Ｒａｔｅの範囲内での情報処理装置が消費する平均電力が、制限レベルに対応する電力を超えないように、第１の時間に基づいて予め設定されるようにすることができる。
【００１２】
第２の出力手段は、マイクロコンピュータとして構成され、第１の出力手段より出力された第１の信号を、マイクロコンピュータのポーリング周期以上の第３の時間だけ保持して、出力する保持手段をさらに設け、第２の出力手段は、保持手段により出力が保持された第１の信号を検出した場合、第２の信号を出力するようにすることができる。
【００１３】
電送路は、所定の電源供給装置から情報処理装置に電力が供給される電力ラインのうちの、情報処理装置が消費する全ての電流が流れる消費電流通過ラインであり、消費電流通過ラインを流れる電流の制限値が、電源供給装置の容量に基づいて予め設定されており、検出手段は、消費電流通過ラインを流れる、情報処理装置が消費する全ての電流を検出し、第１の出力手段は、検出手段により検出された電流のレベルが、予め設定された電流の制限値に対応する制限レベルを超えた場合、第１の信号を出力するようにすることができる。
【００１４】
情報処理装置は、複数種類の電源供給装置を利用可能であり、消費電流通過ラインを流れる電流の制限値が、複数の電源供給装置のそれぞれに対して、それぞれの容量に基づいて予め設定されており、第１の出力手段は、情報処理装置が第１の電源供給装置を利用する場合、検出手段により検出された電流のレベルが、第１の電源供給装置に対して予め設定された電流の制限値に対応する第１の制限レベルを超えたとき、第１の信号を出力し、情報処理装置が第２の電源供給装置を利用する場合、検出手段により検出された電流のレベルが、第２の電源供給装置に対して予め設定された電流の制限値に対応する第２の制限レベルを超えたとき、第１の信号を出力するようにすることができる。
【００１５】
第１の電源供給装置は、商用交流電源の電源供給装置であり、第２の電源供給装置は、バッテリーであるようにすることができる。
【００１６】
検出手段は、消費電流通過ラインを通過する電流を、その両端の電圧値として検出する検出抵抗を有し、第１の出力手段は、検出手段により検出された電流のレベルを入力する第１の入力と、制限レベルを入力する第２の入力のそれぞれの値を比較し、第１の入力の値が第２の入力の値を超えた場合、第１の信号を出力するコンパレータと、その時点で実際に情報処理装置が消費している電流が消費電流通過ラインを流れている場合における検出抵抗の両端の電圧と、電源供給装置の出力電圧に基づいて電流レベルを演算し、演算した電流レベルをコンパレータの第１の入力に供給する第１の供給手段と、電源供給装置の容量に基づいて予め設定された制限値の電流が消費電流通過ラインを流れている場合に、第１の供給手段からコンパレータの第１の入力に供給される電流レベルと同一のレベルを、制限レベルとしてコンパレータの第２の入力に供給する第２の供給手段とを有するようにすることができる。
【００１７】
ＣＰＵと、ＣＰＵの温度を計測し、その測定値を出力するセンサとをさらに設け、第２の出力手段は、センサから出力された測定値が所定値を超えた場合、第２の信号をさらに出力するようにすることができる。
【００１８】
モニター兼用コントロール端子を有し、モニター兼用コントロール端子に対応する制御であって、自分自身の動作を所定の周期で定期的に繰り返し休止させる制御を実行するＣＰＵをさらに設け、ＣＰＵは、第２の出力手段より第２の信号が出力された場合、第２の信号をモニター兼用コントロール端子を介して取得し、モニター兼用コントロール端子に対応する制御を実行するようにすることができる。
【００１９】
所定の省電力機能を有し、第２の出力手段より第２の信号が出力された場合、その省電力機能を実行するＶｉｄｅｏコントローラチップをさらに設けるようにすることができる。
【００２０】
本発明の情報処理装置の情報処理方法は、情報処理装置内の所定の電送路を流れる電流を検出する検出ステップと、検出ステップの処理により検出された電流のレベルが、予め設定された制限レベルを超えた場合、そのことを表す第１の信号を出力する第１の出力ステップと、第１の出力ステップの処理により第１の信号が出力された場合、情報処理装置のクロックの周波数の低下を指令する第２の信号を出力する第２の出力ステップと、第２の出力ステップの処理により第２の信号が出力された場合、情報処理装置のクロックの周波数を低下させるように制御する周波数制御ステップとを含むことを特徴とする。
【００２１】
本発明のプログラムは、情報処理装置内の所定の電送路を流れる電流を検出する検出ステップと、検出ステップの処理により検出された電流のレベルが、予め設定された制限レベルを超えた場合、そのことを表す第１の信号を出力する第１の出力ステップと、第１の出力ステップの処理により第１の信号が出力された場合、情報処理装置のクロックの周波数の低下を指令する第２の信号を出力する第２の出力ステップと、第２の出力ステップの処理により第２の信号が出力された場合、情報処理装置のクロックの周波数を低下させるように制御する周波数制御ステップとをコンピュータに実行させることを特徴とする。
【００２２】
本発明の情報処理装置および方法、並びにプログラムにおいては、情報処理装置内の所定の電送路を流れる電流のレベルが、予め設定された制限レベルを超えた場合、そのことを表す第１の信号が出力され、その第１の信号の出力がトリガとなり、クロックの周波数の低下を指令する第２の信号が出力されて、情報処理装置のクロックの周波数を低下させる制御が開始される。
【００２３】
本発明の情報処理装置は、情報処理装置の内部を流れる電流に基づいて、クロックの周波数を低下させてもよいし、情報処理装置に供給されてくる、情報処理装置の外部を流れる電流に基づいて、クロックの周波数を低下させてもよい。また、情報処理装置の内部および外部を流れる電流を総合的に判断して、クロックの周波数を低下させてもよい。
【００２４】
【発明の実施の形態】
図１は、本発明が適用される情報処理装置の構成例を表している。
【００２５】
図１の情報処理装置１において、ＣＰＵ１１は、例えば、インテル（Ｉｎｔｅｌ）社製のペンティアム（登録商標）プロセッサ等で構成され、フロントサイドバス（ＦＳＢ）５４に接続されている。ＦＳＢ５４には、更に、ノースブリッジ１４が接続されており、ノースブリッジ１４は、ＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）５５を有しているとともに、ハブインタフェース５３に接続されている。
【００２６】
ノースブリッジ１４は、例えば、インテル社製のＡＧＰ Ｈｏｓｔ Ｂｒｉｄｇｅ Ｃｏｎｔｒｏｌｌｅｒである４４０ＢＸなどで構成されており、ＣＰＵ１１およびＲＡＭ（Ｒａｎｄｏｍ ＡｃｃｅｓｓＭｅｍｏｒｙ）１３（いわゆる、メインメモリ）等を制御する。更に、ノースブリッジ１４は、ＡＧＰ５５を介して、ビデオコントローラ１５を制御する。ビデオコントローラ１５は、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）１６またはＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）方式のディスプレイ（以下、ＶＧＡ１７と記述する）をコントロールする。
【００２７】
ビデオコントローラ１５は、ＣＰＵ１１から供給されるデータ（イメージデータまたはテキストデータなど）を受信して、受信したデータに対応するイメージデータを生成するか、または、受信したデータをそのまま内蔵するビデオメモリ（図示せず）に記憶する。ビデオコントローラ１５は、ＬＣＤ１６またはＶＧＡ１７に、ビデオメモリに記憶されているイメージデータに対応する画像を表示させる。ＬＣＤ１６またはＶＧＡ１７は、ビデオコントローラ１５から供給されたデータを基に、画像または文字などを表示する。
【００２８】
ノースブリッジ１４は、更に、キャッシュメモリ１２とも接続されている。キャッシュメモリ１２は、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）などＲＡＭ１３と比較して、より高速な書き込みまたは読み出しの動作を実行できるメモリで構成され、ＣＰＵ１１が使用するプログラムまたはデータをキャッシュする（一時的に記憶する）。
【００２９】
なお、ＣＰＵ１１は、その内部に１次的な、キャッシュメモリ１２に比較して、より高速に動作でき、ＣＰＵ１１自身が制御するキャッシュを有する。
【００３０】
ＲＡＭ１３は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）で構成され、ＣＰＵ１１が実行するプログラム、またはＣＰＵ１１の動作に必要なデータを記憶する。具体的には、例えば、ＲＡＭ１３は、起動が完了した時点において、ＨＤＤ２７からロードされたＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）やインターネットプログラムなどを記憶する。
【００３１】
ＯＳは、例えば、マイクロソフト社のいわゆるウィンドウズ（登録商標）ＸＰ、またはアップルコンピュータ社のいわゆるＭａｃ ＯＳ（登録商標）等に代表される、コンピュータの基本的な動作を制御するプログラムである。
【００３２】
ノースブリッジ１４は、ハブインタフェース５３を介して、サウスブリッジ１８とも接続されている。サウスブリッジ１８は、例えば、インテル社製のＰＩＩＸ４Ｅなどで構成されており、ＡＣ９７リンクインタフェース１８Ａ、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）インタフェース１８Ｂ、ＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）インタフェース１８Ｃ、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）インタフェース１８Ｄ、ＬＰＣ（Ｌｏｗ Ｐｉｎ Ｃｏｕｎｔ）インタフェース１８Ｅ、および、Ｅｔｈｅｒインタフェース１８Ｆ等を内蔵している。
【００３３】
サウスブリッジ１８は、ＡＣ９７リンクバス５６、ＵＳＢバス５７、または、ＩＤＥバス５８に接続されるデバイスの制御等、各種のＩ／Ｏ（Ｉｎｐｕｔ ／ Ｏｕｔｐｕｔ）を制御する。
【００３４】
ＡＣ９７リンクバス５６には、モデム２０、サウンドコントローラ１９が接続されている。モデム２０は、公衆回線網に接続されており、公衆回線網またはインターネット（いずれも図示せず）を介する通信処理を実行する。サウンドコントローラ１９は、マイクロフォン２１から音声を取り込み、その音声に対応するデータを生成して、ＲＡＭ１３に出力する。またサウンドコントローラ１９は、スピーカ２２を駆動して、スピーカ２２に音声を出力させる。
【００３５】
サウスブリッジ１８のＵＳＢバス５７には、ＵＳＢコネクタ２３が接続され、各種ＵＳＢデバイスが接続可能になされている。またＵＳＢバス５７を介して、メモリースティックスロット２４とブルーテゥース通信部２６が接続されている。メモリースティックスロット２４には、メモリースティック（商標）２５が装着される。
【００３６】
メモリースティック２５は、本願出願人であるソニー株式会社によって開発されたフラッシュメモリカードの一種である。このメモリースティック２５は、縦２１．５×横５０×厚さ２．８［ｍｍ］の小型薄型形状のプラスチックケース内に電気的に
書換えや消去が可能な不揮発性メモリであるＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ ）の一種であるフラッシュメモリ素子を格納したものであり、１０ピン端子を介して画像や音声、音楽等の各種データの書き込み及び読み出しが可能となっている。ブルーテゥース通信部２６は、ブルーテゥース規格による通信を行う。
【００３７】
ＵＳＢインタフェース１８Ｂは、ＵＳＢバス５７を介して接続されている外部の装置にデータを送信するとともにデバイスからデータを受信する。
【００３８】
ＩＤＥインタフェー１８Ｃは、いわゆるプライマリＩＤＥコントローラとセカンダリＩＤＥコントローラとの２つのＩＤＥコントローラ、およびコンフィギュレーションレジスタ（ｃｏｎｆｉｇｕｒａｔｉｏｎ ｒｅｇｉｓｔｅｒ）等から構成されている（いずれも図示せず）。
【００３９】
プライマリＩＤＥコントローラには、ＩＤＥバス５８を介して、ＨＤＤ２７が接続されている。また、セカンダリＩＤＥコントローラには、他のＩＤＥバスに、ＣＤ−ＲＯＭドライブ２８またはＨＤＤ（不図示）などの、いわゆるＩＤＥデバイスが装着されたとき、その装着されたＩＤＥデバイスが電気的に接続される。
【００４０】
Ｅｔｈｅｒコネクタ２９は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワークに接続される。Ｅｔｈｅｒインタフェース１８Ｆは、Ｅｔｈｅｒコネクタ２９に接続されたネットワークにデータを送信するとともに、データを受信する。
【００４１】
ＬＰＣバス５２には、ＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）３０、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェース３１、チップセット３９、およびコントローラ４０が接続されている。
【００４２】
ＢＩＯＳ３０は、情報処理装置１の基本動作命令を集めたプログラム群であり、例えば、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などに記憶されている。また、ＢＩＯＳ３０は、ＯＳまたはアプリケーションプログラムと周辺機器との間でのデータの受け渡し（入出力）を制御する。
【００４３】
Ｉ／Ｏインタフェース３１には、パラレル端子３２とシリアル端子３３が接続されており、それぞれの端子に接続された機器とのデータの授受を行う。
【００４４】
チップセット３９には、コントローラ４０が接続されている。コントローラ４０には、ジョグダイヤル４３、キーボード４４、および、マウス４５といった入力機器、並びに省電力制御部４２などが接続されている。
【００４５】
チップセット３９は、いわゆるスロットリング機能と称される、ＣＰＵ１１の発熱を抑えることを主目的として使用される制御の実行が可能である。具体的には、チップセット３９は、ＣＰＵ１１を駆動させたり、させなかったりすることにより、等価的にクッロクの周波数を下げる制御（ＣＰＵ１１を間欠的に駆動させ平均値としてクロックの周波数を下げる制御）を行う。なお、以下、このようなチップセット３９の制御を、スロットル制御と称する。
【００４６】
コントローラ４０は、マイクロコンピュータとして構成されており、ジョグダイヤル４３、キーボード４４、および、マウス４５といった入力機器を制御する。さらに、本実施形態においては、後述するように、コントローラ４０は、チップセット３９のスロットル制御を利用して、省電力制御部４２とともに、電源装置４１から供給される電力の制御を行う。
【００４７】
電源装置４１は、情報処理装置１のシステム全体に電源を供給する装置であり、この例においては、例えば、ＡＣ電源アダプタ、または、バッテリーとされる。なお、省電力制御部４２の詳細については、図２を参照して後述する。
【００４８】
ＰＣＩバス５１には、ＰＣカードインタフェース３６とＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）１３９４インタフェース３４が接続されている。
【００４９】
ＩＥＥＥ１３９４インタフェース３４は、ＩＥＥＥ１３９４ポート３５を介して、ＩＥＥＥ１３９４の規格に準拠するデータ（パケットに格納されているデータ）を送受信する。
【００５０】
ＰＣカードインタフェース３６は、スロット３７に接続された機器（カード（図示せず））から供給されたデータを、ＣＰＵ１１またはＲＡＭ１３に供給するとともに、ＣＰＵ１１から供給されたデータをスロット３７に接続されているカードに出力する。
【００５１】
なお、図１に示されるように、スロット３７にはまた、必要に応じてドライブ３８が接続される。この場合、ドライブ３８は、スロット３７およびＰＣカードインタフェース３６を介して、ＰＣＩバス５１に接続される。ドライブ３８は、装着されている磁気ディスク６１、光ディスク６２、光磁気ディスク６３、または半導体メモリ６４に記録されているデータを読み出し、読み出したデータをＲＡＭ１３に供給する。また、ＣＰＵ１１の処理により生成されたデータを、ドライブ３８に装着される磁気ディスク６１、光ディスク６２、光磁気ディスク６３、または半導体メモリ６４に記憶させることができる。
【００５２】
ところで、上述したように、近年、周波数が高く、消費電力の比較的大きいＣＰＵ１１が普及している。また、図１に示されるように構成される、持ち運び可能なモバイルコンピュータやノート型パソコンなどの情報処理装置１も普及している。ノート型パソコンなどは、持ち運び可能とするために、電源装置４１として、ＡＣ電源アダプタだけでなく、バッテリーも使えるようになっている。
【００５３】
また、電源装置４１は、情報処理装置１に搭載されるＣＰＵ１１、その他チップ（図示せず）、（内蔵）ドライブ３８、並びに、外部機器接続用端子に接続され得る機器としてのＣＤ−ＲＯＭドライブ２８およびＩＥＥＥ１３９４インタフェース３４などの全てが、それぞれ同時に最大限に動作させた状態の最大消費電力量を想定して設計がなされている。
【００５４】
電源装置４１の設計仕様には、定格電力値、ピーク電力値、ピーク電力継続時間、および、定格電力内の期間と定格電力を越える期間との比率（Ｄｕｔｙ Ｒａｔｅ）などが定められている。
【００５５】
このような周波数が高く消費電力の大きいＣＰＵ１１が、ノート型パソコン（情報処理装置１）に搭載された場合、バッテリーでの駆動時間を伸ばしたり、電源装置４１の小型化を図るために、情報処理装置１全体の消費電力を減らす工夫が必要である。
【００５６】
このため、本発明の情報処理装置１は、後述するように、情報処理装置１が消費する全電流（実際に流れている電流）を検出し、検出した電流のレベルが、予め設定されている制限レベルを超える場合、ＣＰＵ１１のクロックの周波数を下げ、消費電力が小さくなるように制御を行っている。以下、このような制御を、単に省電力制御と称する。なお、ＣＰＵ１１のクロックの周波数を下げる方法は、特に限定されず、例えば、クロックの周波数自体を下げても構わないが、この例においては、上述したスロットル制御とされている。
【００５７】
図２は、図１の情報処理装置１のうちの、そのような省電力制御を実行する主要部分の詳細な構成例を表している。
【００５８】
即ち、図２に示されるように、本発明の省電力制御は、チップセット３９、コントローラ４０、電源装置４１、および、省電力制御部４２、並びに、図２には図示されていないＣＰＵ１１（図１）により実行される。
【００５９】
省電力制御部４２は、電流検出部７１、増幅部７２、電力リミット検出部７３、および、検出信号保持部７４から構成されている。
【００６０】
この例の電源装置４１は、上述したように、ＡＣ電源アダプタ、または、バッテリーから構成され、情報処理装置１に対して電源を供給する。具体的には、電源装置４１は、情報処理装置１（図１）が消費する全ての電流を、電送路７５（および、後述する電流検出部７１）を介してシステム（情報処理装置１）に供給する。換言すると、電送路７５は、情報処理装置１が消費する全ての電流が流れるように、情報処理装置１の内部に配置されている。
【００６１】
省電力制御部４２の詳細な構成例が、図３に示されている。そこで、図３を参照して、省電力制御部４２の詳細について説明する。
【００６２】
図３に示されるように、電流検出部７１は、検出抵抗Ｒｓとして構成されている。検出抵抗Ｒｓは、電源装置４１から供給され、電送路７５を流れる電流Ｉｎを、その両端の電圧として検出する。即ち、電流検出部７１は、電流Ｉｎを、次の式（１）で示される電圧Ｖｓとして検出する。
【００６３】
Ｖｓ ＝ Ｉｎ × Ｒｓ ・・・（１）
【００６４】
増幅部７２は、例えば、オペアンプ８１等で構成され、電流検出部７１により検出された検出電圧Ｖｓを、所定のゲインＧだけ増幅し（電圧値をＧ倍し）、電圧Ｖｏｕｔとして電流リミット検出部７３に出力する。即ち、増幅部７２の出力電圧Ｖｏｕｔは、次の式（２）で示される値となる。式（２）において、Ｇは、任意の整数値とされるが、この例においては、例えば、Ｇ＝２０とされる。
【００６５】
Ｖｏｕｔ ＝ Ｇ × Ｖｓ ・・・（２）
【００６６】
電力リミット検出部７３は、増幅部７２の出力電圧Ｖｏｕｔを入力し、入力した出力電圧Ｖｏｕｔに基づいて、電送路７５を流れる電流（情報処理装置１が消費する全電流）Ｉｎのレベルを演算し、演算した電流Ｉｎのレベルが、予め設定されている制限レベル（電流Ｉｎの制限値に対応するレベル）を超えた場合、そのことを表す信号を検出信号保持部７４に出力する。
【００６７】
即ち、電源装置４１は、一般的に定電圧源であるので、電送路７５を流れる電流Ｉｎにより、情報処理装置１が消費する電力を算出することが可能である。従って、電力リミット検出部７３は、その時点で電送路７５を実際に流れている電流Ｉｎが、電源装置４１の定格電力（なお、ここでは、定格電力を、制限値として使用するため、制限電力Ｐｉｐｌｉｍｉｔと称する）に対応する電流（以下、そのような電流を、制限電流Ｉｉｎｐｌｉｍｉｔと称する）を超えた場合、その時点で情報処理装置１が消費している電力が、制限電力Ｐｉｐｌｉｍｉｔを超えたと検出し、そのことを表す信号（以下、そのような信号を、電力リミット検出信号と称する）を検出信号保持部７４に出力する。
【００６８】
なお、制限電力Ｐｉｐｌｉｍｉｔと制限電流Ｉｉｎｐｌｉｍｉｔには、次の式（３）に示されるような関係が成立する。式（３）において、Ｖｉｎは、電源装置４１の出力電圧を表している。
【００６９】
Ｐｉｐｌｉｍｉｔ ＝ Ｖｉｎ × Ｉｉｎｐｌｉｍｉｔ ・・・（３）
【００７０】
電力リミット検出部７３は、電力リミット検出信号を出力可能なものであれば、その構成は限定されないが、この例においては、例えば、図３に示されるように、抵抗Ｒａ、抵抗Ｒｂ、抵抗Ｒｃ、コンパレータ８２、および、リファレンス電源供給部８３より構成されている。
【００７１】
コンパレータ８２の逆相入力（−）には、抵抗Ｒａ乃至抵抗Ｒｃのそれぞれの一端が接続されている。コンパレータ８２の逆相入力（−）に接続された抵抗Ｒａと抵抗Ｒｂのそれぞれの一端はまた、相互に接続されており、抵抗Ｒａの他端は、増幅部７２（オペアンプ８１）の出力端に接続されており、抵抗Ｒｂの他端は、接地されている。即ち、抵抗Ｒａと抵抗Ｒｂが直列的に接続された直列回路の一端が、増幅部７２（オペアンプ８１）の出力端に接続されており、その他端が、接地されている。また、抵抗Ｒａと抵抗Ｒｂの間（接続端）に、コンパレータ８２の逆相入力（−）、および、抵抗Ｒｃの一端が接続されている。抵抗Ｒｃの他端は、電送路７５のうちの、電源装置４１と電流検出部７１の間の所定の部分（電源装置４１の出力電圧Ｖｉｎが保たれている部分）に接続されている。
【００７２】
制限電力Ｐｉｐｌｉｍｉｔのときに得られる増幅部７２の出力電圧ＶｏｕｔをＶａとし、任意に設定された電源装置４１の出力電圧ＶｉｎをＶｂとして用い、更に例えば電源装置４１としてＡＣアダプターを使用したときの出力電圧ＶｉｎをＶｂ１、電源装置４１としてバッテリーを使用したときの出力電圧ＶｉｎをＶｂ２とし、出力電圧Ｖｂ１のとき制限電流Ｉｉｎｐｌｉｍｉｔによって得られるオペアンプの出力電圧ＶｏｕｔをＶａ１、出力電圧Ｖｂ２のとき制限電流Ｉｉｎｐｌｉｍｉｔによって得られるオペアンプの出力電圧ＶｏｕｔをＶａ２として、制限電力Ｐｉｐｌｉｍｉｔ時にコンパレータ８２の逆位相入力（−）に入力されるＲｂとＲａの中間点の電圧Ｖｃが０．６［Ｖ］になるよう次の式（４）と式（５）によってＲａ，Ｒｂ，Ｒｃが算出される。
【００７３】
Ｒａ＝Ｒｂ｛（Ｖｂ２ − Ｖｃ２）（Ｖｃ − Ｖａ１） − （Ｖｂ１ − Ｖｃ）（Ｖｃ − Ｖａ２）｝／｛（Ｖｂ１ − Ｖｃ） − （Ｖｂ２− Ｖｃ）｝Ｖｃ …（４）
【００７４】
Ｒｃ＝ＲａＲｂ（Ｖｂ１ − Ｖｃ）／（Ｒａ ＋ Ｒｂ）Ｖｃ − ＲｂＶａ１ …（５）
【００７５】
ただし、コンパレータ入力精度を考慮して、Ｒｂは任意の値が予め設定される。
【００７６】
この例においては、電源装置４１として、ＡＣ電源アダプタとバッテリーの２種類が使用可能とされているが、一般的に、ＡＣ電源アダプタの制限電圧（定格電圧）Ｐｉｎｐｌｉｍｉｔは、バッテリーの制限電圧（定格電圧）Ｐｉｎｐｌｉｍｉｔより高い設定とされていることが多い。また、一般的に、ＡＣ電源アダプタの出力電圧Ｖｉｎは、バッテリーの出力電圧Ｖｉｎより高い設定とされていることが多い。
【００７７】
従って、電源装置４１の出力電圧Ｖｉｎが下がると、その制限電圧（定格電圧）Ｐｉｎｐｌｉｍｉｔも下がるリニアな制御を可能とするために、図３の例では、電流加算される中間点の電圧Ｖｃが、コンパレータ８２の逆相入力（−）に入力されるようになされている。このように、コンパレータ８２が、オペアンプ８１の出力電圧Ｖｏｕｔと電源装置４１の出力電圧Ｖｉｎとの電流加算である中間点の電圧Ｖｃと、リファレンス電源供給部８３から供給される一定電圧（０．６［Ｖ］）を比較することで、複数種類の電源装置４１のそれぞれに対して、省電力制御が可能となる。
【００７８】
検出信号保持部７４は、インバータ８４、ダイオード８５、抵抗Ｒｔ、および、コンデンサＣｔからなる回路、並びに、インバータ８６より構成されている。即ち、検出信号保持部７４は、電力リミット検出部７３のコンパレータ８２より出力された電力リミット検出信号を、後述するコントローラ４０に供給するが、時定数Ｒｔ／Ｃｔに対応する保持時間Ｔ１の間、電力リミット検出信号の出力を保持する。この保持時間Ｔ１については、後述する。
【００７９】
図２に戻り、コントローラ４０は、省電力制御部４２より電力リミット検出信号を受信すると、チップセット３９のスロットル制御をイネーブルにする。そして、コントローラ４０は、その後、チップセット３９のスロットル制御を維持させ、スロットル制御が開始されてから所定の制御維持時間Ｔ３が経過すると、スロットル制御を解除する。なお、制御維持時間Ｔ３の詳細については、後述する。
【００８０】
チップセット３９は、コントローラ４０の制御に基づいて、スロットル制御を実行したり、停止したりする。
【００８１】
なお、コントローラ４０が、スロットル制御をイネーブルにする方法は、特に限定されないが、この例においては、例えば、コントローラ４０は、図２に示されるスロットル制御指令信号を出力することにより、チップセット３９のスロットル制御をイネーブルにする。即ち、チップセット３９は、コントローラ４０がスロットル制御指令信号を出力している間（それを受信している間）、スロットル制御を維持し、コントローラ４０がスロットル制御指令信号の出力を停止した場合（それを受信しなくなった場合）、スロットル制御の解除が指令されたとみなし、スロットル制御の実行を停止する。
【００８２】
次に、図４のフローチャートを参照して、図１の情報処理装置１（主に、図２に示される部分）の省電力制御について説明する。
【００８３】
はじめに、ステップＳ１において、図２の電流検出部７１は、情報処理装置１の消費電流を検出する。即ち、図３において、上述したように、情報処理装置１が消費する全ての電流Ｉｎが、電送路７５を流れるようになされており、その電流Ｉｎは、電送路７５に設けられた電流検出部７１の検出抵抗Ｒｓの両端の電圧Ｖｓとして検出される。
【００８４】
上述したように、検出電圧Ｖｓは、増幅部７２のオペアンプ８１により、所定のゲインＧ（この例では、Ｇ＝２０）倍だけ増幅されて、出力される。そして、このオペアンプ８１の出力電圧Ｖｏｕｔと、電源装置４１の出力電圧Ｖｉｎの電流加算された電圧Ｖｃが、その時点で電送路７５に実際に流れている電流Ｉｎのレベルとして、コンパレータ８２の逆相入力（−）に入力される。また、コンパレータ８２の正相入力（＋）には、リファレンス電源供給部８３より供給される一定電圧（図３の例では、０．６Ｖの電圧）が常時入力されている。
【００８５】
即ち、消費電流のレベルとして、加算電圧Ｖｃが、コンパレータ８２の逆相入力（−）に入力されると、ステップＳ２において、コンパレータ８２は、消費電流のレベル（加算電圧Ｖｃ）が所定のレベル（リファレンス電源供給部８３から供給される電圧（０．６Ｖ））以上であるか否かを判定する。
【００８６】
ステップＳ２において、消費電流のレベルが所定のレベル以上ではないと判定した場合（加算電圧Ｖｃが０．６Ｖ未満の場合）、コンパレータ８２は、その処理をステップＳ１に戻し、それ以降の処理を繰り返す。即ち、コンパレータ８２は、加算電圧Ｖｃ（消費電流のレベル）と、０．６Ｖ（制限電流Ｉｉｎｐｌｉｍｉｔのレベル）を常時比較している。
【００８７】
例えば、いま、電送路７５に、制限電流Ｉｉｎｐｌｉｍｉｔ以上の電流Ｉｎが流れたとする。この場合、上述したように、コンパレータ８２の逆相入力（−）に入力される加算電圧Ｖｃは０．６Ｖを超えるので、コンパレータ８２は、ステップＳ２において、消費電力のレベルが所定のレベル以上であると判定し、ステップＳ３において電力リミット検出信号を出力する。
【００８８】
ステップＳ４において、検出信号保持部７４は、保持時間Ｔ１の間、電力リミット検出信号を保持する。
【００８９】
即ち、例えば、いま、図５において、コンパレータ８２が、時刻ｔ１に電力リミット検出信号を出力し、時刻ｔ２にその出力を停止したとする。この場合、検出信号保持部７４は、電力リミット検出信号のコントローラ４０への出力を略時刻ｔ１に開始し、時刻ｔ２から保持時間Ｔ１だけ経過した時刻ｔ３に（保持時間Ｔ１だけ保持した後）、その出力を停止する。
【００９０】
保持時間Ｔ１は、時定数Ｒｔ／Ｃｔの変更により様々な時間が設定可能であるが、上述したように、コントローラ４０はマイクロコンピュータとして構成されるので、コントローラ４０のポーリング周期Ｔｐ以上の時間が好適である。この例においては、例えば、コントローラ４０のポーリング周期Ｔｐが５ｍｓとされると、検出信号保持部７４は、保持時間Ｔ１を５ｍｓ以上として、電力リミット検出信号の保持を行う。
【００９１】
即ち、コントローラ４０は、電力リミット検出信号を検出して（受信して）、チップセット３９にスロットル制御指令信号を出力するが、この電力リミット信号の検出間隔が５ｍｓ（時間Ｔｐ）であり、少なくとも５ｍｓの間、電力リミット検出信号が出力されていないと、電力リミット検出信号を検出することができない。換言すると、図５に示されるように、コンパレータ８２より電力リミット検出信号が出力された時点から、コントローラ４０によりそれが検出されるまで（チップセット３９にスロットル制御指令信号が出力されるまで）には、最大、ポーリング周期Ｔｐだけの遅れが発生する。そこで、検出信号保持部７４において、電力リミット検出信号の出力を、コントローラ４０のポーリング周期Ｔｐ（５ｍｓ）以上の時間（保持時間Ｔ１）だけ保持するのである。
【００９２】
図４のステップＳ５において、コントローラ４０は、スロットル制御指令信号をチップセット３９に出力する。
【００９３】
即ち、図５に示されるように、略時刻ｔ１（時刻ｔ１からポーリング周期Ｔｐ（５ｍｓ）以内の時刻）に、スロットル制御指令信号がチップセット３９に入力される。
【００９４】
理想的なチップセット３９の場合、スロットル制御指令信号が入力されると同時に、スロットル制御が開始されるが、実際には、チップセット３９がスロットル制御を開始するまでには、所定のディレイ時間Ｔ２が存在する。このディレイ時間Ｔ２は、チップセット３９毎に仕様としてそれぞれ設定されており、この例においては、例えば、２ｓとされている。
【００９５】
従って、図４のステップＳ６において、チップセット３９は、図５に示されるように、ステップＳ５の処理でコントローラ４０よりスロットル制御指令信号が出力されてから（チップセット３９がそれを受信してから）、ディレイ時間Ｔ２（この例では、２ｓ）経過後、スロットル制御を開始する。
【００９６】
このように、電送路を流れる電流Ｉｎが、制限電流Ｉｉｎｐｌｉｍｉｔを超えた（情報処理装置１の消費電力が制限電力Ｐｉｎｐｌｉｍｉｔを超えた）時刻ｔ１から、ディレイ時間Ｔ２（正確には、ディレイ時間Ｔ２（２Ｓ）＋ポーリング周期Ｔｐ（５ｍｓ）＝２．０５Ｓ）経過した時刻ｔ２に、初めてスロットル制御が開始される。換言すると、この時刻ｔ１から時刻ｔ２の間は、無制御状態（スロットル制御が施されていない状態）であるので、電送路に流れる電流Ｉｎが制限電流Ｉｉｎｐｌｉｍｉｔを超える状態が続く。すなわち時刻ｔ１から時刻ｔ２の間は、情報処理装置１の消費電力が制限電力Ｐｉｎｐｌｉｍｉｔを超える。
【００９７】
しかしながら、電源装置４１の設計仕様において規定されている制限電圧Ｐｉｎｐｌｉｍｉｔは、電源装置４１の発熱によって制限されるため、その瞬間値で管理されるわけではなく、所定の時間の平均電力値として管理される。換言すると、一時的に制限電力Ｐｉｎｐｌｉｍｉｔを越える電力の消費がなされても、規定のピーク電力ｐｉｍａｘとＤｕｔｙ Ｒａｔｅの範囲内での平均電力が制限電力Ｐｉｎｐｌｉｍｉｔを超えなければ電源装置４１の設計仕様の範囲内とされる。この例においては、例えば、Ｄｕｔｙ Ｒａｔｅは全体のうちの１０％以下の時間とされており、平均電力（電源装置４１の発熱）は、定格電力である制限電力Ｐｉｎｐｌｉｍｉｔ内に収められている。
【００９８】
この場合、ディレイ時間Ｔ２（２Ｓ）の間（実際には、図５に示されるように、ディレイ時間Ｔ２＋ポーリング周期Ｔｐの間であるが、ディレイ時間Ｔ２（２Ｓ）は、ポーリング周期Ｔｐ（５ｍｓ）より遥かに長いので、ディレイ時間Ｔ２の間とみなし）、最大電力ｐｉｍａｘが続くとすると、ディレイ時間Ｔ２の９倍の制御維持時間Ｔ３（＝９Ｔ２＝９×２ｓ＝１８ｓ）だけの間、スロットル制御を実行させて、情報処理装置１の消費電力（平均電力）が制限電圧Ｐｉｎｐｌｉｍｉｔを超えないようにする必要がある。
【００９９】
そこで、図４のステップＳ７において、コントローラ４０は、ステップＳ６の処理でチップセット２９によりスロットル制御が開始されてから（ステップＳ５の処理でスロットル制御指令信号が出力されて、ディレイ時間Ｔ２が経過してから）、制御維持時間Ｔ３（１８ｓ）経過後、スロットル制御を解除する。
【０１００】
即ち、図５に示されるように、コントローラ４０は、略時刻ｔ１（時刻ｔ１からそのポーリング周期Ｔｐ（５ｍｓ）以内の時刻）にスロットル制御指令信号を出力し、その後、ディレイ時間Ｔ２＋制御維持時間Ｔ３（＝２ｓ＋１８ｓ＝２０ｓ）をカウントし、カウントアップした時刻ｔ４に、スロットル制御指令信号の出力を停止する。
【０１０１】
チップセット４０は、略時刻ｔ１（時刻ｔ１からポーリング周期Ｔｐ（５ｍｓ）以内の時刻）にスロットル制御指令信号を受信し、ディレイ時間Ｔ２（２ｓ）経過してから、スロットル制御を開始し、スロットル制御信号を受信している間（時刻ｔ４までは）、スロットル制御を継続し、時刻ｔ４に、コントローラ４０からのスロットル制御指令信号の供給が停止されると、スロットル制御を停止する。
【０１０２】
図４のステップＳ８において、コントローラ４０は、処理の終了が指示されたか否かを判定する。
【０１０３】
ステップＳ８において、処理の終了がまだ指示されていないと判定した場合、コントローラ４０は、その処理をステップＳ１に戻し、それ以降の処理を繰り返す。即ち、処理の終了が指示されるまで、電送路７５を流れる電流Ｉｎが常時監視され、省電力制御が実行される。
【０１０４】
そして、ステップＳ８において、処理の終了が指示されたと判定されると、その処理は終了される。
【０１０５】
このように、図１の情報処理装置１は、情報処理装置１自身の消費電力を、情報処理装置１自身が実際に消費している全ての電流として検出し、検出した電流のレベルが、予め設定された制限レベルを超える場合、スロットル制御を実行するようにしたので、ＣＰＵ１１の消費電力を一定率で低下させることが可能となる。
【０１０６】
即ち、情報処理装置１は、その消費電力を、電源装置４１の電源容量以下に抑えることが可能になる。換言すると、設計者等は、上述した情報処理装置１のみならず様々な情報処理装置に対して、上述した省電力制御を採用することで、その電源装置４１として、従来よりも低い電源容量を定格とする電源装置を採用することが可能になる。従って、電源装置４１、例えば、ＡＣ電源アダプタやバッテリーの大型化を抑制することが可能になる。
【０１０７】
また、スロットル制御開始のトリガは、ハードウエア（例えば、図３に示される省電力制御部４２）から信号として出力されるので、ＯＳ、ソフトウエアアプリケーション、または、制御テーブルが不必要となり、その結果、省電力制御の継承、および標準化が容易に実現可能となる。
【０１０８】
また、実際のところ情報処理装置の消費電力が制限電力Ｐｉｎｐｌｉｍｉｔを超えることは、ＣＰＵ、その他チップ、内蔵ドライブ、および、外部機器接続用端子に接続され得る機器などの全てが、それぞれ同時に最大限に動作された状態になった場合等の稀なケースである。即ち、大部分のケースにおいては、情報処理装置の消費電力は制限電力Ｐｉｎｐｌｉｍｉｔを超過しないため、上述した省電力制御によってはＣＰＵの動作に制限が加わらず、ＣＰＵの能力を最大限に使用することが可能である。
【０１０９】
なお、本発明の省電力制御を行うために必要な電流の検出は、上述した図２の電送路７５を流れる電流Ｉｎの検出に限定されず、情報処理装置１内外を問わず、情報処理装置１の消費電力の増減に関与する電流が流れる電送路の検出であればよい。例えば、ＣＰＵ１１を流れる電流の検出であってもよいし、ＵＳＢバス５７を流れる電流の検出であってもよい。
【０１１０】
ところで、近年のＣＰＵは、ダイの温度を計測するためにダイ上に作り込められた温度センサとＴＣＣ（Ｔｈｅｒｍａｌ Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ：温度制御回路）で構成されたプロセッサの温度管理機構を備えており、計測値が所定の温度を超えると、ＴＣＣが一定の周期でプロセッサコア内部の動作を定期的に繰り返し休止させることで消費電力を削減し、発熱量を減らして温度を下げることが可能となっている。このＴＣＣのようにＣＰＵに設けられたモニター兼用コントロール端子（例えば、ＰＲＯＣＨＯＴ＃端子）に対して直接、本発明の省電力制御を行うようにしてもよい。
【０１１１】
なお、プロセッサの温度管理機構やＣＰＵの動作速度を抑えることによって消費電力を少なくするＳｐｅｅｄＳｔｅｐＴｅｃｈｎｏｌｏｇｙ（商標）など、消費電力を削減する他の制御方法と本発明とを併用してＣＰＵの省電力制御を行ってもよい。
【０１１２】
プロセッサの温度管理機構には、温度センサと温度制御回路とがＣＰＵ内部に予め作りこまれているものや、ＣＰＵの外部に設けられた温度センサの検出信号に応じてＣＰＵの動作を定期的に繰り返し休止させたり、動作周波数を下げるように制御するものなどがある。後述の外部温度センサの検出信号に基づく制御を上述の実施例に適用する場合は、コントローラ４０によって外部温度センサの検出信号を監視し、所定の温度を超えたときチップセット３９にスロットル制御指令信号が発せられる。スロットル制御指令信号を受けたチップセット３９はＣＰＵ１１にスロットル制御を行う。
【０１１３】
なお、上述した実施例では、ＣＰＵの省電力機能を利用し制御するようにしたが、省電力機能を有していれば、その他のチップ、例えばＶｉｄｅｏコントローラチップなどを同様に制御するようにしてもよい。
【０１１４】
ところで、上述した一連の処理は、ハードウエアにより実行させることもできるが、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
【０１１５】
記録媒体は、図１に示されるように、パーソナルコンピュータとは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク６１（フレキシブルディスクを含む）、光ディスク６２（ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ），ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）を含む）、光磁気ディスク６３（ＭＤ（Ｍｉｎｉ−Ｄｉｓｃ）（登録商標）を含む）、若しくは半導体メモリ６４などよりなるパッケージメディアにより構成されるだけでなく、コンピュータに予め組み込まれた状態でユーザに提供される、プログラムが記憶されているＲＯＭやＨＤＤ２７が含まれるハードディスクなどで構成される。
【０１１６】
なお、本明細書において、媒体により提供されるプログラムを記述するステップは、記載された順序に従って、時系列的に行われる処理は勿論、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１１７】
【発明の効果】
以上のごとく、本発明によれば、スロットリング機能を利用することができる。特に、電源装置の大型化を抑制し、かつ、継承と標準化が容易な、スロットリング機能を利用した情報処理装置の省電力制御を行うことができる。
【図面の簡単な説明】
【図１】本発明が適用される情報処理装置の構成例を示すブロック図である。
【図２】図１の情報処理装置のうちの、省電力制御を実行するチップセット、コントローラ、省電力制御部、および電源装置の構成例を示すブロック図である。
【図３】図２の省電力制御部の詳細な構成例を示すブロック図である。
【図４】図１の情報処理装置の省電力制御の処理を説明するフローチャートである。
【図５】図１の情報処理装置の省電力制御の処理を説明するタイムチャートである。
【符号の説明】
１ 情報処理装置， １１ ＣＰＵ， ３９ チップセット， ４０ コントローラ， ４１ 電源装置， ４２ 省電力制御部， ７１ 電流検出部， ７２増幅部， ７３ 電流リミット検出部， ７４ 検出信号保持部， ７５ 伝送路， ８２ コンパレータ， ８３ リファレンス電源供給部， Ｒｓ 検出抵抗， Ｔ１ 保持時間， Ｔ２ ディレイ時間， Ｔ３ 制御維持時間， Ｔｐ コントローラのポーリング周期
【発明の属する技術分野】
本発明は、情報処理装置および方法、並びに、プログラムに関し、特に、電源装置の大型化を抑制し、かつ、継承と標準化が容易な、情報処理装置の省電力制御を行うことができるようにした情報処理装置および方法、並びに、プログラムに関する。
【０００２】
【従来の技術】
近年、周波数が高く、消費電力が比較的大きいＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が普及している。このようなＣＰＵが搭載される情報処理装置の電源装置は、増大する消費電力に応じて要求される電力供給能力を満たすように設計されており、大型で価格が高くなることが多い。即ち、電源装置は、情報処理装置に搭載されるＣＰＵ、その他チップ、内蔵ドライブ、外部機器接続用端子に接続され得る機器などの全てが、それぞれ同時に最大限に動作させた状態の最大消費電力量を想定して設計がなされている。
【０００３】
一方、情報処理装置の消費電力を減らす工夫も従来より行われている。そのような工夫には、例えば、バッテリーで動作していることを検出して、動作時間を長くするためにＣＰＵの動作モードを遷移させたり、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）のバックライトを調整して消費電力を減らすものがある。あるいは、ＣＰＵの温度を検出し所定温度を超えた場合にＣＰＵの動作モードを遷移させて、ＣＰＵが自身の熱により破壊されたり、暴走してしまうことを未然に防ぐ工夫がされたものがあり、結果的に消費電力を下げる役割を果たしているものがある（例えば、特許文献１）。
【０００４】
【特許文献１】
特表２００１−５１７３３２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、実際のところ、最大消費電力を消費させるように動作させた状態で情報処理装置が使用されるケースは少なく、このため、大部分のケースにおいては、最大消費電力量を供給可能なように設計された電源装置は過剰な能力となっている。
【０００６】
例えば、持ち運び可能とするために、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）電源アダプタだけでなく、バッテリーといった電源装置も使えるようになっているモバイルコンピュータやノート型パーソナルコンピュータ（以下、適宜、ノート型パソコンと略記する）などの携帯型情報処理装置においては、大型の電源装置を搭載すると持ち運び自在といったメリットを生かせないことになってしまう。
【０００７】
このような環境下、従来の消費電力を減らす制御方法では、搭載されたデバイス、例えばＣＰＵを最大限に動作させることを可能としつつ最大消費電力量を適切に低減させることは困難であるという課題があった。また、ＣＰＵの動作モードを遷移させたり、ＬＣＤのバックライトを調整して最大消費電力量を減らす制御の実行には、オペレーティングシステムの介在や複雑なパラメータが必要とされ、その結果、機種の異なる情報処理装置への制御の継承には多くの手間がかかり、制御の標準化が困難である課題もあった。
【０００８】
本発明は、このような状況を鑑みてなされたものであり、最大消費電力量を低減し、また継承と標準化を容易にし、電源装置の大型化の抑制に寄与するものである。
【０００９】
【課題を解決するための手段】
本発明の情報処理装置は、情報処理装置内の所定の電送路を流れる電流を検出する検出手段と、検出手段により検出された電流のレベルが、予め設定された制限レベルを超えた場合、そのことを表す第１の信号を出力する第１の出力手段と、第１の出力手段より第１の信号が出力された場合、情報処理装置のクロックの周波数の低下を指令する第２の信号を出力する第２の出力手段と、第２の出力手段より第２の信号が出力された場合、情報処理装置のクロックの周波数を低下させるように制御する周波数制御手段とを備えることを特徴とする。
【００１０】
周波数制御手段は、第２の出力手段より第２の信号が出力されてから第１の時間経過後、情報処理装置のスロットリング機能を利用して、情報処理装置のクロックの周波数を低下させるように制御し、周波数制御手段の制御が開始されてから、第１の時間に基づいて予め設定された第２の時間が経過した時点で、周波数制御手段の制御を解除する解除手段をさらに設けるようにすることができる。
【００１１】
電送路は、所定の電源供給装置から情報処理装置に電力が供給される電力ラインであり、第２の時間は、電源供給装置の仕様として規定されているピーク電力とＤｕｔｙ Ｒａｔｅの範囲内での情報処理装置が消費する平均電力が、制限レベルに対応する電力を超えないように、第１の時間に基づいて予め設定されるようにすることができる。
【００１２】
第２の出力手段は、マイクロコンピュータとして構成され、第１の出力手段より出力された第１の信号を、マイクロコンピュータのポーリング周期以上の第３の時間だけ保持して、出力する保持手段をさらに設け、第２の出力手段は、保持手段により出力が保持された第１の信号を検出した場合、第２の信号を出力するようにすることができる。
【００１３】
電送路は、所定の電源供給装置から情報処理装置に電力が供給される電力ラインのうちの、情報処理装置が消費する全ての電流が流れる消費電流通過ラインであり、消費電流通過ラインを流れる電流の制限値が、電源供給装置の容量に基づいて予め設定されており、検出手段は、消費電流通過ラインを流れる、情報処理装置が消費する全ての電流を検出し、第１の出力手段は、検出手段により検出された電流のレベルが、予め設定された電流の制限値に対応する制限レベルを超えた場合、第１の信号を出力するようにすることができる。
【００１４】
情報処理装置は、複数種類の電源供給装置を利用可能であり、消費電流通過ラインを流れる電流の制限値が、複数の電源供給装置のそれぞれに対して、それぞれの容量に基づいて予め設定されており、第１の出力手段は、情報処理装置が第１の電源供給装置を利用する場合、検出手段により検出された電流のレベルが、第１の電源供給装置に対して予め設定された電流の制限値に対応する第１の制限レベルを超えたとき、第１の信号を出力し、情報処理装置が第２の電源供給装置を利用する場合、検出手段により検出された電流のレベルが、第２の電源供給装置に対して予め設定された電流の制限値に対応する第２の制限レベルを超えたとき、第１の信号を出力するようにすることができる。
【００１５】
第１の電源供給装置は、商用交流電源の電源供給装置であり、第２の電源供給装置は、バッテリーであるようにすることができる。
【００１６】
検出手段は、消費電流通過ラインを通過する電流を、その両端の電圧値として検出する検出抵抗を有し、第１の出力手段は、検出手段により検出された電流のレベルを入力する第１の入力と、制限レベルを入力する第２の入力のそれぞれの値を比較し、第１の入力の値が第２の入力の値を超えた場合、第１の信号を出力するコンパレータと、その時点で実際に情報処理装置が消費している電流が消費電流通過ラインを流れている場合における検出抵抗の両端の電圧と、電源供給装置の出力電圧に基づいて電流レベルを演算し、演算した電流レベルをコンパレータの第１の入力に供給する第１の供給手段と、電源供給装置の容量に基づいて予め設定された制限値の電流が消費電流通過ラインを流れている場合に、第１の供給手段からコンパレータの第１の入力に供給される電流レベルと同一のレベルを、制限レベルとしてコンパレータの第２の入力に供給する第２の供給手段とを有するようにすることができる。
【００１７】
ＣＰＵと、ＣＰＵの温度を計測し、その測定値を出力するセンサとをさらに設け、第２の出力手段は、センサから出力された測定値が所定値を超えた場合、第２の信号をさらに出力するようにすることができる。
【００１８】
モニター兼用コントロール端子を有し、モニター兼用コントロール端子に対応する制御であって、自分自身の動作を所定の周期で定期的に繰り返し休止させる制御を実行するＣＰＵをさらに設け、ＣＰＵは、第２の出力手段より第２の信号が出力された場合、第２の信号をモニター兼用コントロール端子を介して取得し、モニター兼用コントロール端子に対応する制御を実行するようにすることができる。
【００１９】
所定の省電力機能を有し、第２の出力手段より第２の信号が出力された場合、その省電力機能を実行するＶｉｄｅｏコントローラチップをさらに設けるようにすることができる。
【００２０】
本発明の情報処理装置の情報処理方法は、情報処理装置内の所定の電送路を流れる電流を検出する検出ステップと、検出ステップの処理により検出された電流のレベルが、予め設定された制限レベルを超えた場合、そのことを表す第１の信号を出力する第１の出力ステップと、第１の出力ステップの処理により第１の信号が出力された場合、情報処理装置のクロックの周波数の低下を指令する第２の信号を出力する第２の出力ステップと、第２の出力ステップの処理により第２の信号が出力された場合、情報処理装置のクロックの周波数を低下させるように制御する周波数制御ステップとを含むことを特徴とする。
【００２１】
本発明のプログラムは、情報処理装置内の所定の電送路を流れる電流を検出する検出ステップと、検出ステップの処理により検出された電流のレベルが、予め設定された制限レベルを超えた場合、そのことを表す第１の信号を出力する第１の出力ステップと、第１の出力ステップの処理により第１の信号が出力された場合、情報処理装置のクロックの周波数の低下を指令する第２の信号を出力する第２の出力ステップと、第２の出力ステップの処理により第２の信号が出力された場合、情報処理装置のクロックの周波数を低下させるように制御する周波数制御ステップとをコンピュータに実行させることを特徴とする。
【００２２】
本発明の情報処理装置および方法、並びにプログラムにおいては、情報処理装置内の所定の電送路を流れる電流のレベルが、予め設定された制限レベルを超えた場合、そのことを表す第１の信号が出力され、その第１の信号の出力がトリガとなり、クロックの周波数の低下を指令する第２の信号が出力されて、情報処理装置のクロックの周波数を低下させる制御が開始される。
【００２３】
本発明の情報処理装置は、情報処理装置の内部を流れる電流に基づいて、クロックの周波数を低下させてもよいし、情報処理装置に供給されてくる、情報処理装置の外部を流れる電流に基づいて、クロックの周波数を低下させてもよい。また、情報処理装置の内部および外部を流れる電流を総合的に判断して、クロックの周波数を低下させてもよい。
【００２４】
【発明の実施の形態】
図１は、本発明が適用される情報処理装置の構成例を表している。
【００２５】
図１の情報処理装置１において、ＣＰＵ１１は、例えば、インテル（Ｉｎｔｅｌ）社製のペンティアム（登録商標）プロセッサ等で構成され、フロントサイドバス（ＦＳＢ）５４に接続されている。ＦＳＢ５４には、更に、ノースブリッジ１４が接続されており、ノースブリッジ１４は、ＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）５５を有しているとともに、ハブインタフェース５３に接続されている。
【００２６】
ノースブリッジ１４は、例えば、インテル社製のＡＧＰ Ｈｏｓｔ Ｂｒｉｄｇｅ Ｃｏｎｔｒｏｌｌｅｒである４４０ＢＸなどで構成されており、ＣＰＵ１１およびＲＡＭ（Ｒａｎｄｏｍ ＡｃｃｅｓｓＭｅｍｏｒｙ）１３（いわゆる、メインメモリ）等を制御する。更に、ノースブリッジ１４は、ＡＧＰ５５を介して、ビデオコントローラ１５を制御する。ビデオコントローラ１５は、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）１６またはＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）方式のディスプレイ（以下、ＶＧＡ１７と記述する）をコントロールする。
【００２７】
ビデオコントローラ１５は、ＣＰＵ１１から供給されるデータ（イメージデータまたはテキストデータなど）を受信して、受信したデータに対応するイメージデータを生成するか、または、受信したデータをそのまま内蔵するビデオメモリ（図示せず）に記憶する。ビデオコントローラ１５は、ＬＣＤ１６またはＶＧＡ１７に、ビデオメモリに記憶されているイメージデータに対応する画像を表示させる。ＬＣＤ１６またはＶＧＡ１７は、ビデオコントローラ１５から供給されたデータを基に、画像または文字などを表示する。
【００２８】
ノースブリッジ１４は、更に、キャッシュメモリ１２とも接続されている。キャッシュメモリ１２は、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）などＲＡＭ１３と比較して、より高速な書き込みまたは読み出しの動作を実行できるメモリで構成され、ＣＰＵ１１が使用するプログラムまたはデータをキャッシュする（一時的に記憶する）。
【００２９】
なお、ＣＰＵ１１は、その内部に１次的な、キャッシュメモリ１２に比較して、より高速に動作でき、ＣＰＵ１１自身が制御するキャッシュを有する。
【００３０】
ＲＡＭ１３は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）で構成され、ＣＰＵ１１が実行するプログラム、またはＣＰＵ１１の動作に必要なデータを記憶する。具体的には、例えば、ＲＡＭ１３は、起動が完了した時点において、ＨＤＤ２７からロードされたＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）やインターネットプログラムなどを記憶する。
【００３１】
ＯＳは、例えば、マイクロソフト社のいわゆるウィンドウズ（登録商標）ＸＰ、またはアップルコンピュータ社のいわゆるＭａｃ ＯＳ（登録商標）等に代表される、コンピュータの基本的な動作を制御するプログラムである。
【００３２】
ノースブリッジ１４は、ハブインタフェース５３を介して、サウスブリッジ１８とも接続されている。サウスブリッジ１８は、例えば、インテル社製のＰＩＩＸ４Ｅなどで構成されており、ＡＣ９７リンクインタフェース１８Ａ、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）インタフェース１８Ｂ、ＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）インタフェース１８Ｃ、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）インタフェース１８Ｄ、ＬＰＣ（Ｌｏｗ Ｐｉｎ Ｃｏｕｎｔ）インタフェース１８Ｅ、および、Ｅｔｈｅｒインタフェース１８Ｆ等を内蔵している。
【００３３】
サウスブリッジ１８は、ＡＣ９７リンクバス５６、ＵＳＢバス５７、または、ＩＤＥバス５８に接続されるデバイスの制御等、各種のＩ／Ｏ（Ｉｎｐｕｔ ／ Ｏｕｔｐｕｔ）を制御する。
【００３４】
ＡＣ９７リンクバス５６には、モデム２０、サウンドコントローラ１９が接続されている。モデム２０は、公衆回線網に接続されており、公衆回線網またはインターネット（いずれも図示せず）を介する通信処理を実行する。サウンドコントローラ１９は、マイクロフォン２１から音声を取り込み、その音声に対応するデータを生成して、ＲＡＭ１３に出力する。またサウンドコントローラ１９は、スピーカ２２を駆動して、スピーカ２２に音声を出力させる。
【００３５】
サウスブリッジ１８のＵＳＢバス５７には、ＵＳＢコネクタ２３が接続され、各種ＵＳＢデバイスが接続可能になされている。またＵＳＢバス５７を介して、メモリースティックスロット２４とブルーテゥース通信部２６が接続されている。メモリースティックスロット２４には、メモリースティック（商標）２５が装着される。
【００３６】
メモリースティック２５は、本願出願人であるソニー株式会社によって開発されたフラッシュメモリカードの一種である。このメモリースティック２５は、縦２１．５×横５０×厚さ２．８［ｍｍ］の小型薄型形状のプラスチックケース内に電気的に
書換えや消去が可能な不揮発性メモリであるＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ ）の一種であるフラッシュメモリ素子を格納したものであり、１０ピン端子を介して画像や音声、音楽等の各種データの書き込み及び読み出しが可能となっている。ブルーテゥース通信部２６は、ブルーテゥース規格による通信を行う。
【００３７】
ＵＳＢインタフェース１８Ｂは、ＵＳＢバス５７を介して接続されている外部の装置にデータを送信するとともにデバイスからデータを受信する。
【００３８】
ＩＤＥインタフェー１８Ｃは、いわゆるプライマリＩＤＥコントローラとセカンダリＩＤＥコントローラとの２つのＩＤＥコントローラ、およびコンフィギュレーションレジスタ（ｃｏｎｆｉｇｕｒａｔｉｏｎ ｒｅｇｉｓｔｅｒ）等から構成されている（いずれも図示せず）。
【００３９】
プライマリＩＤＥコントローラには、ＩＤＥバス５８を介して、ＨＤＤ２７が接続されている。また、セカンダリＩＤＥコントローラには、他のＩＤＥバスに、ＣＤ−ＲＯＭドライブ２８またはＨＤＤ（不図示）などの、いわゆるＩＤＥデバイスが装着されたとき、その装着されたＩＤＥデバイスが電気的に接続される。
【００４０】
Ｅｔｈｅｒコネクタ２９は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワークに接続される。Ｅｔｈｅｒインタフェース１８Ｆは、Ｅｔｈｅｒコネクタ２９に接続されたネットワークにデータを送信するとともに、データを受信する。
【００４１】
ＬＰＣバス５２には、ＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）３０、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェース３１、チップセット３９、およびコントローラ４０が接続されている。
【００４２】
ＢＩＯＳ３０は、情報処理装置１の基本動作命令を集めたプログラム群であり、例えば、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などに記憶されている。また、ＢＩＯＳ３０は、ＯＳまたはアプリケーションプログラムと周辺機器との間でのデータの受け渡し（入出力）を制御する。
【００４３】
Ｉ／Ｏインタフェース３１には、パラレル端子３２とシリアル端子３３が接続されており、それぞれの端子に接続された機器とのデータの授受を行う。
【００４４】
チップセット３９には、コントローラ４０が接続されている。コントローラ４０には、ジョグダイヤル４３、キーボード４４、および、マウス４５といった入力機器、並びに省電力制御部４２などが接続されている。
【００４５】
チップセット３９は、いわゆるスロットリング機能と称される、ＣＰＵ１１の発熱を抑えることを主目的として使用される制御の実行が可能である。具体的には、チップセット３９は、ＣＰＵ１１を駆動させたり、させなかったりすることにより、等価的にクッロクの周波数を下げる制御（ＣＰＵ１１を間欠的に駆動させ平均値としてクロックの周波数を下げる制御）を行う。なお、以下、このようなチップセット３９の制御を、スロットル制御と称する。
【００４６】
コントローラ４０は、マイクロコンピュータとして構成されており、ジョグダイヤル４３、キーボード４４、および、マウス４５といった入力機器を制御する。さらに、本実施形態においては、後述するように、コントローラ４０は、チップセット３９のスロットル制御を利用して、省電力制御部４２とともに、電源装置４１から供給される電力の制御を行う。
【００４７】
電源装置４１は、情報処理装置１のシステム全体に電源を供給する装置であり、この例においては、例えば、ＡＣ電源アダプタ、または、バッテリーとされる。なお、省電力制御部４２の詳細については、図２を参照して後述する。
【００４８】
ＰＣＩバス５１には、ＰＣカードインタフェース３６とＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）１３９４インタフェース３４が接続されている。
【００４９】
ＩＥＥＥ１３９４インタフェース３４は、ＩＥＥＥ１３９４ポート３５を介して、ＩＥＥＥ１３９４の規格に準拠するデータ（パケットに格納されているデータ）を送受信する。
【００５０】
ＰＣカードインタフェース３６は、スロット３７に接続された機器（カード（図示せず））から供給されたデータを、ＣＰＵ１１またはＲＡＭ１３に供給するとともに、ＣＰＵ１１から供給されたデータをスロット３７に接続されているカードに出力する。
【００５１】
なお、図１に示されるように、スロット３７にはまた、必要に応じてドライブ３８が接続される。この場合、ドライブ３８は、スロット３７およびＰＣカードインタフェース３６を介して、ＰＣＩバス５１に接続される。ドライブ３８は、装着されている磁気ディスク６１、光ディスク６２、光磁気ディスク６３、または半導体メモリ６４に記録されているデータを読み出し、読み出したデータをＲＡＭ１３に供給する。また、ＣＰＵ１１の処理により生成されたデータを、ドライブ３８に装着される磁気ディスク６１、光ディスク６２、光磁気ディスク６３、または半導体メモリ６４に記憶させることができる。
【００５２】
ところで、上述したように、近年、周波数が高く、消費電力の比較的大きいＣＰＵ１１が普及している。また、図１に示されるように構成される、持ち運び可能なモバイルコンピュータやノート型パソコンなどの情報処理装置１も普及している。ノート型パソコンなどは、持ち運び可能とするために、電源装置４１として、ＡＣ電源アダプタだけでなく、バッテリーも使えるようになっている。
【００５３】
また、電源装置４１は、情報処理装置１に搭載されるＣＰＵ１１、その他チップ（図示せず）、（内蔵）ドライブ３８、並びに、外部機器接続用端子に接続され得る機器としてのＣＤ−ＲＯＭドライブ２８およびＩＥＥＥ１３９４インタフェース３４などの全てが、それぞれ同時に最大限に動作させた状態の最大消費電力量を想定して設計がなされている。
【００５４】
電源装置４１の設計仕様には、定格電力値、ピーク電力値、ピーク電力継続時間、および、定格電力内の期間と定格電力を越える期間との比率（Ｄｕｔｙ Ｒａｔｅ）などが定められている。
【００５５】
このような周波数が高く消費電力の大きいＣＰＵ１１が、ノート型パソコン（情報処理装置１）に搭載された場合、バッテリーでの駆動時間を伸ばしたり、電源装置４１の小型化を図るために、情報処理装置１全体の消費電力を減らす工夫が必要である。
【００５６】
このため、本発明の情報処理装置１は、後述するように、情報処理装置１が消費する全電流（実際に流れている電流）を検出し、検出した電流のレベルが、予め設定されている制限レベルを超える場合、ＣＰＵ１１のクロックの周波数を下げ、消費電力が小さくなるように制御を行っている。以下、このような制御を、単に省電力制御と称する。なお、ＣＰＵ１１のクロックの周波数を下げる方法は、特に限定されず、例えば、クロックの周波数自体を下げても構わないが、この例においては、上述したスロットル制御とされている。
【００５７】
図２は、図１の情報処理装置１のうちの、そのような省電力制御を実行する主要部分の詳細な構成例を表している。
【００５８】
即ち、図２に示されるように、本発明の省電力制御は、チップセット３９、コントローラ４０、電源装置４１、および、省電力制御部４２、並びに、図２には図示されていないＣＰＵ１１（図１）により実行される。
【００５９】
省電力制御部４２は、電流検出部７１、増幅部７２、電力リミット検出部７３、および、検出信号保持部７４から構成されている。
【００６０】
この例の電源装置４１は、上述したように、ＡＣ電源アダプタ、または、バッテリーから構成され、情報処理装置１に対して電源を供給する。具体的には、電源装置４１は、情報処理装置１（図１）が消費する全ての電流を、電送路７５（および、後述する電流検出部７１）を介してシステム（情報処理装置１）に供給する。換言すると、電送路７５は、情報処理装置１が消費する全ての電流が流れるように、情報処理装置１の内部に配置されている。
【００６１】
省電力制御部４２の詳細な構成例が、図３に示されている。そこで、図３を参照して、省電力制御部４２の詳細について説明する。
【００６２】
図３に示されるように、電流検出部７１は、検出抵抗Ｒｓとして構成されている。検出抵抗Ｒｓは、電源装置４１から供給され、電送路７５を流れる電流Ｉｎを、その両端の電圧として検出する。即ち、電流検出部７１は、電流Ｉｎを、次の式（１）で示される電圧Ｖｓとして検出する。
【００６３】
Ｖｓ ＝ Ｉｎ × Ｒｓ ・・・（１）
【００６４】
増幅部７２は、例えば、オペアンプ８１等で構成され、電流検出部７１により検出された検出電圧Ｖｓを、所定のゲインＧだけ増幅し（電圧値をＧ倍し）、電圧Ｖｏｕｔとして電流リミット検出部７３に出力する。即ち、増幅部７２の出力電圧Ｖｏｕｔは、次の式（２）で示される値となる。式（２）において、Ｇは、任意の整数値とされるが、この例においては、例えば、Ｇ＝２０とされる。
【００６５】
Ｖｏｕｔ ＝ Ｇ × Ｖｓ ・・・（２）
【００６６】
電力リミット検出部７３は、増幅部７２の出力電圧Ｖｏｕｔを入力し、入力した出力電圧Ｖｏｕｔに基づいて、電送路７５を流れる電流（情報処理装置１が消費する全電流）Ｉｎのレベルを演算し、演算した電流Ｉｎのレベルが、予め設定されている制限レベル（電流Ｉｎの制限値に対応するレベル）を超えた場合、そのことを表す信号を検出信号保持部７４に出力する。
【００６７】
即ち、電源装置４１は、一般的に定電圧源であるので、電送路７５を流れる電流Ｉｎにより、情報処理装置１が消費する電力を算出することが可能である。従って、電力リミット検出部７３は、その時点で電送路７５を実際に流れている電流Ｉｎが、電源装置４１の定格電力（なお、ここでは、定格電力を、制限値として使用するため、制限電力Ｐｉｐｌｉｍｉｔと称する）に対応する電流（以下、そのような電流を、制限電流Ｉｉｎｐｌｉｍｉｔと称する）を超えた場合、その時点で情報処理装置１が消費している電力が、制限電力Ｐｉｐｌｉｍｉｔを超えたと検出し、そのことを表す信号（以下、そのような信号を、電力リミット検出信号と称する）を検出信号保持部７４に出力する。
【００６８】
なお、制限電力Ｐｉｐｌｉｍｉｔと制限電流Ｉｉｎｐｌｉｍｉｔには、次の式（３）に示されるような関係が成立する。式（３）において、Ｖｉｎは、電源装置４１の出力電圧を表している。
【００６９】
Ｐｉｐｌｉｍｉｔ ＝ Ｖｉｎ × Ｉｉｎｐｌｉｍｉｔ ・・・（３）
【００７０】
電力リミット検出部７３は、電力リミット検出信号を出力可能なものであれば、その構成は限定されないが、この例においては、例えば、図３に示されるように、抵抗Ｒａ、抵抗Ｒｂ、抵抗Ｒｃ、コンパレータ８２、および、リファレンス電源供給部８３より構成されている。
【００７１】
コンパレータ８２の逆相入力（−）には、抵抗Ｒａ乃至抵抗Ｒｃのそれぞれの一端が接続されている。コンパレータ８２の逆相入力（−）に接続された抵抗Ｒａと抵抗Ｒｂのそれぞれの一端はまた、相互に接続されており、抵抗Ｒａの他端は、増幅部７２（オペアンプ８１）の出力端に接続されており、抵抗Ｒｂの他端は、接地されている。即ち、抵抗Ｒａと抵抗Ｒｂが直列的に接続された直列回路の一端が、増幅部７２（オペアンプ８１）の出力端に接続されており、その他端が、接地されている。また、抵抗Ｒａと抵抗Ｒｂの間（接続端）に、コンパレータ８２の逆相入力（−）、および、抵抗Ｒｃの一端が接続されている。抵抗Ｒｃの他端は、電送路７５のうちの、電源装置４１と電流検出部７１の間の所定の部分（電源装置４１の出力電圧Ｖｉｎが保たれている部分）に接続されている。
【００７２】
制限電力Ｐｉｐｌｉｍｉｔのときに得られる増幅部７２の出力電圧ＶｏｕｔをＶａとし、任意に設定された電源装置４１の出力電圧ＶｉｎをＶｂとして用い、更に例えば電源装置４１としてＡＣアダプターを使用したときの出力電圧ＶｉｎをＶｂ１、電源装置４１としてバッテリーを使用したときの出力電圧ＶｉｎをＶｂ２とし、出力電圧Ｖｂ１のとき制限電流Ｉｉｎｐｌｉｍｉｔによって得られるオペアンプの出力電圧ＶｏｕｔをＶａ１、出力電圧Ｖｂ２のとき制限電流Ｉｉｎｐｌｉｍｉｔによって得られるオペアンプの出力電圧ＶｏｕｔをＶａ２として、制限電力Ｐｉｐｌｉｍｉｔ時にコンパレータ８２の逆位相入力（−）に入力されるＲｂとＲａの中間点の電圧Ｖｃが０．６［Ｖ］になるよう次の式（４）と式（５）によってＲａ，Ｒｂ，Ｒｃが算出される。
【００７３】
Ｒａ＝Ｒｂ｛（Ｖｂ２ − Ｖｃ２）（Ｖｃ − Ｖａ１） − （Ｖｂ１ − Ｖｃ）（Ｖｃ − Ｖａ２）｝／｛（Ｖｂ１ − Ｖｃ） − （Ｖｂ２− Ｖｃ）｝Ｖｃ …（４）
【００７４】
Ｒｃ＝ＲａＲｂ（Ｖｂ１ − Ｖｃ）／（Ｒａ ＋ Ｒｂ）Ｖｃ − ＲｂＶａ１ …（５）
【００７５】
ただし、コンパレータ入力精度を考慮して、Ｒｂは任意の値が予め設定される。
【００７６】
この例においては、電源装置４１として、ＡＣ電源アダプタとバッテリーの２種類が使用可能とされているが、一般的に、ＡＣ電源アダプタの制限電圧（定格電圧）Ｐｉｎｐｌｉｍｉｔは、バッテリーの制限電圧（定格電圧）Ｐｉｎｐｌｉｍｉｔより高い設定とされていることが多い。また、一般的に、ＡＣ電源アダプタの出力電圧Ｖｉｎは、バッテリーの出力電圧Ｖｉｎより高い設定とされていることが多い。
【００７７】
従って、電源装置４１の出力電圧Ｖｉｎが下がると、その制限電圧（定格電圧）Ｐｉｎｐｌｉｍｉｔも下がるリニアな制御を可能とするために、図３の例では、電流加算される中間点の電圧Ｖｃが、コンパレータ８２の逆相入力（−）に入力されるようになされている。このように、コンパレータ８２が、オペアンプ８１の出力電圧Ｖｏｕｔと電源装置４１の出力電圧Ｖｉｎとの電流加算である中間点の電圧Ｖｃと、リファレンス電源供給部８３から供給される一定電圧（０．６［Ｖ］）を比較することで、複数種類の電源装置４１のそれぞれに対して、省電力制御が可能となる。
【００７８】
検出信号保持部７４は、インバータ８４、ダイオード８５、抵抗Ｒｔ、および、コンデンサＣｔからなる回路、並びに、インバータ８６より構成されている。即ち、検出信号保持部７４は、電力リミット検出部７３のコンパレータ８２より出力された電力リミット検出信号を、後述するコントローラ４０に供給するが、時定数Ｒｔ／Ｃｔに対応する保持時間Ｔ１の間、電力リミット検出信号の出力を保持する。この保持時間Ｔ１については、後述する。
【００７９】
図２に戻り、コントローラ４０は、省電力制御部４２より電力リミット検出信号を受信すると、チップセット３９のスロットル制御をイネーブルにする。そして、コントローラ４０は、その後、チップセット３９のスロットル制御を維持させ、スロットル制御が開始されてから所定の制御維持時間Ｔ３が経過すると、スロットル制御を解除する。なお、制御維持時間Ｔ３の詳細については、後述する。
【００８０】
チップセット３９は、コントローラ４０の制御に基づいて、スロットル制御を実行したり、停止したりする。
【００８１】
なお、コントローラ４０が、スロットル制御をイネーブルにする方法は、特に限定されないが、この例においては、例えば、コントローラ４０は、図２に示されるスロットル制御指令信号を出力することにより、チップセット３９のスロットル制御をイネーブルにする。即ち、チップセット３９は、コントローラ４０がスロットル制御指令信号を出力している間（それを受信している間）、スロットル制御を維持し、コントローラ４０がスロットル制御指令信号の出力を停止した場合（それを受信しなくなった場合）、スロットル制御の解除が指令されたとみなし、スロットル制御の実行を停止する。
【００８２】
次に、図４のフローチャートを参照して、図１の情報処理装置１（主に、図２に示される部分）の省電力制御について説明する。
【００８３】
はじめに、ステップＳ１において、図２の電流検出部７１は、情報処理装置１の消費電流を検出する。即ち、図３において、上述したように、情報処理装置１が消費する全ての電流Ｉｎが、電送路７５を流れるようになされており、その電流Ｉｎは、電送路７５に設けられた電流検出部７１の検出抵抗Ｒｓの両端の電圧Ｖｓとして検出される。
【００８４】
上述したように、検出電圧Ｖｓは、増幅部７２のオペアンプ８１により、所定のゲインＧ（この例では、Ｇ＝２０）倍だけ増幅されて、出力される。そして、このオペアンプ８１の出力電圧Ｖｏｕｔと、電源装置４１の出力電圧Ｖｉｎの電流加算された電圧Ｖｃが、その時点で電送路７５に実際に流れている電流Ｉｎのレベルとして、コンパレータ８２の逆相入力（−）に入力される。また、コンパレータ８２の正相入力（＋）には、リファレンス電源供給部８３より供給される一定電圧（図３の例では、０．６Ｖの電圧）が常時入力されている。
【００８５】
即ち、消費電流のレベルとして、加算電圧Ｖｃが、コンパレータ８２の逆相入力（−）に入力されると、ステップＳ２において、コンパレータ８２は、消費電流のレベル（加算電圧Ｖｃ）が所定のレベル（リファレンス電源供給部８３から供給される電圧（０．６Ｖ））以上であるか否かを判定する。
【００８６】
ステップＳ２において、消費電流のレベルが所定のレベル以上ではないと判定した場合（加算電圧Ｖｃが０．６Ｖ未満の場合）、コンパレータ８２は、その処理をステップＳ１に戻し、それ以降の処理を繰り返す。即ち、コンパレータ８２は、加算電圧Ｖｃ（消費電流のレベル）と、０．６Ｖ（制限電流Ｉｉｎｐｌｉｍｉｔのレベル）を常時比較している。
【００８７】
例えば、いま、電送路７５に、制限電流Ｉｉｎｐｌｉｍｉｔ以上の電流Ｉｎが流れたとする。この場合、上述したように、コンパレータ８２の逆相入力（−）に入力される加算電圧Ｖｃは０．６Ｖを超えるので、コンパレータ８２は、ステップＳ２において、消費電力のレベルが所定のレベル以上であると判定し、ステップＳ３において電力リミット検出信号を出力する。
【００８８】
ステップＳ４において、検出信号保持部７４は、保持時間Ｔ１の間、電力リミット検出信号を保持する。
【００８９】
即ち、例えば、いま、図５において、コンパレータ８２が、時刻ｔ１に電力リミット検出信号を出力し、時刻ｔ２にその出力を停止したとする。この場合、検出信号保持部７４は、電力リミット検出信号のコントローラ４０への出力を略時刻ｔ１に開始し、時刻ｔ２から保持時間Ｔ１だけ経過した時刻ｔ３に（保持時間Ｔ１だけ保持した後）、その出力を停止する。
【００９０】
保持時間Ｔ１は、時定数Ｒｔ／Ｃｔの変更により様々な時間が設定可能であるが、上述したように、コントローラ４０はマイクロコンピュータとして構成されるので、コントローラ４０のポーリング周期Ｔｐ以上の時間が好適である。この例においては、例えば、コントローラ４０のポーリング周期Ｔｐが５ｍｓとされると、検出信号保持部７４は、保持時間Ｔ１を５ｍｓ以上として、電力リミット検出信号の保持を行う。
【００９１】
即ち、コントローラ４０は、電力リミット検出信号を検出して（受信して）、チップセット３９にスロットル制御指令信号を出力するが、この電力リミット信号の検出間隔が５ｍｓ（時間Ｔｐ）であり、少なくとも５ｍｓの間、電力リミット検出信号が出力されていないと、電力リミット検出信号を検出することができない。換言すると、図５に示されるように、コンパレータ８２より電力リミット検出信号が出力された時点から、コントローラ４０によりそれが検出されるまで（チップセット３９にスロットル制御指令信号が出力されるまで）には、最大、ポーリング周期Ｔｐだけの遅れが発生する。そこで、検出信号保持部７４において、電力リミット検出信号の出力を、コントローラ４０のポーリング周期Ｔｐ（５ｍｓ）以上の時間（保持時間Ｔ１）だけ保持するのである。
【００９２】
図４のステップＳ５において、コントローラ４０は、スロットル制御指令信号をチップセット３９に出力する。
【００９３】
即ち、図５に示されるように、略時刻ｔ１（時刻ｔ１からポーリング周期Ｔｐ（５ｍｓ）以内の時刻）に、スロットル制御指令信号がチップセット３９に入力される。
【００９４】
理想的なチップセット３９の場合、スロットル制御指令信号が入力されると同時に、スロットル制御が開始されるが、実際には、チップセット３９がスロットル制御を開始するまでには、所定のディレイ時間Ｔ２が存在する。このディレイ時間Ｔ２は、チップセット３９毎に仕様としてそれぞれ設定されており、この例においては、例えば、２ｓとされている。
【００９５】
従って、図４のステップＳ６において、チップセット３９は、図５に示されるように、ステップＳ５の処理でコントローラ４０よりスロットル制御指令信号が出力されてから（チップセット３９がそれを受信してから）、ディレイ時間Ｔ２（この例では、２ｓ）経過後、スロットル制御を開始する。
【００９６】
このように、電送路を流れる電流Ｉｎが、制限電流Ｉｉｎｐｌｉｍｉｔを超えた（情報処理装置１の消費電力が制限電力Ｐｉｎｐｌｉｍｉｔを超えた）時刻ｔ１から、ディレイ時間Ｔ２（正確には、ディレイ時間Ｔ２（２Ｓ）＋ポーリング周期Ｔｐ（５ｍｓ）＝２．０５Ｓ）経過した時刻ｔ２に、初めてスロットル制御が開始される。換言すると、この時刻ｔ１から時刻ｔ２の間は、無制御状態（スロットル制御が施されていない状態）であるので、電送路に流れる電流Ｉｎが制限電流Ｉｉｎｐｌｉｍｉｔを超える状態が続く。すなわち時刻ｔ１から時刻ｔ２の間は、情報処理装置１の消費電力が制限電力Ｐｉｎｐｌｉｍｉｔを超える。
【００９７】
しかしながら、電源装置４１の設計仕様において規定されている制限電圧Ｐｉｎｐｌｉｍｉｔは、電源装置４１の発熱によって制限されるため、その瞬間値で管理されるわけではなく、所定の時間の平均電力値として管理される。換言すると、一時的に制限電力Ｐｉｎｐｌｉｍｉｔを越える電力の消費がなされても、規定のピーク電力ｐｉｍａｘとＤｕｔｙ Ｒａｔｅの範囲内での平均電力が制限電力Ｐｉｎｐｌｉｍｉｔを超えなければ電源装置４１の設計仕様の範囲内とされる。この例においては、例えば、Ｄｕｔｙ Ｒａｔｅは全体のうちの１０％以下の時間とされており、平均電力（電源装置４１の発熱）は、定格電力である制限電力Ｐｉｎｐｌｉｍｉｔ内に収められている。
【００９８】
この場合、ディレイ時間Ｔ２（２Ｓ）の間（実際には、図５に示されるように、ディレイ時間Ｔ２＋ポーリング周期Ｔｐの間であるが、ディレイ時間Ｔ２（２Ｓ）は、ポーリング周期Ｔｐ（５ｍｓ）より遥かに長いので、ディレイ時間Ｔ２の間とみなし）、最大電力ｐｉｍａｘが続くとすると、ディレイ時間Ｔ２の９倍の制御維持時間Ｔ３（＝９Ｔ２＝９×２ｓ＝１８ｓ）だけの間、スロットル制御を実行させて、情報処理装置１の消費電力（平均電力）が制限電圧Ｐｉｎｐｌｉｍｉｔを超えないようにする必要がある。
【００９９】
そこで、図４のステップＳ７において、コントローラ４０は、ステップＳ６の処理でチップセット２９によりスロットル制御が開始されてから（ステップＳ５の処理でスロットル制御指令信号が出力されて、ディレイ時間Ｔ２が経過してから）、制御維持時間Ｔ３（１８ｓ）経過後、スロットル制御を解除する。
【０１００】
即ち、図５に示されるように、コントローラ４０は、略時刻ｔ１（時刻ｔ１からそのポーリング周期Ｔｐ（５ｍｓ）以内の時刻）にスロットル制御指令信号を出力し、その後、ディレイ時間Ｔ２＋制御維持時間Ｔ３（＝２ｓ＋１８ｓ＝２０ｓ）をカウントし、カウントアップした時刻ｔ４に、スロットル制御指令信号の出力を停止する。
【０１０１】
チップセット４０は、略時刻ｔ１（時刻ｔ１からポーリング周期Ｔｐ（５ｍｓ）以内の時刻）にスロットル制御指令信号を受信し、ディレイ時間Ｔ２（２ｓ）経過してから、スロットル制御を開始し、スロットル制御信号を受信している間（時刻ｔ４までは）、スロットル制御を継続し、時刻ｔ４に、コントローラ４０からのスロットル制御指令信号の供給が停止されると、スロットル制御を停止する。
【０１０２】
図４のステップＳ８において、コントローラ４０は、処理の終了が指示されたか否かを判定する。
【０１０３】
ステップＳ８において、処理の終了がまだ指示されていないと判定した場合、コントローラ４０は、その処理をステップＳ１に戻し、それ以降の処理を繰り返す。即ち、処理の終了が指示されるまで、電送路７５を流れる電流Ｉｎが常時監視され、省電力制御が実行される。
【０１０４】
そして、ステップＳ８において、処理の終了が指示されたと判定されると、その処理は終了される。
【０１０５】
このように、図１の情報処理装置１は、情報処理装置１自身の消費電力を、情報処理装置１自身が実際に消費している全ての電流として検出し、検出した電流のレベルが、予め設定された制限レベルを超える場合、スロットル制御を実行するようにしたので、ＣＰＵ１１の消費電力を一定率で低下させることが可能となる。
【０１０６】
即ち、情報処理装置１は、その消費電力を、電源装置４１の電源容量以下に抑えることが可能になる。換言すると、設計者等は、上述した情報処理装置１のみならず様々な情報処理装置に対して、上述した省電力制御を採用することで、その電源装置４１として、従来よりも低い電源容量を定格とする電源装置を採用することが可能になる。従って、電源装置４１、例えば、ＡＣ電源アダプタやバッテリーの大型化を抑制することが可能になる。
【０１０７】
また、スロットル制御開始のトリガは、ハードウエア（例えば、図３に示される省電力制御部４２）から信号として出力されるので、ＯＳ、ソフトウエアアプリケーション、または、制御テーブルが不必要となり、その結果、省電力制御の継承、および標準化が容易に実現可能となる。
【０１０８】
また、実際のところ情報処理装置の消費電力が制限電力Ｐｉｎｐｌｉｍｉｔを超えることは、ＣＰＵ、その他チップ、内蔵ドライブ、および、外部機器接続用端子に接続され得る機器などの全てが、それぞれ同時に最大限に動作された状態になった場合等の稀なケースである。即ち、大部分のケースにおいては、情報処理装置の消費電力は制限電力Ｐｉｎｐｌｉｍｉｔを超過しないため、上述した省電力制御によってはＣＰＵの動作に制限が加わらず、ＣＰＵの能力を最大限に使用することが可能である。
【０１０９】
なお、本発明の省電力制御を行うために必要な電流の検出は、上述した図２の電送路７５を流れる電流Ｉｎの検出に限定されず、情報処理装置１内外を問わず、情報処理装置１の消費電力の増減に関与する電流が流れる電送路の検出であればよい。例えば、ＣＰＵ１１を流れる電流の検出であってもよいし、ＵＳＢバス５７を流れる電流の検出であってもよい。
【０１１０】
ところで、近年のＣＰＵは、ダイの温度を計測するためにダイ上に作り込められた温度センサとＴＣＣ（Ｔｈｅｒｍａｌ Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ：温度制御回路）で構成されたプロセッサの温度管理機構を備えており、計測値が所定の温度を超えると、ＴＣＣが一定の周期でプロセッサコア内部の動作を定期的に繰り返し休止させることで消費電力を削減し、発熱量を減らして温度を下げることが可能となっている。このＴＣＣのようにＣＰＵに設けられたモニター兼用コントロール端子（例えば、ＰＲＯＣＨＯＴ＃端子）に対して直接、本発明の省電力制御を行うようにしてもよい。
【０１１１】
なお、プロセッサの温度管理機構やＣＰＵの動作速度を抑えることによって消費電力を少なくするＳｐｅｅｄＳｔｅｐＴｅｃｈｎｏｌｏｇｙ（商標）など、消費電力を削減する他の制御方法と本発明とを併用してＣＰＵの省電力制御を行ってもよい。
【０１１２】
プロセッサの温度管理機構には、温度センサと温度制御回路とがＣＰＵ内部に予め作りこまれているものや、ＣＰＵの外部に設けられた温度センサの検出信号に応じてＣＰＵの動作を定期的に繰り返し休止させたり、動作周波数を下げるように制御するものなどがある。後述の外部温度センサの検出信号に基づく制御を上述の実施例に適用する場合は、コントローラ４０によって外部温度センサの検出信号を監視し、所定の温度を超えたときチップセット３９にスロットル制御指令信号が発せられる。スロットル制御指令信号を受けたチップセット３９はＣＰＵ１１にスロットル制御を行う。
【０１１３】
なお、上述した実施例では、ＣＰＵの省電力機能を利用し制御するようにしたが、省電力機能を有していれば、その他のチップ、例えばＶｉｄｅｏコントローラチップなどを同様に制御するようにしてもよい。
【０１１４】
ところで、上述した一連の処理は、ハードウエアにより実行させることもできるが、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
【０１１５】
記録媒体は、図１に示されるように、パーソナルコンピュータとは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク６１（フレキシブルディスクを含む）、光ディスク６２（ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ），ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）を含む）、光磁気ディスク６３（ＭＤ（Ｍｉｎｉ−Ｄｉｓｃ）（登録商標）を含む）、若しくは半導体メモリ６４などよりなるパッケージメディアにより構成されるだけでなく、コンピュータに予め組み込まれた状態でユーザに提供される、プログラムが記憶されているＲＯＭやＨＤＤ２７が含まれるハードディスクなどで構成される。
【０１１６】
なお、本明細書において、媒体により提供されるプログラムを記述するステップは、記載された順序に従って、時系列的に行われる処理は勿論、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１１７】
【発明の効果】
以上のごとく、本発明によれば、スロットリング機能を利用することができる。特に、電源装置の大型化を抑制し、かつ、継承と標準化が容易な、スロットリング機能を利用した情報処理装置の省電力制御を行うことができる。
【図面の簡単な説明】
【図１】本発明が適用される情報処理装置の構成例を示すブロック図である。
【図２】図１の情報処理装置のうちの、省電力制御を実行するチップセット、コントローラ、省電力制御部、および電源装置の構成例を示すブロック図である。
【図３】図２の省電力制御部の詳細な構成例を示すブロック図である。
【図４】図１の情報処理装置の省電力制御の処理を説明するフローチャートである。
【図５】図１の情報処理装置の省電力制御の処理を説明するタイムチャートである。
【符号の説明】
１ 情報処理装置， １１ ＣＰＵ， ３９ チップセット， ４０ コントローラ， ４１ 電源装置， ４２ 省電力制御部， ７１ 電流検出部， ７２増幅部， ７３ 電流リミット検出部， ７４ 検出信号保持部， ７５ 伝送路， ８２ コンパレータ， ８３ リファレンス電源供給部， Ｒｓ 検出抵抗， Ｔ１ 保持時間， Ｔ２ ディレイ時間， Ｔ３ 制御維持時間， Ｔｐ コントローラのポーリング周期
Claims (13)
- 情報処理装置内の所定の電送路を流れる電流を検出する検出手段と、
前記検出手段により検出された前記電流のレベルが、予め設定された制限レベルを超えた場合、そのことを表す第１の信号を出力する第１の出力手段と、
前記第１の出力手段より前記第１の信号が出力された場合、前記情報処理装置のクロックの周波数の低下を指令する第２の信号を出力する第２の出力手段と、前記第２の出力手段より前記第２の信号が出力された場合、前記情報処理装置の前記クロックの周波数を低下させるように制御する周波数制御手段と
を備えることを特徴とする情報処理装置。 - 前記周波数制御手段は、前記第２の出力手段より前記第２の信号が出力されてから第１の時間経過後、前記情報処理装置のスロットリング機能を利用して、前記情報処理装置の前記クロックの周波数を低下させるように制御し、
前記周波数制御手段の制御が開始されてから、前記第１の時間に基づいて予め設定された第２の時間が経過した時点で、前記周波数制御手段の制御を解除する解除手段
をさらに備えることを特徴とする請求項１に記載の情報処理装置。 - 前記電送路は、所定の電源供給装置から前記情報処理装置に電力が供給される電力ラインであり、
前記第２の時間は、前記電源供給装置の仕様として規定されているピーク電力とＤｕｔｙ Ｒａｔｅの範囲内での前記情報処理装置が消費する平均電力が、前記制限レベルに対応する電力を超えないように、前記第１の時間に基づいて予め設定される
ことを特徴とする請求項２に記載の情報処理装置。 - 前記第２の出力手段は、マイクロコンピュータとして構成され、
前記第１の出力手段より出力された前記第１の信号を、前記マイクロコンピュータのポーリング周期以上の第３の時間だけ保持して、出力する保持手段をさらに備え、
前記第２の出力手段は、前記保持手段により出力が保持された前記第１の信号を検出した場合、前記第２の信号を出力する
ことを特徴とする請求項１に記載の情報処理装置。 - 前記電送路は、所定の電源供給装置から前記情報処理装置に電力が供給される電力ラインのうちの、前記情報処理装置が消費する全ての電流が流れる消費電流通過ラインであり、
前記消費電流通過ラインを流れる電流の制限値が、前記電源供給装置の容量に基づいて予め設定されており、
前記検出手段は、前記消費電流通過ラインを流れる、前記情報処理装置が消費する全ての前記電流を検出し、
前記第１の出力手段は、前記検出手段により検出された前記電流のレベルが、予め設定された前記電流の制限値に対応する前記制限レベルを超えた場合、前記第１の信号を出力する
ことを特徴とする請求項１に記載の情報処理装置。 - 前記情報処理装置は、複数種類の前記電源供給装置を利用可能であり、
前記消費電流通過ラインを流れる電流の制限値が、複数の前記電源供給装置のそれぞれに対して、それぞれの容量に基づいて予め設定されており、
前記第１の出力手段は、前記情報処理装置が第１の電源供給装置を利用する場合、前記検出手段により検出された前記電流のレベルが、前記第１の電源供給装置に対して予め設定された前記電流の制限値に対応する第１の制限レベルを超えたとき、前記第１の信号を出力し、
前記情報処理装置が第２の電源供給装置を利用する場合、前記検出手段により検出された前記電流のレベルが、前記第２の電源供給装置に対して予め設定された前記電流の制限値に対応する第２の制限レベルを超えたとき、前記第１の信号を出力する
ことを特徴とする請求項５に記載の情報処理装置。 - 前記第１の電源供給装置は、商用交流電源の電源供給装置であり、前記第２の電源供給装置は、バッテリーである
ことを特徴とする請求項６に記載の情報処理装置。 - 前記検出手段は、前記消費電流通過ラインを通過する電流を、その両端の電圧値として検出する検出抵抗を有し、
前記第１の出力手段は、
前記検出手段により検出された前記電流のレベルを入力する第１の入力と、前記制限レベルを入力する第２の入力のそれぞれの値を比較し、第１の入力の値が第２の入力の値を超えた場合、前記第１の信号を出力するコンパレータと、
その時点で実際に前記情報処理装置が消費している電流が前記消費電流通過ラインを流れている場合における前記検出抵抗の両端の電圧と、前記電源供給装置の出力電圧に基づいて前記電流レベルを演算し、演算した前記電流レベルを前記コンパレータの第１の入力に供給する第１の供給手段と、
前記電源供給装置の容量に基づいて予め設定された前記制限値の電流が前記消費電流通過ラインを流れている場合に、前記第１の供給手段から前記コンパレータの前記第１の入力に供給される前記電流レベルと同一のレベルを、前記制限レベルとして前記コンパレータの第２の入力に供給する第２の供給手段と
を有する
ことを特徴とする請求項５に記載の情報処理装置。 - ＣＰＵと、
前記ＣＰＵの温度を計測し、その測定値を出力するセンサと
をさらに備え、
前記第２の出力手段は、前記センサから出力された前記測定値が所定値を超えた場合、前記第２の信号をさらに出力する
ことを特徴とする請求項１に記載の情報処理装置。 - モニター兼用コントロール端子を有し、前記モニター兼用コントロール端子に対応する制御であって、自分自身の動作を所定の周期で定期的に繰り返し休止させる制御を実行するＣＰＵをさらに備え、
前記ＣＰＵは、前記第２の出力手段より前記第２の信号が出力された場合、前記第２の信号を前記モニター兼用コントロール端子を介して取得し、前記モニター兼用コントロール端子に対応する前記制御を実行する
ことを特徴とする請求項１に記載の情報処理装置。 - 所定の省電力機能を有し、前記第２の出力手段より前記第２の信号が出力された場合、前記省電力機能を実行するＶｉｄｅｏコントローラチップをさらに備える
ことを特徴とする請求項１に記載の情報処理装置。 - 情報処理装置の情報処理方法において、
情報処理装置内の所定の電送路を流れる電流を検出する検出ステップと、
前記検出ステップの処理により検出された前記電流のレベルが、予め設定された制限レベルを超えた場合、そのことを表す第１の信号を出力する第１の出力ステップと、
前記第１の出力ステップの処理により前記第１の信号が出力された場合、前記情報処理装置のクロックの周波数の低下を指令する第２の信号を出力する第２の出力ステップと、
前記第２の出力ステップの処理により前記第２の信号が出力された場合、前記情報処理装置の前記クロックの周波数を低下させるように制御する周波数制御ステップと
を含むことを特徴とする情報処理方法。 - 情報処理装置を制御するコンピュータに、
情報処理装置内の所定の電送路を流れる電流を検出する検出ステップと、
前記検出ステップの処理により検出された前記電流のレベルが、予め設定された制限レベルを超えた場合、そのことを表す第１の信号を出力する第１の出力ステップと、
前記第１の出力ステップの処理により前記第１の信号が出力された場合、前記情報処理装置のクロックの周波数の低下を指令する第２の信号を出力する第２の出力ステップと、
前記第２の出力ステップの処理により前記第２の信号が出力された場合、前記情報処理装置の前記クロックの周波数を低下させるように制御する周波数制御ステップと
を実行させることを特徴とするプログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002296967A JP4006634B2 (ja) | 2002-10-10 | 2002-10-10 | 情報処理装置および方法、並びにプログラム |
| US10/677,308 US7120808B2 (en) | 2002-10-10 | 2003-10-03 | Information processing apparatus and method, as well as program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002296967A JP4006634B2 (ja) | 2002-10-10 | 2002-10-10 | 情報処理装置および方法、並びにプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004133646A true JP2004133646A (ja) | 2004-04-30 |
| JP4006634B2 JP4006634B2 (ja) | 2007-11-14 |
Family
ID=32286789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002296967A Expired - Fee Related JP4006634B2 (ja) | 2002-10-10 | 2002-10-10 | 情報処理装置および方法、並びにプログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7120808B2 (ja) |
| JP (1) | JP4006634B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006309912A (ja) * | 2005-03-30 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 光ディスク装置および光ディスク装置の記録再生方法 |
| JP2008524745A (ja) * | 2004-12-21 | 2008-07-10 | パケット ディジタル | オンデマンド電力管理の方法及び機器 |
| JP2008539478A (ja) * | 2005-04-25 | 2008-11-13 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | コンピュータシステムにおける電源管理を使用不能にするためのシステム及び方法 |
| JP2009541866A (ja) * | 2006-06-29 | 2009-11-26 | インテル コーポレイション | 熱効率的な集積回路（ｉｃ）動作のためのダイ単位温度プログラミング |
| JP2010507869A (ja) * | 2006-10-27 | 2010-03-11 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | コンピュータ装置電力管理システム及び方法 |
| KR100994806B1 (ko) * | 2008-02-01 | 2010-11-17 | 엘지전자 주식회사 | 시스템의 전원관리 제어장치 및 그 제어방법 |
| US7852043B2 (en) | 2005-09-09 | 2010-12-14 | Sony Corporation | Information processing apparatus, information processing method and program |
| JP2012511199A (ja) * | 2008-12-08 | 2012-05-17 | フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー | 少なくとも２つの電源ユニット及び少なくとも１つの電力消費構成要素を有するアセンブリ、アセンブリを制御するコンピュータシステム並びにその方法 |
| JP2013529346A (ja) * | 2010-06-30 | 2013-07-18 | インテル・コーポレーション | プラットフォームの電力消費の能動的管理を介したａｃアダプタの最小化 |
| JP2014109919A (ja) * | 2012-12-03 | 2014-06-12 | Nec Personal Computers Ltd | 情報処理装置、その制御方法、及びプログラム |
| EP2843503A1 (en) | 2013-08-28 | 2015-03-04 | Fujitsu Limited | Information processing apparatus and power supply monitoring circuit |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7769988B1 (en) * | 1999-12-23 | 2010-08-03 | Ati Technologies Ulc | Method of integrating a personal computing system and apparatus thereof |
| US8237386B2 (en) | 2003-08-15 | 2012-08-07 | Apple Inc. | Methods and apparatuses for operating a data processing system |
| WO2005041000A1 (en) * | 2003-10-23 | 2005-05-06 | Koninklijke Philips Electronics N.V. | Method for protecting information carrier comprising an integrated circuit |
| JP2005332209A (ja) * | 2004-05-20 | 2005-12-02 | Rohm Co Ltd | 半導体集積回路装置及びこれを用いた携帯機器 |
| US20060193250A1 (en) * | 2005-02-28 | 2006-08-31 | Tekelec | Methods, systems and computer program products for thermal management of a processor associated with a network interface |
| US8970562B2 (en) * | 2005-03-01 | 2015-03-03 | Apple Inc. | LCD module with thermal sensor integrated and its implementation |
| US7454631B1 (en) * | 2005-03-11 | 2008-11-18 | Sun Microsystems, Inc. | Method and apparatus for controlling power consumption in multiprocessor chip |
| US7562234B2 (en) * | 2005-08-25 | 2009-07-14 | Apple Inc. | Methods and apparatuses for dynamic power control |
| US8374730B2 (en) * | 2005-08-25 | 2013-02-12 | Apple Inc. | Methods and apparatuses for dynamic thermal control |
| US7159082B1 (en) * | 2005-10-03 | 2007-01-02 | Hewlett-Packard Development Company, L.P. | System and method for throttling memory accesses |
| JP2007163845A (ja) * | 2005-12-14 | 2007-06-28 | Oki Electric Ind Co Ltd | 音源システム |
| US7949888B2 (en) * | 2008-01-07 | 2011-05-24 | Apple Inc. | Forced idle of a data processing system |
| US7949889B2 (en) * | 2008-01-07 | 2011-05-24 | Apple Inc. | Forced idle of a data processing system |
| US8519438B2 (en) * | 2008-04-23 | 2013-08-27 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| US8315746B2 (en) | 2008-05-30 | 2012-11-20 | Apple Inc. | Thermal management techniques in an electronic device |
| US8306772B2 (en) | 2008-10-13 | 2012-11-06 | Apple Inc. | Method for estimating temperature at a critical point |
| TWI386790B (zh) * | 2009-01-23 | 2013-02-21 | Wistron Corp | 電源訊號偵測系統、方法及可攜式電子裝置 |
| US8117469B2 (en) * | 2009-07-10 | 2012-02-14 | Packet Digital | Automatically determining operating parameters of a power management device |
| TWI439852B (zh) | 2010-03-26 | 2014-06-01 | Sony Corp | Information processing device and power control circuit |
| US8788866B2 (en) | 2011-04-25 | 2014-07-22 | Qualcomm Incorporated | Method and system for reducing thermal load by monitoring and controlling current flow in a portable computing device |
| US9223378B2 (en) * | 2012-09-26 | 2015-12-29 | Hewlett Packard Enterprise Development Lp | Sensing current to protect a fuse |
| TWI443496B (zh) * | 2012-11-01 | 2014-07-01 | Asustek Comp Inc | 電子裝置與超頻運作的工作頻率控制方法 |
| US9098282B2 (en) * | 2012-12-27 | 2015-08-04 | Intel Corporation | Methods, systems and apparatus to manage power consumption of a graphics engine |
| KR101880497B1 (ko) * | 2013-06-28 | 2018-07-20 | 인텔 코포레이션 | 전력 검출기 회로 |
| KR102143871B1 (ko) * | 2014-04-22 | 2020-08-12 | 삼성전자 주식회사 | 전자장치의 전원 제어장치 및 방법 |
| US10048744B2 (en) * | 2014-11-26 | 2018-08-14 | Intel Corporation | Apparatus and method for thermal management in a multi-chip package |
| CN108538258B (zh) * | 2017-03-06 | 2023-03-24 | 北京小米移动软件有限公司 | 调整背光电流的方法及装置、显示设备 |
| US11301298B2 (en) * | 2020-03-28 | 2022-04-12 | Intel Corporation | Apparatus and method for dynamic control of microprocessor configuration |
| GB2597276B (en) * | 2020-07-17 | 2022-08-31 | Graphcore Ltd | Power management by clock dithering |
| GB2597275B (en) * | 2020-07-17 | 2022-09-07 | Graphcore Ltd | Multi-clock control |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59105933D1 (de) * | 1991-02-15 | 1995-08-10 | Siemens Ag | Taktgesteuerter Umrichter mit Strombegrenzung. |
| US6367023B2 (en) * | 1998-12-23 | 2002-04-02 | Intel Corporation | Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system |
| US6704879B1 (en) * | 1999-08-26 | 2004-03-09 | Micron Technology, Inc. | Dynamically controlling a power state of a graphics adapter |
| TWI225586B (en) * | 2002-09-09 | 2004-12-21 | Quanta Comp Inc | Dynamically changing the power consumption apparatus for a computer system |
-
2002
- 2002-10-10 JP JP2002296967A patent/JP4006634B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-03 US US10/677,308 patent/US7120808B2/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008524745A (ja) * | 2004-12-21 | 2008-07-10 | パケット ディジタル | オンデマンド電力管理の方法及び機器 |
| JP2006309912A (ja) * | 2005-03-30 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 光ディスク装置および光ディスク装置の記録再生方法 |
| JP2008539478A (ja) * | 2005-04-25 | 2008-11-13 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | コンピュータシステムにおける電源管理を使用不能にするためのシステム及び方法 |
| JP4758473B2 (ja) * | 2005-04-25 | 2011-08-31 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | コンピュータシステムにおける電源管理を使用不能にするためのシステム及び方法 |
| US7852043B2 (en) | 2005-09-09 | 2010-12-14 | Sony Corporation | Information processing apparatus, information processing method and program |
| US7928689B2 (en) | 2005-09-09 | 2011-04-19 | Sony Corporation | Information processing apparatus, information processing method and program |
| US8044697B2 (en) | 2006-06-29 | 2011-10-25 | Intel Corporation | Per die temperature programming for thermally efficient integrated circuit (IC) operation |
| JP2009541866A (ja) * | 2006-06-29 | 2009-11-26 | インテル コーポレイション | 熱効率的な集積回路（ｉｃ）動作のためのダイ単位温度プログラミング |
| US8461895B2 (en) | 2006-06-29 | 2013-06-11 | Intel Corporation | Per die temperature programming for thermally efficient integrated circuit (IC) operation |
| JP2010507869A (ja) * | 2006-10-27 | 2010-03-11 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | コンピュータ装置電力管理システム及び方法 |
| KR100994806B1 (ko) * | 2008-02-01 | 2010-11-17 | 엘지전자 주식회사 | 시스템의 전원관리 제어장치 및 그 제어방법 |
| JP2012511199A (ja) * | 2008-12-08 | 2012-05-17 | フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー | 少なくとも２つの電源ユニット及び少なくとも１つの電力消費構成要素を有するアセンブリ、アセンブリを制御するコンピュータシステム並びにその方法 |
| JP2013529346A (ja) * | 2010-06-30 | 2013-07-18 | インテル・コーポレーション | プラットフォームの電力消費の能動的管理を介したａｃアダプタの最小化 |
| US8816539B2 (en) | 2010-06-30 | 2014-08-26 | Intel Corporation | AC adaptor minimization through active platform power consumption management |
| JP2014109919A (ja) * | 2012-12-03 | 2014-06-12 | Nec Personal Computers Ltd | 情報処理装置、その制御方法、及びプログラム |
| EP2843503A1 (en) | 2013-08-28 | 2015-03-04 | Fujitsu Limited | Information processing apparatus and power supply monitoring circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4006634B2 (ja) | 2007-11-14 |
| US7120808B2 (en) | 2006-10-10 |
| US20040133816A1 (en) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4006634B2 (ja) | 情報処理装置および方法、並びにプログラム | |
| JP4701936B2 (ja) | 情報処理装置、情報処理方法及びそのプログラム | |
| JP4078644B2 (ja) | 情報処理装置および方法、並びにプログラム | |
| KR100488088B1 (ko) | 휴대용 컴퓨터의 전력 관리 방법 | |
| US7225347B2 (en) | Method and apparatus for enabling a low power mode for a processor | |
| TWI300175B (en) | Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system | |
| US6272642B2 (en) | Managing a system's performance state | |
| US6714891B2 (en) | Method and apparatus for thermal management of a power supply to a high performance processor in a computer system | |
| TWI302237B (en) | Method, apparatus and systems of audio noise mitigation for power state transitions | |
| US7624291B2 (en) | Power optimized multi-mode voltage regulator | |
| JP2003067092A (ja) | 中央処理装置用電源供給器 | |
| JP2009522688A (ja) | 独立周波数及び／又は電圧で集積回路の構成要素を動作させるシステムならびに方法 | |
| CN101598969A (zh) | 基于等待时间准则的平台功率管理 | |
| TW201111806A (en) | Power measurement techniques of a system-on-chip (SOC) | |
| JP4189882B2 (ja) | 記録媒体、情報処理装置、制御方法、及びプログラム | |
| TW201504802A (zh) | 控制電力供應單元於閒置狀態期間的電力消耗之技術 | |
| US20070150929A1 (en) | Electronic apparatus and method for controlling data transfer rate in electronic apparatus | |
| JP2002168926A (ja) | インテリジェント電池の容量計算方法、インテリジェント電池及び携帯型電子機器 | |
| JP3246186B2 (ja) | 情報処理装置 | |
| JP4038224B2 (ja) | 省電力化阻害要因特定システム、情報処理装置、省電力化阻害要因特定方法、プログラム、及び記録媒体 | |
| JP2003256079A (ja) | 情報処理装置および該装置の昇温抑制方法 | |
| Chen et al. | Configurable Platform-based Power Management Schemes on the Embedded Tablet System | |
| JPH0561576A (ja) | 半導体集積回路装置及びその電力制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070815 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |