JPH0561576A - 半導体集積回路装置及びその電力制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は半導体集積回路装置の低電力消費化
に関し、そのアイドル状態の判断をＣＰＵ（中央演算処
理装置）の処理プログラムに依存することなく、該アイ
ドル状態をハード的に検出して自動的に当該装置をスタ
ンバイ状態にし、該ＣＰＵの負担を極力軽減することを
目的とする。 【構成】 信号処理をする内部集積回路１１と、前記内
部集積回路１１の電力を制御する電力制御手段１２と、
前記電力制御手段１２を制御する自己検出／待機制御手
段１３とが具備され、前記自己検出／待機制御手段１３
が内部集積回路１１に係る状態遷移信号Ｓ１に基づいて
前記電力制御手段１２に待機制御信号Ｓ２を出力するこ
とを含み構成する。

Description

【発明の詳細な説明】

【０００１】〔目次〕 産業上の利用分野 従来の技術（図６） 発明が解決しようとする課題 課題を解決するための手段（図１） 作用 実施例 （１）第１の実施例の説明（図２〜４） （２）第２の実施例の説明（図５） 発明の効果

【０００２】

【産業上の利用分野】本発明は、半導体集積回路装置及
びその電力制御方法に関するものであり、更に詳しく言
えば、電池駆動の携帯用電子機器に内蔵されるＩＣ装置
及びその低電力消費に関するものである。

【０００３】近年、ノート型パソコンや携帯電話等の電
池駆動のものが増え、半導体集積回路装置は低消費電力
が要求されている。これによれば、半導体集積回路装置
のスタンバイ状態に移行する場合、例えば、半導体集積
回路装置（以下ＩＣ装置という）に用意された制御コマ
ンドに基づいてその内部集積回路のクロック信号の周波
数が制御され、該内部集積回路を「１」又は「０」に固
定し、その消費電力を少なくする電力制御が行われてい
る。

【０００４】このため、中央演算処理装置（以下ＣＰＵ
という）はアイドル状態判断→コマンド発行等の処理手
順を踏むこととなり、処理プログラムが長くなったり、
無信号の検出から制御コマンド発行等に至るＣＰＵの処
理時間が長くなる。

【０００５】これにより、プログラム処理時間中に、無
駄な電力が消費されたり、特に、電池駆動の半導体集積
回路装置では通常動作時のデータ管理の他に、常に、ア
イドル状態の監視が課せられ、ＣＰＵの負担が増加して
いる。

【０００６】そこで、アイドル状態の判断をＣＰＵの処
理プログラムに依存することなく、該アイドル状態をハ
ード的に検出して自動的にスタンバイ状態にし、ＣＰＵ
の負担を極力軽減することができる装置及び方法が望ま
れている。

【０００７】

【従来の技術】図６（ａ），（ｂ）は、従来例に係る半
導体集積回路装置及びその電力制御方法の説明図であ
り、図６（ａ）は、半導体集積回路装置の構成図を示し
ている。

【０００８】例えば、ノート型パソコンや携帯電話等の
電池駆動の半導体集積回路装置（以下ＩＣ装置という）
１０は、図６（ａ）において、少なくとも、内部集積回
路１及びクロック制御回路２から成り、外部に設けられ
たＣＰＵ３により当該ＩＣ装置１０の電力制御が実行さ
れる。

【０００９】すなわち、当該ＩＣ装置１０の通常動作時
の機能は、ＣＰＵ３からデータバス４を通して内部集積
回路１内の制御コマンドレジスタＲへの書込みにより、
あるビットを，例えば、ビット７に「Ｈ」（ハイ）レベ
ルが書き込まれるとクロック制御回路２から内部集積回
路１にクロック信号ＣLKが供給され、該クロック信号Ｃ
LKに基づいて内部集積回路１により各種データ処理が行
われる。

【００１０】また、当該ＩＣ装置１０の継続した動作が
中断されて待機状態（以下スタンバイ状態という）に移
行する際の機能は、例えば、図６（ｂ）のＣＰＵ３の電
力制御フローチャートに示すように、まず、ステップＰ
１で当該ＩＣ装置１０のアイドル状態の監視処理をす
る。この際に、当該内部集積回路１の入力部ＩＮの信号
状態や当該内部集積回路１の状態遷移が、常に、データ
バス４を介してＣＰＵ３により監視される。

【００１１】次に、ステップＰ２でアイドル状態の判断
処理をする。この際に、例えば、入力部ＩＮが入力無信
号となるアイドル状態を判断できた場合（ＹES）には、
ステップＰ３に移行する。また、そのアイドル状態を判
断できない場合（ＮＯ）には、ステップＰ１に戻って当
該ＩＣ装置１０のアイドル状態の監視処理を継続する。
なお、アイドル状態の判断は、ＣＰＵ３による処理プロ
グラムより判断される。例えば、処理プログラムでは、
内部集積回路１の入力信号が全て無くなった（インアク
ティブになった）ことや処理データの終了フラグ等が検
出される。

【００１２】従って、アイドル状態を判断できた場合
（ＹES）には、ステップＰ３で当該ＩＣ装置１０に制御
コマンドを発行する。例えば、ＣＰＵ３から当該ＩＣ装
置１０の制御コマンドレジスタＲのビット７に「Ｌ」
（ロー）レベルが書き込まれる。

【００１３】次いで、ステップＰ４で当該ＩＣ装置１０
のスタンバイ処理をする。この際に、クロック制御回路
２では、制御コマンドレジスタＲのビット７の「Ｌ」レ
ベルに基づいて内部集積回路１に出力するクロック信号
ＣLKの周波数ｆが下げられる。

【００１４】これにより、電源線ＶCCと接地線ＧNDとの
間に接続された内部集積回路１の論理が「０」又は
「１」に固定され、当該ＩＣ装置１０の低消費電力化が
実行される。

【００１５】

【発明が解決しようとする課題】ところで従来例によれ
ば、当該ＩＣ装置１０のスタンバイ状態に移行する場
合、該ＩＣ装置１０に用意された制御コマンドレジスタ
Ｒの信号線のレベルに基づいてその内部集積回路１のク
ロック信号ＣLKの周波数ｆが制御され、該内部集積回路
１を「１」又は「０」に固定し、その消費電力を少なく
する電力制御が行われている。

【００１６】このため、図６（ｂ）にフローチャートに
示すように、制御コマンドによる低消費電力化を図る場
合、ステップＰ２でアイドル状態判断→ステップＰ３の
コマンド発行等の処理手順を踏むこととなる。

【００１７】また、該アイドル状態の判断は、ＣＰＵ３
のソフトプログラムにより判断しなければならない。こ
のことで、ＣＰＵ３の処理プログラムが長くなったり、
無信号の検出→アイドル状態判断→コマンド発行等に至
る処理時間が長くなる。

【００１８】これにより、当該ＩＣ装置１０が実際に無
信号等のアイドル状態となってからスタンバイ状態に移
行するまでのプログラム処理時間中に、無駄な電力が内
部集積回路１により消費されたり、また、電池駆動のＩ
Ｃ装置１０では通常動作時のデータ管理の他に、常に、
ＣＰＵ３にアイドル状態の監視が課せられ、該ＣＰＵ３
の負担が増加するという問題がある。

【００１９】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、アイドル状態の判断をＣＰＵの処
理プログラムに依存することなく、該アイドル状態をハ
ード的に検出して自動的にスタンバイ状態にし、該ＣＰ
Ｕの負担を極力軽減することが可能となる半導体集積回
路装置及びその電力制御方法の提供を目的とする。

【００２０】

【課題を解決するための手段】図１（ａ），（ｂ）は、
本発明に係る半導体集積回路装置及びその電力制御方法
の原理図を示している。

【００２１】本発明の半導体集積回路装置は、図１
（ａ）に示すように、信号処理をする内部集積回路１１
と、前記内部集積回路１１の電力を制御する電力制御手
段１２と、前記電力制御手段１２を制御する自己検出／
待機制御手段１３とが具備され、前記自己検出／待機制
御手段１３が内部集積回路１１に係る状態遷移信号Ｓ１
に基づいて前記電力制御手段１２に待機制御信号Ｓ２を
出力することを特徴とする。

【００２２】なお、前記半導体集積回路装置において、
前記自己検出／待機制御手段１３が図１（ｂ）に示すよ
うに、状態遷移信号Ｓ１の検出から待機制御信号Ｓ２の
出力に至る制御時間を設定する時間設定部13Ａと、前記
状態遷移信号Ｓ１の検出に基づいて経過時刻を計数する
タイマ部13Ｂと、前記経過時刻に基づいて待機制御信号
Ｓ２を出力する制御部13Ｃから成ることを特徴とする。

【００２３】また、本発明の半導体集積回路装置の電力
制御方法は、少なくとも、信号処理に係り入力無信号と
なるアイドル状態の自己検出処理をし、前記自己検出処
理に基づいて待機制御処理をすることを特徴とする。

【００２４】なお、前記半導体集積回路装置の電力制御
方法において、第１の待機制御処理は、アイドル状態検
出から一定時間経過後に活性化する待機制御信号Ｓ２に
基づいて前記内部集積回路１１を駆動するクロック信号
ＣLK〔ｆ〕の周波数ｆを制御することを特徴とする。

【００２５】また、前記半導体集積回路装置の電力制御
方法において、第２の待機制御処理は、前記状態遷移信
号Ｓ１の検出と共に活性化する待機制御信号Ｓ２に基づ
いてクロック信号ＣLK〔ｆ〕の周波数ｆを制御すること
を特徴とし、上記目的を達成する。

【００２６】

【作 用】本発明の半導体集積回路装置によれば、図１
（ａ）に示すように、内部集積回路１１，電力制御手段
１２，自己検出／待機制御手段１３が具備され、該自己
検出／待機制御手段１３が内部集積回路１１に係る状態
遷移信号Ｓ１に基づいて該電力制御手段１２に待機制御
信号Ｓ２を出力する。

【００２７】例えば、内部集積回路１１の状態遷移信号
Ｓ１の検出から待機制御信号Ｓ２の出力に至る制御時間
が，予め、時間設定部13Ａに設定され、その信号処理に
係り入力無信号となるアイドル状態に至るまで間に、各
種データが内部集積回路１１により信号処理されている
ものとすれば、ある時刻において、当該半導体集積回路
装置がアイドル状態に至った場合、その内部集積回路１
１に係る状態遷移信号Ｓ１が検出され、該検出に基づい
てその経過時刻がタイマ部13Ｂにより計数され、該経過
時間が先に設定された制御時間を越えると、制御部13Ｃ
から電力制御手段１２に待機制御信号Ｓ２が出力され
る。

【００２８】これにより、自己検出／待機制御手段１３
から電力制御手段１２に出力された待機制御信号Ｓ２に
基づいて内部集積回路１１の電力が該電力制御手段１２
により制御される。

【００２９】このため、当該半導体集積回路装置の低消
費電力化を図る場合、従来例のようにアイドル状態の判
断をＣＰＵの処理プログラムに依存することなく、該ア
イドル状態を当該装置自身がハード的に検出することに
より、当該装置を自動的にスタンバイ状態にすることが
可能となる。

【００３０】これにより、従来例のように、常に、アイ
ドル状態をＣＰＵを介して監視する必要が無くなり、該
ＣＰＵの負担を極力軽減することが可能となる。また、
本発明の半導体集積回路装置の第１の電力制御方法によ
れば、信号処理に係り入力無信号となるアイドル状態の
自己検出処理に基づいて待機制御処理をしている。

【００３１】例えば、アイドル状態検出から一定時間経
過後に活性化する待機制御信号Ｓ２に基づいて内部集積
回路１１を駆動するクロック信号ＣLK〔ｆ〕の周波数ｆ
が制御される（第１の待機制御処理）。

【００３２】このため、従来例のようなＣＰＵ等の処理
プログラムによる無信号の検出→アイドル状態判断→コ
マンド発行等に至るＣＰＵの処理時間に比べて、短い時
間を予め設定することにより、当該装置が実際に無信号
等のアイドル状態となってから第１の待機制御処理に移
行するまでの判断時間を適宜に制御することが可能とな
る。なお、内部集積回路１１のクロック信号ＣLKの周波
数ｆが通常動作時よりも下げられ、該内部集積回路１１
の論理信号を「１」又は「０」に固定される。

【００３３】これにより、従来例のようなプログラム処
理時間に比べて短い時間において、当該装置がスタンバ
イ状態に移行されることから内部集積回路１１による無
駄な電力消費が極力抑制される。

【００３４】なお、電池駆動の電子機器に内蔵される半
導体集積回路装置では本来のスタンバイモードの目的で
ある低消費電力化に併せて、モード切り換わり時の無駄
な電力消費が極力低減され、その使用継続時間の向上を
図ることが可能となる。

【００３５】また、本発明の半導体集積回路装置の第２
の電力制御方法によれば、状態遷移信号Ｓ１の検出と共
に活性化する待機制御信号Ｓ２に基づいてクロック信号
ＣLK〔ｆ〕の周波数ｆが制御される（第２の待機制御処
理）。

【００３６】このため、状態遷移信号Ｓ１の検出と共に
待機制御信号Ｓ２が活性化するため、第１の電力制御方
法に比べて内部集積回路１１による無駄な電力消費が更
に抑制することが可能となる。

【００３７】これにより、通常動作モード／スタンバイ
モードの繰り返し頻度の高い電池駆動の半導体集積回路
装置において、モード切り換わり時の無駄な電力消費が
極力低減され、その使用継続時間の向上を図ることが可
能となる。

【００３８】

【実施例】次に図を参照しながら本発明の実施例につい
て説明をする。図２〜５は、本発明の実施例に係る半導
体集積回路装置及びその電力制御方法を説明する図であ
る。

【００３９】（１）第１の実施例の説明 図２は、本発明の第１の実施例に係る半導体集積回路装
置の構成図であり、図３はスタンバイモード切り換わり
時の動作タイミングチャートをそれぞれ示している。

【００４０】例えば、ノート型パソコンや携帯電話等の
電池駆動の半導体集積回路装置（以下ＩＣ装置という）
２０は、図２（ａ）において、少なくとも、論理ゲート
アレイ２１，クロック制御回路２２及びセルフスタンバ
イコントローラ２３から成る。

【００４１】すなわち、論理ゲートアレイ２１は内部集
積回路１１の一実施例であり、クロック信号ＣLKに基づ
いて各種の信号処理をするものである。なお、論理ゲー
トアレイ２１には、記憶素子等も含まれている。

【００４２】クロック制御回路２２は電力制御手段１２
の一実施例であり、論理ゲートアレイ２１の電力を制御
するものである。例えば、クロック制御回路２２は、論
理ゲートアレイ２１にクロック信号ＣLKの周波数ｆを制
御して、該論理ゲートアレイ２１の内部論理値を「１」
又は「０」に固定し、その消費電力を少なくするもので
ある。

【００４３】セルフスタンバイコントローラ２３は自己
検出／待機制御手段１３の一実施例であり、状態遷移信
号Ｓ１及びクロック信号ＣLKに基づいてクロック制御回
路２２を制御するものである。また、セルフスタンバイ
コントローラ２３は図２（ｂ）に示すように、８ビット
レジスタ23Ａ，８ビットカウンタ23Ｂ，制御回路23Ｃ及
びアイドル検出回路23Ｄから成る。

【００４４】８ビットレジスタ23Ａは時間設定部13Ａの
一実施例であり、状態遷移信号Ｓ１の検出から待機制御
信号Ｓ２の出力に至る制御時間を保持するものである。
例えば、８ビットの時間設定データＤを８ビットカウン
タ23Ｂに出力するものである。

【００４５】８ビットカウンタ23Ｂはタイマ部13Ｂの一
実施例であり、状態遷移信号Ｓ１の検出によるアイドル
信号（以下ＩDLE 信号という）に基づいて経過時刻を計
数するものである。例えば、時間設定データＤ，クロッ
ク信号ＣLK，カウントイネーブル信号（以下ＣNTEN信号
という）及びロード信号（以下ＬOAD 信号という）に基
づいてタイマ信号（以下ＯUT信号という）を制御回路23
Ｃに出力するものである。

【００４６】制御回路23Ｃ及びアイドル検出回路23Ｄは
制御部13Ｃを構成する一実施例であり、制御回路23Ｃは
経過時刻に基づいて待機制御信号Ｓ２の一例となるスタ
ンバイ信号（以下ＳTBY 信号という）をクロック制御回
路２２に出力するものである。

【００４７】なお、アイドル検出回路23Ｄは状態遷移信
号Ｓ１を検出してＩDLE 信号を出力するものである。ま
た、状態遷移信号Ｓ１については、例えば、ＤＭＡＣ
（ＤＭＡコントローラ）の場合には、ＣＰＵからのアク
セスがなく、データリクエストが無い場合に、アイドル
状態とみなし、本発明の第１の実施例では、該アイドル
状態になってから一定時間，その状態が持続された場合
にスタンバイ状態に自動的に移行するものである。

【００４８】さらに、ＦＤＣ（フロッピーディスクコン
トローラ）の場合には、ステータスレジスタにビジーフ
ラグが書き込まれるので、該フラグが「０」であって、
ホストからのアクセスが無い場合に、アイドル状態とみ
なし、本発明の第１の実施例では、該アイドル状態にな
ってから一定時間，その状態が持続された場合にスタン
バイ状態に自動的に移行するものである。

【００４９】これにより、セルフスタンバイコントロー
ラ２３は論理ゲートアレイ２１に係る状態遷移信号Ｓ１
に基づいてクロック制御回路２２にＳTBY 信号を出力す
ることができる。

【００５０】このようにして、本発明の第１の実施例に
係る半導体集積回路装置によれば、図２（ａ）に示すよ
うに、論理ゲートアレイ２１，クロック制御回路２２，
セルフスタンバイコントローラ２３が具備され、該セル
フスタンバイコントローラ２３が論理ゲートアレイ２１
に係る状態遷移信号Ｓ１に基づいて該クロック制御回路
２２にＳTBY 信号を出力している。

【００５１】例えば、論理ゲートアレイ２１の状態遷移
信号Ｓ１の検出からＳTBY 信号の出力に至る時間設定デ
ータＤが，予め、８ビットレジスタ23Ａに設定されてい
るものとする。また、図３の動作タイミングチャートに
示すように、該論理ゲートアレイ２１の信号処理に係り
入力無信号となるアイドル状態に至るまで間に、各種デ
ータがクロック信号ＣLKに基づいて論理ゲートアレイ２
１により信号処理されているものとすれば、ある時刻に
おいて、当該ＩＣ装置２０がアイドル状態に至った場
合、その論理ゲートアレイ２１に係る状態遷移信号Ｓ１
がアイドル検出回路23Ｄにより検出される。

【００５２】さらに、該検出回路23ＤからのＩDLE 信号
に基づいてその経過時刻が８ビットカウンタ23Ｂにより
計数され、該経過時間が先に設定された時間設定データ
Ｄを越えると、８ビットカウンタ23Ｂがオーバーフロー
してＯUT信号を制御回路23Ｃに出力する。なお、ＯUT信
号に基づいて制御回路23Ｃからクロック制御回路２２に
ＳTBY信号が出力される。

【００５３】これにより、セルフスタンバイコントロー
ラ２３からクロック制御回路２２に出力されたＳTBY 信
号に基づいて論理ゲートアレイ２１の電力が該クロック
制御回路２２により制御される。なお、本発明の第１の
実施例に係るＩＣ装置２０の電力制御方法については、
図４において詳述する。

【００５４】このため、当該ＩＣ装置２０の低消費電力
化を図る場合、従来例のようにアイドル状態の判断をＣ
ＰＵの処理プログラムに依存することなく、該アイドル
状態を当該装置自身がハード的に検出することにより、
当該装置を自動的にスタンバイ状態にすることが可能と
なる。

【００５５】これにより、従来例のように、常に、アイ
ドル状態をＣＰＵを介して監視する必要が無くなり、該
ＣＰＵの負担を極力軽減することが可能となる。次に、
本発明の第１の実施例に係る半導体集積回路装置の電力
制御方法について当該装置の動作を補足しながら説明を
する。

【００５６】図４（ａ），（ｂ）は本発明の第１の実施
例に係る半導体集積回路装置の電力制御方法の説明図で
あり、同図（ａ）は、その動作フローチャートを示して
いる。

【００５７】例えば、図２に示すようなＩＣ装置２０の
電力制御をする場合、図４のフローチャートにおいて、
まず、ステップＰ１で論理ゲートアレイ２１のアイドル
状態の自己検出処理をし、次いで、ステップＰ２で該自
己検出処理に基づいて第１の待機制御処理をする。

【００５８】なお、第１の待機制御処理は、アイドル状
態検出から一定時間経過後に活性化するＳTBY 信号に基
づいて論理ゲート回路２１を駆動するクロック信号ＣLK
〔ｆ〕の周波数ｆを制御する。

【００５９】例えば、図４（ｂ）のスタンバイ状態時に
クロック信号波形図に示すように、論理ゲートアレイ２
１に供給しているクロック信号ＣLKの周波数ｆをクロッ
ク制御回路２２により、通常動作時の周波数ｆ１に比べ
てスタンバイ時の周波数ｆ２に下げ、該論理ゲートアレ
イ２１の内部論理値を「１」又は「０」に固定し、その
消費電力を少なくする。

【００６０】このようにして、本発明の第１の実施例に
係る半導体集積回路装置の電力制御方法によれば、論理
ゲート回路２１の信号処理に係り入力無信号となるアイ
ドル状態の自己検出処理に基づいて第１の待機制御処理
をしている。

【００６１】例えば、アイドル状態検出から一定時間経
過後に活性化するＳTBY 信号に基づいて論理ゲート回路
２１を駆動するクロック信号ＣLK〔ｆ〕の周波数ｆが制
御される（第１の待機制御処理）。

【００６２】このため、従来例のようなＣＰＵ等の処理
プログラムによる無信号の検出→アイドル状態判断→コ
マンド発行等に至る処理時間に比べて、短い制御時間Ｔ
を予め設定することにより、当該ＩＣ装置２０が実際に
無信号等のアイドル状態となってから第１の待機制御処
理に移行するまでの判断時間を適宜に制御することが可
能となる。

【００６３】なお、論理ゲート回路２１のクロック信号
ＣLKの周波数ｆが通常動作時よりも下げられ、該論理ゲ
ート回路２１の論理信号を「１」又は「０」に固定され
る。これにより、従来例のようなプログラム処理時間に
比べて短い時間において、当該ＩＣ装置２０がスタンバ
イ状態に移行されることから論理ゲート回路２１による
無駄な電力消費が極力抑制される。

【００６４】なお、電池駆動の電子機器に内蔵される半
導体集積回路装置では本来のスタンバイモードの目的で
ある低消費電力化に併せて、モード切り換わり時の無駄
な電力消費が極力低減され、その使用継続時間の向上を
図ることが可能となる。

【００６５】（２）第２の実施例の説明 図５（ａ），（ｂ）は、本発明の第２の実施例に係る半
導体集積回路装置の説明図であり、図５（ａ）は、その
全体構成図であり、図５（ｂ）は、セルフスタンバイコ
ントローラの構成図をそれぞれ示している。

【００６６】図５（ａ）において、第１の実施例と異な
るのは、第２の実施例では、セルフスタンバイコントロ
ーラ３３が簡略化されるものである。すなわち、セルフ
スタンバイコントローラ３３は自己検出／待機制御手段
１３の他の実施例であり、状態遷移信号Ｓ１及びクロッ
ク信号ＣLKに基づいてクロック制御回路２２を制御する
ものである。

【００６７】また、セルフスタンバイコントローラ３３
は図５（ｂ）に示すように、アイドル検出回路33Ａ及び
制御回路33Ｂから成り、第１の実施例で採用していた８
ビットレジスタ23Ａや８ビットカウンタ23Ｂが省略され
るものである。

【００６８】なお、アイドル検出回路33Ａは状態遷移信
号Ｓ１を検出してＩDLE 信号を制御回路33Ｂに出力する
ものである。また、制御回路33ＢはＩDLE 信号に基づい
て直接、待機制御信号Ｓ２の一例となるＳTBY 信号をク
ロック制御回路２２に出力するものである。

【００６９】このようにして、本発明の第２の半導体集
積回路装置によれば、図５（ｂ）に示すように、アイド
ル検出回路33Ａにより状態遷移信号Ｓ１が検出される
と、そのＩDLE 信号が制御回路33Ｂに出力される。

【００７０】このため、状態遷移信号Ｓ１の検出と共に
ＳTBY 信号が活性化され、該ＳTBY信号に基づいてクロ
ック信号ＣLK〔ｆ〕の周波数ｆが制御される（第２の待
機制御処理）。このことから、第１の実施例に係るＩＣ
装置２０の電力制御方法に比べて論理ゲートアレイ２１
による無駄な電力消費が更に抑制することが可能とな
る。

【００７１】これにより、通常動作モード／スタンバイ
モードの繰り返し頻度の高い電池駆動のＩＣ装置におい
て、モード切り換わり時の無駄な電力消費が極力低減さ
れ、その使用継続時間の長期化を図ることが可能とな
る。

【００７２】

【発明の効果】以上説明したように、本発明の半導体集
積回路装置によれば、内部集積回路，電力制御手段，自
己検出／待機制御手段が具備され、該自己検出／待機制
御手段が内部集積回路に係る状態遷移信号に基づいて該
電力制御手段に待機制御信号を出力している。

【００７３】このため、予め、自己検出／待機制御手段
の時間設定部に設定され制御時間を越えると、制御部か
ら電力制御手段に待機制御信号が出力されることによ
り、該待機制御信号に基づいて内部集積回路の電力が制
御される。このことから、従来例のようにアイドル状態
の判断をＣＰＵの処理プログラムに依存することなく、
該アイドル状態を当該装置自身によりハード的に検出す
ることができ、当該装置を自動的にスタンバイ状態にす
ることが可能となる。

【００７４】また、本発明の半導体集積回路装置の電力
制御方法によれば、信号処理に係り入力無信号となるア
イドル状態の自己検出処理に基づいて待機制御処理をし
ている。

【００７５】このため、従来例のようなＣＰＵ等の処理
プログラムによる処理時間に比べて、短い制御時間を予
め設定することにより、当該装置が待機制御処理に移行
するまでの判断時間を適宜に制御することが可能とな
る。このことから、当該半導体集積回路装置の低消費電
力化を図る場合に、従来例のように、常に、アイドル状
態をＣＰＵを介して監視する必要が無くなる。

【００７６】これにより、該ＣＰＵの負担を極力軽減す
ることが可能となる。また、当該半導体集積回路装置を
内蔵する電池駆動の電子機器の使用継続時間の向上に寄
与するところが大きい。

【図面の簡単な説明】

【図１】本発明に係る半導体集積回路装置及びその電力
制御方法の原理図である。

【図２】本発明の第１の実施例に係る半導体集積回路装
置の構成図である。

【図３】本発明の第１の実施例に係る動作タイミングチ
ャートである。

【図４】本発明の第１の実施例に係るＩＣ装置の電力制
御方法の説明図である。

【図５】本発明の第２の実施例に係る半導体集積回路装
置の構成図である。

【図６】従来例に係る半導体集積回路装置及びその電力
制御方法の説明図である。

【符号の説明】

１１…内部集積回路、１２…電力制御手段、１３…自己
検出／待機制御手段、13Ａ…時間設定部、13Ｂ…タイマ
部、13Ｃ…制御部、Ｓ１…状態遷移信号、Ｓ２…待機制
御信号、ＣLK〔ｆ〕…クロック信号。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 信号処理をする内部集積回路（１１）
   と、前記内部集積回路（１１）の電力を制御する電力制
   御手段（１２）と、前記電力制御手段（１２）を制御す
   る自己検出／待機制御手段（１３）とが具備され、前記
   自己検出／待機制御手段（１３）が内部集積回路（１
   １）に係る状態遷移信号（Ｓ１）に基づいて前記電力制
   御手段（１２）に待機制御信号（Ｓ２）を出力すること
   を特徴とする半導体集積回路装置。
2. 【請求項２】 請求項１記載の半導体集積回路装置にお
   いて、前記自己検出／待機制御手段（１３）が状態遷移
   信号（Ｓ１）の検出から待機制御信号（Ｓ２）の出力に
   至る制御時間を設定する時間設定部（13Ａ）と、前記状
   態遷移信号（Ｓ１）の検出に基づいて経過時刻を計数す
   るタイマ部（13Ｂ）と、前記経過時刻に基づいて待機制
   御信号（Ｓ２）を出力する制御部（13Ｃ）から成ること
   を特徴とする半導体集積回路装置。
3. 【請求項３】 少なくとも、信号処理に係り入力無信号
   となるアイドル状態の自己検出処理をし、前記自己検出
   処理に基づいて待機制御処理をすることを特徴とする半
   導体集積回路装置の電力制御方法。
4. 【請求項４】 請求項３記載の半導体集積回路装置の電
   力制御方法において、前記待機制御処理は、アイドル状
   態検出から一定時間経過後に活性化する待機制御信号
   （Ｓ２）に基づいて前記内部集積回路（１１）を駆動す
   るクロック信号（ＣLK〔ｆ〕）の周波数（ｆ）を制御す
   ることを特徴とする半導体集積回路装置の電力制御方
   法。
5. 【請求項５】 請求項３記載の半導体集積回路装置の電
   力制御方法において、前記待機制御処理は、前記状態遷
   移信号（Ｓ１）の検出と共に活性化する待機制御信号
   （Ｓ２）に基づいてクロック信号（ＣLK〔ｆ〕）の周波
   数（ｆ）を制御することを特徴とする半導体集積回路装
   置の電力制御方法。